KR20020039010A - 방열판을 갖는 이중 칩 패키지 - Google Patents

방열판을 갖는 이중 칩 패키지 Download PDF

Info

Publication number
KR20020039010A
KR20020039010A KR1020000068882A KR20000068882A KR20020039010A KR 20020039010 A KR20020039010 A KR 20020039010A KR 1020000068882 A KR1020000068882 A KR 1020000068882A KR 20000068882 A KR20000068882 A KR 20000068882A KR 20020039010 A KR20020039010 A KR 20020039010A
Authority
KR
South Korea
Prior art keywords
heat sink
semiconductor chip
attached
package
chip
Prior art date
Application number
KR1020000068882A
Other languages
English (en)
Inventor
정기권
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000068882A priority Critical patent/KR20020039010A/ko
Publication of KR20020039010A publication Critical patent/KR20020039010A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 이중 칩 패키지에 대한 것이다. 반도체 칩은 고 주파수나 고 전력에서 동작 시 고열이 발생되는데, 이 고열은 집적회로에 손상을 일으킬 뿐 아니라 패키지 내부에 응력을 발생시켜 여러 가지 문제점을 야기 시키기도 한다. 따라서 이러한 반도체 칩 두 개가 내재된 이중 칩 패키지 내부에서 발생되는 열을 효율적으로 제거하는 것은 중요하다. 그러므로 이중 칩 패키지의 열 발생에 따른 문제를 해결하기 위해, 이중 칩 사이에 위치하는 방열판을 갖는 것을 특징으로 하는 방열판을 갖는 이중 칩 패키지를 제공함으로써 두 개의 반도체 칩을 하나의 패키지에 실장 할 경우 발생되는 열 발산을 용이하게 하고자 한다.

Description

방열판을 갖는 이중 칩 패키지{Double die package having heat spreaders}
본 발명은 두 개의 반도체 칩이 내재된 이중 칩 패키지에 관한 것으로서, 더욱 상세하게는 반도체 칩의 동작에 의해 발생되는 열의 발산을 용이하게 하기 위해 반도체 칩 사이에 방열판을 형성시킨 방열판을 갖는 이중 칩 패키지(Double DiePackage; DDP)에 관한 것이다.
전자, 정보 기기는 대용량화, 소형화, 경량화 되고 있으며 이를 위해 반도체 칩을 대용량으로 작게 만드는 기술이 필요하다. 하지만 반도체 칩의 직접도 기술의 한계로 인해 칩의 크기를 줄이기는 어려운 실정이며, 제한된 실장 공간에서 반도체 칩을 평면상으로 배치하는데는 그 크기에 있어서 한계에 도달했다. 이러한 문제점을 극복하고 소형화 추세에 부응하기 위해서 두 개의 반도체 칩이 내재 된 이중 칩 패키지가 제안되었다.
도 1은 종래 기술에 따른 이중 칩 패키지(10)를 나타낸 단면도이다. 상부 반도체 칩(11)과 그 하부에 위치한 하부 반도체 칩(21)을 포함하며, 반도체 칩(11, 21)들의 활성면에 형성된 복수개의 본딩 패드(12)는 와이어(15)에 의해 대응되는 복수 개의 내부 리드(19)와 연결된다. 또한 상부 반도체 칩(11), 하부 반도체 칩(21), 복수개의 와이어(15)와 복수개의 내부 리드(19)를 봉합하여 에폭시 성형 수지(Epoxy Molding Compound; EMC)와 같은 봉지 수지로 이루어진 패키지 몸체(31)에 의해 외부 환경으로부터 보호된다.
그러나 이와 같은 이중 칩 패키지는 플레쉬 메모리(flash memory)나 디램(DRAM)등과 같이 비교적 열 발생이 적은 패키지에는 이용될 수 있지만, 빠른 속도와 고 전압을 필요로 하는 패키지에는 작동 시 발생되는 고열 문제로 사용할 수 없다. 발생된 열은 집적회로에 손상을 일으킬 뿐 아니라 패키지 내부에 열로 인한 응력 발생 등의 문제점을 갖고 있기 때문이다. 그러므로 고속으로 작동하는 램버스 디램(Rambus DRAM)이나 에스램(SRAM)과 같은 반도체 칩이 복수개로 구성된 이중 칩 패키지의 경우, 단일 칩 패키지보다 열 발산 문제가 더욱 심각하게 될 것이다.
따라서 이중 칩 패키지 내부에서 발생되는 열을 효율적으로 제거하는 것은 중요하다. 이중 칩 패키지의 주변에 보조 냉각장치를 추가하여 고열 냉각을 위한 방안들이 모색되고 있지만 그 크기나 효율에 있어 한계가 있으며, 이중 칩 패키지 자체적으로 발생된 열을 신속하게 발산시킬 수 있는 방안이 요구되고 있다.
따라서, 본 발명의 목적은 패키지 동작 시 발생하는 열을 외부로 용이하게 발산하기 위한 방열판을 갖는 이중 칩 패키지를 제공하는데 있다.
도 1은 종래 기술의 이중 칩 패키지를 나타낸 단면도,
도 2는 본 발명에 따른 제 1실시예를 나타낸 단면도,
도 3은 본 발명에 따른 제 2실시예를 나타낸 단면도이다.
* 도면의 주요 부분에 대한 설명 *
10, 20, 30: 이중 칩 패키지
11, 21: 반도체 칩12: 본딩 패드
13: 방열판15: 와이어
17: 은 에폭시19: 내부 리드
23: 적층형 방열판31: 패키지 몸체
33: 절연 접착 테이프
상기 목적을 달성하기 위하여, 본 발명은 본딩 패드들이 형성된 활성면과 상기 활성면과 반대되는 하부 면을 갖는 상부 반도체 칩과 하부 반도체 칩과; 상부 반도체 칩 및 하부 반도체 칩과 이격되어 형성된 내부리드들과; 상기 본딩 패드와 그에 대응되는 내부 리드를 전기적으로 연결하는 와이어들; 및 상기 상부 반도체 칩, 하부 반도체 칩, 와이어들, 및 내부 리드들을 봉지하는 패키지 몸체를; 갖는 이중 칩 패키지에 있어서, 내부 리드에 부착되고 상부 반도체 칩과 하부 반도체 칩이 상부 면과 하부 면에 부착된 방열판을 갖는 것을 특징으로 하는 방열판을 갖는 이중 칩 패키지를 갖는 것을 특징으로 하는 방열판을 갖는 이중 칩 패키지를 제공한다.
이하, 첨부 도면을 참고로 하여 본 발명의 바람직한 실시예를 설명한다. 한편 도면을 통틀어 동일한 도면 부호는 동일한 구성 요소를 가리킨다.
도 2는 본 발명에 따른 제 1실시예를 나타낸 단면도로서, 방열판을 갖는 이중 칩 패키지(20) 구조를 나타내는 단면도이다. 제 1실시예는 두 개의 반도체 칩이 단일 방열판의 상부면, 하부면에 위치한 구조이다.
두 개의 반도체 칩(11, 21)은 에지 본딩 패드형(edge-bonding pad type)으로 본딩 패드(12)가 형성된 활성면과 하부 면을 가지고 있다. 상부 반도체 칩(11)과 하부 반도체 칩(21) 사이에는 방열판(13)이 위치하고 있으며, 상부 반도체 칩(11)의 하부 면과 방열판(13)의 상부 면, 하부 반도체 칩(21)의 하부 면과 방열판(13)의 하부 면은 은 에폭시(17)에 의해 부착되어 있다. 방열판(13)의 상부 면에는 복수개의 내부 리드(19)가 절연 접착 테이프(33)에 의해서 부착되어 있고, 상부 반도체 칩(11), 하부 반도체 칩(21)에 형성되어 있는 복수 개의 본딩 패드(12)는 대응되는 복수개의 내부 리드(19)와 와이어(15)에 의해 연결되어 있다. 또한 상부 반도체 칩(11), 하부 반도체 칩(21), 복수개의 와이어(15)와 복수개의 내부 리드(19)를 봉합하여 에폭시 성형 수지와 같은 봉지 수지로 이루어진 패키지 몸체(31)가 형성되어 있다.
방열판을 갖는 것을 특징으로 하는 이중 칩 패키지의 제 2실시예를 소개한다. 도 3은 본 발명에 따른 제 2실시예를 나타낸 단면도로서, 적층형 방열판 구조에 이중 구조의 내부 리드가 부착된 이중 칩 패키지(30)를 나타내는 단면도이다.
도 3을 참조하면, 적층형 방열판 구조에 이중 구조의 내부 리드가 부착된 이중 칩 패키지(30)는 방열판이 복수개가 적층 된 형태인 적층형 방열판(23)을 포함하며, 적층형 방열판(23)의 상부 면과 하부 면에는 복수개의 내부 리드(19)가 절연 접착 테이프(33)에 의해서 부착되어 있다. 또한 내부 리드(19)는 상부 면과 하부 면에 위치하여 적층형 방열판(23)에 부착되어 있는 이중 구조이며, 각각의 말단 부분이 부착되어 적층형 방열판(23)이 이중 구조의 내부 리드(19)들 간에 위치한다. 상부 반도체 칩(11)의 하부 면은 적층형 방열판(23)의 상부 면과, 하부 반도체 칩(21)의 하부 면은 적층형 방열판(23)의 하부 면과 은 에폭시(17)에 의해 부착되어 있으며, 상부 반도체 칩(11), 하부 반도체 칩(21)에 형성되어 있는 에지 본딩 패드형의 복수 개의 본딩 패드(12)는 각각 대응되는 복수개의 내부 리드(19)와 와이어(15)에 의해 연결되어 있다. 또한 상부 반도체 칩(11), 하부 반도체 칩(21), 복수개의 와이어(15)와 복수개의 내부 리드(19)가 봉합되도록 에폭시 성형 수지와 같은 봉지 수지로 이루어진 패키지 몸체(31)가 형성되어 있다.
제 2실시예는 반도체 칩이 실장된 방열판에 내부 리드를 부착시키고, 와이어 본딩까지 진행된 반 공정 상태의 패키지 두 개를 부착시킨 구조로써, 이에 따라공정상의 번거로움이 감소될 수 있다. 반공정 상태의 패키지는 레이저에 의해 서로 부착될 수 있으며, 이외에도 열압착법 혹은 접착제를 이용하여 부착될 수 있다.
이러한 방열판을 갖는 이중 칩 패키지에서의 열 발산 경로는 다음과 같다. 반도체 칩(11, 21) 동작 시 발생되는 열은 은 에폭시(17)를 통해 방열판(13)으로 전달되는데, 방열판의 면적은 칩의 면적보다 매우 크고, 열전도율이 내부 리드보다 크거나 비슷한 재질이므로 열의 분산이 방열판을 갖지 않는 종래 기술의 이중 칩 패키지보다 용이하다. 방열판(13, 23)에 분산된 열은 내부 리드(19)를 통하거나 자체적으로 패키지 몸체(31)의 외부로 발산되게 된다. 이때, 패키지 몸체(31)를 통해 발산되기도 하지만 이 보다는 열전도율이 우수한 방열판(13, 23)을 통해 보다 많은 열이 내부 리드(19)를 통해 외부로 발산된다.
방열판은 패키지의 동작 시 발생되는 열을 분산시켜 외부로 발산시키는 기능을 하며, 내부 리드보다 우수하거나 유사한 열전도를 갖는 금속인 구리, 구리-니켈 합금, 철-니켈 합금, 알루미늄, 알루미늄-구리-몰리브덴 합금, 구리-몰리브덴 합금, 구리-텅스텐 합금 등으로 구성될 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
이상과 같은 본 발명에 의한 이중 칩 패키지는 종래의 반도체 칩 패키지의 구조와는 달리 두 개의 반도체 칩 사이에 방열판을 갖도록 하여 방열 효과를 극대화시킴으로써, 고 주파수와 고 전압에서도 안정적인 고속 동작을 확보할 수 있으며, 응력에 의한 파괴 현상과 신뢰도 저하 등을 방지 할 수 있고, 더불어 패키지의 수명을 길게 할 수 있다.

Claims (5)

  1. 본딩 패드들이 형성된 활성면과 상기 활성면과 반대되는 하부 면을 갖는 상부 반도체 칩과 하부 반도체 칩과;
    상부 반도체 칩 및 하부 반도체 칩과 이격되어 형성된 내부리드들과;
    상기 본딩 패드와 그에 대응되는 내부 리드를 전기적으로 연결하는 와이어들; 및
    상기 상부 반도체 칩, 하부 반도체 칩, 와이어들, 및 내부 리드들을 봉지하는 패키지 몸체;를 갖는 이중 칩 패키지에 있어서,
    내부리드에 부착되고 상부 반도체 칩과 하부 반도체 칩이 상부 면과 하부 면에 부착된 방열판을 갖는 것을 특징으로 하는 방열판을 갖는 이중 칩 패키지.
  2. 제 1항에 있어서, 상기 방열판은 하나 이상의 적층된 구조를 갖는 것을 특징으로 하는 적층형 방열판을 갖는 이중 칩 패키지.
  3. 제 1항 또는 제 2항에 있어서, 상기 내부 리드가 이중 구조로 된 것을 특징으로 하는 방열판을 갖는 이중 칩 패키지.
  4. 제 1항 또는 제 2항에 있어서, 상기 반도체 칩과 상기 방열판은 은 에폭시에 의해 부착되는 것을 특징으로 하는 방열판을 갖는 이중 칩 패키지.
  5. 제 1항 또는 제 2항에 있어서 상기 방열판은 절연 접착 테이프에 의해서 상기 리드에 부착된 것을 특징으로 하는 방열판을 갖는 이중 칩 패키지.
KR1020000068882A 2000-11-20 2000-11-20 방열판을 갖는 이중 칩 패키지 KR20020039010A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000068882A KR20020039010A (ko) 2000-11-20 2000-11-20 방열판을 갖는 이중 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000068882A KR20020039010A (ko) 2000-11-20 2000-11-20 방열판을 갖는 이중 칩 패키지

Publications (1)

Publication Number Publication Date
KR20020039010A true KR20020039010A (ko) 2002-05-25

Family

ID=19699998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000068882A KR20020039010A (ko) 2000-11-20 2000-11-20 방열판을 갖는 이중 칩 패키지

Country Status (1)

Country Link
KR (1) KR20020039010A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649869B1 (ko) * 2000-12-04 2006-11-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR100826976B1 (ko) * 2006-09-28 2008-05-02 주식회사 하이닉스반도체 플래나 스택 패키지
US8201124B1 (en) 2005-03-15 2012-06-12 Tabula, Inc. System in package and method of creating system in package
KR101289196B1 (ko) * 2011-09-14 2013-07-26 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
US8536713B2 (en) 2004-11-04 2013-09-17 Tabula, Inc. System in package with heat sink
CN113539989A (zh) * 2020-04-13 2021-10-22 烽火通信科技股份有限公司 一种多芯片散热封装结构及封装方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649869B1 (ko) * 2000-12-04 2006-11-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US8536713B2 (en) 2004-11-04 2013-09-17 Tabula, Inc. System in package with heat sink
US8201124B1 (en) 2005-03-15 2012-06-12 Tabula, Inc. System in package and method of creating system in package
KR100826976B1 (ko) * 2006-09-28 2008-05-02 주식회사 하이닉스반도체 플래나 스택 패키지
KR101289196B1 (ko) * 2011-09-14 2013-07-26 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
CN113539989A (zh) * 2020-04-13 2021-10-22 烽火通信科技股份有限公司 一种多芯片散热封装结构及封装方法
CN113539989B (zh) * 2020-04-13 2023-07-21 烽火通信科技股份有限公司 一种多芯片散热封装结构及封装方法

Similar Documents

Publication Publication Date Title
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
US9177888B2 (en) Electrically isolated power semiconductor package with optimized layout
US5594234A (en) Downset exposed die mount pad leadframe and package
US6650006B2 (en) Semiconductor package with stacked chips
US9105619B2 (en) Semiconductor package with conductive heat spreader
US7361986B2 (en) Heat stud for stacked chip package
US11955399B2 (en) Semiconductor package
US7312525B2 (en) Thermally enhanced package for an integrated circuit
US6271581B2 (en) Semiconductor package structure having universal lead frame and heat sink
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
US6664649B2 (en) Lead-on-chip type of semiconductor package with embedded heat sink
US6720662B1 (en) Semiconductor device of chip-on-chip structure with a radiation noise shield
JP5172290B2 (ja) 半導体装置
EP0694968A2 (en) Multi-chip module semiconductor device
KR20020039010A (ko) 방열판을 갖는 이중 칩 패키지
KR20030045950A (ko) 방열판을 구비한 멀티 칩 패키지
JP2001358259A (ja) 半導体パッケージ
US20210305166A1 (en) Power semiconductor package with improved performance
KR20010091380A (ko) 고 열방출 반도체 칩 패키지
US20050179119A1 (en) Miniaturized chip scale package structure
KR940011796B1 (ko) 반도체장치
JPS6217871B2 (ko)
KR19980078723A (ko) 히트싱크를 갖는 고전력 패키지
KR100265568B1 (ko) 멀티칩모듈
KR19990035568A (ko) 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid