CN116711074A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN116711074A
CN116711074A CN202280009935.9A CN202280009935A CN116711074A CN 116711074 A CN116711074 A CN 116711074A CN 202280009935 A CN202280009935 A CN 202280009935A CN 116711074 A CN116711074 A CN 116711074A
Authority
CN
China
Prior art keywords
semiconductor device
leads
thickness direction
sealing resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280009935.9A
Other languages
English (en)
Inventor
古贺明宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN116711074A publication Critical patent/CN116711074A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半导体装置具备：半导体元件；多个第一引线，其与上述半导体元件导通；以及封固树脂，其具有在上述半导体元件的厚度方向上相互朝向相反侧的顶面以及底面，并且覆盖上述多个第一引线各自的一部分和上述半导体元件。上述封固树脂具有从上述顶面到达上述底面的开口。上述多个第一引线具有被上述封固树脂覆盖的包覆部、以及与上述包覆部相连而且从上述封固树脂露出的露出部。在上述厚度方向上观察时，上述多个第一引线的至少一个上述露出部收纳于上述开口。

Description

半导体装置
技术领域
本公开涉及半导体装置。
背景技术
在专利文献1中，作为半导体元件(半导体颗粒)，公开了一种搭载有MOSFET的半导体装置的一例。该半导体装置具备施加有电源电压的漏极引线、与漏极引线相连而且搭载MOSFET的岛状部、用于向MOSFET输入电信号的栅极引线、以及基于该电源电压及该电信号流动由MOSFET转换的电流的源极引线。MOSFET具有与该MOSFET的源极以及栅极导通的两个金属电极。在两个金属电极和源极引线以及栅极引线分别接合有金属卡夹。由此，与在两个电极和源极引线以及栅极引线分别接合金属丝的情况比较，可实现寄生电阻以及电感的减少，因此能够实现该半导体装置中的电力转换効率的提高。
近年来，逐渐普及搭载有MOSFET的半导体装置，该MOSFET包含以碳化硅(SiC)等为材料的化合物半导体基板。与现有的MOSFET比较，该MOSFET具有能够使元件的大小更小、而且能够更加提高电力转换効率的优点。如果在专利文献1中公开的半导体装置采用该MOSFET，则能够实现该半导体装置的小型化。但是，在该半导体装置中，漏极引线、源极引线以及栅极引线各自的一部分从树脂突出。因此，若实现该半导体装置的小型化，则这些引线的相互间隔变得更窄，因此产生该半导体装置的绝缘耐压下降之类的问题。
现有技术文献
专利文献
专利文献1：日本特开2001－274206号公报
发明内容
发明所要解决的课题
基于上述事情，本公开的一个课题是提供一种半导体装置，其能够实现装置的小型化，并且抑制该装置的绝缘耐压的下降。
用于解决课题的方案
由本公开提供的半导体装置具备：半导体元件；多个第一引线，其与上述半导体元件导通；以及封固树脂，其具有在上述半导体元件的厚度方向上相互朝向相反侧的顶面以及底面，并且覆盖上述多个第一引线各自的一部分和上述半导体元件。上述封固树脂具有从上述顶面到达上述底面的开口。上述多个第一引线具有被上述封固树脂覆盖的包覆部、以及与上述包覆部相连而且从上述封固树脂露出的露出部。在上述厚度方向上观察时，上述多个第一引线的至少一个上述露出部收纳于上述开口。
发明效果
根据上述结构，能够实现半导体装置的小型化，并且抑制该装置的绝缘耐压的下降。
本公开的其它特征以及优点通过基于附图在以下进行的详细的说明而变得更加清楚。
附图说明
图1是本公开的第一实施方式的半导体装置的俯视图。
图2是图1所示的半导体装置的仰视图。
图3是是与图2对应的仰视图，透过封固树脂。
图4是图1所示的半导体装置的主视图。
图5是图1所示的半导体装置的后视图。
图6是沿图3的VI－VI线的剖视图。
图7是沿图3的VII－VII线的剖视图。
图8是图6的局部放大图。
图9是图6的局部放大图。
图10是图1所示的半导体装置的第一变形例的局部放大剖视图。
图11是图1所示的半导体装置的第二变形例的局部放大剖视图。
图12是本公开的第二实施方式的半导体装置的俯视图。
图13是图12所示的半导体装置的仰视图。
图14是图12所示的半导体装置的主视图。
图15是图12所示的半导体装置的后视图。
图16是沿图13的XVI－XVI线的剖视图。
图17是本公开的第三实施方式的半导体装置的俯视图。
图18是图17所示的半导体装置的仰视图，透过封固树脂。
图19是沿图18的XIX－XIX线的剖视图。
图20是沿图18的XX－XX线的剖视图。
图21是本公开的第四实施方式的半导体装置的仰视图。
图22是与图21对应的仰视图，透过封固树脂。
图23是沿图22的XXIII－XXIII线的剖视图。
图24是图21所示的半导体装置的变形例的仰视图。
图25是沿图24的XXV－XXV线的剖视图。
图26是本公开的第五实施方式的半导体装置的仰视图。
图27是沿图26的XXVII－XXVII线的剖视图。
图28是图26所示的半导体装置的变形例的仰视图。
图29是本公开的第六实施方式的半导体装置的仰视图。
图30是沿图29的XXX－XXX线的剖视图。
图31是沿图29的XXXI－XXXI线的剖视图。
具体实施方式
基于附图对用于实施本公开的方式进行说明。
基于图1～图9，对本公开的第一实施方式的半导体装置A10进行说明。半导体装置A10在具备逆变器等电力转换电路的电子设备等中使用。半导体装置A10具备支撑部件11、多个配线层12、两个半导体元件20、多个第一引线30、多个第二引线39、两个导电部件40、两个栅极丝41、两个检测丝42、以及封固树脂50。在此，为了便于理解，图3透过封固树脂50。在图3中，用想象线(双点划线)表示透过的封固树脂50。
在半导体装置A10的说明中，为了方便，将两个半导体元件20的厚度方向称为“厚度方向z”。另外，将与厚度方向z正交的一个方向称为“第一方向x”，将与厚度方向z以及第一方向x正交的方向称为“第二方向y”。在厚度方向z上观察时(也称为“俯视时”)，第一方向x与半导体装置A10的短边平行，第二方向y与半导体装置A10的长边平行，但本公开并不限定于此。
半导体装置A10通过两个半导体元件20将施加于多个第一引线30中的第一输入端子30A以及第二输入端子30B(参照图1以及图3)的直流的电源电压转换成交流电力。转换后的交流电力从多个第一引线30的输出端子30C(参照图1以及图3)向马达等的电力供给对象输入。
如图3所示，支撑部件11搭载两个半导体元件20。在半导体装置A10中，支撑部件11是单一的绝缘板。该绝缘板例如由组成中包含氮化铝(AlN)的材料构成。该材料优选导热率比较大的。如图6以及图7所示，支撑部件11具有第一面111以及第二面112。第一面111在厚度方向z上朝向与封固树脂50的底面52(详细将于后文叙述)相同的一侧。第一面111与封固树脂50相接。在第一面111之上搭载有两个半导体元件20。第二面112在厚度方向z上朝向与第一面111相反的一侧。第二面112从封固树脂50露出。
如图3、图6以及图7所示，多个配线层12配置于支撑部件11的第一面111。多个配线层12与两个半导体元件20导通。多个配线层12的组成包含铜(Cu)。多个配线层12包含第一搭载层121、第二搭载层122、中继层123、以及多个焊盘层124。第一搭载层121位于第一方向x的一方侧。第二搭载层122位于第一方向x的另一方侧。第一搭载层121以及第二搭载层122在第一方向x上彼此相邻。中继层123在第一方向x上夹在第一搭载层121与第二搭载层122之间。多个焊盘层124在第二方向y上相对于第一搭载层121以及第二搭载层122位于与中继层123相反的一侧。多个焊盘层124沿第一方向x排列。
如图3以及图7所示，两个半导体元件20经由接合层29而个别地接合于多个配线层12中的第一搭载层121以及第二搭载层122。接合层29例如是焊料。此外，接合层29也可以是包含银(Ag)等的烧结金属。在半导体装置A10中，两个半导体元件20是n通道型，而且是纵型构造的MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)。两个半导体元件20包含化合物半导体基板。该化合物半导体基板的主材料是碳化硅(SiC)。此外，作为该化合物半导体基板的主材料，也可以使用硅(Si)。此外，两个半导体元件20也可以是IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)等其它开关元件。并且，半导体装置A10中的半导体元件20的个数是一例，其个数能够自由设定。
如图8所示，两个半导体元件20具有第一电极21、第二电极22以及栅极电极23。第一电极21与多个配线层12对置地设置。在第一电极21流动与通过半导体元件20转换前的电力对应的电流。即，第一电极21相当于漏极电极。
如图8所示，第二电极22设于在厚度方向z上与第一电极21相反的一侧。在第二电极22流动与通过半导体元件20转换后的电力对应的电流。即，第二电极22相当于源极电极。
如图8所示，栅极电极23设于在厚度方向z上与第一电极21相反的一侧，而且从第二电极22分离地配置。在栅极电极23施加有用于驱动半导体元件20的栅极电压。如图3所示，在厚度方向z上观察时，栅极电极23的面积比第二电极22的面积小。
如图3以及图7所示，两个半导体元件20包含第一元件20A以及第二元件20B。在半导体装置A10中，施加于第一元件20A的电压比施加于第二元件20B的电压高。第一元件20A的第一电极21经由接合层29而与多个配线层12中的第一搭载层121接合。由此，第一元件20A的第一电极21与第一搭载层121导通。第二元件20B的第一电极21经由接合层29而与多个配线层12中的第二搭载层122接合。由此，第二元件20B的第一电极21与第二搭载层122导通。
如图3所示，多个第一引线30与多个配线层12个别地接合。由此，多个第一引线30与多个配线层12导通。在厚度方向z上观察时，多个第一引线30与支撑部件11重叠。在厚度方向z上观察时，多个第一引线30沿第二方向y延伸。多个第一引线30均由同一引线框构成。多个第一引线30的组成包含铜。如图2、图3以及图6所示，多个第一引线30具有包覆部31以及露出部32。
如图2以及图6所示，包覆部31被封固树脂50覆盖。如图3所示，包覆部31的第二方向y的一方侧(两个半导体元件20所在的一侧)与多个配线层12的任一个接合。在第一方向x上观察时，包覆部31包含相对于支撑部件11的第一面111倾斜的区间。
如图2以及图6所示，露出部32与包覆部31相连，而且从封固树脂50露出。如图6以及图9所示，露出部32具有基部321以及安装部322。基部321与包覆部31相连。在第一方向x上观察时，基部321沿第二方向y延伸。安装部322与基部321相连，而且在第二方向y上相对于基部321位于与包覆部31相反的一侧。在将半导体装置A10安装于配线基板时，在安装部322附着有焊料。安装部322在厚度方向z上从基部321向封固树脂50的底面52(详细将于后文叙述)所朝向的一侧屈曲。安装部322的至少一部分从底面52沿厚度方向z突出。
如图1～图3所示，多个第一引线30包含第一输入端子30A、第二输入端子30B、输出端子30C、两个栅极端子30D、两个检测端子30E、以及两个虚拟端子30F。其中，除两个虚拟端子30F以外的多个第一引线30经由多个配线层12而与两个半导体元件20导通。第一输入端子30A、第二输入端子30B以及第二输入端子30B位于第二方向y的一方侧，而且沿第一方向x排列。两个栅极端子30D、两个检测端子30E、以及两个虚拟端子30F位于第二方向y的另一方侧，而且沿第一方向x排列。第一输入端子30A、第二输入端子30B以及第二输入端子30B各自的宽度比其它多个第一引线30各自的宽度大。
如图3所示，第一输入端子30A的包覆部31与多个配线层12中的第一搭载层121接合。由此，第一输入端子30A与第一元件20A的第一电极21导通。第二输入端子30B的包覆部31与多个配线层12中的第二搭载层122接合。由此，第二输入端子30B与第二元件20B的第一电极21导通。输出端子30C的包覆部31与多个配线层12中的中继层123接合。
如图3所示，两个栅极端子30D的包覆部31与多个配线层12中的多个焊盘层124的任意两个个别地接合。两个检测端子30E与多个配线层12中的多个焊盘层124的任意两个接合。在两个栅极端子30D施加有用于驱动两个半导体元件20的栅极电压。两个检测端子30E分别位于两个栅极端子30D的任一个的旁边。在两个检测端子30E施加有与流动于两个半导体元件20的第二电极22的电流对应的电压。两个虚拟端子30F与多个配线层12中的多个焊盘层124的任意两个接合。两个虚拟端子30F分别在第一方向x上相对于两个栅极端子30D的任一个位于与位于该栅极端子30D的旁边的检测端子30E相反的一侧。
如图1、图2以及图9所示，多个第一引线30中的第一输入端子30A、第二输入端子30B以及输出端子30C的露出部32具有孔322A。孔322A在厚度方向z上贯通安装部322。
如图1以及图2所示，在厚度方向z上观察时，多个第二引线39相对于多个第一引线30的露出部32位于与多个第一引线30的包覆部31相反的一侧。如图6以及图9所示，多个第二引线39在厚度方向z上被封固树脂50所夹。在第一方向x上观察时，多个第二引线39沿第二方向y延伸。多个第二引线39由得到多个第一引线30的同一引线框构成。因此，多个第二引线39的组成包含与多个第一引线30相同的组成。多个第二引线39具有端面391。端面391朝向与厚度方向z正交的方向(在半导体装置A10中为第二方向y)。多个第二引线39是在半导体装置A10的制造中从引线框分离半导体装置A10后的残存物。端面391相对于从引线框分离半导体装置A10时的切断面。
如图9所示，在半导体装置A10中，多个第二引线39从多个第一引线30分离地配置。在半导体装置A10的制造工序中直至形成封固树脂50的工序位置，多个第一引线30的露出部32与多个第二引线39个别地相连。封固树脂50形成后，多个第一引线30的露出部32的安装部322通过弯曲加工而形成。此时，切断多个第二引线39与多个第一引线30的露出部32。多个第二引线39与多个第一引线30不同，第二引线39电浮动。
如图3所示，两个导电部件40与两个半导体元件20和多个配线层12中的第二搭载层122以及中继层123接合。两个导电部件40包含第一部件40A以及第二部件40B。第一部件40A以及第二部件40B分别由多个金属丝构成。该多个金属丝的组成包含铝(Al)。此外，该多个金属丝的组成也可以包含铜。并且，第一部件40A以及第二部件40B分别可以为金属制的卡夹，来代替多个金属丝。
如图3所示，第一部件40A与第一元件20A的第二电极22和多个配线层12中的第二搭载层122接合。由此，第一元件20A的第二电极22与第二搭载层122、以及第二元件20B的第一电极21导通。如图3所示，第二部件40B与第二元件20B的第二电极22和多个配线层12中的中继层123接合。由此，第二元件20B的第二电极22经由中继层123而与输出端子30C导通。
如图3所示，两个栅极丝41与两个半导体元件20的栅极电极23和多个配线层12中的两个栅极端子30D所接合的两个焊盘层124接合。由此，两个栅极端子30D与两个半导体元件20的栅极电极23个别地导通。两个栅极丝41的组成包含金(Au)。
如图3所示，两个检测丝42与两个半导体元件20的第二电极22和多个配线层12中的两个检测端子30E所接合的两个焊盘层124接合。由此，两个检测端子30E与两个半导体元件20的第二电极22个别地导通。两个检测丝42的组成包含金。
如图2以及图6所示，封固树脂50覆盖两个半导体元件20和多个第一引线30各自的一部分。并且，封固树脂50覆盖多个配线层12、两个导电部件40、两个栅极丝41、以及两个检测丝42。封固树脂50具有电绝缘性。封固树脂50例如由包含黑色的环氧树脂的材料构成。如图1以及图2所示，封固树脂50具有顶面51、底面52、多个侧面53、以及多个开口54。
如图4～图7所示，顶面51以及底面52在厚度方向z上相互朝向相反侧。其中，底面52在厚度方向z上朝向与支撑部件11的第一面111相同的一侧。支撑部件11的第二面112从顶面51露出。
如图1、图2、图4以及图5所示，多个侧面53与顶面51以及底面52相连。多个侧面53包括：在第一方向x上相互分离地配置的一对侧面53；以及在第二方向y上相互分离地配置的一对侧面53。其中，多个第二引线39的端面391从在第二方向y上相互分离地配置的一对侧面53露出。
如图1、图2以及图6所示，多个开口54从顶面51到达底面52。在半导体装置A10中，在厚度方向z上观察时，多个开口54是封闭的形状。因此，多个开口54具有朝向与厚度方向z正交的方向的内周面541。内周面541与顶面51以及底面52相连。在厚度方向z上观察时，内周面541包围收纳于多个开口54的任一个的第一引线30的露出部32。
如图1以及图2所示，在厚度方向z上观察时，多个第一引线30的至少任一个露出部32收纳于多个开口54的任一个。在半导体装置A10中，在厚度方向z上观察时，多个第一引线30的露出部32全部收纳于多个开口54的任一个。多个第一引线30中的第一输入端子30A、第二输入端子30B以及输出端子30C的露出部32个别地收纳于多个开口54。将多个第一引线30中的一个栅极端子30D、一个检测端子30E、以及一个虚拟端子30F作为一组的多个第一引线30的露出部32收纳于多个开口54的任一个。
如图9所示，多个开口54的相对于厚度方向z的各剖面面积从顶面51越朝向收纳于该开口54的多个第一引线30的任意的露出部32则越逐渐变小。
接着，基于图10，对作为半导体装置A10的第一变形例的半导体装置A11进行说明。图10的剖面位置与图9的剖面位置相同。
如图10所示，在半导体装置A11中，多个第一引线30的露出部32、以及多个第二引线39的结构与半导体装置A10的该结构不同。在半导体装置A11中，多个第二引线39与多个第一引线30的露出部32的安装部322个别地相连。因此，多个第二引线39与多个第一引线30个别地导通。
接着，基于图11，对作为半导体装置A10的第二变形例的半导体装置A12进行说明。图11的剖面位置与图9的剖面位置相同。
如图11所示，在半导体装置A12中，多个第一引线30的露出部32的结构与半导体装置A10的该结构不同。在半导体装置A12中，多个第一引线30的露出部32具有凸部322B以及凹部322C。凸部322B在厚度方向z上从露出部32的安装部322向封固树脂50的底面52所朝向的一侧突出。凹部322C在厚度方向z上相对于安装部322位于与凸部322B相反的一侧，而且从安装部322沿厚度方向z凹陷。在厚度方向z上观察时，凹部322C与凸部322B重叠。
接着，对半导体装置A10的作用效果进行说明。
半导体装置A10具备：与半导体元件20导通的多个第一引线30；以及覆盖多个第一引线30各自的一部分的封固树脂50。封固树脂50具有从顶面51到达底面52的开口54。多个第一引线30具有：被封固树脂50覆盖的包覆部31；以及与包覆部31相连，而且从封固树脂50露出的露出部32。在厚度方向z上观察时，多个第一引线30的至少任一个露出部32收纳于开口54。由此，封固树脂50的表面积增加，从露出部32收纳于开口54的第一引线30至露出部32未收纳于该开口54的第一引线30的沿面距离增加。因此，根据半导体装置A10，能够实现半导体装置A10的小型化，并且能够抑制半导体装置A10的绝缘耐压的下降。
在半导体装置A10中，在厚度方向z上观察时，封固树脂50的开口54是封闭的形状。由此，封固树脂50的表面积进一步增加，露出部32收纳于开口54的第一引线30至露出部32未收纳于该开口54的第一引线30的沿面距离进一步增加。因此，能够有效地抑制半导体装置A10的绝缘耐压的下降。并且，在半导体装置A10中，在厚度方向z上观察时，多个第一引线30的露出部32全部收纳于开口54。由此，提高半导体装置A10的绝缘耐压的下降的抑制效果。
多个第一引线30的露出部32具有：与包覆部31相连的基部321；以及在厚度方向z上从基部321且从封固树脂50的底面52屈曲的安装部322。安装部322的至少一部分从底面52沿厚度方向z突出。由此，在将半导体装置A10安装于配线基板时，能够将安装部322更牢固地按压于配线基板。由此，能够实现多个第一引线30相对于配线基板的接合强度的提高。并且，安装部322作为具有挠性的缓冲器发挥功能，能够通过安装部322减少从外部传递到半导体装置A10的振动。
半导体装置A10还具备多个第二引线39。多个第二引线39在第一方向x上被封固树脂50所夹。多个第二引线39具有朝向与厚度方向z正交的方向(在半导体装置A10中为第二方向y)而且从封固树脂50露出的端面391。在该情况下，多个第二引线39从多个第一引线30分离地配置。通过采用本结构，在半导体装置A10的制造中，能够将多个第一引线30的露出部32的安装部322进一步形成为所希望的形状。并且多个第二引线39电浮动。因此，多个第二引线39不会成为半导体装置A10的绝缘耐压的下降的主要原因。
多个第一引线30的至少任一个露出部32具有在厚度方向z上贯通的孔322A。由此，在将半导体装置A10安装于配线基板时，能够视觉确认焊料相对于露出部32的附着状况。并且，通过焊料进入孔322A，从而能够实现该第一引线30相对于配线基板的接合强度的提高。
在半导体装置A12中，多个第一引线30的露出部32具有凸部322B。凸部322B在厚度方向z上从露出部32的安装部322向封固树脂50的底面52所朝向的一侧突出。由此，在将半导体装置A10安装于配线基板时，预定的厚度的焊料进入配线基板与安装部322之间，并且在露出部32产生对焊料的投锚效应(锚固效应)。因此，能够进一步提高多个第一引线30相对于配线基板的接合强度。
基于图12～图16，对本公开的第二实施方式的半导体装置A20进行说明。在这些图中，对与上述的半导体装置A10相同、或者类似的要素标注同一符号，并省略重复的说明。
在半导体装置A20中，多个第一引线30、以及封固树脂50的结构与上述的半导体装置A10的该结构不同。并且，半导体装置A20成为不具备多个第二引线39的结构。
如图12以及图13所示，在半导体装置A20中，封固树脂50的多个开口54从多个侧面53中在第二方向y上分离地配置的一对侧面53凹陷。因此，如图14以及图15所示，多个第一引线30的露出部32从多个开口54、以及多个侧面53露出。
如图12以及图13所示，在半导体装置A20中，在厚度方向z上观察时，多个第一引线30的露出部32的全部也收纳于封固树脂50的多个开口54的任一个。多个第一引线30中的第一输入端子30A、第二输入端子30B以及输出端子30C的露出部32个别地收纳于多个开口54。将多个第一引线30中的一个栅极端子30D、一个检测端子30E、以及一个虚拟端子30F作为一组的多个第一引线30的露出部32收纳于多个开口54的任一个。
如图16所示，在半导体装置A20中，多个第一引线30的露出部32的安装部322的至少一部分也从封固树脂50的底面52沿厚度方向z突出。
接着，对半导体装置A20的作用效果进行说明。
半导体装置A20具备：与半导体元件20导通的多个第一引线30；以及覆盖多个第一引线30各自的一部分的封固树脂50。封固树脂50具有从顶面51到达底面52的开口54。多个第一引线30具有：被封固树脂50覆盖的包覆部31；以及与包覆部31相连而且从封固树脂50露出的露出部32。在厚度方向z上观察时，多个第一引线30的至少任一个的露出部32收纳于开口54。因此，根据半导体装置A20，也能够实现半导体装置A20的小型化，并且抑制半导体装置A20的绝缘耐压的下降。
在半导体装置A20中，在厚度方向z上观察时，多个第一引线30的露出部32的全部也收纳于封固树脂50的开口54。由此，提高半导体装置A20的绝缘耐压的下降的抑制效果。并且，通过半导体装置A20具备与半导体装置A10相同的结构，从而即使在半导体装置A20中也起到该结构的作用效果。
基于图17～图20，对本公开的第三实施方式的半导体装置A30进行说明。在这些图中，对与上述的半导体装置A10相同、或者类似的要素标注同一符号，并省略重复的说明。在此，图18为了便于理解，透过封固树脂50。在图18中，用想象线示出透过的封固树脂50。
在半导体装置A30中，支撑部件11、两个半导体元件20、多个第一引线30、两个导电部件40、两个栅极丝41、以及两个检测丝42的结构与上述的半导体装置A10的该结构不同。并且半导体装置A20成为不具备多个配线层12的结构。
如图17以及图18所示，在半导体装置A30中，支撑部件11包含相互分离地配置的第一芯片焊盘11A以及第二芯片焊盘11B。第一芯片焊盘11A以及第二芯片焊盘11B是金属制的导电板。第一芯片焊盘11A以及第二芯片焊盘11B由得到多个第一引线30、以及多个第二引线39的同一引线框构成。因此，第一芯片焊盘11A以及第二芯片焊盘11B的组成包含与多个第一引线30相同的组成。第一芯片焊盘11A以及第二芯片焊盘11B各自的厚度比多个第一引线30各自的厚度大。第一芯片焊盘11A以及第二芯片焊盘11B的第二面112从封固树脂50的顶面51露出。
如图18以及图19所示，两个半导体元件20中的第一元件20A搭载于第一芯片焊盘11A的第一面111。第一元件20A的第一电极21经由接合层29而与第一芯片焊盘11A的第一面111接合。由此，第一元件20A的第一电极21与第一芯片焊盘11A导通。如图18以及图20所示，两个半导体元件20中的第二元件20B搭载于第二芯片焊盘11B的第一面111。第二元件20B的第一电极21经由接合层29而与第二芯片焊盘11B的第一面111接合。由此，第二元件20B的第一电极21与第二芯片焊盘11B导通。
如图18以及图19所示，多个第一引线30中的第一输入端子30A的包覆部31与第一芯片焊盘11A相连。由此，第一输入端子30A与第一芯片焊盘11A导通。如图18所示，多个第一引线30中的第二输入端子30B的包覆部31与第二芯片焊盘11B相连。由此，第二输入端子30B与第二芯片焊盘11B导通。多个第一引线30中除第一输入端子30A以及第二输入端子30B以外，在厚度方向z上观察时从支撑部件11分离地配置。
如图18所示，两个导电部件40中的第一部件40A与第一元件20A的第二电极22和第二芯片焊盘11B的第一面111接合。由此，第一元件20A的第二电极22与第二芯片焊盘11B导通。如图18以及图20所示，两个导电部件40中的第二部件40B与第二元件20B的第二电极22和多个第一引线30中的输出端子30C的包覆部31接合。由此，第二元件20B的第二电极22与输出端子30C导通。
如图18所示，两个栅极丝41与两个半导体元件20的栅极电极23和多个第一引线30中的两个栅极端子30D个别地接合。由此，两个栅极端子30D与两个半导体元件20的栅极电极23个别地导通。如图18所示，两个检测丝42与两个半导体元件20的第二电极22和多个第一引线30中的两个检测端子30E个别地导通。由此，两个检测端子30E与两个半导体元件20的第二电极22个别地导通。
接着，对半导体装置A30的作用效果进行说明。
半导体装置A30具备：与半导体元件20导通的多个第一引线30；以及覆盖多个第一引线30各自的一部分的封固树脂50。封固树脂50具有从顶面51到达底面52的开口54。多个第一引线30具有：被封固树脂50覆盖的包覆部31；以及与包覆部31相连而且从封固树脂50露出的露出部32。在厚度方向z上观察时，多个第一引线30的至少任一个露出部32收纳于开口54。因此，根据半导体装置A30，也能够实现半导体装置A30的小型化，并且抑制半导体装置A30的绝缘耐压的下降。
在半导体装置A30中，在厚度方向z上观察时，多个第一引线30的露出部32的全部也收纳于封固树脂50的开口54。由此，能够更加有效地抑制半导体装置A30的绝缘耐压的下降。并且，通过半导体装置A30具有与半导体装置A10相同的结构，从而在半导体装置A30中也起到该结构的作用效果。
在半导体装置A30中，支撑部件11包含导电板(第一芯片焊盘11A以及第二芯片焊盘11B的至少任一个)。多个第一引线30的至少任一个与支撑部件11相连。半导体元件20与支撑部件11的第一面111接合。并且，半导体装置A30具备半导体元件20以及与多个第一引线30的任一个接合的导电部件40(第二部件40B)。由此，在半导体装置A30中不需要配线层12。
在半导体装置A30中，支撑部件11的第二面112也从封固树脂50的顶面51露出。并且，支撑部件11是导电板，因此支撑部件11的导热率比作为绝缘板的半导体装置A10的导热率大。因此，能够进一步提高半导体装置A30的散热性。在该情况下，若支撑部件11的厚度比多个第一引线30各自的厚度大，容易向支撑部件11的面内方向(第一方向x以及第二方向y)导热，因此适合于半导体装置A30的散热性的提高。另外，由于与支撑部件11相连的第一引线30的包覆部31成为在厚度方向z上被封固树脂50所夹的结构，因此能够防止支撑部件11从封固树脂50的顶面51脱落。
基于图21～图23，对本公开的第四实施方式的半导体装置A40进行说明。在这些图中，对与上述的半导体装置A10相同、或者类似的要素标注同一符号，并省略重复的说明。在此，图22为了便于理解，透过封固树脂50。在图22中，用想象线示出透过的封固树脂50。
在半导体装置A40中，多个第一引线30、以及封固树脂50的结构与上述的半导体装置A10的该结构不同。并且，半导体装置A40成为不具备多个第二引线39的结构。
如图21所示，在半导体装置A40中，未在封固树脂50设置多个开口54。如图21以及图23所示，多个第一引线30的露出部32的至少任一个具有安装面323。在半导体装置A40中，多个第一引线30的露出部32的全部具有安装面323。安装面323从封固树脂50的底面52露出。具有安装面323的第一引线30除了安装面323以外，被封固树脂50覆盖。在将半导体装置A40安装于配线基板时，遍及安装面323的整体地附着有焊料。安装面323被底面52包围。安装面323与底面52为同一面。
如图23所示，具有安装面323的第一引线30的包覆部31具有倾斜面311。倾斜面311与安装面323相连，而且相对于封固树脂50的底面52倾斜。倾斜面311与封固树脂50相接。在厚度方向z上观察时，安装面323在第二方向y上位于比倾斜面311更远离底面52的周缘的位置。
接着，基于图24以及图25，对作为半导体装置A40的变形例的半导体装置A41进行说明。
如图24所示，在半导体装置A41中，多个第一引线30的结构与半导体装置A40的该结构不同。在半导体装置A41中，多个第一引线30中的两个栅极端子30D、两个检测端子30E、以及两个虚拟端子30F的露出部32不具有安装面323。上述第一引线30的结构与半导体装置A10的该结构相同。因此，如图25所示，上述第一引线30的露出部32的安装部322的至少一部分从封固树脂50的底面52沿厚度方向z突出。
接着，对半导体装置A40的作用效果进行说明。
半导体装置A40具备：与半导体元件20导通的多个第一引线30；以及覆盖多个第一引线30各自的一部分的封固树脂50。封固树脂50具有朝向厚度方向z的底面52。多个第一引线30的至少任一个具有从底面52露出而且被底面52包围的安装面323。由此，从具有安装面323的第一引线30到达不具有安装面323的第一引线30的沿面距离增加。并且，在将半导体装置A40安装于配线基板时，遍及安装面323的整体地附着有焊料，因此具有安装面323的两个第一引线30之间的沿面距离实质上变得无限大。因此，根据半导体装置A40，也能够实现半导体装置A40的小型化，并且抑制半导体装置A40的绝缘耐压的下降。并且，通过半导体装置A40具备与半导体装置A10相同的结构，从而在半导体装置A40中也起到该结构的作用效果。
多个第一引线30中的至少第一输入端子30A以及第二输入端子30B的任一个优选为具有安装面323的结构。与其它多个第一引线30相比，对第一输入端子30A以及第二输入端子30B施加有比较高的电压。因此，使第一输入端子30A与第二输入端子30B之间的沿面距离增加，关系到有效地抑制半导体装置A40的绝缘耐压的下降。
在半导体装置A40中，多个第一引线30的露出部32的全部具有安装面323。由此，能够更加有效地抑制半导体装置A40的绝缘耐压的下降。
多个第一引线30中具有安装面323的第一引线30的包覆部31具有倾斜面311。倾斜面311与封固树脂50相接。由此，能够防止该第一引线30从封固树脂50的底面52脱落。并且，在厚度方向z上观察时，安装面323位于比倾斜面311更远离底面52的周缘的位置。由此，能够缩小相当于安装面323比倾斜面311更远离底面52的周缘的方向的方向(在半导体装置A40中为第二方向y)上的半导体装置A40的尺寸。
基于图26以及图27，对本公开的第五实施方式的半导体装置A50进行说明。在这些图中，对与上述的半导体装置A10相同、或者类似的要素标注同一符号，并省略重复的说明。
在半导体装置A50中，多个第一引线30的结构与上述的半导体装置A40的该结构不同。
如图26所示，在半导体装置A50中，多个第一引线30中的第二输入端子30B、两个检测端子30E、以及两个虚拟端子30F的露出部32不具有安装面323。上述第一引线30的结构与半导体装置A10的该结构相同。因此，如图27所示，上述第一引线30的露出部32的安装部322的至少一部分从封固树脂50的底面52沿厚度方向z突出。
接着，基于图28，对作为半导体装置A50的变形例的半导体装置A51进行说明。
如图28所示，在半导体装置A51中，多个第一引线30的结构与半导体装置A50的该结构不同。在半导体装置A51中，多个第一引线30中的第一输入端子30A、输出端子30C、以及两个栅极端子30D的露出部32不具有安装面323。上述第一引线30的结构与半导体装置A10的该结构相同。
接着，对半导体装置A50的作用效果进行说明。
半导体装置A50具备：与半导体元件20导通的多个第一引线30；以及覆盖多个第一引线30各自的一部分的封固树脂50。封固树脂50具有朝向厚度方向z的底面52。多个第一引线30的至少任一个具有从底面52露出而且被底面52包围的安装面323。因此，根据半导体装置A50，也能够实现半导体装置A50的小型化，并且抑制半导体装置A50的绝缘耐压的下降。并且，通过半导体装置A50具备与半导体装置A10相同的结构，从而在半导体装置A50中也起到该结构的作用效果。
基于图29～图31，对本公开的第六实施方式的半导体装置A60进行说明。在这些图中，对与上述的半导体装置A10相同、或者类似的要素标注同一符号，并省略重复的说明。
在半导体装置A60中，支撑部件11、两个半导体元件20、多个第一引线30、两个导电部件40、两个栅极丝41、以及两个检测丝42的结构与上述的半导体装置A40的该结构不同。上述的结构与上述的半导体装置A30的该结构相同。因此，在半导体装置A60的说明中，仅对支撑部件11、与之关联的两个半导体元件20、以及多个第一引线30的结构进行说明。
如图29所示，在半导体装置A60中，支撑部件11包含相互分离地配置的第一芯片焊盘11A以及第二芯片焊盘11B。第一芯片焊盘11A以及第二芯片焊盘11B是金属制的导电板。第一芯片焊盘11A以及第二芯片焊盘11B由得到多个第一引线30的同一引线框构成。因此，第一芯片焊盘11A以及第二芯片焊盘11B的组成包含与多个第一引线30相同的组成。第一芯片焊盘11A以及第二芯片焊盘11B各自的厚度比多个第一引线30各自的厚度大。第一芯片焊盘11A以及第二芯片焊盘11B的第二面112从封固树脂50的顶面51露出。
如图29以及图30所示，两个半导体元件20中的第一元件20A搭载于第一芯片焊盘11A的第一面111。第一元件20A的第一电极21经由接合层29而与第一芯片焊盘11A的第一面111接合。并且，多个第一引线30中的第一输入端子30A与第一芯片焊盘11A相连。
如图29以及图31所示，两个半导体元件20中的第二元件20B搭载于第二芯片焊盘11B的第一面111。第二元件20B的第一电极21经由接合层29而与第二芯片焊盘11B的第一面111接合。并且，多个第一引线30中的第二输入端子30B与第二芯片焊盘11B相连，多个第一引线30中除第一输入端子30A以及第二输入端子30B以外，在厚度方向z上观察时从支撑部件11分离地配置。
接着，对半导体装置A60的作用效果进行说明。
半导体装置A60具备：与半导体元件20导通的多个第一引线30；以及覆盖多个第一引线30各自的一部分的封固树脂50。封固树脂50具有朝向厚度方向z的底面52。多个第一引线30的至少任一个具有从底面52露出而且被底面52包围的安装面323。因此，根据半导体装置A60，也能够实现半导体装置A60的小型化，并且抑制半导体装置A60的绝缘耐压的下降。并且，通过半导体装置A60具备与半导体装置A10相同的结构，从而在半导体装置A60中也起到该结构的作用效果。
在半导体装置A60中，多个第一引线30的露出部32的全部具有安装面323。由此，能够更加有效地抑制半导体装置A60的绝缘耐压的下降。
在半导体装置A60中，与半导体装置A30相同，不需要配线层12。并且，在半导体装置A60中，也能够采用得到与半导体装置A30相同的放热效果、并且与半导体装置A30相同地防止支撑部件11从封固树脂50的顶面51脱落的结构。
本公开不限定于上述的实施方式。本公开的各部分的具体的结构可自由地进行各种设计变更。
本公开包括以下的附记所记载的结构。
附记1A.一种半导体装置，具备：
半导体元件；
多个第一引线，其与上述半导体元件导通；以及
封固树脂，其具有在上述半导体元件的厚度方向上相互朝向相反侧的顶面以及底面，并且覆盖上述多个第一引线各自的一部分和上述半导体元件，
上述封固树脂具有从上述顶面到达上述底面的开口，
上述多个第一引线具有被上述封固树脂覆盖的包覆部、以及与上述包覆部相连而且从上述封固树脂露出的露出部，
在上述厚度方向上观察时，上述多个第一引线的至少一个上述露出部收纳于上述开口。
附记2A.根据附记1A所记载的半导体装置，
在上述厚度方向上观察时，上述开口是封闭的形状。
附记3A.根据附记2A所记载的半导体装置，
还具备多个第二引线，在上述厚度方向上观察时，该多个第二引线相对于上述多个第一引线的上述露出部位于与上述多个第一引线的上述包覆部相反的一侧，
上述多个第二引线在上述厚度方向上被上述封固树脂所夹，
上述多个第二引线具有朝向与上述厚度方向正交的方向而且从上述封固树脂露出的端面。
附记4A.根据附记3A所记载的半导体装置，
上述多个第二引线从上述多个第一引线分离地配置。
附记5A.根据附记3所记载的半导体装置，
上述多个第二引线与上述多个第一引线各自的上述露出部个别地相连。
附记6A.根据附记1A所记载的半导体装置，
上述封固树脂具有与上述顶面以及上述底面相连的侧面，
上述开口从上述侧面凹陷。
附记7A.根据附记1A～6A任一项中所记载的半导体装置，
在上述厚度方向上观察时，上述多个第一引线的上述露出部全部收纳于上述开口。
附记8A.根据附记1A～7A任一项中所记载的半导体装置，
上述开口的相对于上述厚度方向的横剖面面积从上述顶面越朝向上述多个第一引线的任一个上述露出部则越小。
附记9A.根据附记1A～8A任一项中所记载的半导体装置，
上述露出部具有与上述包覆部相连的基部、以及在上述厚度方向上从上述基部向上述底面所朝向的一侧屈曲的安装部，
上述安装部的至少一部分从上述底面沿上述厚度方向突出。
附记10A.根据附记1A～9A任一项中所记载的半导体装置，
上述多个第一引线的至少一个上述露出部具有在上述厚度方向上贯通的孔。
附记11A.根据附记1A～10A任一项中所记载的半导体装置，
还具备支撑部件，该支撑部件具有在上述厚度方向上朝向与上述底面相同的一侧的第一面、以及在上述厚度方向上朝向与上述第一面相反的一侧的第二面，
在上述第一面上搭载有上述半导体元件。
附记12A.根据附记11A所记载的半导体装置，
上述第二面从上述顶面露出。
附记13A.根据附记11A或12A所记载的半导体装置，
上述支撑部件是绝缘板，
还具备配线层，该配线层配置于上述第一面，而且与上述半导体元件导通，
上述半导体元件与上述配线层接合。
附记14A.根据附记13A所记载的半导体装置，
上述多个第一引线的上述包覆部的至少一个与上述配线层接合。
附记15A.根据附记14A所记载的半导体装置，
还具备导电部件，该导电部件与上述半导体元件和上述配线层接合。
附记16A.根据附记11A或12A所记载的半导体装置，
上述支撑部件是导电板，
上述多个第一引线的至少一个与上述支撑部件相连，
上述半导体元件与上述第一面接合。
附记17A.根据附记16A所记载的半导体装置，
还具备导电部件，该导电部件与上述半导体元件和上述多个第一引线的至少一个接合。
附记1B.一种半导体装置，具备：
半导体元件；
多个第一引线，其与上述半导体元件导通；以及
封固树脂，其具有朝向上述半导体元件的厚度方向的底面，并且覆盖上述多个第一引线各自的一部分和上述半导体元件，
上述多个第一引线的至少一个具有从上述底面露出的安装面，
上述安装面被上述底面包围。
附记2B.根据附记1B所记载的半导体装置，
上述安装面与上述底面为同一面。
附记3B.根据附记1B或2B所记载的半导体装置，
上述多个第一引线的至少一个具有倾斜面，该倾斜面与上述安装面相连，而且相对于上述底面倾斜，
上述倾斜面与上述封固树脂相接。
附记4B.根据附记3B所记载的半导体装置，
在上述厚度方向上观察时，上述安装面位于比上述倾斜面更远离上述底面的周缘的位置。
附记5B.根据附记1B～4B任一项中所记载的半导体装置，
还具备支撑部件，该支撑部件具有在上述厚度方向上朝向与上述底面相同的一侧的第一面、以及在上述厚度方向上朝向与上述第一面相反的一侧的第二面，
在上述第一面上搭载有上述半导体元件。
附记6B.根据附记5B所记载的半导体装置，
上述第二面从上述封固树脂露出。
附记7B.根据附记5B或6B所记载的半导体装置，
上述支撑部件是绝缘板，
还具备配线层，该配线层配置于上述第一面，而且与上述半导体元件导通，
上述半导体元件与上述配线层接合。
附记8B.根据附记7B所记载的半导体装置，
上述多个第一引线的上述包覆部的至少一个与上述配线层接合。
附记9B.根据附记8B所记载的半导体装置，
还具备导电部件，该导电部件与上述半导体元件和上述配线层接合。
附记10B.根据附记7B～9B任一项中所记载的半导体装置，
上述多个第一引线全部具有上述安装面。
附记11B.根据附记7B～9B任一项中所记载的半导体装置，
上述封固树脂具有朝向与上述厚度方向正交的方向、而且与上述底面相连的侧面，
上述多个第一引线的至少一个具有从上述侧面露出的露出部。
附记12B.根据附记11B所记载的半导体装置，
上述多个第一引线的至少一个上述露出部具有在上述厚度方向上贯通的孔。
附记13B.根据附记5B或6B所记载的半导体装置，
上述多个第一引线全部具有上述安装面，
上述支撑部件是导电板，
上述多个第一引线的至少任一个与上述支撑部件相连，
上述半导体元件与上述第一面接合。
附记14B.根据附记13B所记载的半导体装置，
还具备导电部件，该导电部件与上述半导体元件和上述多个第一引线的至少一个接合。
符号说明
A10、A20、A30、A40、A50、A60—半导体装置，11—支撑部件，11A—第一芯片焊盘，11B—第二芯片焊盘，111—第一面，112—第二面，12—配线层，121—第一搭载层，122—第二搭载层，123—中继层，124—焊盘层，20—半导体元件，20A—第一元件，20B—第二元件，21—第一电极，22—第二电极，23—栅极电极，29—接合层，30—第一引线，30A—第一输入端子，30B—第二输入端子，30C—输出端子，30d—栅极端子，30E—检测端子，30F—虚拟端子，31—包覆部，311—倾斜面，32—露出部，321—基部，322—安装部，322A—孔，322B—凸部，322C—凹部，323—安装面，39—第二引线，391—端面，40—导电部件，40A—第一部件，40B—第二部件，41—栅极丝，42—检测丝，50—封固树脂，51—顶面，52—底面，53—侧面，54—开口，541—内周面，z—厚度方向，x—第一方向，y—第二方向。

Claims (17)

1.一种半导体装置，其特征在于，具备：
半导体元件；
多个第一引线，其与上述半导体元件导通；以及
封固树脂，其具有在上述半导体元件的厚度方向上相互朝向相反侧的顶面以及底面，并且覆盖上述多个第一引线各自的一部分和上述半导体元件，
上述封固树脂具有从上述顶面到达上述底面的开口，
上述多个第一引线具有被上述封固树脂覆盖的包覆部、以及与上述包覆部相连而且从上述封固树脂露出的露出部，
在上述厚度方向上观察时，上述多个第一引线的至少一个上述露出部收纳于上述开口。
2.根据权利要求1所述的半导体装置，其特征在于，
在上述厚度方向上观察时，上述开口是封闭的形状。
3.根据权利要求2所述的半导体装置，其特征在于，
还具备多个第二引线，在上述厚度方向上观察时，该多个第二引线相对于上述多个第一引线的上述露出部位于与上述多个第一引线的上述包覆部相反的一侧，
上述多个第二引线在上述厚度方向上被上述封固树脂所夹，
上述多个第二引线具有朝向与上述厚度方向正交的方向而且从上述封固树脂露出的端面。
4.根据权利要求3所述的半导体装置，其特征在于，
上述多个第二引线从上述多个第一引线分离地配置。
5.根据权利要求3所述的半导体装置，其特征在于，
上述多个第二引线与上述多个第一引线各自的上述露出部个别地相连。
6.根据权利要求1所述的半导体装置，其特征在于，
上述封固树脂具有与上述顶面以及上述底面相连的侧面，
上述开口从上述侧面凹陷。
7.根据权利要求1～6任一项中所述的半导体装置，其特征在于，
在上述厚度方向上观察时，上述多个第一引线的上述露出部全部收纳于上述开口。
8.根据权利要求1～7任一项中所述的半导体装置，其特征在于，
上述开口的相对于上述厚度方向的横剖面面积从上述顶面越朝向上述多个第一引线的至少一个上述露出部则越小。
9.根据权利要求1～8任一项中所述的半导体装置，其特征在于，
上述露出部具有与上述包覆部相连的基部、以及在上述厚度方向上从上述基部向上述底面所朝向的一侧屈曲的安装部，
上述安装部的至少一部分从上述底面沿上述厚度方向突出。
10.根据权利要求1～9任一项中所述的半导体装置，其特征在于，
上述多个第一引线的至少一个上述露出部具有在上述厚度方向上贯通的孔。
11.根据权利要求1～10任一项中所述的半导体装置，其特征在于，
还具备支撑部件，该支撑部件具有在上述厚度方向上朝向与上述底面相同的一侧的第一面、以及在上述厚度方向上朝向与上述第一面相反的一侧的第二面，
在上述第一面上搭载有上述半导体元件。
12.根据权利要求11所述的半导体装置，其特征在于，
上述第二面从上述顶面露出。
13.根据权利要求11或12所述的半导体装置，其特征在于，
上述支撑部件是绝缘板，
还具备配线层，该配线层配置于上述第一面，而且与上述半导体元件导通，
上述半导体元件与上述配线层接合。
14.根据权利要求13所述的半导体装置，其特征在于，
上述多个第一引线的上述包覆部的至少一个与上述配线层接合。
15.根据权利要求14所述的半导体装置，其特征在于，
还具备导电部件，该导电部件与上述半导体元件和上述配线层接合。
16.根据权利要求11或12所述的半导体装置，其特征在于，
上述支撑部件是导电板，
上述多个第一引线的至少一个与上述支撑部件相连，
上述半导体元件与上述第一面接合。
17.根据权利要求16所述的半导体装置，其特征在于、
还具备导电部件，该导电部件与上述半导体元件和上述多个第一引线的至一个接合。
CN202280009935.9A 2021-01-18 2022-01-05 半导体装置 Pending CN116711074A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021005628 2021-01-18
JP2021-005628 2021-01-18
PCT/JP2022/000123 WO2022153902A1 (ja) 2021-01-18 2022-01-05 半導体装置

Publications (1)

Publication Number Publication Date
CN116711074A true CN116711074A (zh) 2023-09-05

Family

ID=82447306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280009935.9A Pending CN116711074A (zh) 2021-01-18 2022-01-05 半导体装置

Country Status (5)

Country Link
US (1) US20240030080A1 (zh)
JP (1) JPWO2022153902A1 (zh)
CN (1) CN116711074A (zh)
DE (1) DE112022000183T5 (zh)
WO (1) WO2022153902A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02249981A (ja) * 1989-03-24 1990-10-05 Hitachi Ltd 半導体装置およびそれを用いた実装方法ならびに導通試験方法
JPH0444161U (zh) * 1990-08-16 1992-04-15
JPH0446550U (zh) * 1990-08-23 1992-04-21
JPH06163743A (ja) * 1992-11-18 1994-06-10 Mitsubishi Electric Corp 半導体装置
JP2751896B2 (ja) * 1995-11-30 1998-05-18 日本電気株式会社 樹脂封止型半導体装置
JPH11354703A (ja) * 1998-06-03 1999-12-24 Nec Saitama Ltd 自動搭載部品のリード構造
JP3439417B2 (ja) 2000-03-23 2003-08-25 Ｎｅｃエレクトロニクス株式会社 半導体パッケージ用接続導体、半導体パッケージ、及び半導体パッケージの組立方法
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
US11631623B2 (en) * 2018-09-06 2023-04-18 Mitsubishi Electric Corporation Power semiconductor device and method of manufacturing the same, and power conversion device

Also Published As

Publication number Publication date
DE112022000183T5 (de) 2023-09-14
WO2022153902A1 (ja) 2022-07-21
US20240030080A1 (en) 2024-01-25
JPWO2022153902A1 (zh) 2022-07-21

Similar Documents

Publication Publication Date Title
US8546926B2 (en) Power converter
EP2889902B1 (en) Electric power semiconductor device
US9159715B2 (en) Miniaturized semiconductor device
US11456244B2 (en) Semiconductor device
US20230207440A1 (en) Semiconductor device
US20230163078A1 (en) Semiconductor device
US20240014193A1 (en) Semiconductor device
US11942449B2 (en) Semiconductor arrangement and method for producing the same
US20230170286A1 (en) Terminal Element or Bus Bar, and Power Semiconductor Module Arrangement Comprising a Terminal Element or Bus Bar
CN114080672A (zh) 半导体装置
WO2019235146A1 (ja) 半導体モジュール
CN113748509B (zh) 半导体装置
US20240030080A1 (en) Semiconductor device
WO2023199808A1 (ja) 半導体装置
WO2023149257A1 (ja) 半導体装置
WO2023218943A1 (ja) 半導体装置
WO2024029336A1 (ja) 半導体装置
WO2024018851A1 (ja) 半導体装置
WO2023243306A1 (ja) 半導体装置
WO2023120353A1 (ja) 半導体装置
US20220102264A1 (en) Semiconductor device
WO2023162722A1 (ja) 半導体装置および半導体モジュール
WO2024075589A1 (ja) 半導体装置
US20240047433A1 (en) Semiconductor device
WO2022070741A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination