JPH06163743A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06163743A JPH06163743A JP43A JP30895692A JPH06163743A JP H06163743 A JPH06163743 A JP H06163743A JP 43 A JP43 A JP 43A JP 30895692 A JP30895692 A JP 30895692A JP H06163743 A JPH06163743 A JP H06163743A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- sealing material
- lead
- semiconductor element
- outside
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 高放熱特性を有し、しかも廉価でかつ製造が
容易な半導体装置を得ることを目的とする。 【構成】封止材５Ａ内部に半導体素子１を載置部２を介
して配置すると共に、半導体素子１とワイヤ４に電気的
に接続された内部リード３を封止材５Ａ内部より外部に
延設して外部リード６を形成し、かつ前記封止材５Ａ上
面に内部リード６に至る溝７を設けている。
容易な半導体装置を得ることを目的とする。 【構成】封止材５Ａ内部に半導体素子１を載置部２を介
して配置すると共に、半導体素子１とワイヤ４に電気的
に接続された内部リード３を封止材５Ａ内部より外部に
延設して外部リード６を形成し、かつ前記封止材５Ａ上
面に内部リード６に至る溝７を設けている。
Description
【０００１】
【産業上の利用分野】この発明は、放熱特性を良好にし
た半導体装置に関するものである。
た半導体装置に関するものである。
【０００２】
【従来の技術】図４（ａ）は従来の半導体装置の内部構
成を示す平面図である。同図（ｂ）は同図（ａ）のｂ−
ｂ線部分を切断して示す断面図である。図において、１
は載置部２に載置された半導体素子、３は半導体素子１
とワイヤ４によって電気的に接続されている内部リー
ド、５は半導体素子１、載置部２、内部リード３、及び
ワイヤー４を封止する封止材、６は外部リードであり、
内部リード３が延設され、封止材５より外部に導出され
て形成されている。９は封止材５内部において載置部２
の下方に配置された放熱板である。尚、２ａは載置部２
を吊り下げる吊りリードであり、リードフレーム（内部
リード３と外部リード６より形成される）を形成する際
に一体形成される。
成を示す平面図である。同図（ｂ）は同図（ａ）のｂ−
ｂ線部分を切断して示す断面図である。図において、１
は載置部２に載置された半導体素子、３は半導体素子１
とワイヤ４によって電気的に接続されている内部リー
ド、５は半導体素子１、載置部２、内部リード３、及び
ワイヤー４を封止する封止材、６は外部リードであり、
内部リード３が延設され、封止材５より外部に導出され
て形成されている。９は封止材５内部において載置部２
の下方に配置された放熱板である。尚、２ａは載置部２
を吊り下げる吊りリードであり、リードフレーム（内部
リード３と外部リード６より形成される）を形成する際
に一体形成される。
【０００３】以上のように構成された従来の半導体装置
における封止材５の材質として金属、セラミックス、或
いは樹脂（エポキシ樹脂、シリコン樹脂）等が挙げられ
る。その中でもとりわけ樹脂による封止は量産性に優
れ、低価格であるため、改良が重ねられ、信頼性も向上
して十分実用性を備えるようになり生産量も多い。しか
しながら、樹脂封止材は金属、セラミックスに比べ放熱
特性が劣るため、半導体素子１及び内部リード３が発生
する熱を、同図（ｂ）の断面図に示すように載置部２の
下方に配置した放熱板９によって放熱することが考えら
れている。更に高放熱特性を要求する時は半導体装置自
体に放熱フィンを取り付けるか、放熱板上に載置するこ
ともある。尚、封止材５内部に封止された放熱板９は、
封止材５によって半導体素子１、載置部２、内部リード
３、ワイヤー４を封止する過程で同時に封止される。
における封止材５の材質として金属、セラミックス、或
いは樹脂（エポキシ樹脂、シリコン樹脂）等が挙げられ
る。その中でもとりわけ樹脂による封止は量産性に優
れ、低価格であるため、改良が重ねられ、信頼性も向上
して十分実用性を備えるようになり生産量も多い。しか
しながら、樹脂封止材は金属、セラミックスに比べ放熱
特性が劣るため、半導体素子１及び内部リード３が発生
する熱を、同図（ｂ）の断面図に示すように載置部２の
下方に配置した放熱板９によって放熱することが考えら
れている。更に高放熱特性を要求する時は半導体装置自
体に放熱フィンを取り付けるか、放熱板上に載置するこ
ともある。尚、封止材５内部に封止された放熱板９は、
封止材５によって半導体素子１、載置部２、内部リード
３、ワイヤー４を封止する過程で同時に封止される。
【０００４】
【発明が解決しようとする課題】従来の半導体装置は以
上のように、放熱特性を向上させるため封止材内部に半
導体素子等と共に放熱板を封止するようにしたので半導
体装置の製造工程が複雑になると共に製造コストが嵩む
と云う問題点があった。
上のように、放熱特性を向上させるため封止材内部に半
導体素子等と共に放熱板を封止するようにしたので半導
体装置の製造工程が複雑になると共に製造コストが嵩む
と云う問題点があった。
【０００５】更に、高放熱特性を要求する場合には半導
体装置自体に放熱フィンを取り付ける等の必要があるた
め、製造工程を複雑にしてまで放熱板を装置内部に封止
しても要求する高放熱特性が得られず結果として製造コ
ストに見合った効果が得られないと云う問題点があっ
た。
体装置自体に放熱フィンを取り付ける等の必要があるた
め、製造工程を複雑にしてまで放熱板を装置内部に封止
しても要求する高放熱特性が得られず結果として製造コ
ストに見合った効果が得られないと云う問題点があっ
た。
【０００６】この発明は上記のような問題点を解決する
ためになされたもので、高放熱特性を有し、しかも廉価
でかつ製造が容易な半導体装置を得ることを目的とす
る。
ためになされたもので、高放熱特性を有し、しかも廉価
でかつ製造が容易な半導体装置を得ることを目的とす
る。
【０００７】
【課題を解決するための手段】請求項１の発明に係る半
導体装置は、封止材内部に半導体素子を載置部材を介し
て配置すると共に、前記半導体素子と電気的に接続され
た配線用のリードを封止材内部より外部に延設し、かつ
前記封止材上面より前記リードに至る箇所、前記封止部
材背面より前記リードに至る箇所、前記封止部材背面よ
り前記載置部材に至る箇所の少なくとも１つの箇所に溝
を設けたものである。
導体装置は、封止材内部に半導体素子を載置部材を介し
て配置すると共に、前記半導体素子と電気的に接続され
た配線用のリードを封止材内部より外部に延設し、かつ
前記封止材上面より前記リードに至る箇所、前記封止部
材背面より前記リードに至る箇所、前記封止部材背面よ
り前記載置部材に至る箇所の少なくとも１つの箇所に溝
を設けたものである。
【０００８】請求項２の発明に係る半導体装置は、封止
材内部に半導体素子を載置部材を介して配置すると共
に、前記半導体素子と電気的に接続された配線用のリー
ドを封止材内部より外部に延設し、かつ前記リードを外
部に露出するように前記封止部材に貫通孔を設けたもの
である。
材内部に半導体素子を載置部材を介して配置すると共
に、前記半導体素子と電気的に接続された配線用のリー
ドを封止材内部より外部に延設し、かつ前記リードを外
部に露出するように前記封止部材に貫通孔を設けたもの
である。
【０００９】請求項３の発明に係る半導体装置は、封止
材内部に半導体素子を載置部材を介して配置すると共
に、前記半導体素子と電気的に接続された配線用のリー
ドを封止材内部より外部に延設し、かつ前記リードを外
部に露出するように前記封止部材に貫通孔を設けると共
に、前記封止材背面より前記載置部に至る箇所に溝を設
けたものである。
材内部に半導体素子を載置部材を介して配置すると共
に、前記半導体素子と電気的に接続された配線用のリー
ドを封止材内部より外部に延設し、かつ前記リードを外
部に露出するように前記封止部材に貫通孔を設けると共
に、前記封止材背面より前記載置部に至る箇所に溝を設
けたものである。
【００１０】
【作用】請求項１の発明における半導体装置は、リード
上下或いは載置部の少なくとも一箇所に対する封止部分
を最大限削減することで、半導体装置内部において発熱
部分の外部に露出する割合が増え、放熱効果が高まる。
上下或いは載置部の少なくとも一箇所に対する封止部分
を最大限削減することで、半導体装置内部において発熱
部分の外部に露出する割合が増え、放熱効果が高まる。
【００１１】請求項２の発明における半導体装置は、封
止材内部に配置したリードが外部に露出するように封止
材に貫通孔を設けることで空気の流通が良くなり熱が内
部に滞ることがない。
止材内部に配置したリードが外部に露出するように封止
材に貫通孔を設けることで空気の流通が良くなり熱が内
部に滞ることがない。
【００１２】請求項３の発明における半導体装置は、封
止材内部に配置したリードが外部に露出するように封止
材に貫通孔を設け、かつ半導体素子を載置した載置部に
至る箇所に溝を設けることで空気の流通が良くなると共
に、半導体素子自体よりの発熱を外部に放つことができ
る。
止材内部に配置したリードが外部に露出するように封止
材に貫通孔を設け、かつ半導体素子を載置した載置部に
至る箇所に溝を設けることで空気の流通が良くなると共
に、半導体素子自体よりの発熱を外部に放つことができ
る。
【００１３】
実施例１．図１（ａ）はこの発明の実施例１における半
導体装置の構成を示す平面図であり、また同図（ｂ）は
同図（ａ）のｂ−ｂ線の部分を切断して示す断面図であ
る。尚、図中図４と同一符号は同一又は相当部分を示
す。図において、５Ａは本実施例における封止材であ
り、従来の封止材５と異なる点は封止材内部に放熱板を
設けない点と、封止材５Ａ上面より内部リード３に至る
深さで、かつ平面形状が所定形状例えば台形の複数の溝
７が設けられている点である。
導体装置の構成を示す平面図であり、また同図（ｂ）は
同図（ａ）のｂ−ｂ線の部分を切断して示す断面図であ
る。尚、図中図４と同一符号は同一又は相当部分を示
す。図において、５Ａは本実施例における封止材であ
り、従来の封止材５と異なる点は封止材内部に放熱板を
設けない点と、封止材５Ａ上面より内部リード３に至る
深さで、かつ平面形状が所定形状例えば台形の複数の溝
７が設けられている点である。
【００１４】これら溝７は同図（ｂ）の断面図より明ら
かなように、各内部リード３のほぼ中央部分に沿って、
且つその上面に達するように穿設され、しかも半導体装
置の機械的強度を維持するために内部リード３の先端部
分と終端部分を避けるように設けられる。そして半導体
素子１等が外部より損傷を受けないよう半導体装置の信
頼性を維持するため、露出部分（内部リード３の一部）
及び外部リード６を除く半導体装置全体が封止材５Ａで
封止される。
かなように、各内部リード３のほぼ中央部分に沿って、
且つその上面に達するように穿設され、しかも半導体装
置の機械的強度を維持するために内部リード３の先端部
分と終端部分を避けるように設けられる。そして半導体
素子１等が外部より損傷を受けないよう半導体装置の信
頼性を維持するため、露出部分（内部リード３の一部）
及び外部リード６を除く半導体装置全体が封止材５Ａで
封止される。
【００１５】以上の様に溝７を設けることで、半導体装
置を封止する部分を最小限に抑え、かつ内部リード３を
溝７を通して最大限外部に露出すことができるため半導
体素子１及び内部リード３より発熱した熱を十分に外部
へ放つことができる。
置を封止する部分を最小限に抑え、かつ内部リード３を
溝７を通して最大限外部に露出すことができるため半導
体素子１及び内部リード３より発熱した熱を十分に外部
へ放つことができる。
【００１６】実施例２．図２（ａ）はこの発明の実施例
２における半導体装置の構成を示す底面図であり、また
同図（ｂ）は同図（ａ）のｂ−ｂ線の部分を切断して示
す断面図である。尚、図中図４と同一符号は同一又は相
当部分を示す。図において、５Ｂは本実施例における封
止材であり、従来の封止材５と異なる点は封止材内部に
放熱板を設けない点と、封止材５Ｂ下面より内部リード
３に至る深さで、且つ平面形状が所定形状、例えば台形
の複数の溝７Ａ１と、載置部２の下面に至る深さで、且
つ平面形状が所定形状、例えば正方形の溝７Ａ２が設け
られている点である。
２における半導体装置の構成を示す底面図であり、また
同図（ｂ）は同図（ａ）のｂ−ｂ線の部分を切断して示
す断面図である。尚、図中図４と同一符号は同一又は相
当部分を示す。図において、５Ｂは本実施例における封
止材であり、従来の封止材５と異なる点は封止材内部に
放熱板を設けない点と、封止材５Ｂ下面より内部リード
３に至る深さで、且つ平面形状が所定形状、例えば台形
の複数の溝７Ａ１と、載置部２の下面に至る深さで、且
つ平面形状が所定形状、例えば正方形の溝７Ａ２が設け
られている点である。
【００１７】これら溝７Ａ１は同図（ｂ）の断面図より
明らかなように、各内部リード３のほぼ中央部分に沿っ
て、且つその下面に達するように穿設され、しかも半導
体装置の機械的強度を維持するために内部リード３の先
端部分と終端部分を避けるように設けられる。また溝７
Ａ２は載置部２の半導体素子１が載置されていない面に
達するように穿設されている。そして半導体素子１が外
部より損傷を受けないよう半導体装置の信頼性を維持す
るため、露出部分（内部リード３と載置部２の一部）及
び外部リード６を除く半導体装置全体が封止材５Ｂで封
止される。
明らかなように、各内部リード３のほぼ中央部分に沿っ
て、且つその下面に達するように穿設され、しかも半導
体装置の機械的強度を維持するために内部リード３の先
端部分と終端部分を避けるように設けられる。また溝７
Ａ２は載置部２の半導体素子１が載置されていない面に
達するように穿設されている。そして半導体素子１が外
部より損傷を受けないよう半導体装置の信頼性を維持す
るため、露出部分（内部リード３と載置部２の一部）及
び外部リード６を除く半導体装置全体が封止材５Ｂで封
止される。
【００１８】以上の様に溝７Ａ１、７Ａ２を設けること
で、半導体装置を封止する部分を最小限に抑え、かつ内
部リード３を溝７Ａ１を通して最大限外部に露出すこと
ができると共に、半導体素子１よりの熱を受ける載置部
２を溝７Ａ２を通して最大限外部に露出することができ
るため内部リード３及び半導体素子１より発熱した熱を
十分に外部へ放つことができる。
で、半導体装置を封止する部分を最小限に抑え、かつ内
部リード３を溝７Ａ１を通して最大限外部に露出すこと
ができると共に、半導体素子１よりの熱を受ける載置部
２を溝７Ａ２を通して最大限外部に露出することができ
るため内部リード３及び半導体素子１より発熱した熱を
十分に外部へ放つことができる。
【００１９】実施例３．図３（ａ）はこの発明の実施例
３における半導体装置の構成を示す平面図であり、また
同図（ｂ）は同図（ａ）のｂ−ｂ線の部分を切断して示
す断面図である。尚、図中図４と同一符号は同一又は相
当部分を示す。図において、５Ｃは本実施例における封
止材であり、従来の封止材５と異なる点は内部に放熱板
を設けない点と、封止材５Ｃの上面と下面より平面形状
が所定形状、例えば台形の複数の貫通孔７Ｂが内部リー
ド３を避けて形成されている点である。
３における半導体装置の構成を示す平面図であり、また
同図（ｂ）は同図（ａ）のｂ−ｂ線の部分を切断して示
す断面図である。尚、図中図４と同一符号は同一又は相
当部分を示す。図において、５Ｃは本実施例における封
止材であり、従来の封止材５と異なる点は内部に放熱板
を設けない点と、封止材５Ｃの上面と下面より平面形状
が所定形状、例えば台形の複数の貫通孔７Ｂが内部リー
ド３を避けて形成されている点である。
【００２０】この貫通孔７Ｂは同図（ｂ）の断面図より
明らかなように、封止材５Ｃの上面、下面より各内部リ
ード３のほぼ中央部分に沿って、且つその上面、下面に
達するように穿設され、しかも半導体装置の機械的強度
を維持するために内部リード３の先端部分と終端部分を
避けるように設けられる。そして半導体素子１が外部よ
り損傷を受けないよう半導体装置の信頼性を維持するた
め、露出部分（内部リード３の一部）及び外部リード６
を除く半導体装置全体が封止材５Ｃで封止される。
明らかなように、封止材５Ｃの上面、下面より各内部リ
ード３のほぼ中央部分に沿って、且つその上面、下面に
達するように穿設され、しかも半導体装置の機械的強度
を維持するために内部リード３の先端部分と終端部分を
避けるように設けられる。そして半導体素子１が外部よ
り損傷を受けないよう半導体装置の信頼性を維持するた
め、露出部分（内部リード３の一部）及び外部リード６
を除く半導体装置全体が封止材５Ｃで封止される。
【００２１】以上の様に貫通孔７Ｂを設けることで、半
導体装置を封止する部分を最小限に抑え、かつ内部リー
ド３を貫通孔７Ｂを通して最大限外部に露出すことがで
きると共に、通気性がよくなるため半導体素子１及び内
部リード３より発した熱を封止材５Ｃ内部に滞らせるこ
となく十分に外部へ放つことができる。
導体装置を封止する部分を最小限に抑え、かつ内部リー
ド３を貫通孔７Ｂを通して最大限外部に露出すことがで
きると共に、通気性がよくなるため半導体素子１及び内
部リード３より発した熱を封止材５Ｃ内部に滞らせるこ
となく十分に外部へ放つことができる。
【００２２】実施例４．尚、上記実施例１において、封
止材５Ａの上面に内部リード３に至る深さの溝７を設
け、内部リード３を外部に露出するようにしたが、実施
例２に示したように載置部２の下面方向にも溝を設けて
載置部２の一部を露出させてもよく、これにより放熱特
性が更に向上する。
止材５Ａの上面に内部リード３に至る深さの溝７を設
け、内部リード３を外部に露出するようにしたが、実施
例２に示したように載置部２の下面方向にも溝を設けて
載置部２の一部を露出させてもよく、これにより放熱特
性が更に向上する。
【００２３】実施例５．また、上記実施例３おいては、
封止材５Ｃに貫通孔７Ｂを設け、内部リード３を外部に
露出するようにしたが、実施例２に示したように載置部
２の下面方向にも溝を設けて載置部２の一部を露出させ
もよく、これにより放熱特性が更に向上する。
封止材５Ｃに貫通孔７Ｂを設け、内部リード３を外部に
露出するようにしたが、実施例２に示したように載置部
２の下面方向にも溝を設けて載置部２の一部を露出させ
もよく、これにより放熱特性が更に向上する。
【００２４】
【発明の効果】請求項１の発明によれば、封止材内部に
半導体素子を載置部材を介して配置すると共に、前記半
導体素子と電気的に接続された配線用のリードを封止材
内部より外部に延設し、かつ前記封止材上面より前記リ
ードに至る箇所、前記封止部材背面より前記リードに至
る箇所、前記封止部材背面より前記載置部材に至る箇所
の少なくとも１つの箇所に溝を設けたことで、半導体装
置内部において外部に露出する発熱部分の割合が増えて
放熱効果が高まり、しかも組み立てが容易で廉価である
と共に材料費を節約することが可能となるという効果が
ある。
半導体素子を載置部材を介して配置すると共に、前記半
導体素子と電気的に接続された配線用のリードを封止材
内部より外部に延設し、かつ前記封止材上面より前記リ
ードに至る箇所、前記封止部材背面より前記リードに至
る箇所、前記封止部材背面より前記載置部材に至る箇所
の少なくとも１つの箇所に溝を設けたことで、半導体装
置内部において外部に露出する発熱部分の割合が増えて
放熱効果が高まり、しかも組み立てが容易で廉価である
と共に材料費を節約することが可能となるという効果が
ある。
【００２５】請求項２の発明によれば、封止材内部に半
導体素子を載置部材を介して配置すると共に、前記半導
体素子と電気的に接続された配線用のリードを封止材内
部より外部に延設し、かつ前記リードを外部に露出する
ように前記封止部材に貫通孔を設けたことで、半導体装
置内で発生した熱は貫通孔を通して外部に放たれ熱が封
止材内部に滞ることがない。そのため、放熱特性が一段
と飛躍し、しかも組み立てが容易で廉価であると共に材
料費を節約することが可能な半導体装置が得られるとい
う効果がある。
導体素子を載置部材を介して配置すると共に、前記半導
体素子と電気的に接続された配線用のリードを封止材内
部より外部に延設し、かつ前記リードを外部に露出する
ように前記封止部材に貫通孔を設けたことで、半導体装
置内で発生した熱は貫通孔を通して外部に放たれ熱が封
止材内部に滞ることがない。そのため、放熱特性が一段
と飛躍し、しかも組み立てが容易で廉価であると共に材
料費を節約することが可能な半導体装置が得られるとい
う効果がある。
【００２６】請求項３の発明によれば、封止材内部に半
導体素子を載置部材を介して配置すると共に、前記半導
体素子と電気的に接続された配線用のリードを封止材内
部より外部に延設し、かつ前記リードを外部に露出する
ように前記封止材に貫通孔を設け、かつ前記封止材背面
より前記載置部に至る箇所に溝を設けたことで、半導体
装置内で発生した熱は貫通孔を通して外部に放たれ、ま
た一部は封止材背面より直接放熱されるので熱が封止材
内部に滞ることがない。そのため、放熱特性が一段と飛
躍し、しかも組み立てが容易で廉価であると共に材料費
を節約することが可能な半導体装置が得られるという効
果がある。
導体素子を載置部材を介して配置すると共に、前記半導
体素子と電気的に接続された配線用のリードを封止材内
部より外部に延設し、かつ前記リードを外部に露出する
ように前記封止材に貫通孔を設け、かつ前記封止材背面
より前記載置部に至る箇所に溝を設けたことで、半導体
装置内で発生した熱は貫通孔を通して外部に放たれ、ま
た一部は封止材背面より直接放熱されるので熱が封止材
内部に滞ることがない。そのため、放熱特性が一段と飛
躍し、しかも組み立てが容易で廉価であると共に材料費
を節約することが可能な半導体装置が得られるという効
果がある。
【図１】この発明の実施例１による半導体装置の構成を
示す平面図及び断面図である。
示す平面図及び断面図である。
【図２】この発明の実施例２による半導体装置の構成を
示す底面図及び断面図である。
示す底面図及び断面図である。
【図３】この発明の実施例３による半導体装置の構成を
示す平面図及び断面図である。
示す平面図及び断面図である。
【図４】従来の半導体装置の構成を示す平面図及び断面
図である。
図である。
１ 半導体素子 ２ 載置部 ３ 内部リード ４ ワイヤ ５Ａ〜５Ｃ 封止材 ７，７Ａ１，７Ａ２ 溝 ７Ｂ 貫通孔
Claims (3)
- 【請求項１】 封止材内部に半導体素子を載置部材を介
して配置すると共に、前記半導体素子と電気的に接続さ
れた配線用のリードを封止材内部より外部に延設し、か
つ前記封止材上面より前記リードに至る箇所、前記封止
部材背面より前記リードに至る箇所、前記封止部材背面
より前記載置部材に至る箇所の少なくとも１つの箇所に
溝を設けたことを特徴とする半導体装置。 - 【請求項２】 封止材内部に半導体素子を載置部材を介
して配置すると共に、前記半導体素子と電気的に接続さ
れた配線用のリードを封止材内部より外部に延設し、か
つ前記リードを外部に露出するように前記封止材に貫通
孔を設けたことを特徴とする半導体装置。 - 【請求項３】 封止材内部に半導体素子を載置部材を介
して配置すると共に、前記半導体素子と電気的に接続さ
れた配線用のリードを封止材内部より外部に延設し、か
つ前記リードを外部に露出するように前記封止材に貫通
孔を設けると共に、前記封止材背面より前記載置部に至
る箇所に溝を設けたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06163743A (ja) | 1992-11-18 | 1992-11-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06163743A (ja) | 1992-11-18 | 1992-11-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163743A true JPH06163743A (ja) | 1994-06-10 |
Family
ID=17987270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP43A Pending JPH06163743A (ja) | 1992-11-18 | 1992-11-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163743A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150102479A1 (en) * | 2013-10-15 | 2015-04-16 | Infineon Technologies Ag | Electrically insulating thermal interface on the discontinuity of an encapsulation structure |
| WO2022153902A1 (ja) * | 2021-01-18 | 2022-07-21 | ローム株式会社 | 半導体装置 |
-
1992
- 1992-11-18 JP JP43A patent/JPH06163743A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150102479A1 (en) * | 2013-10-15 | 2015-04-16 | Infineon Technologies Ag | Electrically insulating thermal interface on the discontinuity of an encapsulation structure |
| US9437513B2 (en) * | 2013-10-15 | 2016-09-06 | Infineon Technologies Ag | Electrically insulating thermal interface on the discontinuity of an encapsulation structure |
| US20160372399A1 (en) * | 2013-10-15 | 2016-12-22 | Infineon Technologies Ag | Electrically insulating thermal interface on the discontinuity of an encapsulation structure |
| US11049790B2 (en) * | 2013-10-15 | 2021-06-29 | Infineon Technologies Ag | Electrically insulating thermal interface on the discontinuity of an encapsulation structure |
| WO2022153902A1 (ja) * | 2021-01-18 | 2022-07-21 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6777819B2 (en) | Semiconductor package with flash-proof device | |
| JP2008135688A (ja) | 半導体装置および半導体装置の製造方法 | |
| US6538321B2 (en) | Heat sink with collapse structure and semiconductor package with heat sink | |
| US6639306B2 (en) | Semiconductor package having a die pad with downward-extended tabs | |
| JPH03136355A (ja) | ヒートシンク付半導体装置 | |
| US5877561A (en) | Plate and column type semiconductor package having heat sink | |
| JPS59117244A (ja) | 半導体装置 | |
| US20050104201A1 (en) | Heat spreader and semiconductor device package having the same | |
| JPH06163743A (ja) | 半導体装置 | |
| JPS6149446A (ja) | 樹脂封止型半導体装置 | |
| US20010040300A1 (en) | Semiconductor package with heat dissipation opening | |
| JPH03174749A (ja) | 半導体装置 | |
| JP2001156235A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2000049271A (ja) | 半導体装置 | |
| JP2943769B2 (ja) | 樹脂封止半導体装置 | |
| JPH05206319A (ja) | 半導体装置およびその製造方法 | |
| JP3541751B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| TW201606229A (zh) | 具有ｌｅｄ的ｌｅｄ模組 | |
| KR950001367B1 (ko) | 반도체 장치의 실장구조 | |
| JP2946873B2 (ja) | セラミックパッケージ | |
| KR200149912Y1 (ko) | 반도체 패키지 | |
| KR0141945B1 (ko) | 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지 | |
| JPH0797611B2 (ja) | 半導体装置 | |
| JPH0529485A (ja) | 集積回路パツケージ | |
| JPH01273339A (ja) | 樹脂封止型半導体装置 |