KR0141945B1 - 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지 - Google Patents
방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지Info
- Publication number
- KR0141945B1 KR0141945B1 KR1019940027083A KR19940027083A KR0141945B1 KR 0141945 B1 KR0141945 B1 KR 0141945B1 KR 1019940027083 A KR1019940027083 A KR 1019940027083A KR 19940027083 A KR19940027083 A KR 19940027083A KR 0141945 B1 KR0141945 B1 KR 0141945B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- sheet portion
- heat sink
- semiconductor package
- die pad
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지에 관한 것으로, 아이씨 칩을 탑재하여 지지하는 다이 패드를 포함하는 제 1시트부와, 상기 칩에 와이어 본딩되는 다수개의 리드를 포함하는 제2시트부를 분리, 형성함과 아울러 상기 제2시트부의 다이 패드에 와이어 본딩을 위한 공간을 갖는 방열판을 상부로 단차지게 일체화하여 형성하고, 상기 제1시트부를 제2시트부에 절연성 접착 테이프의 개재하여 부착하여 구성한 리프 프레임 및 적어도 하나의 아이씨 칩, 상기 아이씨 칩을 탑재하여 지지하는 리드 프레임, 상기 칩의 전기적 접속 경로를 이루는 금속 와이어 및 상기 칩을 봉하여 막는 봉지체로 구성되는 반도체 패키지에 있어서, 상기 리드 프레임은 칩을 탑재하기 위한 다이 패드에 일체로 방열판이 형성된 제1시트부와, 상기 칩에 와이어 본딩되는 다수개의 리드를 포함하는 제2시트부로 분리, 형성되어 절연성 접착 테이프로 부착되고, 상기 제1시트부와 방열판이 봉지체의 표면으로 돌출되어 열방출이 용이하도록 구성된 것을 특징으로 하는 반도체 패키지에 관한 것이다.
Description
제1도는 종래 일반적으로 사용되고 있는 리드 프레임의 구조를 보인 평면도.
제2도는 제1도에 도시한 리드 프레임을 이용하여 구성한 반도체 패키지의 부분 절결 사시도.
제3도는 (a)(b)는 본 발명에 의한 프레임의 구조를 보인 도면으로서, (a)는 본 발명 리드 프레임의 제1시트부 평면도, (b)는 본 발명 리드 프레임의 제2시트부 평면도.
제4도 및 제5도는 제3도에 도시한 리드프레임을 이용하여 구성한 반도체패키지를 부분 단면처리하여 보인 사시도로서,
제4도는 본 발명 반도체 패키지의 제1실시례도.
제5도는 본 발명 반도체 패키지의 제2실시례도.
* 도면의 주요부분에 대한 부호의 설명 *
5 ; 아이씨 칩 6 ; 금속 와이어
7 ; 봉지체 10 ; 제1시트부
11 ; 다이패드 12 ; 방열판
13 ; 공간부 20; 제2시트부
21 ; 리드 22,22' ; 절연성 접착 테이프
본 발명은 아이씨 칩을 탑재하여 지지하는 다이 패드와 상기 칩에 와이어 본딩되는 다수개의 리드를 갖는 리드부를 분리, 형성하고, 상기 다이패드에 방열판을 일체로 형성하는 한편, 상기 다이 패드와 리드부를 접착 테이프로 부착하여 구성하는 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지는 적어도 하나의 아이씨 칩, 상기 칩을 탑재하여 지탱하고있는 단일한 틀 형태의 리드 프레임, 상기 칩의 외부로의 전기적 접속 경로를 이루는 금속와이어 및 상기 칩을 봉하여 막는 봉지체의 구성을 갖는다. 여기서 상기 리드 프레임은 반도체 패키지의 골격을 이루는 것으로써, 칩의 전기적 접속 경로를 이룸과 동시에 칩의 열 발산 경로를 제공한다. 즉 칩 동작시 발생된는 열은 리드 프레임의 다이 패드와 리드를 통하여 패키지 외부로 발산되는 것이다.
이와 같은 역할을 하는 리드 프레임을 제1도에 도시하였고, 이를 이용하여 구성한 반도체 패키지의 전형적인 일 예를 제2도에 도시하였는 바, 이를 간단히 살펴보면 다음과 같다.
제1도에서 1은 칩을 탑재하여 지지하는 다이 패드를 보인 것으로, 이 다이 패드(1)를 중간에 두고 사면에 상기 칩에 와이어 본딩되는 다수개의 리드(2)가 일정간격을 유지하여 배치되어 있다. 상기 다이 패드(1)는 수개의 섹션바(3)에 의해 지지되어 있으며, 화인 피치의 리드인 경우에는 리드 변형을 방지하기 위하여 도시한 바와 같이, 각 리드들을 절연성 접착 테이프(4)로 고정하기도 한다. 이와 같은 구조를 갖는 리드 프레임의 다이 패드(1) 위에는 제2도에 도시한 바와 같이, 적어도 하나의 아이씨 칩(5)이 부착되고, 이 칩(5)과 리드 프레임의 각 리드(2)가 금속 와이어(6)에 의해 연결되어 전기적인 접속 경로를 이룬다. 또한 상기 아이씨 칩(5)은 봉지체(7)에 의해 밀봉되어 외부의 환경으로부터 보호를 받게 된다. 결국 완성된 반도체 패키지를 보면, 아이씨 칩(5)을 내장한 봉지체(7)의 사면으로 리드 프레임의 리드(2)가 돌출된 형태를 취하고 있다. 이와 같이 돌출된 리드(2)는 여러 형태로 절곡되며, 이 리드를 이용하여 기판에 실장하게 된다.
그러나, 상기한 바와 같은 종래 구조의 반도체 패키지에 있어서는, 칩의 열발산 경로가 리드 프레임이라는 구조물만을 통해 이루어짐으로써 열방출이 용이하지 않게 되는 문제가 있었다. 이러한 문제는 최근의 반도체가 점점 고집적화됨에 따라 보다 많은 열을 발산함으로써 더욱 심각하게 되는데, 심지어는 열방출의 곤란성으로 반도체 회로의 파손 및 칩 크랙이 발생되는 문제가 있어, 칩의 열방출을 개선하기 위한 구조의 개발이 요구되었다.
이를 감안하여 창안한 본 발명의 목적은, 제품 동작간 발생하는 열을 쉽게, 빨리 방출할 수 있는 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지를 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여, 아이씨 칩을 탑재하여 지지하는 다이 패드를 포함하는 제1시트부와, 상기 칩에 와이어 본딩되는 다수개의 리드를 포함하는 제2시트부를 분리, 형성함과 아울러 상기 제2시트부의 다이 패드에 와이어 본딩을 위한 공간을 갖는 방열판을 상부로 단차지게 일체화하여 형성하고, 상기 제1시트부를 제2시트부에 절연성 접착 테이프의 개재하에 부착하여 구성한 것을 특징으로 하는 방열판을 갖는 리드 프레임이 제공된다. 여기서 상기 방열판은 다이 패드의 사면에서 그 외측으로 연장, 형성되어 구성된다.
또한, 본 발명의 목적은, 적어도 하나의 아이씨 칩, 상기 아이씨 칩을 탑재하여 지지하는 리드 프레임, 상기 칩의 전기적 접속 경로를 이루는 금속 와이어 및 상기 칩을 봉하여 막는 봉지체로 구성되는 반도체 패키지에 있어서, 상기 리드 프레임은 칩을 탑재하기 위한 다이패드에 일체로 방열판이 형성된 제1시트부와, 상기 칩에 와이어 본딩되는 다수개의 리드를 포함하는 제2시트부로 분리, 형성되어 절연성 접착 테이프로 부착되고, 상기 제1시트부의 방열판이 봉지체의 표면으로 돌출되어 열방출이 용이하도록 구성된 것을 특징으로 하는 반도체 패키지를 제공함으로써 달성된다. 여기서 상기 방열판은 다이 패드의 사면에서 그 외측으로 확장되어 상부로 단차지게 형성되고, 중간부에는 와이어 본딩을 위한 공간부가 형성된다. 또한 봉지체의 외부로 돌출되는 방열판의 돌출부는 봉지체의 상면에 밀착되도록 절곡 형성된다.
이하, 상기한 바와 같은 본 발명에 의한 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지를 첨부도면에 도신한 실시례를 따라서 보다 상세히 설명한다.
첨부한 제3도는 본 발명에 의한 리드 프레임의 구조를 보인 도면으로서, (a)는 제1시트부의 평면도 이고, (b)는 제2시트부의 평면도 이다. 또한 제4도 및 제5도는 제3도에 도시한 리드 프레임를 이용하여 구성한 반도체 패키지를 부분 단면 처리하여 보인 사시도를 나타낸 것이다.
도시한 바와 같이, 본 발명에 의한 반도체 패키지용 리드 프레임은 아이씨 칩(5)을 탑재하여 지지하는 다이 패드(11)를 포함하는 제1시트부(10)와, 상기 칩(5)에 와이어 본딩되는 다수개의 리드(21)를 포함하는 제2시트부(2)로 분리, 형성되어 있다. 상기 제1시트부(10)의 다이 패드(11)에는 칩 동작시 발생되는 열을 외부로 방출시키기 위한 방열판(12)이 일체로 형성되어 있다. 이 방열판(12)은 다이패드(11)의 사면에서 그 외측으로 확장되어 상부로 단차지게 형성되어 있고, 중간부에는 와이어 본딩을 위판 소정 크기의 공간부(13)가 형성되어 있다.
그리고, 상기 제2시트부(20)의 각 리드(21)들은 그 내측 단부 및 중간부에 부착된 절연성 접착 테이프(22)(22')에 의해 흔들림없이 본래의 모습을 유지하고 있다. 이와 같이 별도로 형성된 제1시트부(10)와 제2시트부(20)는 상기 절연성 접착 테이프(22)(22')에의해 서로 부착되어 결합되게 된다.
이와 같은 구조를 갖는 본 발명의 리드 프레임을 이용하여 반도체 패키지를 제조함에 있어서는, 먼저 리드 프레임의 제1시트부(10)에 형성된 다이 패드(11)에 아이씨 칩(5)를 부착하고, 이를 제2시트부(20)의 절연성 접착테이프(22)(22')에 부착시킨다. 이후 상기 제1시트부(10)에 형성된 공간부(13)를 통하여 아이씨 칩(5)과 제2시트부(20)의 각 리드(21)들을 금속 와이어(6)로 연결하여 전기적인 접속을 이룬다. 그런 다음 표준화된 공정, 예컨대 에폭시 몰딩 컴파운드를 몰딩하여 봉지체(7)를 형성하고, 트림/포밍 공정등을 진행하여 제4도와 같은 반도체 패키지를 제조하는 것이다 여기서 제1시트부(10)에 형성된 방열판(12)은 패키지 조립 완료후 도면과 같이 봉지체(7)의 표면으로 돌출되게 된다. 이와 같이 돌출되는 방열판(12)의 돌출부는 제5도와 같이 봉지체(7)의 표면으로 밀착되도록 절곡, 형성함이 바람직하다. 즉 방열판(12)이 칩이 부착된 다이 패드(11)를 통하여 그대로 외부로 돌출되어 있으므로 침동작시 발생한느 일부의 열은 상기 방열판(12)을 통하여 상부로 방출되고, 또 일부의 열은 다이 패드(11) 및 제2시트부(20)의 각 리드를 통하여 하부로 방출되게 된다.
이상에서 상세히 설명한 바와 같이, 본 발명에 의하면, 패키지의 봉지체 표면으로 칩이 부착된 다이패드와 통하는 방열판이 돌출되어 있으므로 열방출이 용이하고, 또 패키지의 방열판과 외부 방열부 및 방열구조와 접속이 가능하므로 더욱더 방열 효과를 높일 수 있게 된다. 따라서 종래와 같은 열방출의 곤란으로 발생되는 내부 회로이 파손 및 칩 크랙등을 방지할 수 있고, 제품의 신뢰도를 한층 더 높일 수 있는 것이다.
Claims (5)
- 아이씨 칩을 탑재하여 지지하는 다이 패드를 포함하는 제1시트부와, 상기 칩에 와이어 본딩되는 다수개의 리드를 포함하는 제2시트부를 분리, 형성함과 아울러 상기 제2시트부의 다이패드에 와이어 본딩을 위한 공간을 갖는 방열판을 상부로 단차지게 일체화하여 형성하고, 상기 제1시트부를 제2시트부에 절연성 접착 테이프의 개재하에 부착하여 구성한 것을 특징으로 하는 방열판을 갖는 리드 프레임.
- 제1항에 있어서, 상기 방열판은 다이 패드의 사면에서 그 외측으로 연장, 형성되어 구성됨을 특징으로 하는 방열판을 갖는 리드 프레임.
- 적어도 하나의 아이씨 칩, 상기 아이씨 칩을 탑재하여 지지하는 리드 프레임, 상기 칩의 전기적 접속 경로를 이루는 금속 와이어 및 상기 칩을 봉하여 막는 봉지체로 고성되는 반도체 패키지에 있어서, 상기 리드 프레임은 칩을 탑재하기 위한 다이 패드에 일체로 방열판이 형성된 제1시트부와, 상기 칩에 와이어 본딩되는 다수개의 리드를 포함하는 제2시트부로 분리, 형성되어 절연성 접착 테이프로 부착되고, 상기 제1시트부의 방열판이 봉지체의 표면으로 돌출되어 열방출이 용이하도록 구성된 것을 특징으로 하는 반도체 패키지.
- 제3항에 있어서, 상기 방열판은 다이 패드의 사면에서 그 외측으로 확장되어 상부로 단차지게 형성되고, 중간부에는 와이어 본딩을 위한 공간부가 형성됨을 특징으로 한느 반도체 패키지.
- 제3항 또는 제4항에 있어서, 방열판의 돌출부를 봉지체의 상면에 밀착시켜 구성한 것을 특징으로하는 반도체 패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940027083A KR0141945B1 (ko) | 1994-10-22 | 1994-10-22 | 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940027083A KR0141945B1 (ko) | 1994-10-22 | 1994-10-22 | 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR0141945B1 true KR0141945B1 (ko) | 1998-06-01 |
Family
ID=19395672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940027083A KR0141945B1 (ko) | 1994-10-22 | 1994-10-22 | 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0141945B1 (ko) |
-
1994
- 1994-10-22 KR KR1019940027083A patent/KR0141945B1/ko not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6657296B2 (en) | Semicondctor package | |
US5710695A (en) | Leadframe ball grid array package | |
US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
US20040061202A1 (en) | Leadframe for die stacking applications and related die stacking concepts | |
US20020079570A1 (en) | Semiconductor package with heat dissipating element | |
KR0157857B1 (ko) | 반도체 패키지 | |
KR0141945B1 (ko) | 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지 | |
JPH10256432A (ja) | 樹脂封止型半導体パッケージ | |
JP4207791B2 (ja) | 半導体装置 | |
JP2002076234A (ja) | 樹脂封止型半導体装置 | |
KR0119757Y1 (ko) | 반도체 패키지 | |
JPH05326796A (ja) | 半導体装置用パッケージ | |
KR100891649B1 (ko) | 반도체 패키지 제조방법 | |
JPH10214933A (ja) | 半導体装置とその製造方法 | |
KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
KR100384080B1 (ko) | 반도체 패키지 | |
KR100704311B1 (ko) | 내부리드 노출형 반도체 칩 패키지와 그 제조 방법 | |
KR0124827Y1 (ko) | 기판실장형 반도체 패키지 | |
KR100265568B1 (ko) | 멀티칩모듈 | |
JPH0314229B2 (ko) | ||
KR200169730Y1 (ko) | 반도체 패키지의 리드프레임 | |
KR100343462B1 (ko) | 열방출이 용이한 칩 사이즈 패키지 | |
KR100370480B1 (ko) | 반도체 패키지용 리드 프레임 | |
JPH05206319A (ja) | 半導体装置およびその製造方法 | |
KR200149912Y1 (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050221 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |