JPH10256432A - 樹脂封止型半導体パッケージ - Google Patents
樹脂封止型半導体パッケージInfo
- Publication number
- JPH10256432A JPH10256432A JP6072697A JP6072697A JPH10256432A JP H10256432 A JPH10256432 A JP H10256432A JP 6072697 A JP6072697 A JP 6072697A JP 6072697 A JP6072697 A JP 6072697A JP H10256432 A JPH10256432 A JP H10256432A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- metal plate
- semiconductor package
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
Abstract
(57)【要約】
【課題】 半導体チップを樹脂で封止した半導体パッケ
ージでは、樹脂から露呈される放熱用金属板とＩ／Ｏリ
ードとが、半導体パッケージの実装時に溶融される半田
によって電気的に短絡する事故が生じ易い。 【解決手段】 半導体パッケージに設けられている放熱
用金属板１６とＩ／Ｏリード１３との境界領域の樹脂１
５の裏面に、実装用半田が流動されることを阻止するた
めの阻止構造として、放熱用金属板１６とＩ／Ｏリード
１３との間に延在される凹溝１８が設けられる。半導体
パッケージを実装基板３０に実装する際にＩ／Ｏリード
１３を接続するための半田３２が溶融されたときに、凹
溝１８に溜まることによって放熱用金属板１６にまで流
動することが防止され、Ｉ／Ｏリード１３と放熱用金属
板１６との電気的な短絡を防止することができ、実装不
良を防止する。
ージでは、樹脂から露呈される放熱用金属板とＩ／Ｏリ
ードとが、半導体パッケージの実装時に溶融される半田
によって電気的に短絡する事故が生じ易い。 【解決手段】 半導体パッケージに設けられている放熱
用金属板１６とＩ／Ｏリード１３との境界領域の樹脂１
５の裏面に、実装用半田が流動されることを阻止するた
めの阻止構造として、放熱用金属板１６とＩ／Ｏリード
１３との間に延在される凹溝１８が設けられる。半導体
パッケージを実装基板３０に実装する際にＩ／Ｏリード
１３を接続するための半田３２が溶融されたときに、凹
溝１８に溜まることによって放熱用金属板１６にまで流
動することが防止され、Ｉ／Ｏリード１３と放熱用金属
板１６との電気的な短絡を防止することができ、実装不
良を防止する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体パッケージの
構造に関し、特に半導体チップを樹脂でモールドパッケ
ージした樹脂封止型半導体パッケージに関する。
構造に関し、特に半導体チップを樹脂でモールドパッケ
ージした樹脂封止型半導体パッケージに関する。
【０００２】
【従来の技術】従来の樹脂封止型半導体パッケージの一
例を図４に示す。この半導体パッケージは、半導体チッ
プ１０をＡｕＳｎ等によりリードフレーム１１のアイラ
ンド１２上にマウントし、各Ｉ／Ｏリード１３と半導体
チップ１０上のボンデイングパッド１７とをボンデイン
グワイヤ１４で接続する。その上で、トランスファモー
ルド法等により前記半導体チップないしボンディングワ
イヤを樹脂１５中に封じ込めている。なお、前記Ｉ／Ｏ
リード１３および放熱用金属板１６の裏面はそれぞれ樹
脂１５の裏面に露呈ないし突出された構造とされる。こ
のパッケージ構造はパッケージ形成並びに半導体チップ
の封止を同時に行う上に、パッケージの材質も樹脂であ
るために安価で量産性があることから多用されている。
また、図５に示すように、前記リードフレーム１１のア
イランド１２の裏面にはヒートシンクとしての放熱用金
属板１６が一体的に取着されているものもあり、半導体
チップ１０で発生した熱を放熱用金属板１６から放熱さ
せることで、その放熱性を高めたものも提案されてい
る。
例を図４に示す。この半導体パッケージは、半導体チッ
プ１０をＡｕＳｎ等によりリードフレーム１１のアイラ
ンド１２上にマウントし、各Ｉ／Ｏリード１３と半導体
チップ１０上のボンデイングパッド１７とをボンデイン
グワイヤ１４で接続する。その上で、トランスファモー
ルド法等により前記半導体チップないしボンディングワ
イヤを樹脂１５中に封じ込めている。なお、前記Ｉ／Ｏ
リード１３および放熱用金属板１６の裏面はそれぞれ樹
脂１５の裏面に露呈ないし突出された構造とされる。こ
のパッケージ構造はパッケージ形成並びに半導体チップ
の封止を同時に行う上に、パッケージの材質も樹脂であ
るために安価で量産性があることから多用されている。
また、図５に示すように、前記リードフレーム１１のア
イランド１２の裏面にはヒートシンクとしての放熱用金
属板１６が一体的に取着されているものもあり、半導体
チップ１０で発生した熱を放熱用金属板１６から放熱さ
せることで、その放熱性を高めたものも提案されてい
る。
【０００３】
【発明が解決しようとする課題】このような半導体パッ
ケージでは、図５に示したように、実装用基板３０に搭
載したときに、実装基板３０に設けられている回路パタ
ーン３１に半田３２を用いてＩ／Ｏリード１３を接続し
て実装を行っている。このため、半導体チップ１０で発
生された熱は、放熱用金属板１６に伝達され、放熱用金
属板１６と実装用基板３０との間に生じる空隙２０を通
して外部に放熱されることになる。しかしながら、この
構成では、Ｉ／Ｏリード１３を回路パターン３１に接続
するための半田３２が溶融されたときに実装基板３０の
表面上を流動して放熱用金属板１６にまで達し、結果と
してＩ／Ｏリード１３と放熱用金属板１６が半田３２に
よって電気的に短絡状態となり、実装不良が生じること
がある。この不具合は、パッケージが小型化され、更に
Ｉ／Ｏリードの本数が多くなることによって顕著なもの
となり、半導体パッケージの高集積化を図る上での障害
となる。
ケージでは、図５に示したように、実装用基板３０に搭
載したときに、実装基板３０に設けられている回路パタ
ーン３１に半田３２を用いてＩ／Ｏリード１３を接続し
て実装を行っている。このため、半導体チップ１０で発
生された熱は、放熱用金属板１６に伝達され、放熱用金
属板１６と実装用基板３０との間に生じる空隙２０を通
して外部に放熱されることになる。しかしながら、この
構成では、Ｉ／Ｏリード１３を回路パターン３１に接続
するための半田３２が溶融されたときに実装基板３０の
表面上を流動して放熱用金属板１６にまで達し、結果と
してＩ／Ｏリード１３と放熱用金属板１６が半田３２に
よって電気的に短絡状態となり、実装不良が生じること
がある。この不具合は、パッケージが小型化され、更に
Ｉ／Ｏリードの本数が多くなることによって顕著なもの
となり、半導体パッケージの高集積化を図る上での障害
となる。
【０００４】本発明の目的は、実装時におけるＩ／Ｏリ
ードでの短絡不良を防止した樹脂封止型半導体パッケー
ジを提供することにある。
ードでの短絡不良を防止した樹脂封止型半導体パッケー
ジを提供することにある。
【０００５】
【課題を解決するための手段】本発明の半導体パッケー
ジは、半導体チップを封止する樹脂の裏面に、アイラン
ドの裏面に一体化された放熱用金属板と、このアイラン
ドに近接配置されているＩ／Ｏリードとの境界領域に沿
って、Ｉ／Ｏリードを実装基板に実装するためのロウ材
の流動を阻止するための阻止構造を設けたことを特徴と
する。この阻止構造としては、Ｉ／Ｏリードと放熱用金
属板との間に沿って延長された凹溝として、あるいはＩ
／Ｏリードと放熱用金属板との間に沿って延長された突
部として構成される。また、この場合、阻止構造とし
て、複数のＩ／Ｏリードをそれぞれ囲む位置の樹脂の裏
面に設けられた凹溝または凸部を含む構成とすることが
好ましい。
ジは、半導体チップを封止する樹脂の裏面に、アイラン
ドの裏面に一体化された放熱用金属板と、このアイラン
ドに近接配置されているＩ／Ｏリードとの境界領域に沿
って、Ｉ／Ｏリードを実装基板に実装するためのロウ材
の流動を阻止するための阻止構造を設けたことを特徴と
する。この阻止構造としては、Ｉ／Ｏリードと放熱用金
属板との間に沿って延長された凹溝として、あるいはＩ
／Ｏリードと放熱用金属板との間に沿って延長された突
部として構成される。また、この場合、阻止構造とし
て、複数のＩ／Ｏリードをそれぞれ囲む位置の樹脂の裏
面に設けられた凹溝または凸部を含む構成とすることが
好ましい。
【０００６】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の第１の実施形態を示
す図であり、（ａ）は実装状態の断面図、（ｂ）はその
半導体パッケージの底面図である。半導体チップ１０は
リードフレーム１１のアイランド１２上にＡｕＳｎ等に
よってマウントされており、半導体チップ１０上のボン
デイングパッド１７とＩ／Ｏリード１３とがボンデイン
グワイヤ１４で電気的に接続されている。ここで、前記
Ｉ／Ｏリード１３は、前記アイランド１２の両側に沿っ
て並列配置された、いわゆるデュアルインラインで配置
された構成となっている。また、前記アイランド１２の
裏面には放熱用金属板１６が一体的に固着されている。
そして、前記放熱用金属板１６とＩ／Ｏリード１３の裏
面を露呈させた状態で、前記半導体チップ１０やボンデ
ィングワイヤ１４が樹脂１５によってモールドされてい
る。さらに、この樹脂１５の裏面には、前記放熱用金属
板１６とＩ／Ｏリード１３とを区画する領域、この実施
形態では、アイランド１２の両側辺に沿って、アイラン
ド１２とその両側にデュアルインライン配列された２列
のＩ／Ｏリード１３との間に介在される直線状の領域
に、樹脂１５の裏面を凹設した凹溝１８が形成されてい
る。
参照して説明する。図１は本発明の第１の実施形態を示
す図であり、（ａ）は実装状態の断面図、（ｂ）はその
半導体パッケージの底面図である。半導体チップ１０は
リードフレーム１１のアイランド１２上にＡｕＳｎ等に
よってマウントされており、半導体チップ１０上のボン
デイングパッド１７とＩ／Ｏリード１３とがボンデイン
グワイヤ１４で電気的に接続されている。ここで、前記
Ｉ／Ｏリード１３は、前記アイランド１２の両側に沿っ
て並列配置された、いわゆるデュアルインラインで配置
された構成となっている。また、前記アイランド１２の
裏面には放熱用金属板１６が一体的に固着されている。
そして、前記放熱用金属板１６とＩ／Ｏリード１３の裏
面を露呈させた状態で、前記半導体チップ１０やボンデ
ィングワイヤ１４が樹脂１５によってモールドされてい
る。さらに、この樹脂１５の裏面には、前記放熱用金属
板１６とＩ／Ｏリード１３とを区画する領域、この実施
形態では、アイランド１２の両側辺に沿って、アイラン
ド１２とその両側にデュアルインライン配列された２列
のＩ／Ｏリード１３との間に介在される直線状の領域
に、樹脂１５の裏面を凹設した凹溝１８が形成されてい
る。
【０００７】この構成によれば、この樹脂封止型半導体
パッケージを実装用基板３０に搭載し、この実装用基板
３０に設けられた回路パターン３１に前記Ｉ／Ｏリード
１３をそれぞれ半田リフローにより接続してその実装を
行う。このとき、図１（ａ）から判るように、Ｉ／Ｏリ
ード１３を回路パターン３１に接続するための半田３２
が溶融されて実装基板３０上で流動されても、この半田
３２は前記樹脂１５の裏面の凹溝１８内に流れ込み、半
田自身の表面張力によって凹溝１８内に溜められる。こ
れにより、半田３２が放熱用金属板１６に向けてさらに
流動されることが抑制され、結果としてＩ／Ｏリード１
３と放熱用金属板１６との電気的な短絡が防止できる。
なお、半導体チップ１０で発生された熱が放熱用金属板
１６に伝達され、この放熱用金属板１６の表面から放熱
されるものであることは図５に示したと同様である。
パッケージを実装用基板３０に搭載し、この実装用基板
３０に設けられた回路パターン３１に前記Ｉ／Ｏリード
１３をそれぞれ半田リフローにより接続してその実装を
行う。このとき、図１（ａ）から判るように、Ｉ／Ｏリ
ード１３を回路パターン３１に接続するための半田３２
が溶融されて実装基板３０上で流動されても、この半田
３２は前記樹脂１５の裏面の凹溝１８内に流れ込み、半
田自身の表面張力によって凹溝１８内に溜められる。こ
れにより、半田３２が放熱用金属板１６に向けてさらに
流動されることが抑制され、結果としてＩ／Ｏリード１
３と放熱用金属板１６との電気的な短絡が防止できる。
なお、半導体チップ１０で発生された熱が放熱用金属板
１６に伝達され、この放熱用金属板１６の表面から放熱
されるものであることは図５に示したと同様である。
【０００８】図２は本発明の第２の実施形態を示す図で
あり、半導体パッケージの実装状態の断面図である。こ
の実施形態において、前記第１の実施形態と等価な部分
には同一符号を付してある。この実施形態では、第１の
実施形態において樹脂１５の裏面に形成した凹溝１８に
代えて、アイランド１２の両側辺に沿って、アイランド
１２とＩ／Ｏリード１３との間に延在される領域に、裏
面方向に突出される凸部１９を形成している。また、こ
の実施形態では、放熱用金属板１６とＩ／Ｏリード１３
の裏面は、樹脂１５の裏面よりも若干突出されている。
そして、前記凸部１９の突出高さは、Ｉ／Ｏリード１３
や放熱用金属板１６の突出高さよりも幾分高く形成され
ることが好ましく、さらにはＩ／Ｏリード１３を実装基
板３０に実装したときに実装基板３０の表面と樹脂１５
の裏面との間に生じる空隙２０の寸法にほぼ近い寸法に
形成されることが好ましい。
あり、半導体パッケージの実装状態の断面図である。こ
の実施形態において、前記第１の実施形態と等価な部分
には同一符号を付してある。この実施形態では、第１の
実施形態において樹脂１５の裏面に形成した凹溝１８に
代えて、アイランド１２の両側辺に沿って、アイランド
１２とＩ／Ｏリード１３との間に延在される領域に、裏
面方向に突出される凸部１９を形成している。また、こ
の実施形態では、放熱用金属板１６とＩ／Ｏリード１３
の裏面は、樹脂１５の裏面よりも若干突出されている。
そして、前記凸部１９の突出高さは、Ｉ／Ｏリード１３
や放熱用金属板１６の突出高さよりも幾分高く形成され
ることが好ましく、さらにはＩ／Ｏリード１３を実装基
板３０に実装したときに実装基板３０の表面と樹脂１５
の裏面との間に生じる空隙２０の寸法にほぼ近い寸法に
形成されることが好ましい。
【０００９】この第２の実施形態では、半導体パッケー
ジを実装基板３０に実装したときには、Ｉ／Ｏリード１
３を接続するための半田３２が溶融された場合でも、凸
部１９によって半田３２が放熱用金属板１６にまで流動
されることが阻止されるため、Ｉ／Ｏリード１３と放熱
用金属板１６との電気的な短絡が防止される。また、こ
の実施形態では、凸部１９によって放熱用金属板１６と
実装基板３０との間に空隙２０を確保することが可能と
されるため、放熱用金属板１６にまで伝達された半導体
チップ１０の熱を、この空隙２０を通流される空気によ
って好適に放熱することができ、より良好な放熱特性が
得られることになる。
ジを実装基板３０に実装したときには、Ｉ／Ｏリード１
３を接続するための半田３２が溶融された場合でも、凸
部１９によって半田３２が放熱用金属板１６にまで流動
されることが阻止されるため、Ｉ／Ｏリード１３と放熱
用金属板１６との電気的な短絡が防止される。また、こ
の実施形態では、凸部１９によって放熱用金属板１６と
実装基板３０との間に空隙２０を確保することが可能と
されるため、放熱用金属板１６にまで伝達された半導体
チップ１０の熱を、この空隙２０を通流される空気によ
って好適に放熱することができ、より良好な放熱特性が
得られることになる。
【００１０】図３は本発明の第３の実施形態を示す図で
あり、（ａ）は実装状態の断面図、（ｂ）はその半導体
パッケージの底面図である。なお、第１の実施形態と等
価な部分には同一符号を付してある。この実施形態で
は、アイランド１２とＩ／Ｏリード１３との間の樹脂１
５の裏面に凹溝１８を形成している構成は第１の実施形
態と同じである。これに加えて、この実施形態では個々
のＩ／Ｏリード１３を囲む領域の樹脂の裏面にも、各Ｉ
／Ｏリード１３の輪郭に沿って凹溝を設け、これがリー
ド用凹溝２１として構成されている。
あり、（ａ）は実装状態の断面図、（ｂ）はその半導体
パッケージの底面図である。なお、第１の実施形態と等
価な部分には同一符号を付してある。この実施形態で
は、アイランド１２とＩ／Ｏリード１３との間の樹脂１
５の裏面に凹溝１８を形成している構成は第１の実施形
態と同じである。これに加えて、この実施形態では個々
のＩ／Ｏリード１３を囲む領域の樹脂の裏面にも、各Ｉ
／Ｏリード１３の輪郭に沿って凹溝を設け、これがリー
ド用凹溝２１として構成されている。
【００１１】したがって、この第３の実施形態において
も、半導体パッケージを実装基板３０に実装したときに
は、Ｉ／Ｏリード１３を回路パターン３１に接続するた
めの半田３２が溶融された場合でも、この半田３２は第
１の実施形態と同様に凹溝１８によって放熱用金属板１
６までの流動が阻止され、各Ｉ／Ｏリード１３と放熱用
金属板１６との電気的な短絡が防止される。また、個々
のＩ／Ｏリード１３を接続するための半田３２は、Ｉ／
Ｏリード１３を囲むリード用凹溝２１に流れ込むため、
隣接するＩ／Ｏリードにまで流動されることがなく、隣
接するＩ／Ｏリードの相互間の電気的な短絡が防止され
る。したがって、この実施形態では、特に半導体チップ
の高集積化が進められてＩ／Ｏリード１３の本数が多く
なり、隣接するＩ／Ｏリード間の間隔が小さくなった場
合に好適な実装を確保する上で有効となる。
も、半導体パッケージを実装基板３０に実装したときに
は、Ｉ／Ｏリード１３を回路パターン３１に接続するた
めの半田３２が溶融された場合でも、この半田３２は第
１の実施形態と同様に凹溝１８によって放熱用金属板１
６までの流動が阻止され、各Ｉ／Ｏリード１３と放熱用
金属板１６との電気的な短絡が防止される。また、個々
のＩ／Ｏリード１３を接続するための半田３２は、Ｉ／
Ｏリード１３を囲むリード用凹溝２１に流れ込むため、
隣接するＩ／Ｏリードにまで流動されることがなく、隣
接するＩ／Ｏリードの相互間の電気的な短絡が防止され
る。したがって、この実施形態では、特に半導体チップ
の高集積化が進められてＩ／Ｏリード１３の本数が多く
なり、隣接するＩ／Ｏリード間の間隔が小さくなった場
合に好適な実装を確保する上で有効となる。
【００１２】なお、具体的な説明は省略するが、前記第
２の実施形態の凸部を設けたパッケージに第３の実施形
態のようなリード用凹溝を設けてもよい。あるいは、リ
ード用凹溝をリード用凸部として構成してもよく、この
凸部を前記第１の実施形態および第２の実施形態のいず
れに適用してもよい。また、前記実施形態では、Ｉ／Ｏ
リードがアイランドの両側にそれぞれ並列配置された構
成の半導体パッケージに適用した例を示しているが、Ｉ
／Ｏリードがアイランドの周囲に配置されている半導体
パッケージについても本発明を同様に適用することが可
能である。
２の実施形態の凸部を設けたパッケージに第３の実施形
態のようなリード用凹溝を設けてもよい。あるいは、リ
ード用凹溝をリード用凸部として構成してもよく、この
凸部を前記第１の実施形態および第２の実施形態のいず
れに適用してもよい。また、前記実施形態では、Ｉ／Ｏ
リードがアイランドの両側にそれぞれ並列配置された構
成の半導体パッケージに適用した例を示しているが、Ｉ
／Ｏリードがアイランドの周囲に配置されている半導体
パッケージについても本発明を同様に適用することが可
能である。
【００１３】
【発明の効果】以上説明したように本発明は、半導体パ
ッケージに設けられている放熱用金属板とＩ／Ｏリード
との境界領域に、実装用ロウ材が流動されることを阻止
するための阻止構造を設けているので、半導体パッケー
ジを実装する際にロウ材がＩ／Ｏリードから放熱用金属
板にまで流動してＩ／Ｏリードと放熱用金属板との電気
的な短絡を防止することができ、実装不良を未然に防止
することができる。また、阻止構造として、個々のＩ／
Ｏリードの周囲に設けられたリード用凹部等を含むこと
により、隣接するＩ／Ｏリードの相互の電気的な短絡を
防止することができる効果も得られる。
ッケージに設けられている放熱用金属板とＩ／Ｏリード
との境界領域に、実装用ロウ材が流動されることを阻止
するための阻止構造を設けているので、半導体パッケー
ジを実装する際にロウ材がＩ／Ｏリードから放熱用金属
板にまで流動してＩ／Ｏリードと放熱用金属板との電気
的な短絡を防止することができ、実装不良を未然に防止
することができる。また、阻止構造として、個々のＩ／
Ｏリードの周囲に設けられたリード用凹部等を含むこと
により、隣接するＩ／Ｏリードの相互の電気的な短絡を
防止することができる効果も得られる。
【図１】本発明の半導体パッケージの第１の実施形態の
実装状態の断面図と半導体パッケージの底面図である。
実装状態の断面図と半導体パッケージの底面図である。
【図２】本発明の半導体パッケージの第２の実施形態の
実装状態の断面図である。
実装状態の断面図である。
【図３】本発明の半導体パッケージの第３の実施形態の
実装状態の断面図と半導体パッケージの底面図である。
実装状態の断面図と半導体パッケージの底面図である。
【図４】従来の半導体パッケージの一例の断面図であ
る。
る。
【図５】従来の改良された半導体パッケージの一例の実
装状態の断面図である。
装状態の断面図である。
１０ 半導体チップ １１ リードフレーム １２ アイランド １３ Ｉ／Ｏリード １４ ボンディングワイヤ １５ 樹脂 １６ 放熱用金属板 １８ 凹溝 １９ 凸部 ２０ 空隙 ２１ リード用凹溝
Claims (4)
- 【請求項１】 裏面に放熱用金属板が一体化されたリー
ドフレームのアイランド上に半導体チップが搭載され、
この半導体チップと前記リードフレームのＩ／Ｏリード
とが電気接続され、前記Ｉ／Ｏリードと放熱用金属板が
露呈された状態で前記半導体チップが樹脂でモールド封
止された樹脂封止型半導体パッケージにおいて、前記樹
脂の裏面の前記放熱用金属板とＩ／Ｏリードとの境界領
域に、前記Ｉ／Ｏリードを実装基板に実装するためのロ
ウ材の流動を阻止するための阻止構造を設けたことを特
徴とする樹脂封止型半導体パッケージ。 - 【請求項２】 前記阻止構造が、前記樹脂の裏面におい
て前記Ｉ／Ｏリードと放熱用金属板との間に沿って延長
された凹溝である請求項１の樹脂封止型半導体パッケー
ジ。 - 【請求項３】 前記阻止構造が、前記樹脂の裏面におい
て前記Ｉ／Ｏリードと放熱用金属板との間に沿って延長
された突部である請求項１の樹脂封止型半導体パッケー
ジ。 - 【請求項４】 前記阻止構造として、前記複数のＩ／Ｏ
リードをそれぞれ囲む位置の前記樹脂の裏面に設けられ
た凹溝または凸部を含む請求項２または３の樹脂封止型
半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6072697A JP3003617B2 (ja) | 1997-03-14 | 1997-03-14 | 樹脂封止型半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6072697A JP3003617B2 (ja) | 1997-03-14 | 1997-03-14 | 樹脂封止型半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256432A true JPH10256432A (ja) | 1998-09-25 |
| JP3003617B2 JP3003617B2 (ja) | 2000-01-31 |
Family
ID=13150582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6072697A Expired - Fee Related JP3003617B2 (ja) | 1997-03-14 | 1997-03-14 | 樹脂封止型半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3003617B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020027148A (ko) * | 2000-10-05 | 2002-04-13 | 다카노 야스아키 | 반도체 장치 및 반도체 모듈 |
| JP2005317602A (ja) * | 2004-04-27 | 2005-11-10 | Kyocera Corp | 配線基板およびその製造方法 |
| KR100675713B1 (ko) * | 2006-01-23 | 2007-01-30 | 주식회사 피플웍스 | 고주파 고발열소자용 인쇄회로기판의 제조 방법 |
| CN105917463A (zh) * | 2013-11-26 | 2016-08-31 | 丰田自动车株式会社 | 半导体装置 |
| JP2021163950A (ja) * | 2020-04-03 | 2021-10-11 | Ｄｏｗａエレクトロニクス株式会社 | 光半導体パッケージの製造方法及び光半導体パッケージ |
| JP2022072423A (ja) * | 2020-10-29 | 2022-05-17 | 日亜化学工業株式会社 | 発光装置、面状光源及びその製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59159957U (ja) * | 1983-04-12 | 1984-10-26 | 日本電気株式会社 | 半導体素子 |
| JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
| JPS59177934U (ja) * | 1983-05-16 | 1984-11-28 | 日本電気ホームエレクトロニクス株式会社 | 電子部品 |
| JPS61199001U (ja) * | 1985-05-31 | 1986-12-12 | ||
| JPH0313753U (ja) * | 1989-06-23 | 1991-02-12 | ||
| JPH05129473A (ja) * | 1991-11-06 | 1993-05-25 | Sony Corp | 樹脂封止表面実装型半導体装置 |
-
1997
- 1997-03-14 JP JP6072697A patent/JP3003617B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59159957U (ja) * | 1983-04-12 | 1984-10-26 | 日本電気株式会社 | 半導体素子 |
| JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
| JPS59177934U (ja) * | 1983-05-16 | 1984-11-28 | 日本電気ホームエレクトロニクス株式会社 | 電子部品 |
| JPS61199001U (ja) * | 1985-05-31 | 1986-12-12 | ||
| JPH0313753U (ja) * | 1989-06-23 | 1991-02-12 | ||
| JPH05129473A (ja) * | 1991-11-06 | 1993-05-25 | Sony Corp | 樹脂封止表面実装型半導体装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020027148A (ko) * | 2000-10-05 | 2002-04-13 | 다카노 야스아키 | 반도체 장치 및 반도체 모듈 |
| JP2005317602A (ja) * | 2004-04-27 | 2005-11-10 | Kyocera Corp | 配線基板およびその製造方法 |
| KR100675713B1 (ko) * | 2006-01-23 | 2007-01-30 | 주식회사 피플웍스 | 고주파 고발열소자용 인쇄회로기판의 제조 방법 |
| CN105917463A (zh) * | 2013-11-26 | 2016-08-31 | 丰田自动车株式会社 | 半导体装置 |
| JP2021163950A (ja) * | 2020-04-03 | 2021-10-11 | Ｄｏｗａエレクトロニクス株式会社 | 光半導体パッケージの製造方法及び光半導体パッケージ |
| JP2022072423A (ja) * | 2020-10-29 | 2022-05-17 | 日亜化学工業株式会社 | 発光装置、面状光源及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3003617B2 (ja) | 2000-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6650006B2 (en) | Semiconductor package with stacked chips | |
| US6853070B2 (en) | Die-down ball grid array package with die-attached heat spreader and method for making the same | |
| KR0170023B1 (ko) | 반도체 패키지 | |
| US6271581B2 (en) | Semiconductor package structure having universal lead frame and heat sink | |
| JPH09260550A (ja) | 半導体装置 | |
| US6720662B1 (en) | Semiconductor device of chip-on-chip structure with a radiation noise shield | |
| US5796160A (en) | Resin-sealed semiconductor device | |
| JPH10256432A (ja) | 樹脂封止型半導体パッケージ | |
| KR100763966B1 (ko) | 반도체 패키지 및 이의 제조에 사용되는 리드프레임 | |
| JPH09139444A (ja) | 樹脂封止型半導体装置 | |
| JP2001135783A (ja) | 半導体装置 | |
| KR0141945B1 (ko) | 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지 | |
| KR20000006973U (ko) | 반도체 패키지의 히트싱크 | |
| JP2003023126A (ja) | 半導体装置 | |
| JPH06104309A (ja) | 半導体装置 | |
| KR100251889B1 (ko) | 반도체 패키지 | |
| KR100723379B1 (ko) | 일체형 타이 바를 구비한 ｌｏｃ 패키지 | |
| KR0124827Y1 (ko) | 기판실장형 반도체 패키지 | |
| JPS62224049A (ja) | 電子装置 | |
| KR19980078723A (ko) | 히트싱크를 갖는 고전력 패키지 | |
| JP3918748B2 (ja) | 半導体装置 | |
| KR0163311B1 (ko) | 고 열 방출 반도체 패키지 | |
| JP2626631B2 (ja) | 半導体装置 | |
| KR19990016571A (ko) | 고방열 리드 온 칩 패키지 | |
| JPH0722547A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |