JP2626631B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2626631B2
JP2626631B2 JP7152375A JP15237595A JP2626631B2 JP 2626631 B2 JP2626631 B2 JP 2626631B2 JP 7152375 A JP7152375 A JP 7152375A JP 15237595 A JP15237595 A JP 15237595A JP 2626631 B2 JP2626631 B2 JP 2626631B2
Authority
JP
Japan
Prior art keywords
semiconductor element
insulating resin
bonding wire
semiconductor device
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7152375A
Other languages
English (en)
Other versions
JPH08330479A (ja
Inventor
博 山川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7152375A priority Critical patent/JP2626631B2/ja
Publication of JPH08330479A publication Critical patent/JPH08330479A/ja
Application granted granted Critical
Publication of JP2626631B2 publication Critical patent/JP2626631B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置のパッケージ
構造に関し、特に放熱性と共に配線間容量の低減を図っ
た半導体装置に関する。
【0002】
【従来の技術】近年における半導体装置の高集積化に伴
い、外部リード数の多ピン化が可能なPGA(ピン・グ
リッド・アレイ)パッケージが採用され、かつこれに伴
い半導体素子で発生する熱の放熱性を改善するためにパ
ッケージにヒートシンクを搭載したものが多用されてい
る。例えば、図3は特開平4−192552号公報で提
案されているものであり、多数本の外部入出力ピン11
を下面に有するPGAパッケージ基板12の上面に凹部
12aを設け、ここに半導体素子13を搭載し、前記パ
ッケージ基板12に設けた内部配線層15に対してボン
ディングワイヤ14により電気接続する。そして、半導
体素子13の表面に接するように熱拡散板19を載置
し、その上に金属キャップ16を被せ、前記パッケージ
基板12の周辺部に接着して内部を封止する。また、前
記金属キャップ16の外面にヒートシンク18を接着剤
17により一体的に接続している。
【0003】このようなパッケージ構造では、半導体素
子13で発生した熱は熱拡散板19に伝達され、さらに
金属キャップ16やヒートシンク18に伝達され、これ
らからパッケージの外部に拡散される。したがって、半
導体素子の高集積化に伴って発熱量が増大される半導体
素子に適用した場合でも、有効な放熱効果を得ることが
できる。
【0004】しかしながら、半導体装置の高集積化に伴
って半導体素子での消費電力が増大されるため、電気通
路であるボンディングワイヤ14を通流する電流もこれ
に応じて増大される傾向にある。このため、ボンディン
グワイヤ14において発生する熱も無視できなくなり、
図3に示した従来のパッケージ構造では、ボンディング
ワイヤ14で発生した熱は輻射により熱拡散板19や金
属キャップ19に伝達せざるを得ないため、その放熱効
果が低いという問題があり、極端な場合には、ボンディ
ングワイヤ14は自身で生じた熱によって溶断されるこ
とがある。
【0005】このため、特開平3−12955号公報で
は、図4に示すパッケージ構造が提案されている。この
パッケージ構造では熱伝導率が高い絶縁性樹脂20を、
ボンディングワイヤ14を含む半導体素子13の表面上
に充填したものである。この構成によれば、半導体素子
13及びボンディングワイヤ14で発生した熱は、それ
ぞれ絶縁性樹脂20に伝達され、これから金属キャップ
16ないしヒートシンク18に伝達され、放熱効果を高
めることが可能となる。
【0006】
【発明が解決しようとする課題】しかしながら、絶縁性
樹脂20を半導体素子13の表面に接触した状態で充填
させることにより、空気の誘電率よりも高い絶縁性樹脂
20の誘電率によって、半導体素子13の活性領域にお
ける信号配線の配線間容量が増大され、その遅延速度が
大きくなり、半導体素子の高速動作が損なわれるおそれ
がある。
【0007】
【発明の目的】本発明の目的は、半導体装置における放
熱性を改善するとともに、半導体素子における配線間容
量の増加を防止して高速動作の可能な半導体装置を提供
することにある。
【0008】
【課題を解決するための手段】本発明は、パッケージ内
に封止される半導体素子の活性領域を除き、かつ半導体
素子に接続されるボンディングワイヤを含む領域に高熱
伝導性の絶縁性樹脂を配設したことを特徴とする。
【0009】ここで、絶縁性樹脂は半導体素子の活性領
域の表面には接触されないようにしており、例えば絶縁
性樹脂はボンディングワイヤを含む半導体素子の周辺部
に沿って配設され、またキャップは熱伝導性の高い素材
で構成し、絶縁性樹脂をキャップに直接接触させた状態
で配設することが好ましい。
【0010】
【作用】ボンディングワイヤを含む領域に高熱伝導性の
絶縁性樹脂を配設することで、ボンディングワイヤで発
生された熱を絶縁性樹脂を介して放熱することが可能と
なり、ボンディングワイヤの過熱が防止される。また、
半導体素子の活性領域には絶縁性樹脂が存在されないた
め、半導体素子における配線間容量の増加を抑制し、半
導体装置の高速動作化を可能とする。
【0011】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図1は本発明の半導体装置の第1実施例を示して
おり、(a)は一部破断平面図、(b)は縦断面図であ
る。パッケージ基板2は厚さ方向に貫通される多数本の
外部入出力ピン1が格子状に配列され、かつその下端部
が底面から突出されたPGA基板として構成される。こ
の基板2の上面の中央部には凹部2aが設けられ、この
凹部2a内に半導体素子3が接着剤等により搭載され
る。そして、前記基板2に形成された内部配線層5と半
導体素子3とがボンディングワイヤ4により電気接続さ
れる。さらに、前記半導体素子3の周辺部において前記
ボンディングワイヤ4を覆うように絶縁性樹脂9を前記
凹部2a内に充填する。
【0012】ここで、絶縁性樹脂9としては、熱伝導率
が2×10-4cal /sec.cm.k の熱硬化性のエポキシ系の
樹脂を採用し、これを基板2の凹部2a内に充填した後
に250℃、10分程度の熱処理を加えて硬化させてい
る。また、この場合、絶縁性樹脂9は半導体素子3の表
面の活性領域にはできるだけ接触されないように充填さ
れる。しかる上で、基板2上に金属キャップ6が被せら
れ基板2の表面の周辺部において封止される。さらに、
この金属キャップ6の上面には接着剤7によりヒートシ
ンク8が一体的に接続される。
【0013】したがって、このパッケージ構造では、半
導体素子3で発生された熱のうち、活性領域で発生され
た熱の一部は半導体素子3の表面から輻射により金属キ
ャップ6に伝達され、ヒートシンク8から放熱される。
また、他の一部は半導体素子3の側面から絶縁性樹脂9
に伝達され、金属キャップ6及びヒートシンク8に伝達
されて放熱される。さらに、ボンディングワイヤ4で発
生された熱は、直ちに絶縁性樹脂9に伝達され、同様に
金属キャップ6及びヒートシンク8に伝達されて放熱さ
れる。
【0014】これにより、半導体素子3で発生された熱
の大部分は熱伝導率の高い絶縁性樹脂9を介して放熱さ
れるため、従来のパッケージ構造に比較して略同等の放
熱効果を得ることができる。また、ボンディングワイヤ
4で発生された熱も直ちに絶縁性樹脂9を介して放熱さ
れるため、ボンディングワイヤ4が自身の熱によって溶
融される等の不具合が生じることはない。さらに、一方
では、半導体素子3の表面の活性領域には絶縁性樹脂9
が存在していないため、通常の樹脂の比誘電率が4.3
程度であるとしても、半導体素子3の内部配線の配線間
容量が増加されることはなく、半導体素子の動作速度の
高速化が可能となる。
【0015】図2は本発明の第2実施例を示しており、
(a)は一部破断平面図、(b)はその断面図である。
この実施例では、いわゆるフェースアッパ方式のPGA
パッケージ構造に適用した例であり、第1実施例と等価
な部分には同一符号を付してある。この実施例では、基
板2に設けた凹部2aに半導体素子3を搭載し、内部配
線5と半導体素子3とをボンディングワイヤ4で電気接
続した上で、前記凹部2a内のボンディングワイヤ4を
含む領域にのみ絶縁性樹脂9を充填している。そして、
凹部2a上に金属キャップ6を被せている。また、基板
2の底面には接着剤7によりヒートシンク8を接続して
いる。
【0016】このパッケージ構造においても、半導体素
子3の周辺部とボンディングワイヤ4を覆うように絶縁
性樹脂9が充填されているため、半導体素子3で発生さ
れた熱とボンディングワイヤ4で発生された熱はそれぞ
れ絶縁性樹脂9を介して金属キャップ6や基板2ないし
ヒートシンク8に伝達され、放熱が行われる。特に、ボ
ンディングワイヤ4で発生された熱は、直接絶縁性樹脂
9から金属キャップ6に伝達されて放熱されるため、ボ
ンディングワイヤ4の過熱が防止される。また、その一
方で、半導体素子3の表面の活性領域には絶縁性樹脂9
が存在していないため、半導体素子3内の内部配線の配
線間容量が増加されることはなく、半導体素子の動作速
度の高速化が可能となる。
【0017】なお、本発明者の試算によれば、直径30
μmで長さ4mmのアルミニウム製のボンディングワイ
ヤを用いたパッケージに前記実施例の絶縁性樹脂を用い
て前記各実施例のパッケージ構造を構成した場合、ボン
ディングワイヤ1本当たりの電流を50%増加させても
熱による問題が生じないことが可能となる。
【0018】なお、前記各実施例はPGAパッケージに
本発明を適用した例を示しているが、半導体素子を基板
上やケース内に搭載し、その外部リードと半導体素子と
をボンディングワイヤで接続し、かつこれらをキャップ
で覆って封止を行う構成のパッケージであれば、本発明
を同様に適用することが可能である。
【0019】
【発明の効果】以上説明したように本発明は、パッケー
ジ内に封止される半導体素子の活性領域を除き、かつ半
導体素子に接続されるボンディングワイヤを含む領域に
高熱伝導性の絶縁性樹脂を配設しているので、ボンディ
ングワイヤで発生された熱を絶縁性樹脂を介して放熱す
ることが可能となり、ボンディングワイヤの過熱が防止
でき、かつ一方では半導体素子の活性領域には絶縁性樹
脂が存在されないため、半導体素子における配線間容量
の増加を抑制し、半導体装置の高速動作化を実現するこ
とができる。
【0020】ここで、絶縁性樹脂は半導体素子の活性領
域の表面には接触されないようにしているため、前記し
た配線間容量の増加の抑制効果を高めることが可能とな
る。また、絶縁性樹脂はボンディングワイヤを含む半導
体素子の周辺部に沿って配設されるので、半導体素子で
発生した熱をその周辺部から絶縁性樹脂を介して放熱す
ることも可能である。さらに、キャップは熱伝導性の高
い素材で構成し、絶縁性樹脂をキャップに直接接触させ
た状態で配設することで、ボンディングワイヤや半導体
素子の熱を絶縁性樹脂を介して直ちにキャップに伝達さ
せ、パッケージ外に放熱させることが可能となる。
【図面の簡単な説明】
【図1】本発明の第1実施例の一部破断平面図とその縦
断面図である。
【図2】本発明の第2実施例の一部破断平面図とその縦
断面図である。
【図3】従来の半導体装置の一例の一部破断平面図とそ
の縦断面図である。
【図4】従来の半導体装置の他の例の一部破断平面図と
その縦断面図である。
【符号の説明】
1 外部入出力ピン 2 基板 3 半導体素子 4 ボンディングワイヤ 6 金属キャップ 8 ヒートシンク 9 絶縁性樹脂

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板等のパッケージベースに半導体素子
    を搭載し、前記パッケージベースに設けられた配線層と
    前記半導体素子とをボンディングワイヤで電気接続し、
    かつ前記半導体素子やボンディングワイヤ等を前記パッ
    ケージベースに取着されるキャップにより封止する構成
    の半導体装置において、前記半導体素子の活性領域を除
    くボンディングワイヤを含む領域に高熱伝導性の絶縁性
    樹脂を配設したことを特徴とする半導体装置。
  2. 【請求項2】 絶縁性樹脂は半導体素子の活性領域の表
    面には接触されない状態で配設される請求項1の半導体
    装置。
  3. 【請求項3】 絶縁性樹脂はボンディングワイヤを含む
    半導体素子の周辺部に沿って配設される請求項1または
    2の半導体装置。
  4. 【請求項4】 キャップを熱伝導性の高い素材で構成
    し、絶縁性樹脂をキャップに直接接触させた状態で配設
    してなる請求項1ないし3の半導体装置。
JP7152375A 1995-05-27 1995-05-27 半導体装置 Expired - Lifetime JP2626631B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7152375A JP2626631B2 (ja) 1995-05-27 1995-05-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7152375A JP2626631B2 (ja) 1995-05-27 1995-05-27 半導体装置

Publications (2)

Publication Number Publication Date
JPH08330479A JPH08330479A (ja) 1996-12-13
JP2626631B2 true JP2626631B2 (ja) 1997-07-02

Family

ID=15539158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7152375A Expired - Lifetime JP2626631B2 (ja) 1995-05-27 1995-05-27 半導体装置

Country Status (1)

Country Link
JP (1) JP2626631B2 (ja)

Also Published As

Publication number Publication date
JPH08330479A (ja) 1996-12-13

Similar Documents

Publication Publication Date Title
JP2611671B2 (ja) 半導体装置
JP2934421B2 (ja) ヒートシンクを備えた樹脂封止型半導体装置
JP2626631B2 (ja) 半導体装置
JP2845488B2 (ja) 半導体集積回路装置
JP2001332664A (ja) 半導体装置およびその製造方法
JPH10256432A (ja) 樹脂封止型半導体パッケージ
JP3502511B2 (ja) 半導体装置
JPH06104355A (ja) 冷却液封入型半導体装置
JP2904154B2 (ja) 半導体素子を含む電子回路装置
JP2765242B2 (ja) 集積回路装置
JPH0412556A (ja) 半導体装置の放熱構造
JPH06326236A (ja) 樹脂封止型半導体装置
JP2003298009A (ja) パワーモジュール及びそれを用いた電力変換装置
JP3013612B2 (ja) 半導体装置
JP2713141B2 (ja) 半導体装置
JPH06104309A (ja) 半導体装置
JP2551349B2 (ja) 樹脂封止型半導体装置
JPH03101256A (ja) 半導体装置
JP2535623B2 (ja) 樹脂封止半導体装置
JPH04299849A (ja) 半導体装置
JPS6214944B2 (ja)
KR960000942Y1 (ko) 반도체장치의 리드프레임
JPH07307421A (ja) Lsiチップ及びそのパッケージング構造
JPH0290555A (ja) 半導体装置
JPH0294458A (ja) 樹脂封止型半導体装置