KR960000942Y1 - 반도체장치의 리드프레임 - Google Patents

반도체장치의 리드프레임 Download PDF

Info

Publication number
KR960000942Y1
KR960000942Y1 KR2019950026696U KR19950026696U KR960000942Y1 KR 960000942 Y1 KR960000942 Y1 KR 960000942Y1 KR 2019950026696 U KR2019950026696 U KR 2019950026696U KR 19950026696 U KR19950026696 U KR 19950026696U KR 960000942 Y1 KR960000942 Y1 KR 960000942Y1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead
lead frame
heat
heat sink
Prior art date
Application number
KR2019950026696U
Other languages
English (en)
Inventor
마사또 다나까
가쓰야 후까세
Original Assignee
신꼬오 덴기 고오교오 가부시끼가이샤
이노우에 사다오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2340501A external-priority patent/JP2962575B2/ja
Application filed by 신꼬오 덴기 고오교오 가부시끼가이샤, 이노우에 사다오 filed Critical 신꼬오 덴기 고오교오 가부시끼가이샤
Priority to KR2019950026696U priority Critical patent/KR960000942Y1/ko
Application granted granted Critical
Publication of KR960000942Y1 publication Critical patent/KR960000942Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체장치의 리드프레임
제 1 도는 리드프레임의 일예를 나타낸 평면도
제 2 도는 그 단면도
제 3 도는 반도체장치의 일예를 나타낸 단면도
제 4 도는 반도체장치의 다른 실시예를 나타낸 단면도
제 5 도 및 제 6 도는 각각 종래의 반도체장치의 예를 나타낸 단면도
본 고안은 방열성이 우수한 반도체장치의 리드프레임에 관한 것이다.
종래의 반도체장치에서는 제 5 도에 예시한 바와 같이 반도체 칩(10)을 히트싱크(11)위에 고착시켜서 반도체 칩(10)으로 부터의 열을 히트싱크(11)를 통하여 리드 또는 봉지수지에 확산시켜 방열하도록 되어 있다.
또는 제 6 도에 나타낸 것과 같이 리드프레임을 2층으로 형성하여 넓은 면적을 갖는 다이패드(12)로 부터 리드프레임을 통하여 방열을 도모하게 한 반도체장치로 알려져 있다.
그런데 최근에 반도체 칩은 더욱더 고집적화되고 있으며, 발열량도 많아지므로 상기 종래의 반도체 장치로는 방열성이 충분치 못하다.
따라서 본 고안은 방열성이 우수한 반도체장치의 리드프레임을 제공하는 것을 목적으로 한다.
상기 목적에 따라 본 고안에 의한 반도체장치에서는 주연부상에는 내부 리드의 단부들이 전기적인 절연체에 의해 접합되어 있고, 상기 접합된 내부리드의 단부들에 의해 포위된 중심부상에는 돌출부가 형성되어 있는 히트싱크가 리드프레임상에 설치되고, 상기 돌출부상에는 반도체 칩이 그의 접합패턴을 갖는 칩면을 돌출부를 향하게 하여 절연성 접착제에 의해서 접합되고, 상기 반도체 칩과 상기 내부리드가 TAB리드에 의해서 전기적으로 접속되고, 상기 반도체 칩, 상기 히트싱크, 상기 TAB리드들 및 상기 내부리드들이 봉지 수지중에 봉지되어 있는 것을 특징으로 하고 있다.
또 본 고안에 의한 리드프레임에서는 주연부상에서 내부리드의 단부들을 전기적으로 절연시켜 접합함과 동시에 상기 접합된 내부리드의 단부들에 의해 포위된 중심부위에서 반도체 칩 접합용 돌출부가 형성되어 있는 히트싱크를 갖는 것을 특징으로 하고 있다.
본 고안에 의한 반도체 장치에서는 접합패턴을 갖는 발열량이 큰 칩면으로부터의 열을 직접 히트싱크를 거쳐서 외부로 방열시키므로 방열성이 우수하고 더욱 집적도가 높은 반도체 칩을 탑재할 수 있다.
또 리드프레임은 히트싱크의 내부리드에 의해 포위된 중심 부위에 돌출부를 설비하고 있으므로 반도체 칩의 접합이 용이하게 행해질 수 있는 한편 반도체 칩을 그 접합패턴을 갖는 칩면을 돌출부를 향하여 고정시킬때 TAB(Tape Automated Bonding)리드에 의해서 반도체 칩과 내부리드를 용이하게 접속시킬 수 있다.
이하 본 고안의 실시예를 첨부도면에 의해서 상세하게 설명하겠다.
제 1 도는 리드프레임(20)의 평면도이고, 제 2 도는 그 단면도이다.
도면에서 21은 외부리드, 22는 내부리드, 23은 덤퍼, 24는 레일부, 25는 히트싱크이다.
히트싱크(25)는 그의 상면주연부가 내부리드(22)의 단부들 하면에 전기적 절연성을 갖는 접착제(26)에 의해 접합되어 있다. 또 히트싱크(25)의 상면의 내부리드(22)의 선단에 의해 포위된 중앙의 공간부내에는 내부리드(22)의 상면과 대략 동일면이 되는 돌출부(27)가 형성되어 있다.
히트싱크(25)는 방열성이 우수한 금속이나 세라믹이 사용되지만 반도체 칩과 열팽창계수가 비슷한 소재. 예를 들면 Mo, AIN, SiC 또는 Cu-W등을 사용하면 좋다.
제 3 도는 상기 리드프레임(20)을 사용하여 형성한 반도체장치(30)의 단면도를 나타내고 있다.
본 실시예의 반도체장치(30)는 히트싱크(25)의 돌출부(27)의 상면에 반도체 칩(31)을 탑재하되 그의 접합패턴(29)을 갖는 칩면을 돌출부(27)의 상면을 향하도록 배치후 절연성을 갖는 접착층(32)에 의해서 고착한 다음 반도체 칩(31)의 접합패턴(29)을 내부리드(22)와 TAB리드(33)에 의해 전기적으로 접속한 후, 히트싱크(25)를 봉지수지(34)내에 봉지함으로써 반도체장치(30)가 완성된다.
또 TAB리드(33)라 함은 TAB테이프를 사용한 것이며, 지지테이프에 동박으로 된 리드를 다수개 지지한 TAB테이프를 사용하여 반도체 칩과 내부리드를 접속한 다음 지지테이프 부분을 제거하여 리드만을 사용한 것 또는 그대로 지지테이프를 남긴 것을 말한다.
제 4 도는 반도체 칩(31)의 반대 측면에도 히트싱크(35)를 접착제(36)에 의해서 접합하여 양 히트싱크(25, 35)의 외측면을 봉지수지(34) 표면에 노출시킨 실시예를 나타냈다.
양 히트싱크(25, 35)는 봉지수지(34)중에 매몰시키거나 또는 일부를 노출시켜도 좋다.
이상과 같이 구성되어 있으므로 접합패턴(29)을 갖는 발열량이 큰 칩면으로부터의 열이 직접 히트싱크(25)를 통하여 외부로 방열되므로 방열성이 우수하고 반도체 칩(31)의 고집적화에 대치할 수 있다. 또 제 4 도에 나타낸 것과 같이 반도체 칩(31)의 다른 면측에서도 히트싱크(35)를 설비함으로써 더욱 방열성을 향상시킬 수 있다.
또 리드프레임(20)은 히트싱크(25)의 상면측에 돌출부(27)를 설비하였으므로 반도체 칩(31)의 접합이 용이하게 행해지고, 또 TAB리드(33)를 사용함으로써 반도체 칩(31)의 단자부가 존재하는 면을 돌출부(27)측을 향하여 고정시킬 때 반도체 칩(31)의 접합패턴(29)과 내부리드(22)와의 접속을 용이하게 행할 수 있다.
이상 본 고안의 실시예에 대해서는 여러가지를 설명하였으나 본 고안은 상술한 실시예에 한정되는 것은 아니고 고안의 정신을 벗어나지 않는 범위에서 여러가지 변형을 실시할 수 있는 것은 물론이다.
본 고안에 의한 반도체장치에서는 접합패턴(29)을 갖는 발열량이 큰 칩면으로부터의 열이 직접 히트싱크를 거쳐서 외부로 방열되므로 방열성이 우수하여 더욱 집적도가 높은 반도체 칩을 탑재할 수 있다.
또 리드프레임은 히트싱크에 내부리드에 의해 포위된 중심부위에 돌출부를 설비하고 있으므로 반도체 칩의 접합이 용이하게 행해질 수 있는 동시에 반도체 칩의 접합패턴을 갖는 칩면을 돌출부를 향하여 고정시킬 때 TAB리드를 사용하여 반도체 칩과 내부리드를 용이하게 접속시킬 수 있다.

Claims (1)

  1. 주연부상에는 내부리드(22)의 단부들이 전기적인 절연체(26)에 의해 접합되어 있으며, 상기 접합된 내부리드의 단부들에 의해 포위된 중심부상에는 반도체 칩 접합용 돌출부(27)가 형성되어 있는 히트싱크(25)를 갖는 것을 특징으로 하는 반도체장치의 리드프레임.
KR2019950026696U 1990-11-30 1995-09-28 반도체장치의 리드프레임 KR960000942Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950026696U KR960000942Y1 (ko) 1990-11-30 1995-09-28 반도체장치의 리드프레임

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2340501A JP2962575B2 (ja) 1990-11-30 1990-11-30 半導体装置
JP90-340501 1990-11-30
KR1019910018795A KR920010862A (ko) 1990-11-30 1991-10-25 반도체 장치 및 이것에 사용되는 리드프레임
KR2019950026696U KR960000942Y1 (ko) 1990-11-30 1995-09-28 반도체장치의 리드프레임

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019910018795A Division KR920010862A (ko) 1990-11-30 1991-10-25 반도체 장치 및 이것에 사용되는 리드프레임

Publications (1)

Publication Number Publication Date
KR960000942Y1 true KR960000942Y1 (ko) 1996-02-03

Family

ID=27340967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950026696U KR960000942Y1 (ko) 1990-11-30 1995-09-28 반도체장치의 리드프레임

Country Status (1)

Country Link
KR (1) KR960000942Y1 (ko)

Similar Documents

Publication Publication Date Title
US5311060A (en) Heat sink for semiconductor device assembly
US7402906B2 (en) Enhanced die-down ball grid array and method for making the same
US5227663A (en) Integral dam and heat sink for semiconductor device assembly
US5293301A (en) Semiconductor device and lead frame used therein
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
KR19990037421A (ko) 몰드 bga 형 반도체 장치 및 그 제조 방법
KR100902766B1 (ko) 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
US5939781A (en) Thermally enhanced integrated circuit packaging system
KR930002810B1 (ko) 반도체장치
JPH0777258B2 (ja) 半導体装置
KR960043144A (ko) 다중 칩 패키지 제조방법
US5874783A (en) Semiconductor device having the inner end of connector leads displaced onto the surface of semiconductor chip
JPH04207061A (ja) 半導体装置
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
JP2905609B2 (ja) 樹脂封止型半導体装置
US20010040300A1 (en) Semiconductor package with heat dissipation opening
KR960000942Y1 (ko) 반도체장치의 리드프레임
JPH07176664A (ja) 半導体装置およびその製造方法
JP2962575B2 (ja) 半導体装置
US20040000703A1 (en) Semiconductor package body having a lead frame with enhanced heat dissipation
KR960000149Y1 (ko) 반도체 장치
KR0152902B1 (ko) 버텀리드형 반도체 패키지의 구조 및 그 제조방법
KR0183649B1 (ko) 리드프레임 조립체 및 그 리드프레임 조립체를 사용한 반도체장치
JP2626631B2 (ja) 半導体装置
JP2504262Y2 (ja) 半導体モジュ―ル

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20060126

Year of fee payment: 11

EXPY Expiration of term