KR0183649B1 - 리드프레임 조립체 및 그 리드프레임 조립체를 사용한 반도체장치 - Google Patents

리드프레임 조립체 및 그 리드프레임 조립체를 사용한 반도체장치 Download PDF

Info

Publication number
KR0183649B1
KR0183649B1 KR1019960016234A KR19960016234A KR0183649B1 KR 0183649 B1 KR0183649 B1 KR 0183649B1 KR 1019960016234 A KR1019960016234 A KR 1019960016234A KR 19960016234 A KR19960016234 A KR 19960016234A KR 0183649 B1 KR0183649 B1 KR 0183649B1
Authority
KR
South Korea
Prior art keywords
heat sink
attached
lead
semiconductor chip
lead frame
Prior art date
Application number
KR1019960016234A
Other languages
English (en)
Other versions
KR970077577A (ko
Inventor
김성광
Original Assignee
이대원
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성항공산업주식회사 filed Critical 이대원
Priority to KR1019960016234A priority Critical patent/KR0183649B1/ko
Publication of KR970077577A publication Critical patent/KR970077577A/ko
Application granted granted Critical
Publication of KR0183649B1 publication Critical patent/KR0183649B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드프레임 조립체 및 그 리드프레임 조립체를 사용한 반도체장치에 관한 것이다.
본 발명에 따른 리드프레임 조립체 및 반도체장치는, 반도체 칩에서 발생되는 열의 방출을 위하여 리드프레임에 부착되는 방열판의 부착구조를 개선하여, 방열판의 부착에 따른 리드부의 변형이 예방될 수 있도록 구성되어 있으므로, 반도체장치의 신뢰성이 향상될 수 있다.

Description

리드프레임 조립체 및 그 리드프레임 조립체를 사용한 반도체장치
제1도는 (a)는 본 발명에 따른 리드프레임 조립체의 개략적 평면도.
제1도는 (b)는 제1도 (a)에 도시된 리드프레임 조립체의 주요부위의 확대도.
제2도는 제1도에 도시된 리드프레임 조립체의 II-II선 단면도.
제3도는 제1도에 도시된 리드프레임 조립체를 사용한 반도체장치의 개략적 단면도.
제4도는 본 발명의 다른 실시예의 리드프레임 조립체의 단면도.
제5도는 본 발명의 따른 또 다른 실시예의 리드프레임 조립체의 개략적 평면도.
* 도면의 주요부분에 대한 부호의 설명
100,101,102 : 리드프레임 조립체 10,11 : 방열판
11a : 관통공 11b : 홈부
20,50 : 리드프레임 21 : 리드부
22.52 : 방열판지지부 30 : 접착부재
C : 반도체칩 W : 와이어
본 발명은 리드프레임 조립체 및 그 리드프레임 조립체를 사용한 반도체 장치에 관한 것으로, 특히 반도체칩에서 발생되는 열을 발산시키기 위한 방열판의 부착구조가 개선된 리드프레임 및 그 리드프레임을 사용한 반도체장치에 관한 것이다.
최근에 반도체장치가 고집적화, 소형화 및 박형화되는 추세에 발맞추어, 반도체장치에는 반도체칩에서 발생되는 열을 발산시키기 위한 방열판을 갖춘 리드프레임 조립체가 사용되고 있다.
상술한 리드프레임 조립체는, 와이어본딩 등에 의해 반도체칩과 전기적으로 연결되는 다수의 리드부를 갖춘 리드프레임과, 이 리드프레임에 부착 지지되어 상기 반도체칩에서 발생되는 열을 발산시키는 방열판을 구비한 것으로, 일본 공개특허공보 평5-218284호 등에 그 예가 개시되어 있다.
상술한 종래 리드프레임 조립체에 있어서 방열판은, 열가소성수지 또는 열경화성수지 소재로 된 절연성 접착부재를 통해, 복수의 리드부에 부착된다. 즉, 종래 리드프레임 조립체는, 리드프레임의 리드부와 방열판 사이에 개재되는 상기 접착부재를 약 380~400℃의 온도로 가열 용융시키면서 상기 방열판과 리드부를 압착함으로써, 방열판이 리드부들에 부착되는 구조를 가지고 있다.
이상에 그런데, 상술한 바와 같은 방열판 부착구조를 가지는 종래 리드프레임 조립체에 있어서는, 반도체칩과 와이어본딩 등에 의해 전기적으로 연결될 리드부들이, 방열판의 부착을 위하여 상기 접착부재에 가해지는 열에 의해, 쉽게 변형되어 차후 반도체와의 와이어본딩이 정확하게 이루어지지 않게 되는 등의 문제점이 있었다.
본 발명의 이러한 문제점을 해결하기 위하여 안출된 것으로서, 방열판의 부착시에 리드부의 변형이 초래되지 않도록 구성된 리드프레임 조립체 및 그 리드프레임 조립체를 사용한 반도체장치를 제공함에 목적이 있다.
이와 같은 목적을 달성하기 위하여 본 발명에 따른 리드프레임 조립체는,
상면에 반도체칩이 부착되며 그 반도체칩에서 발생되는 열을 발산시키기 위한 방열판과;
각각의 일단부가 상기 반도체칩에 전기적으로 연결되는 다수의 리드부와, 각각의 일단부가 상기 방열판에 부착되어 그 방열판을 지지하며 상기 반도체칩과 전기적으로 절연되는 복수의 방열판지지부를 가지는 리드프레임을 구비하며;
상기 방열판지지부들의 상기 방열판에 부착되는 단부들은 상기 리드부와 서로 다른 높이상에 위치하여, 상기 방열판이 상기 리드부들로부터 소정높이 이격되게 지지되는 점에 특징이 있다.
또한, 상기 목적을 달성하기 위하여 본 발명에 따른 반도체장치는,
케이스와;
상기 케이스에 내장되는 반도체칩과;
상면에 상기 반도체칩이 부착되며 그 반도체칩에서 발생되는 열을 발산시키기 위한 방열판과;
각각의 일단부는 상기 케이스 내에 위치하여 상기 반도체칩과 전기적으로 연결되며 각각의 타단부는 상기 케이스 외부로 돌출되는 다수의 리드부와, 각각의 일단부가 상기 방열판에 부착되어 그 방열판을 지지하며 상기 반도체칩과 전기적으로 절연되는 복수의 방열판지지부를 가지는 리드프레임을 구비하며;
상기 방열판지지부들의 상기 방열판에 부착되는 단부들은 상기 리드부와 서로 다른 높이상에 위치하여, 상기 방열판이 상기 리드부들로부터 소정높이 이격되게 지지되는 점에 특징이 있다.
이하 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제1도 (a)는 본 발명에 따른 리드프레임 조립체의 개략적 평면도이며, 제1도 (b)는 제1도 (a)에 도시된 리드프레임 조립체의 주요부위의 확대도이다. 그리고 제2도는 제1도에 도시된 리드프레임 조립체의 II-II선 단면도이다.
도면을 참조하면, 본 발명에 따른 리드프레임 조립체(100)는 방열판(10)과, 이 방열판(10)이 부착되는 리드프레임(20)을 구비하고 있다.
방열판(10)의 상면에는 반도체칩(C)이 부착되게 되며, 그 반도체칩(C)에서 발생되는 열은 방열판(10)에 의해 발산된다.
상기 리드프레임(20)은 다수의 리드부(21)와 4개의 방열판지지부(22)를 구비하고 있다. 각 리드부(21)의 일측단부에는 와이어(W)의 일측단이 본딩되게 되는데, 이 와이어(W)의 타측단은 반도체칩(C)에 본딩되게 된다. 따라서, 각 리드부(21)와 반도체칩(C)은 와이어(W)들에 의해 전기적으로 연결되게 된다.
상기 방열판(10)은, 열가고성수지 또는 열경화성수지 등의 소재로 된 절연성 접착부재(30)에 의해, 리드프레임(20)의 방열판지지부(22)에 부착 지지되어 있다. 리드부(21)들과는 달리, 방열판지지부(22)들은 반도체칩(C)과는 절연된 상태를 유지하게 된다.
한편, 각 방열판지지부(22)에는 굽힘가공에 의해 단차부(22b)가 형성되어 있다. 방열판지지부(22)에 있어서 방열판(10)에 부착되는 단부(22a)들은, 상기 단차부(21)에 의해, 리드부(21)들과는 서로 다른 높이상에 위치하고 있다. 따라서, 방열판지지부(10)들에 부착된 방열판(10)은 리드부(21)드로부터 소정높이 이격되게 지지되어 있다.
방열판(10)을 리드프레임(20)의 방열판지지부(22)들에 부착하기 위하여는, 상기 종래 리드프레임 조립체에 있어서 복수의 리드부와 방열판을 부착할 때와 마찬가지의 방법을 사용할 수 있다. 즉, 리드프레임(20)의 각 방열판지지부(22)와 방열판(10)과의 사이에 상기 접착부재(30)를 개재시키고, 그 접착부재(30)를 가열 용융시키면서 각 방열판지지부(22)와 방열판(10)을 서로 압착시키게 되면, 방열판(10)이 방열판지지부(22)들에 고정되게 된다.
이러한 과정에서 접착부재(30)의 용융을 위하여 가해지는 열은, 반도체칩(C)과 전기적으로 연결될 리드부(21)들이 아닌, 방열판지지부(22)들에 전달되게 되므로 상술한 종래 리드프레임 조립체에 있어서와는 달리, 리드부(21)들에는 열변형이 발생하지 않게 된다.
제3도에는 본 발명에 따른 반도체장치(200)가 도시되어 있는데, 이 반도체장치(200)는 제1도 및 제2도를 참조하며 설명한 리드프레임 조립체(100)를 사용한 것이다. 이 제3도를 제1도 및 제2도와 함께 참조하면, 반도체장치(200)는 리드프레임 조립체(100)의 방열판(10)에 부착되어 와이어(W)에 의해 리드부(21)들에 전기적으로 연결된 반도체칩(C)을 구비하고 있다. 그리고, 반도체칩(C) 및 와이어본딩 부위들을 보호함과 동시에 외관을 형성하도록, 수지몰딩에 형성되는 케이스(11)를 구비하고 있다. 따라서, 반도체칩(C) 및 와이어본딩 부위들은 상기 케이스(110) 내에 내장되게 된다. 한편, 각 일측단부가 반도체칩(C)과 와이어본딩되는 리드부(21)들의 타측단부들은 케이스(110)의 외부로 노출되어 있으며, 이 노출된 단부는 잘 알려진 바와 같이 인쇄회로기판(미도시)에 접속되게 된다.
이와 같은 반도체장치(200)에 있어서는, 제1도 및 제2도를 참조하면서 설명한 바와 같이 리드부(21)들은 열변형되지 않은 상태를 유지하고 있으므로, 반도체칩(C)과 리드부(21)들간의 와이어본딩시에 와이어(W)가 리드부(21)들에 확실하게 본딩될 수 있게 된다. 또한, 리드부(21)들이 방열판(10)으로부터 이격되어 있으므로, 반도체칩(C)에서 발생되는 열이 리드부(21)들로 전달되는 것이 억제되게 도니다.
한편, 제4도는 본 발명에 따른 다른 실시예의 리드프레임 조립체가 개략적 단면도로서 도시되어 있다. 본 실시예의 리드프레임 조립체(101)도, 상술한 실시예의 리드프레임 조립체(100)와 마찬가지로, 리드부(20)의 방열판지지부(22)에 접착부재(30)에 의해 부착되는 방열판(11)을 구비하고 있다. 본 실시예에 있어서의 리드프레임(20)은, 제1도 및 제2도를 참조하며 설명한 실시예에 있어서의 리드프레임과 동일한 구성 및 기능을 가지므로, 구체적인 설명은 생략하기로 한다.
한편, 본 실시예에 있어서의 방열판(11)은 상술한 실시예에 있어서의 방열판(10)과는 달리, 저면에 다수의 관통공(11a)과 홈부(11b)을 구비하고 있다. 본 실시예의 리드프레임 조립체(101)에 고정되는 반도체칩(C)과 상기 리드부(21)들과의 와이어본딩이 완료된 후 수지몰딩에 의해 케이스가 형성될 때, 상기 관통공(11a)과 홈부(11b)에 의해, 본 리드프레임 조립체(101)와 수지와의 접착면적이 증대되며 접착성이 향상되게 된다.
본 실시예에 있어서는, 다수의 관통공(11a)과 홈부(11b)를 동시에 구비하고 있으나, 다수의 홈부만 형성하거나 또는 다수의 관통공만 형성하더라도 상기 수지와의 접착성이 증대됨은 물론이다.
한편, 제5도에는 본 발명에 따른 또다른 실시예의 리드프레임 조립체(102)가 도시되어 있는데, 본 실시예에 있어서의 방열판(10)은 제1도에 도시된 실시예의 방열판과 동일한 구성을 가지고 있다. 한편, 본 실시예의 리드프레임 조립체(102)에 있어서, 리드프레임(50)이 리드부(21)와 방열판지지부(52)들을 구비하는 점은 제1도 및 제2도를 참조하며 설명한 실시예와 동일하다. 그리고, 방열판지지부(52)들의 방열판(10)이 부착되는 단부들이 단차부(22b)에 의해 리드부(21)들과는 다른 높이상에 위치하는 점도 제1도 및 제2도를 참조하며 설명한 실시예와 동일하다.
그러나, 제5도에 도시된 실시예에 있어서 방열판지지부(52)들의 상기 방열판(10)에 부착되는 단부들(52a,52b,52c,52d) 중에서, 어느 하나의 방열판지지부의 상기 방열판에 부착되는 단부(52a)는 그에 인접된 다른 방열판지지부의 단부(52b)와 서로 연결되어 있으며, 또다른 방열판지지부의 단부(52c)는 그에 인접된 다른 방열판지지부의 단부(52d)와 서로 연결되어 있는 점이 다르다.
이러한 실시예의 리드프레임 조립체(102)에 있어서는, 방열판(10)과 리드프레임(50)과의 부착면적이 넓게 확보될 수 있으므로 방열판(10)을 보다 확고하게 고정할 수 있으며, 방열판지지부들의 구조가 견고하게 유지될 수 있으므로 리드프레임(50)의 취급 도중에 발생될 수도 있는 방열판지지부(52)들의 변형을 효과적으로 방지할 수 있다는 장점이 있다.
본 실시예에 있어서는, 두 개의 방열판지지부들의 단부가 서로 연결되어 있으나, 4개의 방열판지지부들의 단부가 모두 연결될 수도 있음은 물론이다.
한편, 상술한 실시예들에 있어서는 리드프레임의 방열판지지부들에 방열판을 부착하기위하여 절연성 접착부재를 사용한 것으로 설명 및 도시하였으나, 레이저 용접 등에 의해 방열판과 방열판 지지부를 용점함으로써 고정할 수도 있다. 이와 같이 용접에 의해 방열판을 부착하게 되면, 공정시간이 단축될 수 있을 뿐만 아니라, 고가의 전기절연성 접착부재를 사용하지 않아도 되므로 비용이 절감될 수 있다는 장점이 있다.
이상 본 발명의 리드프레임 조립체에 대해 몇가지 실시예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 상술한 실시예들의 변형이나 조합에 의해 여러 가지 리드프레임 조립체를 구성할 수 있을 것이다. 또한 본 발명의 반도체장치는, 제1도 및 제2도에 도시된 리드프레임 조립체를 사용한 것에 대해 설명 및 도시하였으나, 제4도 또는 제5도에 도시된 리드프레임 조립체를 사용하여 제작될 수도 있다.
이상에서 살펴본 바와 같이 본 발명에 따른 리드프레임 조립체 및 반도체장치는, 반도체칩에서 발생되는 열의 방출을 위하여 리드프레임에 부착되는 방열판의 부착구조를 개선하여, 방열판의 부착에 따른 리드부의 변형이 예방될 수 있도록 구성되어 있으므로, 반도체장치의 신뢰성이 향상될 수 있다.

Claims (14)

  1. 상면에 반도체칩이 부착되며 그 반도체칩에서 발생되는 열을 발산시키기 위한 방열판과; 각각의 일단부가 상기 반도체칩에 전기적으로 연결되는 다수의 리드부와, 각각의 일단부가 상기 방열판과 부착되어 그 방열판을 지지하며 상기 반도체칩과 전기적으로 절연되는 복수의 방열판지지부를 가지는 리드프레임을 구비하며; 상기 방열판지지부들의 상기 방열판에 부착되는 단부들은 상기 리드부와 서로 다른 높이상에 위치하여, 상기 방열판이 상기 리드부들로부터 소정높이 이격되게 지지되는 것을 특징으로 하는 리드프레임 조립체.
  2. 제1항에 있어서, 상기 방열판지지부의 굽힘가공에 의해 그 방열판지지부의 상기 방열판에 부착되는 단부가 상기 리드부와 서로 다른 높이상에 위치하는 것을 특징으로 하는 리드프레임 조립체.
  3. 제1항에 있어서, 상기 복수의 방열판지지부 중 적어도 하나의 방열판지지부의 상기 방열판에 부착되는 단부는 다른 하나의 방열판지지부의 상기 방열판에 부착되는 단부와 서로 연결된 것을 특징으로 하는 리드프레임 조립체.
  4. 제1항에 있어서, 상기 각 방열판지지부의 단부는 절연성 접착부재에 의해 상기 방열판에 부착되는 것을 트징으로 하는 리드프레임 조립체.
  5. 제1항에 있어서, 상기 각 방열판지지부의 단부는 용접에 의해 상기 방열판에 부착되는 것을 특징으로 하는 리드프레임 조립체.
  6. 제1항에 있어서, 상기 방열판에는 그 상하면을 관통하는 관통공이 다수 형성된 것을 특징으로 하는 리드프레임 조립체.
  7. 제1항에 있어서, 상기 방열판의 하면에는 다수의 홈부가 형성된 것을 특징으로 하는 리드프레임 조립체.
  8. 케이스와; 상기 케이스에 내장되는 반도체칩과; 상면에 상기 반도체칩이 부착되며 그 반도체칩에서 발생되는 열을 발산시키기위한 방열판과; 각각의 일단부는 상기 케이스 내에 위치하여 상기 반도체칩과 전기적으로 연결되며 각가의 타단부는 상기 케이스외부로 돌출되는 다수의 리드부와, 각각의 일단부가 상기 방열판에 부착되어 그 방열판을 지지하며 상기 반도체칩과 전기적으로 절연되는 복수의 방열판지지부를 가지는 리드프레임을 구비하며; 상기 방열판 지지부들의 상기 방열판에 부착되는 단부들은 상기 리드부와 서로 다른 높이상에 위치하여, 상기 방열판이 상기 리드부들로부터 소정높이 이격되게 지지되는 것을 특징으로 하는 반도체장치.
  9. 제8항에 있어서, 상기 방열판지지부의 굽힘가공에 의해 그 방열판지지부의 상기 방열판에 부착되는 단부가 상기 리드부와 서로 다른 높이상에 위치하는 것을 특징으로 하는 반도체 장치.
  10. 제8항에 있어서, 상기 복수의 방열판지지부 중 적어도 하나의 방열판지지부의 상기 방열판에 부착되는 단부는 다른 하나의 방열판지지부의 상기 방열판에 부착되는 단부와 서로 연결된 것을 특징으로 하는 반도체장치.
  11. 제8항에 있어서, 상기 각 방열판지지부의 단부는 절연성 접착부재에 의해 상기 방열판에 부착되는 것을 특징으로 하는 반도체장치.
  12. 제8항에 있어서, 상기 각 방열판지지부의 단부는 용접에 의해 상기 방열판에 부착되는 것을 특징으로 하는 반도체 장치.
  13. 제8항에 있어서, 상기 방열판에는 그 상하면을 관통하는 관통공이 다수 형성된 것을 특징으로하는 반도체 장치.
  14. 제8항에 있어서, 상기 방열판의 하면에는 다수의 홈부가 형성된 것을 특징으로 하는 반도체장치.
KR1019960016234A 1996-05-15 1996-05-15 리드프레임 조립체 및 그 리드프레임 조립체를 사용한 반도체장치 KR0183649B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960016234A KR0183649B1 (ko) 1996-05-15 1996-05-15 리드프레임 조립체 및 그 리드프레임 조립체를 사용한 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960016234A KR0183649B1 (ko) 1996-05-15 1996-05-15 리드프레임 조립체 및 그 리드프레임 조립체를 사용한 반도체장치

Publications (2)

Publication Number Publication Date
KR970077577A KR970077577A (ko) 1997-12-12
KR0183649B1 true KR0183649B1 (ko) 1999-03-20

Family

ID=19458774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960016234A KR0183649B1 (ko) 1996-05-15 1996-05-15 리드프레임 조립체 및 그 리드프레임 조립체를 사용한 반도체장치

Country Status (1)

Country Link
KR (1) KR0183649B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3533363B2 (ja) * 2000-06-16 2004-05-31 新光電気工業株式会社 リードフレーム及び半導体装置

Also Published As

Publication number Publication date
KR970077577A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
US6518654B1 (en) Packages for semiconductor die
KR100307465B1 (ko) 파워모듈
US5805427A (en) Ball grid array electronic package standoff design
US6586824B1 (en) Reduced thickness packaged electronic device
US6399418B1 (en) Method for forming a reduced thickness packaged electronic device
KR100200254B1 (ko) 반도체 장치 및 그 제조 방법
US9735086B2 (en) Power semiconductor module having a two-part housing
US5479050A (en) Leadframe with pedestal
JP2010524260A (ja) 光カプラ・パッケージ
US5442232A (en) Thin semiconductor package having many pins and likely to dissipate heat
KR0183649B1 (ko) 리드프레임 조립체 및 그 리드프레임 조립체를 사용한 반도체장치
JP3003617B2 (ja) 樹脂封止型半導体パッケージ
JP2017028131A (ja) パッケージ実装体
JPH1012788A (ja) 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム
KR970069482A (ko) 반도체 장치 및 그의 제조방법과 그의 실장방법
JP2004273946A (ja) 半導体装置
KR0156513B1 (ko) 반도체패키지
JPH02189959A (ja) 半導体装置
KR960000942Y1 (ko) 반도체장치의 리드프레임
KR100567045B1 (ko) 반도체 패키지
KR100351038B1 (ko) 반도체 장치 및 그 제조 방법
JPH0831986A (ja) 放熱板付半導体装置
KR200149912Y1 (ko) 반도체 패키지
KR200162021Y1 (ko) 칩 사이즈 반도체 장치
JP3918748B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee