KR100351038B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100351038B1
KR100351038B1 KR1019990043832A KR19990043832A KR100351038B1 KR 100351038 B1 KR100351038 B1 KR 100351038B1 KR 1019990043832 A KR1019990043832 A KR 1019990043832A KR 19990043832 A KR19990043832 A KR 19990043832A KR 100351038 B1 KR100351038 B1 KR 100351038B1
Authority
KR
South Korea
Prior art keywords
contact
semiconductor device
conductive
adhesive surface
leads
Prior art date
Application number
KR1019990043832A
Other languages
English (en)
Other versions
KR20010036712A (ko
Inventor
밍-퉁 쉔
Original Assignee
밍-퉁 쉔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 밍-퉁 쉔 filed Critical 밍-퉁 쉔
Priority to KR1019990043832A priority Critical patent/KR100351038B1/ko
Publication of KR20010036712A publication Critical patent/KR20010036712A/ko
Application granted granted Critical
Publication of KR100351038B1 publication Critical patent/KR100351038B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명의 반도체 장치(2)는, 리드 프레임(3), 절연 테이프 층(4), 다수의 전도성 접점(48) 및 반도체 다이(5)를 포함하며, 상기 리드 프레임(3)은 다수의 리드(30)를 구비하고, 상기 절연 테이프 층(4)은 리드(30) 상에 부착된 제1접착면
(40)과 상기 제1접착면(40)에 대향하는 제2접착면(42)을 가지며, 상기 절연 테이프 층(4)에는 상기 리드(30)가 어세스되는 대응 위치에 다수의 홀(44)이 형성되고, 상기 각각의 홀(44)은 접점 수용공간을 형성하기 위하여 상기 리드(30)중 대응하는 하나와 협력하는 벽(46)에 의해서 한정되며, 상기 전도성 접점(48)은 각각 접점 수용공간 내에 위치되고, 상기 다이는 절연 테이프 층(4)의 제2접착면(42) 상에 접착된 다이 장착면을 가지며, 상기 다이 장착면(52)은 리드 프레임(3)의 리드(30)와 전기적 접속을 이루기 위해 전도성 접점(48)에 부착된 다수의 전도성 패드(50)를 구비한다.

Description

반도체 장치 및 그 제조 방법{Semiconductor device and method for fabri- cating the same}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 수율을 증가시킬 수 있고, 생산 비용을 절감할 수 있는 반도체 제조 방법 및 장치에 관한 것이다.
일반적으로, 도 1 내지 4에는, 종래의 반도체 장치 제조 방법이 도시되어 있다. 도 1에 도시된 바와 같이, 상부 표면에 다수의 솔더 패드(solder pad: 100)를 구비하고 있는 다이(10)는 양면 접착 테이프(12)을 사용하여 리드 프레임(13)상의 타이 바(tie bar: 130)에 부착되어 있다. 상기 솔더 패드(100)는, 도 4에 도시된 바와 같이, 타이 바(130) 내에 형성된 보어(1300)에 의해 노출된다. 도 2에 있어서, 각각의 솔더 패드(100)는 보어(1300)를 통해서 연장된 배선(conductive wire: 14)을 사용하는 공지된 와이어 본딩 방법에 의해 리드 프레임(13)의 각 리드(131)에 전기적으로 접속된다. 도 3에 의하면, 몰딩 화합물로 형성된 플라스틱 보호층(15)은 반도체 장치를 형성하기 위한 리드 프레임(13)의 일부와 다이(10)를 감싸 보호하는데 사용된다.
그런데, 이러한 종래의 반도체 장치 제조 방법에는 다음과 같은 결점이 있었다:
1. 상기 방법에서는 솔더 패드(100)와 리드(131)를 전기적으로 접속시키기 위해 배선(14)을 필요로 하므로써, 반도체 장치의 제조 비용을 상승시키는 값비싼 와이어 본더가 요구된다.
2. 상기 방법에 있어서, 상기 솔더 패드(100)와 리드(131)간의 높이 차이로 인하여, 와이어 본딩이 불안정하게 되어 작업에 불편을 주므로써, 수율을 저하시키는 원인이 되기도 한다.
3. 상기 방법에 있어서, 상기 다이(10)를 검사할 경우, 다이(10)로부터 플라스틱 보호층(15)을 제거하기 위해 상당한 시간이 소요되므로 제조 비용이 더한층 상승하게 되는 문제점이 있다.
본 발명은 전술한 종래 기술과 관련된 문제점을 해결하기 위한 것으로, 본 발명의 목적은 앞서 기술한 선행기술들의 결함을 극복할 수 있는 반도체 장치 및 그 제조 방법을 제공하기 위한 것이다.
도 1 내지 3은 종래의 반도체 장치 제조방법을 개략적으로 부분 도시한 부분
단면도.
도 4는 종래의 반도체 장치 제조방법에 사용되는 리드 프레임을 나타내는 평
면도.
도 5 내지 8은 본 발명의 제1실시예에 따른 반도체 장치를 제조하기 위한 단
계를 개략적으로 도시한 부분 단면도.
도 9는 상기 제1실시예의 평면도.
도 10은 본 발명의 제2실시예에 따른 반도체 장치를 제조하기 위한 단계 중
하나를 개략적으로 도시한 부분 단면도.
도 11과 12는 본 발명의 제3실시예에 따른 반도체 장치를 제조하기 위한 단
계들 중 일부를 도시한 설명도.
도 13은 본 발명의 제4실시예에 따른 반도체 장치를 나타내는 평면도.
도 14는 본 발명의 제5실시예에 따른 반도체 장치를 나타내는 평면도.
도 15는 본 발명의 제6실시예에 따른 반도체 장치를 나타내는 평면도.
도 16 내지 17은 본 발명의 제7실시예에 따른 반도체 장치를 제조하기 위한
단계들 중 일부를 개략적으로 도시한 부분 단면도.
도 18은 본 발명의 제8실시예에 따른 반도체 장치를 개략적으로 나타낸 부분
단면도.
( 도면의 주요 부분에 대한 부호의 설명 )
2...반도체 장치
3...리드 프레임
4...절연 테이프 층
30...리드
40...제1접착면
42...제2접착면
48...전도성 접점
50...전도성 패드
전술한 목적을 달성하기 위하여 본 발명의 반도체 장치는 리드 프레임, 절연 테이프 층, 다수의 전도성 접점 및 반도체 다이를 포함한다.
상기 리드 프레임은 다수의 리드를 구비하고 있다.
상기 절연 테이프 층은 리드에 부착되는 제1접착면과, 상기 제1접착면에 대향하는 제2접착면을 가지며, 또한, 상기 리드가 어세스되는 대응 위치에 다수의 홀이 형성되어 있다. 상기 각각의 홀은 접점 수용공간을 형성하기 위해 상기 리드중의 대응하는 하나와 협력하는 벽(wall)에 의해 제한된다.
상기 전도성 접점은 상기 접점 수용공간 내에 위치한다.
상기 다이는 절연 테이프 층의 제2 접착면 상에 부착된 다이 장착면을 갖는다. 상기 다이 장착면은 리드 프레임의 리드와 전기적 접촉을 이루도록 상기 전도성 접점에 부착되는 다수의 접촉 패드를 구비한다.
또한, 본 발명에 따른 반도체 장치 제조방법은:
접점 수용공간을 형성하기 위해 리드중 대응하는 하나와 협력하는 벽에 의해서 제한되는 다수의 홀이 리드가 어세스되는 대응 위치에 형성되는 절연테이프 층의 제1접착면을 리드 프레임 상에 제공된 다수의 리드 상에 부착시키는 단계와;
상기 접점 수용공간 내에 다수의 전도성 접점을 위치시키는 단계와;
상기 제1접착면에 대향하는 절연 테이프 층의 제2접착면 상에 반도체 다이의 다이 장착면을 접착시키며, 상기 리드 프레임의 리드와의 전기적 접속을 이루기 위해, 상기 반도체 다이의 다이 장착면 상에 제공된 다수의 접점 패드를 상기 전도성 접점에 부착시키는 단계를 포함하는 것을 특징으로 한다.
이하에서는 본 발명에 따른 하나의 바람직한 실시예를 도면을 참조하여 보다 상세히 설명하기로 한다.
본 발명을 상세히 기술하기 이전에, 본 명세서 전반에 걸쳐 동일 요소에는 도일한 인용번호가 부여되어 있음을 밝혀둔다.
도 5 내지 9에서 있어서, 본 발명의 제1실시예에 따른 반도체 장치(2)는 리드 프레임(3)과, 두 개의 절연 테이프 층(4) 및 반도체 다이(5)를 포함하도록 도시되어 있다.
상기 리드 프레임(3)은 그 좌우 측에 다수의 리드(30)를 구비하고 있다.
상기 각각의 절연 테이프 층(4)은, 상부에 제공된 열 경화성 접착제의 열 경화(heat-curing) 작용에 의해 리드(30)상에 접착된 제1접착면(40)과, 상기 제1접착면(40)에 대향하는 제2접착면(42)을 갖는다. 도 5에 도시된 바와 같이, 상기 리드 (30)가 어세스되는 위치에 대응하는 각 절연 테이프 층에 다수의 홀(44)을 형성하기 위해 종래의 레이저 절단 기술이 사용된다.
상기 각각의 홀(44)은 접점 수용공간을 형성하기 위해 상기 리드(30)의 하나와 협력하는 벽(46)에 의해 제한된다. 다수의 전도성 접점(48)은 상기 접점 수용공간 내에 위치하게 된다. 도 6에 도시된 바와 같이, 본 실시예에서는 주석으로 된 볼 (tin ball)이 각각의 접점 수용공간에 배치되어 전도성 접점(6)으로서 사용된다.
상기 다이(5)는 2개열의 같은 간격으로 정렬된 다수의 접점 패드(50)를 구비하는 다이 장착면(52)을 갖는다. 본 실시예에서는, 도 9에 도시된 바와 같이, 우측열의 접점 패드(50)가 리드 프레임(3)의 우측에 위치한 리드(30)에 연결되는 한편, 좌측열의 접점 패드(50)는 리드 프레임(3)의 좌측에 위치한 리드(30)에 연결된다. 이때, 상기 접점 패드(50)는 정렬된 상태로 전도성 접점(48)에 연결되어야 하며, 상기 전도성 접점(48)을 접점 패드(50)에 부착시키고, 또한 상기 다이 장착면(52)을 절연 테이프 층(4)의 제2접착면(42) 상에 부착시키기 위해 열 경화 작동이 유도된다. 상기 제2접착면(42)은 접점 패드(50)의 융해점보다 낮은 경화점을 갖는 열 경화성 접착제(43)를 구비하는 것이 바람직하다. 따라서, 상기 다이 장착면(52)은 전도성 접점(48)이 용융되기 전에 제2접착면(42) 상에 미리 접착되므로써, 상기 접점 수용공간을 밀봉시킨다. 이에 따라, 상기 각 전도성 접점(48)의 용융물이 각 접점 수용공간으로부터 넘쳐 인접한 전도성 접점(48)과 원치않게 접속되는 것을 방지하게 된다. 그후, 상기 리드 프레임(3)의 일부와 반도체 다이(5)를 감싸기 위해 공지된 패키징 기술을 사용하여 절연 케이싱(6)이 형성된다.
도 10에 의하면, 본 발명의 제2실시예에 따른 반도체 장치에서는, 전도성 접점으로서 주석으로 된 볼을 사용하는 대신에, 각각의 전도성 접점(48')이 전도성 실버 페이스트(paste)와 같은 전도성 페이스트로 만들어 진다.
도 11 내지 12에 의하면, 본 발명의 제3실시예에 따른 반도체 장치에서는 금이나 알루미늄 볼과 같은 전도성 금속 물질(49)을 각각의 접점 수용공간 내에 위치시키므로써 각각의 전도성 접점(48˝)이 형성된다. 도시되지 않은 반도체 다이 상에 접점 패드를 부착시키기 전에, 각각의 전도성 접점(48˝)을 완성시키 위하여 화학적 전기도금 방법이 연속적으로 실행된다.
도 13에 의하면, 본 발명의 제4실시예에 따른 반도체 장치에 있어서, 상기 접점 패드(50)는 1개열의 동일 간격으로 정렬되며 상기 리드 프레임(3)의 좌우측 리드(30)에 교대로 접속되어 서로 엇갈리게 배열된다.
도 14에 의하면, 본 발명의 제5실시예에 따른 반도체 장치에서는, 상기 접점 패드(50)가 다이(5)의 주변을 따라 등간격으로 배열된다. 상기 각각의 접점 패드 (50)는 상기 리드 프레임(3)의 주변을 따라서 제공된 대응하는 리드에 연결된다.
도 15에 따르면, 본 발명의 제6실시예에 따른 반도체 장치에서는, 상기 접점 패드(50)가 각기 하나의 전후 열과 그 사이의 2개의 중간 열로 총4개의 열이 동일한 간격으로 정렬된다. 상기 접점 패드(50)의 전후 열은 상기 리드 프레임(3)의 전후 단부 상에 위치한 대응 리드(30)와 연결된다. 상기 접점 패드(30)의 2개의 중간 열은 리드 프레임(3)의 좌우측 상에 위치한 대응 리드(30)와 연결된다.
도 16 내지 17에 의하면, 본 발명의 제7실시예에 따른 반도체 장치에서는, 반도체 장치(2)가, 절연 케이싱(6) 대신에, 절연 하우징(60)과 절연 커버(61)를 포함한다. 몰딩 혼합물로 만들어진 상기 하우징(60)은, 베이스 플레이트(601)와, 상기 베이스 플레이트(601)의 주변으로부터 상방으로 연장되고 수용공간(603)을 제한하기 위해 베이스 플레이트(61)와 협력하는 벽(602)을 구비한다. 또한, 상기 하우징(60)은 내주면(6021)을 구비한다. 상기 하우징(60)의 내주면(6021)에는 결합홈 (6022)이 형성된다. 상기 리드 프레임(3)은 수용공간(603)의 안쪽에 배치된다. 각각의 리드(30)는 상기 하우징(60) 내에 배치되는 제1단부(31)와, 상기 벽(602)을 통하여 수용공간의 외측으로 연장되는 제2단부(32)를 구비한다. 계속해서, 상기 절연 테이프 층(4)과 반도체 다이(5)는 이전 실시예에서와 유사한 방식으로 상기 리드 프레임(3)의 리드(30) 상에 배치된다. 그 후, 본 실시예에서는, 상기 몰딩 혼합물 보다 낮은 용융점을 갖는 에폭시 수지로 만들어진 커버(61)가 상기 다이 장착면 (52)에 대향하는 반도체 다이(5)의 한 쪽(54)에 위치한 하우징(60) 상에 구비된다. 상기 커버(61)는 수용공간(603)을 밀봉하여 상기 수용공간 내의 반도체 다이(5)를 유지시키기 위해, 결합홈(6022) 내에 결합된 외주 플랜지(612)를 구비한다. 이러한 구성에 의해, 상기 반도체 장치(2)는 가열되어 상기 커버(61)를 용해시킬 수 있도록 되므로써 상기 커버(61)를 제거하여 반도체 다이(5)의 검사를 수월하게 진행할 수 있게 된다.
도 18에 따르면, 본 발명의 제8실시예에 따른 반도체 장치에서는, 도 17에 도시된 제7실시예와는 다르게, 상기 커버(61')가 반도체 다이(5)를 둘러싸도록 상기 하우징(60')의 수용공간(603)을 메운다.
이상과 같은 본 발명에 따른 반도체 장치 및 그 제조방법은 다음과 같은 장점을 갖는다.
1. 상기 반도체 다이(5)의 접점 패드(50)는 배선을 대신하여 전도성 접점(48)을 통해 상기 리드 프레임(30)의 리드(30)에 전기적으로 접속되므로써, 값비싼 와이어 본더가 불필요하게 되어 제조비용을 절감시킬 수 있게 된다.
2. 상기 각각의 전도성 접점(48)은, 상기 반도체 다이(5)의 다이 장착면(50)을 절연 테이프 층(4) 상에 부착시킨 후, 밀봉된 공간 내에 한정되므로써, 과도한 습기에 의한 부식과 단락을 피할 수 있게 된다.
3. 상기 전도성 접점(48)이 종래의 배선을 대신하여 사용되기 때문에, 수율을 증대시킬 수 있다.
4. 상기 커버(61)는 가열에 의해 제거될 수 있으며, 따라서 상기 반도체 다이(5)의 검사 및 재생을 용이하게 할 수 있게 한다.
이상에서와 같이, 본원 발명은 가장 실용적이고 양호한 실시예라고 생각되는 예에 의해 설명되었으나, 본 발명은 이러한 실시예에 한정되지 않으며, 본원 발명의 개념 및 범주 내에서 다양한 변경 및 수정이 가능하다.

Claims (32)

  1. 다수의 리드(30)를 구비하는 리드 프레임(3)과;
    상기 리드(30) 상에 부착된 제1접착면(40)과 상기 제1접착면(40)에 대향하는 제2접착면(42)을 가지며, 상기 리드(30)가 액세스되는 대응하는 위치에 다수의 홀(44)이 형성되고, 상기 각각의 홀(44)은 접점 수용공간을 형성하기 위하여 상기 리드(30)중의 대응하는 하나와 협력하는 벽에 의해서 제한되는 절연 테이프 층(4)과;
    상기 접점 수용공간 내에 각기 위치되는 다수의 전도성 접점(48)과;
    상기 절연 테이프 층(4)의 제2접촉면(42) 상에 부착되고 상기 리드프레임(3)의 리드(30)와 전기적 접속을 이루기 위해 상기 전도성 접점(48)에 접착된 다수의 접점 패드(50)를 구비한 다이 장착면(52)을 갖는 반도체 다이(5)를 포함하며, 상기 제2접착면(42)은 상기 전도성 접점(48)의 용융점 보다 낮은 경화점(curing point)을 갖는 열경화성 접착제(43)를 구비하는 것을 특징으로 하는 반도체 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 각각의 전도성 접점(48)은 주석으로 된 볼인 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 각각의 전도성 접점(48')은 전도성 페이스트(conductive paste)로 형성된 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서, 상기 각각의 전도성 접점(48")은 상기 접점 패드(50)와 접착되기 이전에 화학적 전기 도금 공정이 수행된 전도성 물질로 만들어진 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서, 상기 반도체 다이(5)와 상기 리드 프레임(3)의 일부를 감싸기 위해 절연 케이싱(6)을 더 포함하는 것을 특징으로 하는 반도체 장치.
  7. 베이스 플레이트(601, 601')와 상기 베이스 플레이트(601, 601')의 주변으로 부터 상방으로 연장되는 벽(602, 602')을 가지며, 수용공간(603, 603')을 제한하기 위해 상기 베이스 플레이트(601, 601')와 협력하는 절연 하우징(60, 60')과;
    상기 수용공간(603, 603') 내에 배치되며, 상기 하우징(60, 60') 내에 배치된 제1단부(31)와 상기 벽(602, 602')을 통해 수용공간(603, 603')의 외측으로 연장된 제2단부(32)를 각각 갖는 다수의 리드(30)를 구비한 리드 프레임(3)과;
    상기 하우징(60, 60')의 수용공간(603, 603') 내의 상기 리드(30) 상에 부착된 제1접착면(40)과 상기 제1접착면(40)에 대향하는 제2접착면(42)을 가지며, 상기 리드(30)가 액세스되는 대응하는 위치에 다수의 홀(44)이 형성되고, 상기 각각의 홀(44)은 접점 수용공간을 형성하기 위하여 상기 리드(30)중의 대응하는 하나와 협력하는 벽(46)에 의해서 제한되는 절연 테이프 층(4)과;
    상기 접점 수용공간 내에 각각 위치되는 다수의 전도성 접점(48)과;
    상기 절연 테이프 층(4)의 제2접촉면(42) 상에 부착되고 상기 리드프레임(3)의 리드(30)와 전기적 접속을 이루기 위해 상기 전도성 접점(48)에 접착된 다수의 접점 패드(50)를 구비한 다이 장착면(52)을 갖는 반도체 다이(5):
    상기 수용공간(603, 603')을 밀봉시키고, 상기 수용공간(603, 603') 내에 상기 반도체 다이를 유지하기 위해 상기 하우징(60, 60') 상에 제공된 절연 커버(61, 61')를 포함하는 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서, 상기 제2접착면(42)은 상기 전도성 접점(48)의 용융점 보다 낮은 경화점을 갖는 열경화성 접착제(43)를 구비하는 것을 특징으로 하는 반도체 장치.
  9. 제7항에 있어서, 상기 커버(61)는 상기 하우징(60)보다 낮은 용융점을 갖는 것을 특징으로 하는 반도체 장치.
  10. 제9항에 있어서, 상기 커버(61)는 다이 장착면(52)에 대향하는 반도체다이(5)의 한쪽에 배치되는 것을 특징으로 하는 반도체 장치.
  11. 제9항에 있어서, 상기 커버(61')는 상기 하우징(60')의 상기 수용공간(603')을 메우는 것을 특징으로 하는 반도체 장치.
  12. 제9항에 있어서, 상기 커버(61)는 에폭시 수지로 만들어진 것을 특징으로 하는 반도체 장치.
  13. 제7항에 있어서, 상기 각각의 전도성 접점(48)은 주석으로 된 볼인 것을 특징으로 하는 반도체 장치
  14. 제7항에 있어서, 상기 각각의 전도성 접점(48')은 전도성 페이스트로 만들어진 것을 특징으로 하는 반도체 장치.
  15. 제7항에 있어서, 상기 각각의 전도성 접점(48")은 상기 접점 패드(50)와 접착되기 이전에 화학적 전기 도금 공정이 수행된 전도성 물질로 만들어진 것을 특징으로 하는 반도체 장치.
  16. 접점 수용공간을 형성하기 위해 리드(30)중 대응하는 하나와 협력하는 벽(46)에 의해서 제한되는 다수의 홀(44)이 리드(30)가 액세스되는 대응 위치에 형성되는 절연테이프 층(4)의 제1접착면(40)을 리드 프레임(3) 상에 제공된 다수의 리드(30) 상에 부착시키는 단계와;
    상기 접점 수용공간 내에 다수의 전도성 접점(48)을 위치시키는 단계와;
    상기 제1접착면(40)에 대향하는 절연 테이프 층(4)의 제2접착면(42) 상에 반도체 다이(5)의 다이 장착면(52)을 접착시키며, 상기 리드 프레임(3)의 리드(30)와의 전기적 접속을 이루기 위해, 상기 반도체 다이(5)의 다이 장착면(52) 상에 제공된 다수의 접점 패드(50)를 상기 전도성 접점(48)에 부착시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  17. 제16항에 있어서, 상기 제2접착면(42)은 전도성 접점(48)의 용융점 보다 낮은 경화점을 갖는 열경화 접착면을 구비하며, 상기 절연 테이프 층(4)상에 반도체 다이(5)를 접착시키는 공정과 상기 접점 패드(50)를 전도성 접점(48)에 접착시키는 공정은 다이 장착면(52)이 열 경화작동을 통해 동시에 실행되어, 상기 다이장착면(52)이 전도성 접점(48)이 용융되기 이전에 미리 상기 제2접착면(42)에 접착되도록 하는 것을 특징으로 하는 반도체 장치의 제조방법.
  18. 제16항에 있어서, 상기 리드(30) 상에 절연 테이프 층(4)를 접착시키는 작업은 상기 제1접착면(40) 상에 제공된 열경화성 접착제(4)의 열경화에 의해서 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  19. 제16항에 있어서, 상기 각각의 전도성 접점(48)은 주석으로 된 볼인 것을 특징으로 하는 반도체 장치의 제조방법.
  20. 제16항에 있어서, 상기 각각의 전도성 접점(48')은 전도성 페이스트로 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
  21. 제16항에 있어서, 상기 각각의 전도성 접점(48")은 상기 접점 패드(50)와 접착되기 이전에 화학적 전기 도금공정이 수행된 전도성 물질로 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
  22. 제16항에 있어서, 상기 반도체 다이(5)와 리드 프레임(3)의 일부를 둘러싸기 위해 절연 케이싱(6)을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  23. 베이스 플레이트(601, 601')와, 상기 베이스 플레이트(601, 601')의 주변으로부터 상방으로 연장되고 수용공간 (603, 603')을 한정시키기 위해서 상기 베이스 플레이트(610, 601')와 협력하는 벽(602, 602')을 구비하는 절연 하우징(60, 60')을 제공하는 단계와;
    상기 리드 프레임(3) 상에 제공된 다수의 리드(30)가 상기 하우징(60)내에 배치된 제1단부(3)와 상기 벽(602)을 통해 수용공간(603)의 외측으로 연장된 제2단부(32)를 갖도록 하우징(60, 60′)의 수용공간(603, 603′) 내에 리드 프레임(3)을 위치시키는 단계와;
    접점 수용공간을 형성하기 위해 리드(30)중 대응하는 하나와 협력하는 벽(46)에 의해서 제한되는 다수의 홀(44)이 리드(30)가 액세스되는 대응 위치에 형성되는 절연테이프 층(4)의 제1접착면(40)을 상기 하우징(60, 60')의 수용공간(603, 603')의 리드(30) 상에 부착시키는 단계와;
    상기 접점 수용공간 내에 다수의 전도성 접점(48)을 위치시키는 단계와;
    상기 제1접착면(40)에 대향하는 절연 테이프 층(4)의 제2접착면(42) 상에 반도체 다이(5)의 다이 장착면(52)을 접착시키며, 상기 리드 프레임(3)의 리드(30)와의 전기적 접속을 이루기 위해, 상기 다이 장착면(52) 상에 제공된 다수의 접점 패드(50)를 상기 전도성 접점(48)에 부착시키는 단계와;
    상기 수용공간(603, 603')을 밀봉시키고 상기 수용공간(603, 603') 내에 반도체 다이(5)를 유지시키기 위해 상기 하우징(60, 60') 상에 절연 커버(61, 61')를 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  24. 제23항에 있어서, 상기 제2접착면(42)은 전도성 접점(48)의 용융점 보다 낮은 경화점을 갖는 열경화 접착면을 구비하며, 상기 절연 테이프 층(4)상에 반도체 다이(5)를 접착시키는 공정과 상기 접점 패드(50)를 전도성 접점(48)에 접착시키는 공정은 다이 장착면(52)이 열 경화작동을 통해 동시에 실행되어, 상기 다이장착면(52)이 전도성 접점(48)이 용융되기 이전에 미리 상기 제2접착면(42)에 접착되도록 하는 것을 특징으로 하는 반도체 장치의 제조방법.
  25. 제23항에 있어서, 상기 리드(30) 상에 절연 테이프 층(4)을 부착시키는 작업은 상기 제1접착면(40)에 구비된 열경화성 접착제의 열경화에 의해 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  26. 제23항에 있어서, 상기 각각의 전도성 접점(48)은 주석으로 된 볼인 것을 특징으로 하는 반도체 장치의 제조방법.
  27. 제23항에 있어서, 상기 각각의 전도성 접점(48')은 전도성 페이스트로 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
  28. 제23항에 있어서, 상기 각각의 전도성 접점(48")은 상기 전도성 패드(50)와 부착되기 이전에 화학적 전기 도금공정이 수행된 전도성 물질로 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
  29. 제23항에 있어서, 상기 커버(61)는 하우징(60)보다 낮은 용융점을 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  30. 제29항에 있어서, 상기 커버(61)는 다이 장착면(52)에 대향하는 반도체 다이(5)의 한 쪽(54)에 배치되는 것을 특징으로 하는 반도체 장치의 제조방법.
  31. 제29항에 있어서, 상기 커버(61′)는 하우징(60′)의 수용공간(603')을 메우는 것을 특징으로 하는 반도체 장치의 제조방법.
  32. 제29항에 있어서, 상기 커버(60)는 에폭시 수지로 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019990043832A 1999-10-11 1999-10-11 반도체 장치 및 그 제조 방법 KR100351038B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990043832A KR100351038B1 (ko) 1999-10-11 1999-10-11 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990043832A KR100351038B1 (ko) 1999-10-11 1999-10-11 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20010036712A KR20010036712A (ko) 2001-05-07
KR100351038B1 true KR100351038B1 (ko) 2002-08-30

Family

ID=37527781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990043832A KR100351038B1 (ko) 1999-10-11 1999-10-11 반도체 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100351038B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960039241A (ko) * 1995-04-21 1996-11-21 가네꼬 히사시 반도체 디바이스 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960039241A (ko) * 1995-04-21 1996-11-21 가네꼬 히사시 반도체 디바이스 제조방법

Also Published As

Publication number Publication date
KR20010036712A (ko) 2001-05-07

Similar Documents

Publication Publication Date Title
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
US6387732B1 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US4984059A (en) Semiconductor device and a method for fabricating the same
EP2605276B1 (en) Packaged leadless semiconductor device
KR100399012B1 (ko) 반도체장치 및 그것의 제조방법
JP3238004B2 (ja) 半導体装置の製造方法
KR100200254B1 (ko) 반도체 장치 및 그 제조 방법
US5827999A (en) Homogeneous chip carrier package
US5559316A (en) Plastic-molded semiconductor device containing a semiconductor pellet mounted on a lead frame
KR19980055815A (ko) 볼 그리드 어레이 반도체 패키지
JPH0797594B2 (ja) 半導体集積回路装置
KR100351038B1 (ko) 반도체 장치 및 그 제조 방법
US6246109B1 (en) Semiconductor device and method for fabricating the same
KR100262811B1 (ko) 에어 캐비티를 가지는 플라스틱 패키지 및 그 제조방법
JPH0955407A (ja) テープキャリア構造
EP1094518A1 (en) Semiconductor device comprising a lead frame and method for fabricating the same
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100279252B1 (ko) 세라믹패키지
KR200211272Y1 (ko) 칩 사이즈 패키지
KR0184061B1 (ko) 반도체 패키지
JPS63107126A (ja) 半導体装置
KR200149912Y1 (ko) 반도체 패키지
JP3711669B2 (ja) 電子部品搭載用基板
KR200331874Y1 (ko) 반도체의다핀형태패키지
KR100585585B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee