KR200331874Y1 - 반도체의다핀형태패키지 - Google Patents
반도체의다핀형태패키지 Download PDFInfo
- Publication number
- KR200331874Y1 KR200331874Y1 KR2019980004870U KR19980004870U KR200331874Y1 KR 200331874 Y1 KR200331874 Y1 KR 200331874Y1 KR 2019980004870 U KR2019980004870 U KR 2019980004870U KR 19980004870 U KR19980004870 U KR 19980004870U KR 200331874 Y1 KR200331874 Y1 KR 200331874Y1
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- chip
- package
- insulator
- leads
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 14
- 239000012212 insulator Substances 0.000 claims abstract description 22
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000009966 trimming Methods 0.000 claims abstract description 11
- 238000000465 moulding Methods 0.000 claims abstract description 10
- 230000000712 assembly Effects 0.000 claims 1
- 238000000429 assembly Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 8
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 고안에 의한 반도체 다핀형태 패키지는 히트스프레드 양측의 절연체 둘레에 제 1리드를 표면실장형으로 형성한 리드조립체와, 상기 제 1리드의 양측 상면에 부착한 절연체와, 그 절연체의 상면에 부착하여 트리밍 및 포밍을 통해 일반실장형으로 형성되는 제 2리드와, 상기 히트스프레드의 상면에 접착되는 칩과, 그 칩과 제 1리드 및 제 2리드를 연결하는 금선과, 상기 칩 및 금선 위에 도포되는 몰딩부로 구성되어, 동일한 패키지의 크기로서 다핀이 가능한 구조이고, 리드가 처음부터 최종 패키지 구조를 형성함으로써 트리밍 및 포밍공정에서의 작업시 유리하며, 리드만을 트리밍 및 포밍하기 때문에 리드간의 간격이 넓어 작업시 간섭을 적게 받고, 리드간의 간격이 넓은 구조를 취할 수 있으므로 리드의 폭 및 두께가 두꺼운 구도도 가능하도록 하였다.
Description
본 고안은 리드의 이중구조를 통한 다핀이 실현 가능한 반도체의 다핀형태 패키지에 관한 것으로, 특히 동일한 패키지의 크기로써 다핀이 가능한 구조이고, 리드가 처음부터 최종 패키지 구조를 형성함으로써 트리밍 및 포밍공정에서의 작업시 유리하며, 리드만을 트리밍 및 포밍하기 때문에 리드간의 간격이 넓어 작업시 간섭을 적게 받고, 리드간의 간격이 넓은 구조를 취할 수 있으므로 리드의 폭 및 두께가 두꺼운 구조도 가능하도록 한 반도체의 다핀형태 패키지에 관한 것이다.
종래의 기술에 의한 패키지는 도 1에 도시한 바와 같이, 히트스프레드(1)와, 그 히트스프레드(1)의 양단에 부착한 절연체(2)와, 그 절연체(2)의 둘레를 감싸도록 형성한 리드(3)와, 상기 히트스프레드(1)의 상면에 접착제를 이용하여 접착한 칩(4)과, 상기 리드(3)와 칩(4)을 전기적으로 연결하는 금선(5)과, 상기 칩(4)과 금선(5)을 보호하기 위해 형성한 몰딩부(6)로 구성된다. 이와 같이 구성된 반도체의 패키지는 단일 형태의 단일핀 패키지임을 알 수 있다.
이러한 종래의 기술에서는 단일핀 구조이기 때문에 용량의 제한이 있으며, 리드(3)간의 간격이 좁아 작업시 간섭을 받는 일이 많으며, 리드의 폭 및 두께가두꺼운 구조에 적용하는 데 제약이 뒤따르게 되는 문제점이 있다.
따라서 본 고안의 목적은 상기와 같은 문제점을 고려하여 안출한 것으로, 동일한 패키지의 크기로써 다핀이 가능한 구조이고, 리드가 처음부터 최종 패키지 구조를 형성함으로써 트리밍 및 포밍공정에서의 작업시 유리하며, 리드만을 트리밍 및 포밍하기 때문에 리드간의 간격이 넓어 작업시 간섭을 적게 받고, 리드간의 간격이 넓은 구조를 취할 수 있으므로 리드의 폭 및 두께가 두꺼운 구조도 가능하도록 한 반도체의 다핀형태 패키지를 제공함에 있다.
도 1은 종래의 기술에 의한 반도체의 패지키를 나타내는 단면도.
도 2는 본 고안에 의한 패키지의 히트스프레드를 포함한 리드조립체를 나타내는 단면도.
도 3은 본 고안에 의한 패키지의 리드조립체 상면에 절연체를 개재한 리드를 나타내는 단면도.
도 4는 본 고안에 의한 패키지의 리드조립체에 칩을 부착한 상태를 나타내는 단면도.
도 5는 본 고안에 의한 패키지의 칩을 부착한 리드조립체에 몰딩부를 형성한 것을 나타내는 단면도.
도 6은 본 고안에 의한 반도체의 다핀형태 패키지를 완성한 상태를 나타내는 단면도.
도 7은 본 고안에 의한 반도체의 다핀형태 패키지를 완성한 상태를 나타내는 저면도.
( 도면의 주요 부분에 대한 부호의 설명 )
1 ; 히트스프레드 2,11 ; 절연체
3 ; 제 1리드 4 ; 칩
5,13 : 금선 6 : 몰딩부
12 : 제 2리드
이러한 본 고안의 목적은 히트스프레드 양측의 절연체 둘레에 제 1리드를 표면실장형으로 형성한 리드조립체와, 상기 제 1리드의 양측 상면에 부착한 절연체와, 그 절연체의 상면에 부착하여 트리밍 및 포밍작업을 통해 일반실장형으로 형성되는 제 2리드와, 상기 히트스프레드의 상면에 접착되는 칩과, 그 칩과 제 1리드 및 제 2리드를 연결하는 금선과, 상기 칩 및 금선 위에 도포되는 몰딩부로 구성된 것을 특징으로 하는 반도체의 다핀형태 패키지를 제공하는 것에 의해 달성된다.
이하, 본 고안에 의한 반도체의 다핀형태 패키지를 첨부도면에 도시한 실시례에 따라서 설명한다.
도 2는 본 고안에 의한 패키지의 히트스프레드를 포함한 리드조립체를 나타내는 단면도이고, 도 3은 본 고안에 의한 패키지의 리드조립체 상면에 절연체를 개재한 리드를 나타내는 단면도이며, 도 4는 본 고안에 의한 패키지의 리드조립체에 칩을 부착한 상태를 나타내는 단면도이고, 도 5는 본 고안에 의한 패키지의 칩을부착한 리드조립체에 몰딩부를 형성한 것을 나타내는 단면도이며, 도 6은 본 고안에 의한 반도체의 다핀형태 패키지를 완성한 상태를 나타내는 단면도이고, 도 7은 본 고안에 의한 반도체의 다핀형태 패키지를 완성한 상태를 나타내는 저면도를 각각 보인 것이다.
이에 도시한 바와 같이, 본 고안에 의한 반도체의 다핀형태 패키지는 히트스프레드(1) 양측의 절연체(2) 둘레에 제 1리드(3)를 표면실장형으로 형성한 리드조립체와, 상기 제 1리드(3)의 양측 상면에 부착한 절연체(11)와, 그 절연체(11)의 상면에 부착하여 트리밍 및 포밍작업을 통해 형성되는 일반실장형으로 제 2리드(12)와, 상기 히트스프레드(1)의 상면에 접착되는 칩(4)과, 그 칩(4)과 제 1리드(3) 및 제 2리드(12)를 연결하는 금선(5,13)과, 상기 칩(4) 및 금선(5,13)위에 도포되는 몰딩부(6)로 구성된다.
본 고안은 제 1리드(3) 및 히트스프레드(1), 절연체(2)의 복합구조를 초기에 형성한다. 이때 리드의 구조는 실장형태로 되어 있다. 도 2 내지 도 6은 패키지를 제조하는 과정을 나타낸 것으로, 절연체(11)를 얹고 현재의 패키지 및 리드프레임을 붙인다. 다이본딩공정에서 현재와 동일한 작업방식을 취하고, 와이어본딩공정의 스태거(stagger) 본딩을 실시한다. 그리고 몰딩은 패키지의 상부구조에만 하며, 트리밍 및 포밍공정 작업에 의한 제 2리드(12)를 최종적으로 형성한다. 이로써 도 6 및 제 7과 같이 다핀의 패키지가 완성된다.
이상에서 설명한 바와 같이, 본 고안에 의한 반도체의 다핀형태 패키지는 히트스프레드 양측의 절연체 둘레에 제 1리드를 형성한 리드조립체와, 상기 제 1리드의 양측 상면에 부착한 절연체와, 그 절연체의 상면에 부착하여 트리밍 및 포밍작업을 통해 형성되는 제 2리드와, 상기 히트스프레드의 상면에 접착되는 칩과, 그 칩과 제 1리드 및 제 2리드를 연결하는 금선과, 상기 칩 및 금선위에 도포되는 몰딩부로 구성되어 동일한 패키지의 크기로서 다핀이 가능한 구조이고, 리드가 처음부터 최종 패키지 구조를 형성함으로써 트리밍 및 포밍공정에서의 작업시 유리하며, 리드만을 트리밍 및 포밍하기 때문에 리드간의 간격이 넓어 작업시 간섭을 적게 받고, 리드간의 간격이 넓은 구조를 취할 수 있으므로 리드의 폭 및 두께가 두꺼운 구조도 가능하도록 한 효과가 있다.
Claims (1)
- 히트스프레드 양측의 절연체 둘레에 제 1리드를 표면실장형으로 형성한 리드조립체와, 상기 제 1리드의 양측 상면에 부착한 절연체와, 그 절연체의 상면에 부착하여 트리밍 및 포밍을 통해 일반실장형으로 형성되는 제 2리드와, 상기 히트스프레드의 상면에 접착되는 칩과, 그 칩과 제 1리드 및 제 2리드를 연결하는 금선과, 상기 칩 및 금선위에 도포되는 몰딩부로 구성된 것을 특징으로 하는 반도체의 다핀형태 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980004870U KR200331874Y1 (ko) | 1998-03-31 | 1998-03-31 | 반도체의다핀형태패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980004870U KR200331874Y1 (ko) | 1998-03-31 | 1998-03-31 | 반도체의다핀형태패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990038731U KR19990038731U (ko) | 1999-10-25 |
| KR200331874Y1 true KR200331874Y1 (ko) | 2004-03-18 |
Family
ID=49418416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019980004870U KR200331874Y1 (ko) | 1998-03-31 | 1998-03-31 | 반도체의다핀형태패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200331874Y1 (ko) |
-
1998
- 1998-03-31 KR KR2019980004870U patent/KR200331874Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990038731U (ko) | 1999-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5468993A (en) | Semiconductor device with polygonal shaped die pad | |
| JPH0498864A (ja) | 樹脂封止型半導体装置 | |
| US6238953B1 (en) | Lead frame, resin-encapsulated semiconductor device and fabrication process for the device | |
| JPH06338583A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
| JPH0254665B2 (ko) | ||
| JPS61147555A (ja) | 半導体装置 | |
| JPS611042A (ja) | 半導体装置 | |
| JP2795069B2 (ja) | 半導体装置 | |
| JP3159555B2 (ja) | 電力半導体装置の製造方法 | |
| JPS63174347A (ja) | リ−ドフレ−ム | |
| JPS5930538Y2 (ja) | 半導体装置 | |
| JPH0621304A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JP2503646B2 (ja) | リ―ドフレ―ムおよび半導体集積回路装置 | |
| KR200169976Y1 (ko) | 반도체 패키지 | |
| JPS62235763A (ja) | 半導体装置用リ−ドフレ−ム | |
| KR100351038B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS61194861A (ja) | 樹脂封止型半導体装置 | |
| JPH0750384A (ja) | マルチチップ半導体装置およびその製造方法 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH02202046A (ja) | リードフレームおよびこれを用いた半導体装置の製造方法 | |
| KR200295664Y1 (ko) | 적층형반도체패키지 | |
| JPH11186447A (ja) | 樹脂封止半導体装置、その製造方法及びその製造装置 | |
| JPS62128164A (ja) | 半導体装置のリ−ドフレ−ム | |
| JPH02139954A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |