JP3159555B2 - 電力半導体装置の製造方法 - Google Patents
電力半導体装置の製造方法Info
- Publication number
- JP3159555B2 JP3159555B2 JP3415193A JP3415193A JP3159555B2 JP 3159555 B2 JP3159555 B2 JP 3159555B2 JP 3415193 A JP3415193 A JP 3415193A JP 3415193 A JP3415193 A JP 3415193A JP 3159555 B2 JP3159555 B2 JP 3159555B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- view
- semiconductor device
- power semiconductor
- mounting piece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電力半導体装置の製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】従来の電力用半導体装置に用いられてい
るフルモールドパッケージ用リードフレームを図３〜図
５を参照しつつ説明する。図３は従来のフルモールドパ
ッケージ用リードフレームの図面であって、同図（Ａ）
は平面図、同図（Ｂ）は側面図、同図（Ｃ）は裏面図、
同図（Ｄ）は（Ｂ）のＢ−Ｂ線断面図である。また、図
４はこのフルモールドパッケージ用リードフレームに半
導体素子を搭載した状態を示す図面であって、同図
（Ａ）は平面図、同図（Ｂ）は側面図、図５はこのフル
モールドパッケージ用リードフレームを樹脂封止した状
態を示す図面であって、同図（Ａ）は平面図、同図
（Ｂ）は側面図である。
るフルモールドパッケージ用リードフレームを図３〜図
５を参照しつつ説明する。図３は従来のフルモールドパ
ッケージ用リードフレームの図面であって、同図（Ａ）
は平面図、同図（Ｂ）は側面図、同図（Ｃ）は裏面図、
同図（Ｄ）は（Ｂ）のＢ−Ｂ線断面図である。また、図
４はこのフルモールドパッケージ用リードフレームに半
導体素子を搭載した状態を示す図面であって、同図
（Ａ）は平面図、同図（Ｂ）は側面図、図５はこのフル
モールドパッケージ用リードフレームを樹脂封止した状
態を示す図面であって、同図（Ａ）は平面図、同図
（Ｂ）は側面図である。
【０００３】従来の電力用半導体装置に用いられている
フルモールドパッケージ用リードフレームは、図３に示
すように、横枠１００と、この横枠１００から延設され
た複数本（図面では４本）のリード端子２００と、この
リード端子２００の１つの先端に形成された半導体素子
搭載片３００とを有しており、これらが横枠１００の長
手方向に複数個連なって形成されている。
フルモールドパッケージ用リードフレームは、図３に示
すように、横枠１００と、この横枠１００から延設され
た複数本（図面では４本）のリード端子２００と、この
リード端子２００の１つの先端に形成された半導体素子
搭載片３００とを有しており、これらが横枠１００の長
手方向に複数個連なって形成されている。
【０００４】そして、前記半導体素子搭載片３００の裏
面側は先端部分を除いて他の部分は厚く形成されてお
り、当該厚くなった部分には、複数本の凹溝４００が形
成されている。この凹溝４００は、半導体素子７００か
ら発生する熱を放熱し易くするために形成されている。
なお、この凹溝４００と凹溝４００との間にある凸部４
１０は、図３（Ｄ）に示すように、凹溝４００の底部に
対して直角に形成されている。
面側は先端部分を除いて他の部分は厚く形成されてお
り、当該厚くなった部分には、複数本の凹溝４００が形
成されている。この凹溝４００は、半導体素子７００か
ら発生する熱を放熱し易くするために形成されている。
なお、この凹溝４００と凹溝４００との間にある凸部４
１０は、図３（Ｄ）に示すように、凹溝４００の底部に
対して直角に形成されている。
【０００５】このようなフルモールドパッケージ用リー
ドフレームには、以下のような工程が施されて電力用半
導体装置が完成する。まず、半導体素子搭載片３００の
表面側に半導体素子７００を搭載し、当該半導体素７０
０の図示しない電極と３本のリード端子２００とをボン
ディングワイヤ２１０で接続する（図４参照）。次に、
トランスファーモールド法によって半導体素子７００を
半導体素子搭載片３００とともに封止樹脂６００で封止
する（図５参照）。その後、タイバー５００を切断して
電力用半導体装置が完成する。
ドフレームには、以下のような工程が施されて電力用半
導体装置が完成する。まず、半導体素子搭載片３００の
表面側に半導体素子７００を搭載し、当該半導体素７０
０の図示しない電極と３本のリード端子２００とをボン
ディングワイヤ２１０で接続する（図４参照）。次に、
トランスファーモールド法によって半導体素子７００を
半導体素子搭載片３００とともに封止樹脂６００で封止
する（図５参照）。その後、タイバー５００を切断して
電力用半導体装置が完成する。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来のフルモールドパッケージ用リードフレームには
以下のような問題点がある。すなわち、半導体素子７０
０を半導体素子搭載片３００とともに樹脂封止すると、
半導体素子搭載片３００の凹溝４００に相当する部分に
図５（Ｂ）に示すような膨らみ６１０が生ずる。これ
は、半導体素子搭載片３００の裏面側に凹溝４００と凸
部４１０とを形成し、半導体素子搭載片３００の裏面と
封止樹脂６００との密着面積を広げているにもかかわら
ず、まだそれらの密着性が悪く、封止樹脂６００を成形
後、半導体素子搭載片３００の裏面と封止樹脂６００と
の間に隙間が生じることによる。このような膨らみ６１
０がある電力用半導体装置は、外観不良品となる。
た従来のフルモールドパッケージ用リードフレームには
以下のような問題点がある。すなわち、半導体素子７０
０を半導体素子搭載片３００とともに樹脂封止すると、
半導体素子搭載片３００の凹溝４００に相当する部分に
図５（Ｂ）に示すような膨らみ６１０が生ずる。これ
は、半導体素子搭載片３００の裏面側に凹溝４００と凸
部４１０とを形成し、半導体素子搭載片３００の裏面と
封止樹脂６００との密着面積を広げているにもかかわら
ず、まだそれらの密着性が悪く、封止樹脂６００を成形
後、半導体素子搭載片３００の裏面と封止樹脂６００と
の間に隙間が生じることによる。このような膨らみ６１
０がある電力用半導体装置は、外観不良品となる。
【０００７】本発明は上記事情に鑑みて創案されたもの
で、外観不良の原因となる封止樹脂の脹らみが生じない
電力半導体装置の製造方法を提供することを目的として
いる。
で、外観不良の原因となる封止樹脂の脹らみが生じない
電力半導体装置の製造方法を提供することを目的として
いる。
【０００８】
【課題を解決するための手段】本発明に係る電力半導体
装置の製造方法は、リードフレームの半導体素子が搭載
される半導体素子搭載片の裏面側に複数本の凹溝を形成
する工程と、前記凹溝が形成された部分にたたきを加え
て、前記凹溝の間にある凸部の先端に当該凹溝の内側に
向かった略三角形のオーバーハング状の突起部を形成す
る工程と、前記半導体素子搭載片とこれに搭載された半
導体素子とを封止樹脂にてフルモールドする工程とを有
している。
装置の製造方法は、リードフレームの半導体素子が搭載
される半導体素子搭載片の裏面側に複数本の凹溝を形成
する工程と、前記凹溝が形成された部分にたたきを加え
て、前記凹溝の間にある凸部の先端に当該凹溝の内側に
向かった略三角形のオーバーハング状の突起部を形成す
る工程と、前記半導体素子搭載片とこれに搭載された半
導体素子とを封止樹脂にてフルモールドする工程とを有
している。
【０００９】
【実施例】図１は本発明の一実施例に係る電力半導体装
置の製造方法によって製造されたフルモールド用リード
フレームを示す図面であって、同図（Ａ）は平面図、同
図（Ｂ）は側面図、同図（Ｃ）は裏面図、同図（Ｄ）は
（Ｂ）のＡ−Ａ線断面図である。また、図２はこの電力
半導体装置の製造方法によって製造された電力半導体装
置の図面であって、同図（Ａ）は平面図、同図（Ｂ）は
側面図である。なお、従来と略同一の部品等には同一の
符号を付して説明を行う。
置の製造方法によって製造されたフルモールド用リード
フレームを示す図面であって、同図（Ａ）は平面図、同
図（Ｂ）は側面図、同図（Ｃ）は裏面図、同図（Ｄ）は
（Ｂ）のＡ−Ａ線断面図である。また、図２はこの電力
半導体装置の製造方法によって製造された電力半導体装
置の図面であって、同図（Ａ）は平面図、同図（Ｂ）は
側面図である。なお、従来と略同一の部品等には同一の
符号を付して説明を行う。
【００１０】本実施例に係る電力半導体装置の製造方法
に用いられるフルモールド用リードフレームは、横枠１
００と、この横枠１００から延設された複数本（図面で
は４本）のリード端子２００と、このリード端子２００
の１つの先端に形成された半導体素子搭載片３００とを
有している。そして、前記半導体素子搭載片３００の裏
面側は、先端部分を除いて他の部分は厚く形成されてお
り、当該厚くなった部分には、複数本の凹溝４００が形
成されている。
に用いられるフルモールド用リードフレームは、横枠１
００と、この横枠１００から延設された複数本（図面で
は４本）のリード端子２００と、このリード端子２００
の１つの先端に形成された半導体素子搭載片３００とを
有している。そして、前記半導体素子搭載片３００の裏
面側は、先端部分を除いて他の部分は厚く形成されてお
り、当該厚くなった部分には、複数本の凹溝４００が形
成されている。
【００１１】凹溝４００が形成された部分には、たたき
が加えられており、凹溝４００の間にある凸部４１０の
先端には凹溝４００の内側に向かった突起部４２０が形
成されている。この突起部４２０は、略三角形のオーバ
ーハング状に形成されている。
が加えられており、凹溝４００の間にある凸部４１０の
先端には凹溝４００の内側に向かった突起部４２０が形
成されている。この突起部４２０は、略三角形のオーバ
ーハング状に形成されている。
【００１２】かかる突起部４２０が凸部４１０に設けら
れたフルモールドパッケージ用リードフレームを封止樹
脂６００で樹脂封止すると、凹溝４００に流れ込んだ封
止樹脂６００が突起部４２０と絡み合って、それらの密
着性をいっそう高める。
れたフルモールドパッケージ用リードフレームを封止樹
脂６００で樹脂封止すると、凹溝４００に流れ込んだ封
止樹脂６００が突起部４２０と絡み合って、それらの密
着性をいっそう高める。
【００１３】
【００１４】
【発明の効果】本発明に係る電力半導体装置の製造方法
は、リードフレームの半導体素子が搭載される半導体素
子搭載片の裏面側に複数本の凹溝を形成する工程と、前
記凹溝が形成された部分にたたきを加えて、前記凹溝の
間にある凸部の先端に当該凹溝の内側に向かった略三角
形のオーバーハング状の突起部を形成する工程と、前記
半導体素子搭載片とこれに搭載された半導体素子とを封
止樹脂にてフルモールドする工程とを有している。この
ため、凹溝に流れ込んだ封止樹脂が、突起部と絡み合う
ので凹溝には封止樹脂が隙間なく流入する。従って、従
来にみられたような封止樹脂の脹らみが発生せず、外観
不良を低減させることができる。
は、リードフレームの半導体素子が搭載される半導体素
子搭載片の裏面側に複数本の凹溝を形成する工程と、前
記凹溝が形成された部分にたたきを加えて、前記凹溝の
間にある凸部の先端に当該凹溝の内側に向かった略三角
形のオーバーハング状の突起部を形成する工程と、前記
半導体素子搭載片とこれに搭載された半導体素子とを封
止樹脂にてフルモールドする工程とを有している。この
ため、凹溝に流れ込んだ封止樹脂が、突起部と絡み合う
ので凹溝には封止樹脂が隙間なく流入する。従って、従
来にみられたような封止樹脂の脹らみが発生せず、外観
不良を低減させることができる。
【図１】本発明の一実施例に係る電力半導体装置の製造
方法によって製造されたフルモールド用リードフレーム
を示す図面であって、同図（Ａ）は平面図、同図（Ｂ）
は側面図、同図（Ｃ）は裏面図、同図（Ｄ）は（Ｂ）の
Ａ−Ａ線断面図である。
方法によって製造されたフルモールド用リードフレーム
を示す図面であって、同図（Ａ）は平面図、同図（Ｂ）
は側面図、同図（Ｃ）は裏面図、同図（Ｄ）は（Ｂ）の
Ａ−Ａ線断面図である。
【図２】この電力半導体装置の製造方法によって製造さ
れた電力半導体装置の図面であって、同図（Ａ）は平面
図、同図（Ｂ）は側面図である。
れた電力半導体装置の図面であって、同図（Ａ）は平面
図、同図（Ｂ）は側面図である。
【図３】従来のフルモールドパッケージ用リードフレー
ムの図面であって、同図（Ａ）は平面図、同図（Ｂ）は
側面図、同図（Ｃ）は裏面図、同図（Ｄ）は（Ｂ）のＢ
−Ｂ線断面図である。
ムの図面であって、同図（Ａ）は平面図、同図（Ｂ）は
側面図、同図（Ｃ）は裏面図、同図（Ｄ）は（Ｂ）のＢ
−Ｂ線断面図である。
【図４】このフルモールドパッケージ用リードフレーム
に半導体素子を搭載した状態を示す図面であって、同図
（Ａ）は平面図、同図（Ｂ）は側面図である。
に半導体素子を搭載した状態を示す図面であって、同図
（Ａ）は平面図、同図（Ｂ）は側面図である。
【図５】このフルモールドパッケージ用リードフレーム
を樹脂封止したを示す図面であって、同図（Ａ）は平面
図、同図（Ｂ）は側面図である。
を樹脂封止したを示す図面であって、同図（Ａ）は平面
図、同図（Ｂ）は側面図である。
３００ 半導体素子搭載片 ４００ 凹溝 ４１０ 凸部 ４２０ 突起部
Claims (1)
- 【請求項１】 リードフレームの半導体素子が搭載され
る半導体素子搭載片の裏面側に複数本の凹溝を形成する
工程と、 前記凹溝が形成された部分にたたきを加えて、前記凹溝
の間にある凸部の先端に当該凹溝の内側に向かった略三
角形のオーバーハング状の突起部を形成する工程と、 前記半導体素子搭載片とこれに搭載された半導体素子と
を封止樹脂にてフルモールドする工程とを具備したこと
を特徴とする電力半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3415193A JP3159555B2 (ja) | 1993-01-28 | 1993-01-28 | 電力半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3415193A JP3159555B2 (ja) | 1993-01-28 | 1993-01-28 | 電力半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232304A JPH06232304A (ja) | 1994-08-19 |
| JP3159555B2 true JP3159555B2 (ja) | 2001-04-23 |
Family
ID=12406205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3415193A Expired - Fee Related JP3159555B2 (ja) | 1993-01-28 | 1993-01-28 | 電力半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3159555B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3008854B2 (ja) * | 1996-07-12 | 2000-02-14 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
| JP3051376B2 (ja) | 1998-08-24 | 2000-06-12 | 松下電子工業株式会社 | リードフレーム及びその製造方法並びにリードフレームを用いた半導体装置 |
| JP2008028053A (ja) * | 2006-07-20 | 2008-02-07 | Hitachi Ltd | 樹脂モールド型電力用半導体装置 |
-
1993
- 1993-01-28 JP JP3415193A patent/JP3159555B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06232304A (ja) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6238953B1 (en) | Lead frame, resin-encapsulated semiconductor device and fabrication process for the device | |
| JPH0498864A (ja) | 樹脂封止型半導体装置 | |
| JP3159555B2 (ja) | 電力半導体装置の製造方法 | |
| JP2679848B2 (ja) | 半導体装置 | |
| JP3274661B2 (ja) | 半導体装置 | |
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
| JPH06196609A (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JP2934372B2 (ja) | 面実装型半導体装置の製造方法 | |
| JPH10107075A (ja) | 半導体装置及びその製造方法 | |
| JPH1154685A (ja) | 半導体装置およびそれに使用されるリードフレーム | |
| JPH10154784A (ja) | リードフレームの製造方法 | |
| JPH06268144A (ja) | 半導体集積回路装置 | |
| JP2000049275A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| KR940006582B1 (ko) | 세라믹 반도체 패키지 구조 및 그 제조방법 | |
| KR200159002Y1 (ko) | 적층내부 리드리드 프레임 | |
| JPH03219663A (ja) | 半導体装置用リードフレーム | |
| JPH0828447B2 (ja) | 半導体装置の製造方法 | |
| JPH08125069A (ja) | 半導体装置 | |
| KR100751890B1 (ko) | 모듈화 리드프레임의 제조방법 | |
| JPH0685141A (ja) | 半導体装置 | |
| JP2001035987A (ja) | 半導体装置およびその製造方法 | |
| JPS6123347A (ja) | 半導体装置 | |
| JPH09129803A (ja) | ホール素子及びその製造方法 | |
| JPH1027870A (ja) | 半導体装置およびその製造方法 | |
| JPH02110961A (ja) | 半導体素子のリードフレーム構造及びその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |