KR200159002Y1 - 적층내부 리드리드 프레임 - Google Patents

적층내부 리드리드 프레임 Download PDF

Info

Publication number
KR200159002Y1
KR200159002Y1 KR2019940026409U KR19940026409U KR200159002Y1 KR 200159002 Y1 KR200159002 Y1 KR 200159002Y1 KR 2019940026409 U KR2019940026409 U KR 2019940026409U KR 19940026409 U KR19940026409 U KR 19940026409U KR 200159002 Y1 KR200159002 Y1 KR 200159002Y1
Authority
KR
South Korea
Prior art keywords
lead
lead frame
dam bar
laminated
inner lead
Prior art date
Application number
KR2019940026409U
Other languages
English (en)
Other versions
KR960015640U (ko
Inventor
박용준
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR2019940026409U priority Critical patent/KR200159002Y1/ko
Publication of KR960015640U publication Critical patent/KR960015640U/ko
Application granted granted Critical
Publication of KR200159002Y1 publication Critical patent/KR200159002Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 반도체패키지를 제작함에 있어서, 특히 핀수의 확장에 한계가 있는 플라스틱패키지의 핀수를 확장시켜 집적밀도를 향상시키기 위한 적층 내부리드 리드프레임에 관한 것으로, 일반적인 단층 구조의 리드프레임에서는 내부리드(3)가 본딩패드(5) 위에 어태치되는 칩에 연결될 수 있는 단자가 한정되어 있어 집적밀도면에 있어서 널리 활용할 수 없게 되는 문제점이 발생하는데, 본 고안은 와이어가 연결되는 내부리드의 구조를 적층하여 형성하면서 상층(20)과 하층(10)의 댐바(4, 14) 구조도 동일한 위치에 있도록 하여 외부리드의 수를 확장시킴을 특징으로 하는 리드프레임을 제공함으로써 외부리드의 수를 배 이상으로 확장시킬 수 있게 되어 집적밀도를 향상시킬 수 있다.

Description

적층 내부리드 리드프레임
제1도는 일반적인 리드프레임의 예시도,
제2도는 본 고안 리드프레임의 예시도,
제3도는 제2도에서 (a)부위의 확대도, (b)는 정면도, (c)는 평면도이다.
도면의 주요부분에 대한 부.0호의 설명
1, 11 : 외부리드 2, 12 : 내부리드
3, 13 : 와이어본딩 부위 4, 14 : 댐바
5 : 본딩패드 10 : 하층 리드프레임
20 : 상층 리드프레임 30 : 절연테이프
본 고안은 반도체패키지를 제작함에 있어서, 특히 핀수의 확장에 한계가 있는 플라스틱패키지의 핀수를 확장시켜 집적밀도를 향상시키기 위하여 적층 내부리드 리드프레임에 관한 것이다. 이를 이용하면 리드의 모양을 쉽게 바꿔 디자인을 간편하게 할 수 있게 된다.
일반적으로 리드프레임은 제 1 도에 예시된 리드프레임의 구조와 같이 외부와 연결된 외부리드(1)와, 본딩패드(5) 위에 어태치되는 칩(도시하지 않음)과 와이어본딩되는 와이어본딩 부위(3)를 포함하고 있는 내부리드(2)와, 외부리드(1)와 내부리드(2)를 연결하는 댐바(4)로 이루어진다.
이와같은 구조에서는 내부리드(3)가 본딩패드(5) 위에 어태치되는 칩(도시하지 않음)에 연결될 수 있는 단자가 한정되어 있어 집적밀도에 있어서 널리 활용할 수가 없다.
본 고안은 이러한 점을 감안하여, 와이어가 연결되는 내부리드의 구조를 적층하여 형성하면서 상층과 하층의 댐바 구조도 동일한 위치에 있도록 하여 외부리드의 수를 화장시킴을 특징으로 한다.
즉, 외부와 연결되는 외부리드와, 본딩패드 위에 어태치되는 칩과 와이어본딩되는 와이어본딩 부위를 포함하고 있는 내부리드와, 외부리드와 내부리드를 연결하는 댐바로 이루어진 하층 리드프레임위에 하층 내부리드를 따라 뻗어 나가다가 하층 댐바와 동일위치에서 동일크기로 형성되어 있는 상층 댐바와 약간의 공간을 두면서 직각으로 꺽어 하층 외부리드와 외부리드 사이의 상층 댐바와 연결되도록 형성된 상층 내부리드와, 하층외부리드와 외부리드 사이에서 상층 댐바에 의해 상승 내부리드와 연결되는 외부리드로 이루어진 상층 리드프레임이 적층되도록 하여 이루어진다.
이하 본 고안의 일실시예를 첨부도면을 참조로 하여 설명하면 다음과 같다.
제 2 도는 본 고안 적층 내부리드 리드프레임의 예시도이다.
하층 리드프레임(10) 위에 상층 리드프레임(20)이 적층된 구조로 이루어진다.
이하 본 고안의 일실시예를 첨부도면을 참조로 하여 설명하면 다음과 같다.
제 2 도는 본 고안 적층 내부리드 리드프레임의 예시도이다.
하층 리드프레임(10) 위에 상층 리드프레임(20)이 적층된 구조로 이루어진다.
하층 리드프레임(10)은 종래 단층형 리드프레임과 같은 구조를 이루며, 상층 리드프레임(20)은 내부리드(12)가 하층 리드프레임(10)의 내부리드(2)에 적층되는 형상으로 하층 내부리드(2)의 와이어본딩 부위(3) 다음 위치에서 하층 내부리드(2)를 따라 댐바(14) 쪽으로 뻗어 나오다가 댐바(14)와 약간의 사이를 두고 직각으로 꺽어 하층 외부리드(1)와 외부리드(1) 사이에서 다시 직각으로 꺽으면서 하층 외부리드(1) 사이에 상층 외부리드(20)가 형성될 수 있도록 한다. 상기 상층 댐바(14)와 하층 댐바(4)는 동일위치에서 동일크기로 적층된다. (13)은 상층 내부리드(12)의 와이어본딩 부위이다.
이때 상층 리드프레임(20)과 하층 리드프레임(10)이 접촉되는 부위는 제 3 도의 (a)와 (b)에서와 같이 절연테이프(30)를 용이하게 절연하게 되는데 상층 외부리드(11)와 하층 외부리드(11) 사이에 형성되어 있는 댐바부분(C)은 몰딩공정후에 트리밍 실시로 분리된다. 상층 리드프레임(20)과 하층 리드프레임(10)이 겹치는 부위(B)는 내부리드부위와 댐바부 위, 즉 빗금친 부위(B)이다.
이상에서 살펴본 바와 같이 본 고안에 따르면, 내부리드를 적층하여 리드프레임을 제작함으로써 외부리드의 수를 배 이상으로 확장시킬 수 있게 되어 집적밀도를 향상시킬 수 있다.

Claims (3)

  1. 외부와 연결되는 외부리드와, 본딩패드 위에 어태치되는 칩과 와이어본딩되는 와이어본딩 부위를 포함하고 있는 내부리드와, 외부리드와 내부리드를 연결하는 댐바로 이루어진 하층 리드프레임위에 하층 내부리드를 따라 뻗어 나가다가 하층 댐바와 동일위치에서 동일크기로 형성되어 있는 상층 댐바와 약간의 공간을 두면서 직각으로 꺽어 하층 외부리드와 외부리드 사이의 상층 댐바와 연결되도록 형성된 상층 내부리드와, 하층외부리드와 외부리드 사이에서 상층 댐바에 의해 상층 내부리드와 연결되는 외부리드로 이루어진 상층 리드프레임이 적층되도록 하여 이루어짐을 특징으로 하는 적층 내부리드 리드프레임.
  2. 제1항에 있어서, 상기 상층 리드프레임은 상층 내부리드가 상기 하층 내부리드의 와이어본딩 부위 다음 위치에서부터 적층됨을 특징으로 하는 적층 내부리드 리드프레임.
  3. 제1항에 있어서, 상기 상층 리드프레임을 하층 리드프레임에 적층시 상층과 하층이 접촉되는 부위를 절연테이프를 사용하여 절연시킴을 특징으로 하는 적층 내부리드 리드프레임.
KR2019940026409U 1994-10-10 1994-10-10 적층내부 리드리드 프레임 KR200159002Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940026409U KR200159002Y1 (ko) 1994-10-10 1994-10-10 적층내부 리드리드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940026409U KR200159002Y1 (ko) 1994-10-10 1994-10-10 적층내부 리드리드 프레임

Publications (2)

Publication Number Publication Date
KR960015640U KR960015640U (ko) 1996-05-17
KR200159002Y1 true KR200159002Y1 (ko) 1999-10-15

Family

ID=19395163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940026409U KR200159002Y1 (ko) 1994-10-10 1994-10-10 적층내부 리드리드 프레임

Country Status (1)

Country Link
KR (1) KR200159002Y1 (ko)

Also Published As

Publication number Publication date
KR960015640U (ko) 1996-05-17

Similar Documents

Publication Publication Date Title
US6864566B2 (en) Duel die package
US7321162B1 (en) Semiconductor package having reduced thickness
US6175149B1 (en) Mounting multiple semiconductor dies in a package
US8067821B1 (en) Flat semiconductor package with half package molding
JPH04302164A (ja) 半導体装置
US6265761B1 (en) Semiconductor devices with improved lead frame structures
US6867071B1 (en) Leadframe including corner leads and semiconductor package using same
KR200159002Y1 (ko) 적층내부 리드리드 프레임
US6897549B2 (en) Frame for semiconductor package
JPH05326796A (ja) 半導体装置用パッケージ
US20220157681A1 (en) Integrated circuit package with v-shaped notch creepage structure
KR0148203B1 (ko) 리드 프레임의 내부 리드 설계 방법
KR0167292B1 (ko) 반도체 다핀 패키지 및 그 제조방법
JPH0621305A (ja) 半導体装置
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
KR200163131Y1 (ko) 반도체소자의 칩(Chip)구조
KR0140458B1 (ko) 반도체 패키지 제조용 리드프레임
KR200156932Y1 (ko) 스택 모듈형 칩 사이즈 패키지
JPH0529525A (ja) 半導体パツケージ
KR200224864Y1 (ko) 반도체 패키지
KR100267220B1 (ko) 반도체소자패키지및그의제조방법
KR20020024654A (ko) 적층형 반도체 팩키지 유니트 및, 적층형 반도체 팩키지
JP2000114449A (ja) 半導体装置とそのリードフレーム及びその製造方法
KR19980063639U (ko) 스택 패키지
KR0157873B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050621

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee