KR200156932Y1 - 스택 모듈형 칩 사이즈 패키지 - Google Patents

스택 모듈형 칩 사이즈 패키지 Download PDF

Info

Publication number
KR200156932Y1
KR200156932Y1 KR2019960019300U KR19960019300U KR200156932Y1 KR 200156932 Y1 KR200156932 Y1 KR 200156932Y1 KR 2019960019300 U KR2019960019300 U KR 2019960019300U KR 19960019300 U KR19960019300 U KR 19960019300U KR 200156932 Y1 KR200156932 Y1 KR 200156932Y1
Authority
KR
South Korea
Prior art keywords
lead
semiconductor chip
chip
chip size
lead frame
Prior art date
Application number
KR2019960019300U
Other languages
English (en)
Other versions
KR980005481U (ko
Inventor
고경희
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR2019960019300U priority Critical patent/KR200156932Y1/ko
Publication of KR980005481U publication Critical patent/KR980005481U/ko
Application granted granted Critical
Publication of KR200156932Y1 publication Critical patent/KR200156932Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 스택 모듈형 칩 사이즈 패키지를 개시한다. 개시된 본 고안은, 패드가 하부를 향하게 배치된 반도체 칩; 인너 리드가 상기 반도체 칩의 하부에 배치되고, 상기 인너 리드로부터 반도체 칩의 양측면을 따라 상부로 연장된 아웃 리드는 그의 단부가 반도체 칩의 표면보다 높은 위치에서 표면과 평행하게 절곡된 리드 프레임; 상기 리드 프레임의 인너 리드와 반도체 칩의 패드를 전기적으로 연결하는 접속 수단; 및 상기 반도체 칩의 표면과 인너 리드의 밑면 및 아우터 리드의 단부가 노출되도록 전체를 몰디하는 봉지제를 포함하고, 상기된 인너 및 아웃 리드 구조를 갖는 리드 프레임으로 이루어진 수 개의 칩 사이즈 패키지가 봉지제에서 하부로 노출된 인너 리드 부분과 상부로 노출된 아우터 리드의 단부들이 서로 접속되도록 적층되어 이루어진 것을 특징으로 한다.

Description

스택 모듈형 칩 사이즈 패키지
제1도 내지 제3도는 본 고안의 실시예 1에 따른 컨벤셔널 타입의 스택 모듈형 칩 사이즈 패키지 제조 과정을 순차적으로 나타낸 단면도.
제4도 내지 제6도는 본 고안의 실시예 2에 따른 플립 칩 타입의 스택 모듈형 칩 사이즈 패키지 제조 과정을 순차적으로 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 칩 2,7 : 접착제
3 : 리드 프레임 3a : 인너 리드
3b : 아웃 리드 4 : 골드 와이어
5 : 봉지제 6 : 방열부재
8 : 범프 9 : 탭 테이프
[본 고안의 분야]
본 고안은 반도체 패키지에 관한 것으로, 특히 패키지의 사이즈가 반도체 칩과 거의 동일한 칩 사이즈 패키지의 기억 용량 확장을 위해 적어도 2개 이상의 패키지를 적층하여 구성된 스택형 반도체 패키지에 관한 것이다.
반도체 기억 소자중 디램(DRAM)의 경우, 여러 가지 형태의 플라스틱 패키지로 제작을 하고 있다.
예로서, 가장 범용으로 사용되고 있는 에스오제이(SOJ:Small Outline J-lead Package) 타입이 있고, 특수한 경우에 사용하는 지프(ZIP:Zigzag Inline Package) 타입이 있으며, 또 규격화되고 있는 메모리 카드(Memory Card)에 적합하도록 구성된 티에스오피(TSOP:Thin Small Outline Package) 타입 등이 있다.
일반적인 플라스틱 패키지 중, 딥(DIP:Dual Inline Package) 타입의 플라스틱 패키지의 제조 과정을 간단히 살펴보면 다음과 같다.
먼저, 리드 프레임의 패들 위에 낱개로 분리된 반도체 칩을 접착제로 부착시킨다. 이를 다이 본딩 고정이라 한다.
이후, 일정 온도에서 일정 시간 동안 큐어링(curing)을 실시한 후, 반도체 칩의 본딩 패드와 리드 프레임의 인너 리드를 골드 와이어로 상호 연결시켜 전기적으로 연결시키는 와이어 본딩 공정을 수행한다.
와이어 본딩이 완료되면, 에폭시 수지를 사용하여 반도체 칩을 인캡슐레이션 시키는 몰딩 공정을 수행한다. 몰딩 공정이 완료되면, 외부의 열적 및 기계적 충격으로부터 반도체 칩을 보호할 수가 있는 것이다.
상기와 같은 몰딩 공정이 완료된 후에, 아웃 리드를 도금하는 플래팅 공정, 리드를 지지하고 있는 댐바를 절단하는 트림 공정, 및 기판에 실장이 용이하도록 아웃 리드를 소정 형태로 절곡, 형성하는 포밍 공정을 진행하여 플라스틱 패키지를 제조한다.
상기와 같이 제조된 일반적인 플라스틱 패키지는 아웃 리드의 형상에 따라 제이-리드(J-lead), 걸 윙-리드(Gull Wing-lead), 및 버트-리드(Butt-lead) 등으로 구분할 수 있다. 여기서, 상기된 제이-리드와 걸 윙-리드의 경우는 기판에 표면 실장할 수 있는 것으로서, 이는 삽입형에 비해 발전된 형태이다.
한편, 최근 시스템의 다기능화와 고성능화를 추구하면서 응용되는 반도체 부품에 대한 요구도 점점 경박단소화되고 있다. 그 일예로서, 반도체 기억 소자를 수개 적층시켜 그 기억 용량을 증대시키려는 노력이 진행되고 있다.
상기한 바와 같은 패키지의 적층 구조는 반도체 소자의 기억 용량을 9배로 증가시키기 위해 위로 9개의 반도체 소자를 적층시켜 구성한 것으로, 맨 아래의 반도체 소자는 걸 윙 형태의 리드 타입으로 기판에 표면 실장되고, 그 위쪽의 반도체 소자들을 버트-리드 형태로서 상하로 솔더링되어 구성된다. 결국 9개의 각 반도체 소자들은 같은 전기 단자(아웃 리드)들이 일률적으로 연결되도록 적층되어 하나의 반도체 패키지를 구성하게 된다.
이와 같은 스택 반도체 패키지는 각각의 반도체 소자들이 보유한 기억 용량이 적층 반도체 소자의 갯수만큼 증가하여 대용량의 기능을 수행할 수 있는 것이다.
[종래 기술]
최근 들어서, 패키지 사이즈가 소형 및 박형화되어 감에 따라, 패키지의 사이즈가 칩과 거의 동일한 칩 사이즈 패키지(chip size package)가 개발되어 실용화되는 추세이고, 이러한 칩 사이즈 패키지의 종래 구조를 간단히 설명하면 다음과 같다.
반도체 칩의 하부에 리드 프레임이 접착제로 부착되어 있고, 리드 프레임의 인너 리드와 반도체 칩이 골드 와이어에 의해서 전기적으로 연결되어 있다. 전체가 봉지제로 몰딩되어 지지를 받게 되는데, 기판에 실장되는 리드 프레임의 아웃 리드는 봉지제에서 노출되도록 되어 있다.
[본 고안이 해결하고자 하는 기술적 과제]
그러나, 종래의 칩 사이즈 패키지는 리드 프레임이 반도체 칩의 외측으로 연장되도록 형성되어 있기 때문에, 상기된 적층 구조를 형성하는 것이 원칙적으로 불가능하여 기억 용량을 증대시키는데 한계가 있다. 이를 해결할 방안의 제시가 절실히 요구되었다.
이러한 요구에 부응하여 창안된 본 고안은, 수 개의 칩 사이즈 패키지를 적층가능한 구조로 형성하여, 기억 용량을 크게 증대시킬 수 있는 스택 모듈형 칩 사이즈 패키지를 제공하는데 목적이 있다.
[본 고안의 구성 및 작용]
상기와 같은 목적을 달성하기 위해 본 고안은, 패드가 하부를 향하게 배치된 반도체 칩; 인너 리드가 상기 반도체 칩의 하부에 배치되고, 상기 인너 리드로부터 반도체 칩의 양측면을 따라 상부로 연장된 아웃 리드는 그의 단부가 반도체 칩의 표면보다 높은 위치에서 표면과 평행하게 절곡된 리드 프레임; 상기 리드 프레임의 인너 리드와 반도체 칩의 패드를 전기적으로 연결하는 접속 수단; 및 상기 반도체 칩의 표면과 인너 리드의 밑면 및 아우터 리드의 단부가 노출되도록 전체를 몰딩하는 봉지제를 포함하고, 상기된 인너 및 아웃 리드 구조를 갖는 리드 프레임으로 이루어진 수 개의 칩 사이즈 패키지가 봉지제에서 하부로 노출된 인너 리드 부분과 상부로 노출된 아우터 리드의 단부들이 서로 접속되도록 적층되어 이루어진 것을 특징으로 하는 스택 모듈형 칩 사이즈 패키지가 제공된다.
상기 접속 수단은 골드 와이어이거나, 또는 반도체 칩의 하면에 형성된 범프와; 상기 범프를 리드 프레임에 연결시키는 탭 테이프(TAB tape)인 것이 바람직하다.
또한, 상기 반도체 칩의 상부면에 열방출을 위한 방열 부재(heat slug)가 부착되는 것이 바람직하다.
상기된 본 고안의 구성에 의하면, 리드 프레임이 하부로 돌출된 아웃 리드와, 상부로 노출된 인너 리드로 구성되어, 칩 사이즈 패키지의 각 인너 리드와 아웃 리드를 전기적으로 연결시킬 수가 있기 때문에, 칩 사이즈 패키지의 적층화가 가능하게 되어, 기억 용량을 크게 증대시킬 수가 있다.
이하, 본 고안의 바람직한 실시예를 첨부도면에 의거하여 상세히 설명한다.
[실시예 1]
제1도 내지 제3도는 본 고안의 실시예 1에 따른 컨벤셔널 타입의 스택 모듈형 칩 사이즈 패키지의 제조 과정을 순차적으로 나타낸 단면도이다.
제1도에 도시된 바와 같이, 반도체 칩(1)은 본딩 패드가 하부를 향하게 배치된다. 리드 프레임(3)의 인너 리드(3a)가 반도체 칩(1)의 밑면에 접착제(2)를 매개로 부착된다. 인너 리드(3a)는 골드 와이어(4)에 의해 반도체 칩(1)의 패드와 전기적으로 연결된다. 한편, 리드 프레임(3)의 아웃 리드(3b)는 인너 리드(3a)로부터 반도체 칩(1)의 양측부를 따라 수직하게 연장되고, 그의 단부가 반도체 칩(1)의 표면보다 높은 위치에서 내측을 향해 반도체 칩(1)의 표면과 평행하게 절곡, 형성된다. 반도체 칩(1)과 리드 프레임(3)을 외부 충격으로부터 보호하기 위해서, 전체가 봉지제(5)로 몰딩된다. 이때, 반도체 칩(1)의 표면과 리드 프레임(3)의 인너 리드(3a) 밑면 그리고 아웃 리드3b)의 절곡된 단부가 봉지제(5)에서 노출된다. 특히, 봉지제(5)는 반도체 칩(1)의 양측부에 세워 배치된 아웃 리드(3b) 부분도 몰딩하므로써, 이후에 다른 반도체 칩(1)이 적층되어 각 리드 프레임(3)들이 연결될 때, 아웃 리드(3b)가 견고하게 지지될 수가 있다.
한편, 본지제(5)에서 노출된 반도체 칩(1)의 표면을 통해서, 반도체 칩(1)이 구동중에 발생하는 고열이 외부로 방출되는데, 이러한 방열 작용을 향상시키기 위해서, 제2도에 도시된 바와 같이, 노출된 반도체 칩(1)의 표면에 방열부재(6)가 접착제(7)를 매개로 부착되는 것도 바람직하다.
상기와 같이 구성된 패키지는 제3도와 같이 수 개가 적층된다. 즉, 봉지제(5)에서 노출된 인너 리드(3a)의 밑면이 아웃 리드(3a)에 본딩되므로써, 상하 반도체 칩(1)의 리드 프레임(3)들이 전기적으로 서로 연결된다. 특히, 아웃 리드(3a)의 단부는 수평 방향으로 절곡, 형성되어 있으므로, 인너 리드(3a)와의 접촉 면적이 그만큼 증대될 수가 있게 된다. 따라서, 리드 프레임(3)들간의 전기적 접속 신뢰성이 형상된다.
[실시예 2]
제4도 내지 제6도는 본 고안의 실시예 2에 따른 플립 칩(flip chip) 타입의 스택 모듈형 칩 사이즈 패키지의 제조 과정을 순차적으로 나타낸 단면도이다.
도시된 바와 같이, 본 실시예 2는 상기 실시예 1과 리드 프레임(3)을 비롯한 대부분의 구조는 동일하고, 다만 리드 프레임(3)과 반도체 칩(1)의 패드를 연결시키는 접속 수단이 실시예 1의 골드 와이어에서 범프(8)와 탭 테이프(9)로 대체한 것이다.
즉, 반도체 칩(1)의 밑면에 범프(8)가 형성되고, 이 범프(8)에 탭 테이프(9)의 일측이 연결되고, 타측은 리드 프레임(3)의 인너 리드(3a)에 연결되어서, 리드 프레임(3)과 반도체 칩(1)이 전기적으로 연결된다.
[본 고안의 효과]
상기한 바와 같이 본 고안에 의하면, 리드 프레임(3)이 하부로 돌출된 인너 리드(3a)와 상부로 돌출된 아웃 리드(3b)로 구성되어, 이 인너 리드(3a)와 아웃 리드(3b)를 접속시켜 적층할 수가 있게 되므로써, 칩 사이즈 패키지의 적층 구조가 실현되어 기억 용량을 크게 증대시킬 수가 있다.
기타, 본 고안은 상기의 실시예에 한정하는 것은 아니며, 그 요지를 벗어나지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (4)

  1. 패드가 하부를 향하게 배치된 반도체 칩; 인너 리드가 상기 반도체 칩의 하부에 배치되고, 상기 인너 리드로부터 반도체 칩의 양측면을 따라 상부로 연장된 아웃 리드는 그의 단부가 반도체 칩의 표면보다 높은 위치에서 표면과 평행하게 절곡된 리드 프레임; 상기 리드 프레임의 인너 리드와 반도체 칩의 패드를 전기적으로 연결하는 접속 수단; 및 상기 반도체 칩의 표면과 인너 리드의 밑면 및 아우터 리드의 단부가 노출되도록 전체를 몰딩하는 봉지제를 포함하고, 상기된 인너 및 아웃 리드 구조를 갖는 리드 프레임으로 이루어진 수 개의 칩 사이즈 패키지가 봉지제에서 하부로 노출된 인너 리드 부분과 상부로 노출된 아우터 리드의 단부들이 서로 접속되도록 적층되어 이루어진 것을 특징으로 하는 스택 모듈형 칩 사이즈 패키지.
  2. 제1항에 있어서, 상기 접속 수단은 골드 와이어인 것을 특징으로 하는 스택 모듈형 칩 사이즈 패키지.
  3. 제1항에 있어서, 상기 접속 수단은 반도체 칩의 하면에 형성된 범프와; 상기 범프를 리드 프레임에 연결시키는 탭 테이프인 것을 특징으로 하는 스택 모듈형 칩 사이즈 패키지.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 반도체 칩의 상부면에 열방출을 위한 방열 부재가 부착된 것을 특징으로 하는 스택 모듈형 칩 사이즈 패키지.
KR2019960019300U 1996-06-29 1996-06-29 스택 모듈형 칩 사이즈 패키지 KR200156932Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960019300U KR200156932Y1 (ko) 1996-06-29 1996-06-29 스택 모듈형 칩 사이즈 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960019300U KR200156932Y1 (ko) 1996-06-29 1996-06-29 스택 모듈형 칩 사이즈 패키지

Publications (2)

Publication Number Publication Date
KR980005481U KR980005481U (ko) 1998-03-30
KR200156932Y1 true KR200156932Y1 (ko) 1999-09-15

Family

ID=19460486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960019300U KR200156932Y1 (ko) 1996-06-29 1996-06-29 스택 모듈형 칩 사이즈 패키지

Country Status (1)

Country Link
KR (1) KR200156932Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990001459A (ko) * 1997-06-16 1999-01-15 윤종용 칩 스케일 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990001459A (ko) * 1997-06-16 1999-01-15 윤종용 칩 스케일 패키지

Also Published As

Publication number Publication date
KR980005481U (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
KR0179803B1 (ko) 리드노출형 반도체 패키지
US6002167A (en) Semiconductor device having lead on chip structure
US6261865B1 (en) Multi chip semiconductor package and method of construction
KR101070913B1 (ko) 반도체 칩 적층 패키지
KR100963664B1 (ko) 비대칭 리드프레임 접속을 갖는 다이 패키지
US7115441B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US6753599B2 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
US6495908B2 (en) Multi-chip semiconductor package
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
US20130200507A1 (en) Two-sided die in a four-sided leadframe based package
US6753597B1 (en) Encapsulated semiconductor package including chip paddle and leads
US20020084519A1 (en) Semiconductor chip stack package and fabrication method thereof
US8349655B2 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
KR200156932Y1 (ko) 스택 모듈형 칩 사이즈 패키지
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
KR100639700B1 (ko) 칩 스케일 적층 칩 패키지
KR970002136B1 (ko) 반도체 패키지
KR19980082949A (ko) 적층 칩 패키지
KR100788340B1 (ko) 반도체 패키지
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR100525450B1 (ko) 반도체 칩 적층형 반도체 패키지
KR100216065B1 (ko) 멀티 리드 온 칩 패키지
KR20010018965A (ko) 멀티 칩 패키지 실장 방법
KR970007849B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee