KR100963664B1 - 비대칭 리드프레임 접속을 갖는 다이 패키지 - Google Patents

비대칭 리드프레임 접속을 갖는 다이 패키지 Download PDF

Info

Publication number
KR100963664B1
KR100963664B1 KR1020077030882A KR20077030882A KR100963664B1 KR 100963664 B1 KR100963664 B1 KR 100963664B1 KR 1020077030882 A KR1020077030882 A KR 1020077030882A KR 20077030882 A KR20077030882 A KR 20077030882A KR 100963664 B1 KR100963664 B1 KR 100963664B1
Authority
KR
South Korea
Prior art keywords
leadframe
semiconductor die
electrical leads
die
group
Prior art date
Application number
KR1020077030882A
Other languages
English (en)
Other versions
KR20080023702A (ko
Inventor
밍 순 이
치-친 랴오
헴 타키아르
치맨 유
Original Assignee
샌디스크 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌디스크 코포레이션 filed Critical 샌디스크 코포레이션
Publication of KR20080023702A publication Critical patent/KR20080023702A/ko
Application granted granted Critical
Publication of KR100963664B1 publication Critical patent/KR100963664B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

리드프레임의 한 측으로부터 리드프레임의 반대 측으로 뻗어나오는 전기 리드들을 포함하는 반도체 패키지를 위한 리드프레임이 개시되며, 리드프레임의 제 2 측에서 반도체 다이와의 전기적인 접속이 이루어진다. 반도체 다이는 리드프레임을 가로질러 뻗어있는 리드들 상에 지탱된다. 패키지는 전기 리드들에 부착되는 스페이서층을 더 포함하며, 이에 의해 패키지를 몰딩하는 동안 반도체 패키지를 강화하고 전기 리드들의 노출을 막는다.
반도체 패키지, 리드프레임, 몰딩 공정, 스페이서층, 단일 패드

Description

비대칭 리드프레임 접속을 갖는 다이 패키지{DIE PACKAGE WITH ASYMMETRIC LEADFRAME CONNECTION}
관련 출원
본 출원은, 명칭이 "INTEGRATED CIRCUIT PACKAGE HAVING STACKED INTEGRATED CIRCUITS AND METHOD THEREFOR"인 미국 특허 출원 11/140,608호와 관련되는 바, 이는 본원과 동시에 출원되었으며 그 전체가 본원의 참조로서 인용된다.
본 발명의 실시예들은 반도체 패키지 방법 및 이에 의해 형성되는 반도체 패키지에 관한 것이다.
전자 디바이스들의 사이즈가 계속해서 감소함에 따라, 이들을 동작시키는 관련 반도체 패키지는 보다 작은 폼 팩터(form factor), 보다 낮은 전력 요건 및 보다 큰 기능성을 가지며 설계되고 있다. 일반적으로, 반도체 제조에 있어서 서브 마이크론 피쳐(sub-micron feature)는 보다 높은 리드 카운트, 감소된 리드 피치, 최소의 풋프린트 영역 및 상당한 전체 체적 감소를 비롯하여, 패키지 기술에 대해 보다 많은 것들을 요구하고 있다.
반도체 패키징의 한 부문은 리드프레임의 이용을 수반하는 바, 이러한 리드프레임은 그 위에 1개 이상의 반도체 다이가 장착되는 얇은 금속층이다. 리드프레임은 1개 이상의 반도체들로부터 프린트 회로 기판 또는 외부의 다른 전기 디바이스들에 전기 신호들을 전달하기 위한 전기 리드(electrical lead)들을 포함한다. 일반적인 리드프레임 기반의 패키지들은 PSOP(plastic small outlined package), TSOP(thin small outlined package) 및 SSOP(shrink small outlined package)를 포함한다. 도 1 및 도 2는 통상의 리드프레임 패키지 내의 컴포넌트들을 도시한다. 도시된 컴포넌트들은, 예를 들어 32-리드, 40-리드, 48-리드 및 56-리드 패키지들(명확성을 위해, 도면에서는 보다 적은 수의 리드들 만을 나타내었다)에 있어서의 표준인 TSOP 패키지에서 이용된다.
도 1은 반도체 다이(22)를 부착하기 전의 리드프레임(20)을 나타낸다. 전형적인 리드프레임(20)은 다수의 리드들(24)을 포함하는데, 이러한 리드들은 반도체 다이(22)에 부착하기 위한 제 1 단부들(24a) 및 프린트 회로 기판 또는 다른 전기 컴포넌트에 부착하기 위한 제 2 단부(미도시)를 갖는다. 리드프레임(20)은 리드프레임(20) 상에 반도체 다이(22)를 구조적으로 지탱하는 다이 부착 패드(26)를 더 포함한다. 다이 부착 패드(26)가 접지에 대한 경로를 제공하기는 하지만, 통상적으로 반도체 다이(22)로/로부터 전기 신호들을 전달하지는 않는다. 특정의 리드프레임 구성들에서는, 다이 부착 패드(26)를 빼고, 대신에 소위 칩 온 리드(COL) 구성으로 반도체 다이를 리드프레임 리드들에 직접 부착하는 것이 알려져있다.
도 2에 나타낸 바와 같이, 반도체 리드들(24)은 다이 부착 화합물을 이용하여 다이 부착 패드(26)에 장착된다. 통상적으로, 반도체 다이(22)는 자신의 상면의 제 1, 2 반대 에지들(즉, 양변의 에지들)에 복수의 다이 본드 패드들(28)을 가지며 형성된다. 일단 반도체 다이가 리드프레임에 장착되면, 와이어 본드 공정이 수행되는 바, 이에 의해 미세한 와이어(30)를 이용하여 본드 패드들(28)이 각각의 전기 리드들(24)에 전기적으로 결합된다. 특정의 전기 리드(24)에 대한 본드 패드(28)의 할당은 산업 표준 사양에 의해 정의된다. 도 2는 명확성을 위해 리드들(24)에 와이어되는 모든 본드 패드들(28) 보다 적은 수의 본드 패드들 만을 나타내었지만, 각 본드 패드는 통상의 설계로 자신의 각 전기 리드에 와이어된다. 도 2에서와 같이 모든 본드 패드들 보다 적은 본드 패드들이 전기 리드에 와이어되는 것 역시 알려져있다.
도 3은 와이어 본드 공정 이후의 리드프레임(20) 및 반도체 다이(22)의 측단면도이다. 일단 와이어 본딩이 완료되면, 컴포넌트들을 몰딩 화합물(34) 내에서 싸기(encase) 위한 몰딩 공정을 수행함으로써, 완성된 패키지를 형성한다. 몰딩 화합물이 반도체 다이 및 리드프레임 주위에 흐를 때 이러한 몰딩 화합물의 힘에 대해 반도체 다이의 균형을 맞추기 위해, 도 3에서와 같이, 리드프레임 내에 반도체 다이를 우묵한 곳에 놓거나(recess) 또는 "다운셋(downset)"시키는 것이 알려져있다. 몰딩 공정 동안 반도체 다이의 균형을 맞추는 것이 중요한데, 왜냐하면 반도체 다이의 불균형은 몰딩 화합물이 흐를 때 이 몰딩 화합물의 힘 하에서 반도체 다이의 과도한 움직임을 야기하기 때문이다. 이러한 움직임은 1개 이상의 와이어 본드들(28)을 깨뜨리거나 단락시킴으로써, 반도체 패키지를 손상시키거나 완전히 고장나게 할 수 있다. 하나의 패키지 내에는 50개 또는 그 이상의 와이어 본드들이 있기 때문에, 몰딩 공정 동안 반도체 다이가 적절하게 균형이 맞춰지지 않는 다면, 이는 큰 문제가 될 수 있다.
또한, 다운셋 패키징 구성에 있어서, 몰딩 공정 동안, 반도체 다이 위에 보다 높은 농도의 몰딩 화합물이 흐르도록 하는 것이 알려져있다. 이는 반도체 다이의 상부에 아랫쪽으로의 힘을 야기한다. 다이 부착 패드(26) 또는 다른 적절한 구조적인 지탱물이 없으면, 다이 및 리드프레임은 다이에 부착되는 1개 이상의 전기 리드들이 패키지의 바닥에서 외부 환경에 노출될 때 까지 아랫쪽으로의 힘을 받는다. 이 역시 패키지의 손상 또는 고장을 야기한다.
도 2 및 3에 나타낸 바와 같이, 반도체 다이의 제 1, 2의 양측에 본드 패드들(28)을 구비함으로써 이들의 각 리드들과 전기적으로 결합하는 것이 전형적이다. 산업 사양 및 설계의 용이성에 따라, 반도체 다이의 제 1 에지를 따라 있는 본드 패드들은 제 1 에지에 인접하는 각각의 핀들에 연결되고, 반도체 다이의 제 2 에지를 따라 있는 본드 패드들은 제 2 에지에 인접하는 각각의 핀들에 연결된다. 반도체 다이의 폼 팩터(즉, 구성 요소)를 줄이기 위한 노력으로서, 도 4에 나타낸 바와 같이 반도체 다이의 하나의 에지를 따라서만 반도체 다이 위에 본드 패드들을 제공하는 것이 알려져있다. 적절한 핀아웃 접속을 유지하기 위해 산업 표준에 따라 전기적인 접속이 이루어져야 하는 경우, 시스템은 반도체 다이의 단일 에지를 따라 있는 본드 패드들을 리드프레임의 제 1, 2 측 모두의 전기 리드와 전기적으로 결합시킬 것이 요구된다.
개략적으로, 본 발명은 반도체 패키지를 위한 리드프레임을 형성하는 방법 및 이에 의해 형성되는 리드프레임에 관한 것이다. 본 발명의 실시예들에 따른 리드프레임은 반도체 다이의 단일 에지를 따라 있는 다이 본드 패드들과 리드프레임의 제 1, 2 양측(즉, 제 1 측 및 그 반대측의 제 2 측)을 전기적으로 결합시키는 데에 이용된다. 다이의 본드 패드 에지와 인접하는 리드프레임의 제 1 측은, 인접하는 본드 패드들에 접속하기 위해 제 1 측으로부터 짧은 거리에서 끝을 이루는 복수의 전기 리드들을 포함한다. 제 1 측의 반대측인 리드프레임의 제 2 측은 복수의 연장된 전기 리드들을 포함한다. 이러한 전기 리드들은 제 2 측으로부터 리드프레임의 내부를 가로질러 연장되어, 리드프레임의 제 1 측으로부터 연장된 전기 리드들의 단부들 가까이에서 끝난다.
1개 이상의 반도체 다이는 연장된 전기 리드들에 장착됨으로써 리드프레임 상에 지탱된다. 따라서, 연장된 전기 리드들은 리드프레임 상에 반도체 다이를 물리적으로 지탱할 뿐 아니라, 반도체 다이로/로부터 전기 신호들을 전달하는 이중의 목적을 행한다. 일단 1개 이상의 반도체 다이가 리드프레임에 부착되면, 다이의 단일 에지를 따라 있는 다이 본드 패드들은 리드프레임의 제 1 측으로부터의 전기 리드들 및 리드프레임의 제 2 측으로부터 뻗어나온 연장된 전기 리드들 모두에 와이어 결합된다. 다른 실시예들에서, 연장된 전기 리드들은 반도체 다이가 산업 표준의 핀아웃 구성에서 이용될 수 있게 한다.
와이어 본드 공정 이후, 반도체 다이, 와이어 본드들 및 전기 리드들의 부분들은 몰딩 화합물에서 캡슐화됨으로써, 반도체 다이 패키지를 형성한다. 본 발명의 다른 실시예에서는, 캡슐화 전에, 반도체 다이를 지탱하는 리드들의 표면 반대측의 연장된 전기 리드들의 표면에 스페이서층(spacer layer)이 부착된다. 스페이서층은, 예를 들어 폴리이미드막 또는 테이프, 또는 다양한 에폭시 수지와 같은 유전 물질이 될 수 있다. 스페이서층은 적어도 2개의 장점을 제공한다. 첫 번째로, 스페이서층은 몰딩 공정 동안 리드프레임의 균형을 강화하고 개선함으로써, 반도체 다이의 과도한 움직임과 다이와 리드프레임 간의 와이어 본드에 대한 손상을 막는다. 두 번째로, 스페이서층은 연장된 전기 리드들을 패키지의 외부로부터 절연시키며, 또한 패키지의 외부에 노출되는 것을 막는다.
도 1은 통상적인 리드프레임 및 반도체 다이의 분해도이다.
도 2는 통상의 리드프레임에 와이어 본드되는 통상의 반도체 다이를 나타낸다.
도 3은 몰딩 화합물 내에 싸여진 반도체 다이 및 리드프레임을 포함하는 통상적인 반도체 패키지의 단면도이다.
도 4는 반도체 다이의 단일 에지를 따라 있는 반도체 본드 패드들을 포함하는 반도체 다이의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 리드프레임을 나타낸 사시도이다.
도 6은 본 발명의 실시예에 따른 리드프레임 및 단일 에지(즉, 일변의 에지)를 따라 본드 패드들을 갖는 반도체 다이의 분해도이다.
도 7은 본 발명의 일 실시예에 따라 리드프레임에 와이어 본드되는 반도체 다이를 나타낸 사시도이다.
도 8은 몰딩 화합물 내에 싸여진(즉, 수용된) 반도체 다이 및 리드프레임을 포함하는 본 발명에 따른 반도체 패키지의 단면도이다.
도 9는 몰딩 화합물 내에 싸여진 반도체 다이, 리드프레임 및 스페이서층을 포함하는 본 발명의 대안적인 실시예에 따른 반도체 다이의 단면도이다.
도 10은 복수의 반도체 다이를 포함하는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
이제, 도 5 내지 10을 참조하여 본 발명의 실시예들에 대해 설명한다. 본 발명의 실시예들은 반도체 패키지를 제조하는 방법 및 이에 의해 제조되는 반도체 패키지에 관한 것이다. 본 발명은 많은 다른 형태로 구현될 수 있으며, 여기에서 설명되는 실시예들로 제한되는 것으로 고려되서는 안된다. 또한, 이러한 실시예들은 본 개시를 철저하고 완전하게 하기 위해, 그리고 당업자에게 본 발명을 충분히 전달하기 위해 제공되는 것이다. 실제로, 본 발명은 첨부된 청구범위에 의해 규정되는 본 발명의 정신 및 범위 내에 있는 이러한 실시예들의 대안들, 변경들 및 균등물들을 포함한다. 또한, 하기의 본 발명의 상세한 설명에서는, 본 발명을 완전히 이해할 수 있도록 많은 특정의 상세 사항들이 설명된다. 하지만, 당업자라면 본 발명이 이러한 특정의 상세 사항들없이도 실시될 수 있다는 것을 알 수 있을 것이다.
보다 특정하게는, 본 발명의 실시예들은 표준 핀아웃 구성을 갖는 반도체 패키지의 리드프레임을 제조하는 방법 및 이에 의해 제조되는 리드프레임에 관한 것이며, 여기서 반도체 다이는, 예를 들어 (도 4의) 반도체 다이에 의해 나타낸 바와 같이 일변의 에지를 따라 다이 본드 패드들을 포함한다. 이제, 도 5를 참조하면, 예를 들어 도 4에서와 같은 반도체 다이와 리드프레임의 양측 상의 전기 리드들 간에 전기 접속을 확립하기 위한 리드프레임(100)이 제공된다. 리드프레임(100)은 제 1, 2 반대측(102 및 104)과, 일반적으로 이러한 측(102 및 104) 사이에 뻗어있는 제 3, 4 반대측(106 및 108)을 포함한다. 측(102)은 반도체 상의 본드 패드들에 접속하기 위한 제 1 단부들(110a) 및 프린트 회로 기판과 같은 외부 디바이스에 접속하기 위한 제 2 단부들(110b)(단부들(110b)은 도 5에는 나타내지 않았고, 도 8에 나타내었다)을 갖는 복수의 전기 리드들(110)을 포함한다.
유사하게, 리드프레임(100)의 측(104)은 복수의 전기 리드들(112)을 포함한다. 하지만, 리드들(112)은 측(104)으로부터, 일반적으로 측(106 및 108)에 평행한 리드프레임의 내부에 걸쳐 신장되며, 측(102) 근처의 단부들(110a) 가까이에서 끝난다. 측(102) 가까이에서 리드들(112 및 110)이 근접하기는 하지만, 이러한 리드들(110 및 112)은 서로로부터 분리되고 전기적으로 절연된다. 리드들(112)은 프린트 회로 기판과 같은 외부 전기 디바이스에 접속하기 위한, 단부들(112a) 반대편의 제 2 단부들(112b)을 포함한다(단부들(112b)은 도 5에는 나타내지 않았고, 도 8에 나타내었다). 실시예들에서, 리드프레임(100)은 구리, 구리 합금, 또는 리드프레임들이 만들어지는 다양한 전도성 물질들중 임의의 물질로 형성될 수 있다.
1개 이상의 리드들(112)은, 예를 들어 리드들(112')과 같이, 리드프레임(100)의 양측(102 및 104) 사이에 연장되어 이러한 양측에 부착된다. 양측(102 및 104)에 연결된 리드들(112')은 반도체 다이로부터 전기 신호들을 전달하지는 않지만, 반도체 다이를 위한 전기 접지로서 이용되며, 이하 설명되는 바와 같이 그 위에 장착된 반도체 다이를 구조적으로 지탱한다. 양측에 부착된 리드들(112')을 제외하고, 리드들(112)은 집합적으로 리드프레임(100)의 측(104)으로부터 연장되는 캔틸레버(cantilever)로서 여겨지는 것이 일반적이다. 본 발명의 대안적인 실시예들에서는, 어떠한 리드들(112')도 양측(102 및 104)에 접속되지 않는다.
도면들에 나타낸 다양한 리드들(112 및 110)의 구성은 많은 구성들 중에서 하나의 가능한 구성이라는 것을 알 수 있다. 당업자는 짧은 리드들(110) 및 반도체 다이의 아래로 뻗어있는 긴 리드들(112)을 포함하는 다양한 구성들을 인식할 것이다. 비록 캔틸레버된 긴 전기 리드들(112)이 측(104)으로부터 나와 측(102) 쪽으로 뻗는 것으로 설명되었지만, 리드들(110 및 112)의 각각의 위치들이 반대로 되어, 도면들에 나타낸 반도체 다이와 반대의 에지를 따라 와이어 본드 패드들을 갖는 반도체 다이에 대해서도 동작할 수 있음을 알 수 있다.
본 발명의 일 실시예에서, 각 전기 리드들(112)은 일반적으로 이들 각각을 가로질러서 뻗어있는 강화물(reinforcement)(116)에 의해 함께 부착될 수 있다. 강화물(116)은 다양한 유전 물질들중 임의의 유전 물질로 이루어지는 바, 이러한 유전 물질들은 어느 정도의 강도(rigidity)를 가짐으로써 전기 리드들(112)을 함께 받치게 되고, 그에 따라 전기 리드들(112)의 지지 구조를 전체적으로 개선한다. 일 실시예에서, 강화물은 전기 리드들(112)의 상면 그리고/또는 바닥면을 가로질러 부착되는 폴리이미드 접착 테이프가 될 수 있다. 일 실시예에서, 전기 리드들은 폴리이미드 테이프를 수용하기 위한 한 쌍의 홈(groove)을 가지며 형성된다. 대안적인 실시예들에서, 강화물(116)은 에폭시 수지(FR-4, FR-5) 또는 BT(bismaleimide triazine) 수지 등을 포함한 다른 절연 물질들로 형성되는 바, 이들은 노치(notch) 내에 제공되어 전기 리드들(112)에 부착된다. 본 발명의 대안적인 실시예들에서는, 2개 이상 또는 이하의 강화물(116)이 핑거들(112) 상에 제공된다. 다른 실시예들에서, 강화물(116)은 완전히 빠질 수도 있다.
도 6은 리드프레임(100) 상에 장착되는 통상의 반도체 다이(22)의 분해도이다. 상기 나타낸 바와 같이, 반도체 다이(22)는 다이가 부착될 때에 리드프레임의 측(102)에 인접하게 놓여지는 반도체 다이의 측에 복수의 다이 본드 패드들(28)을 포함한다. 반도체 다이(22)는 이 반도체 다이의 다른 위치들에서도 다이 본드 패드들을 포함할 수 있음을 알 수 있다. 하지만, 본 발명에 따른 리드프레임(100)은, 반도체 다이의 단일 에지를 따라 있는 다이 본드 패드들과 리드프레임의 제 1, 2 양측을 전기적으로 결합시킬 것이 요구될 때에는 언제라도 이용될 수 있다. 반도체 다이(22)가 제 1, 2 양측에 다이 본드 패드들을 갖는 경우, 리드프레임(100)이 측(104)에 반도체 다이(22) 상의 본드 패드들과 연결하기 위한 부가적인 리드들을 포함하는 것이 고려된다.
반도체 다이(22)는 유전체의 다이 부착 화합물을 이용하여 리드프레임(100)의 핑거들(112)에 결합될 수 있다. 따라서, 전기 리드들(112)은 리드프레임(100) 상에 반도체 다이(22)를 물리적으로 지탱시키고, 반도체 다이(22)로/로부터 전기 신호들을 운반하는 이중의 목적을 행한다. 리드들(112)이 전기 신호들을 운반한다는 사실로 인해, 반도체 다이(22)는 전기 절연성 다이 본드 화합물을 이용하여 리드들(112)에 부착되어야 한다. 실시예들에서는, 다이 부착 화합물 외에, 유전막 또는 유전층이 반도체 다이(22)와 리드들(112) 사이에 도포되는 것이 고려된다.
본 발명의 실시예들에서는 리드들(112)이 다이(22) 아래로 뻗어 있지만, 대안적인 실시예들에서는 다이(22)의 일변의 에지를 따라 있는 다이 본드 패드들과 접속하기 위해 리드들(112)을 다이(22) 위로 뻗게 하는 것이 고려된다. 이러한 실시예들에서, 다이는 다이 부착 패드, (이하 설명되는) 스페이서층 또는 다른 지지 부재에 의해 리드프레임 내에 지지된다.
도 7은 리드프레임(100) 내의 리드들(112)에 부착된 다이(22)를 나타낸다. 일단 다이(22)가 부착되면, 다이 본드 패드들(28)은 기존의 와이어 본드 공정에 의해 각각의 전기 리드들(110 및 112)에 와이어 본드된다. 산업 표준 또는 주문화된 사양에 의해 규정되는 바와 같이, 다이 본드 패드들(28)중 일부의 다이 본드 패드들은, 예를 들어 와이어 본드들(120)에 의해 나타낸 바와 같이 전기 리드들(110)에 전기적으로 결합되고, 나머지 다이 본드 패드들(28)은 와이어 본드들(122)에 의해 나타낸 바와 같이 전기 리드들(112)에 전기적으로 결합된다. 실시예들에서, 일부의 다이 본드 패드들(28)은 어느 리드들(110 또는 112)에도 연결되지 않은 채로 남는다. 대안적인 실시예들에서, 다이 본드 패드들(28) 각각은 전기 리드들(110, 112)중 하나에 외이어 본드된다. 실시예들에서, 리드프레임(100)의 리드들(112)은 반도체 다이(22)가 산업 표준의 핀아웃 구성에서 이용될 수 있게 한다.
도 8은 상기 설명한 바와 같이 전기 리드들(112) 상에 장착되고, 전기 리드들(110 및 112)에 와이어 본드되는 반도체 다이(22)의 단면도이다. 실시예들에서, 전기 리드들(112)은 다운셋 구성을 제공하도록 구부러질 수 있다. 상기 설명한 바와 같은 와이어 본드 공정 이후, 반도체 다이(22), 와이어 본드들(120, 122) 및 리드들(110 및 112)의 부분들은 기존의 공정을 이용하여 몰딩 화합물(130) 내에서 캡슐화됨으로써, 반도체 다이 패키지(134)를 형성한다. 비록 요구되는 것은 아니지만, 상기 설명한 실시예들에 따른 리드프레임(100)은 2개의 에지들을 따라 다이 패드들을 갖는 반도체 다이와 동일한 핀아웃 할당을 유지한다. 일단 반도체 다이 패키지(134)의 제조가 완료되고, 패키지가 테스트되면, 이 패키지(134)는 기존의 표면 장착 공정에 의해 프린트 회로 기판과 같은 전기 컴포넌트(즉, 전자 부품)에 표면 장착된다.
본 발명의 배경 기술 부분에서 설명된 바와 같이, 몰딩 공정 동안의 몰드 화합물의 흐름은 반도체 다이 위에 힘을 가하게 되는 바, 이는 반도체 다이가 리드프레임 상에서 적절히 균형이 유지되지 않거나 지지되지 않을 경우, 반도체 다이의 과도한 움직임을 야기한다. 적절히 균형이 유지되지 않거나 지탱되지 않는 경우, 1개 이상의 와이어 본드들이 깨지거나 단락된다. 또한, 리드프레임의 하부 표면이 아랫쪽으로의 힘을 받게 되어, 완성된 패키지의 바닥을 통해 노출된다. 리드들(112)의 노출은, 리드들(112)이 반도체 다이로부터 신호들을 전달하는 본 발명에 따른 패키지에 있어서 문제가 된다.
따라서, 도 9에 나타낸 본 발명의 다른 실시예에 따르면, 스페이서층(140)이 일반적으로 반도체 다이(22)의 반대편의 전기 리드들(112)의 측면 상에서 전기 리드들(112)의 수평한 표면에 부착된다. 실시예들에서, 스페이서층(140)은, 예를 들어 폴리이미드막 또는 테이프, 또는 에폭시 수지(FR-4, FR-5) 또는 BT 수지와 같은 유전 물질이 될 수 있으며, 이러한 유전 물질은 기존의 접착 화합물에 의해 전기 리드들(112)에 부착된다. 스페이서층(140)의 두께는 패키지(134) 내에서의 공간 요건(즉, 크기 요건)에 따라 달라질 수 있다.
몰딩 공정 및 패키지(134)에 대해 요구되는 임의의 마무리 공정 이후, 스페이서층은 패키지(134) 내에 완전히 캡슐화되거나, 또는 패키지(134)의 동작에 영향을 주지 않으면서 스페이서층의 바닥면이 패키지(134) 외부의 환경에 노출될 수 있다. 스페이서층(140)은 적어도 2개의 장점을 제공한다. 첫 번째로, 스페이서층(140)은 몰딩 공정 동안 리드프레임의 균형 및 구조적인 지탱을 강화 및 증대시킴으로써, 반도체 다이의 과도한 움직임과 다이와 리드프레임 간의 와이어 본드에 대한 손상을 막는다. 두 번째로, 스페이서층(140)은 전기 리드들(112)을 패키지의 외부로부터 절연시키며, 또한 이러한 전기 리드들(112)이 패키지의 외부에 노출되는 것을 막는다. 본 발명의 일 실시예에서 스페이서층(140)은 유전 물질로 형성되지만, 대안적으로 이러한 스페이서층은, 예를 들어 실리콘과 같은 반도체 물질 또는 전도성 물질로 형성된 다음, 유전체 다이 본드 화합물에 의해 전기 리드들(112)에 부착될 수 있다.
상기 설명한 실시예에서, 스페이서층은 몰딩 공정 동안 캔틸레버된 전기 리드들(112)을 확고하게 고정시킴으로써 와이어 본드들에 대한 손상 및 리드들(112)의 노출을 막는 데에 유익하다. 하지만, 스페이서층(140)은 그 외의 통상의 리드프레임 다이 패키지에서도 동일한 목적으로 유익하게 이용될 수 있다. 즉, 스페이서층은, 반도체 다이가 자신의 2변의 에지들을 따라 본드 패드들을 갖고, 리드프레임이 통상의 전기 리드들을 포함하는 리드프레임 구성에서 이용될 수 있다. 이러한 실시예들에서는, 반도체 다이가 칩 온 리드(COL) 구성으로 리드프레임에 직접 부착되거나, 또는 스페이서층이 다이 부착 패드에 부가하여 이용될 수 있다.
지금까지 설명된 본 발명의 실시예들은 단일의 반도체 다이(22)를 포함하였다. 본 발명의 대안적인 실시예들에서는, 패키지(134) 내에 1개 이상의 반도체 다이가 포함될 수 있다는 것을 알 수 있을 것이다. 도 10에 나타낸 실시예는 3개의 반도체 다이(22a, 22b 및 22c)를 포함한다. 본 발명의 대안적인 실시예들에서는, 2개 또는 3개 이상의 반도체 다이가 이용될 수 있다. 각 다이는 일변의 에지를 따라 다이 본드 패드들을 포함하고, 도 10에 나타낸 바와 같이 오프셋될 수 있는 바, 이에 따라 3개의 모든 반도체 다이는, 상기 설명한 같이, 그리고 도 10의 와이어 본드(120, 122)에 의해 나타낸 바와 같이, 전기 리드들(110 및 112) 모두에 대해 단일 에지로부터 결합된다. 도 8 및 9의 단일 반도체 다이 및 도 10의 다수의 반도체 다이의 실시예는 스페이서층(140)을 이용하여 동작하는 것이 바람직하다. 하지만, 도 8 및 10의 실시예들은 스페이서층(140) 없이도 동작할 수 있다.
도 10의 실시예에서, 각 반도체 다이(22a, 22b 및 22c)는 1개의 공통 에지를 따라 다이 본드 패드들을 갖는다. 다른 실시예에서, 다이중 적어도 하나는 일변의 에지를 따라 다이 본드 패드들을 포함하고, 나머지 다이중 적어도 하나는 2변의 반대 에지들을 따라 와이어 본드 패드들을 갖는다. 이러한 실시예에서, 반도체 패키지(134)는 도 10에 나타낸 바와 같이 반도체 다이의 제 1 에지에 인접하는 전기 리드들(110 및 112)을 포함한다. 패키지(134)는 반도체 다이의 제 2의 반대편 에지에 인접하는 리드프레임(100) 상의 측(104)으로부터 뻗어나오는 부가적인 전기 리드들(미도시)을 더 포함한다. 이러한 부가적인 전기 리드들은 그 에지를 따라 다이 본드 패드들에 전기적으로 결합된다.
또 다른 실시예에서는, 제 1 반도체 다이가 단지 제 1 에지 만을 따라 다이 본드 패드들을 포함하고, 제 2 반도체 다이가 제 1 에지의 반대편의 제 2 에지 만을 따라 다이 본드 패드들을 포함하는 것이 고려된다. 이러한 실시예에서는, 리드프레임의 제 1 측이 짧은 전기 리드들(110)과 반도체 다이 아래로 뻗어있는 긴 전기 리드들(112) 모두를 포함하는 것이 고려된다. 유사하게, 리드프레임의 제 2 측은 짧은 전기 리드들 및 반도체 다이 아래로 뻗어있는 긴 전기 리드들을 포함한다. 이러한 실시예들에서, 반도체 다이는 긴 전기 리드들의 세트들 모두에 물리적으로 부착되고, 긴 전기 리드들은 서로 접촉하지 않으면서 서로 섞어 짜여질 수 있다. 따라서, 이러한 실시예에서, 리드프레임(100)은 다이의 제 1 에지를 따라 있는 다이 본드 패드들을 리드프레임의 양측의 리드들에 연결할 수 있으며, 리드프레임(100)은 다이의 제 2의 반대 에지를 따라 있는 다이 본드 패드들을 리드프레임의 양측의 리드들에 연결할 수 있다.
상기 설명한 반도체 다이 및 리드프레임은 TSOP 48-핀 구성을 형성하는 데에 이용될 수 있다. 하지만, 본 발명의 대안적인 실시예들에서, 리드프레임 패키지의 타입 및 핀들의 수는 다양하게 달라질 수 있다. 비록 이용되는 다이의 타입이 본 발명에 결정적인 것은 아니지만, 패키지(134)에 이용되는 반도체 다이는 플래시 메모리 칩(NOR/NAND), SRAM 또는 DDT, 그리고/또는 ASIC와 같은 제어 칩이 될 수 있다. 다른 기능들을 행하기 위한 다른 집적 회로 다이도 고려될 수 있다.
상기의 본 발명의 상세한 설명은 예시 및 설명의 목적으로 제시된 것이다. 이러한 설명은 본 발명을 속속들이 규명한 것으로서, 또는 본 발명을 개시된 정확한 형태로 한정하는 것으로서 의도되지 않는다. 상기 교시에 비추어 많은 수정들 및 변형들이 가능하다. 개시된 실시예들은 본 발명의 원리들 및 그 실제적인 응용들을 최상으로 설명함으로써, 당업자에게 다양한 실시예들에서 그리고 고려되는 특정의 용도에 적합한 다양한 변경들에 대해 본 발명을 최상으로 이용할 수 있게 하기 위해 선택된 것이다. 본 발명의 범위는 첨부된 청구범위에 의해 규정된다.

Claims (21)

  1. 반도체 패키지에서 이용하기 위한 리드프레임으로서, 여기서 상기 리드프레임은 제 1 측 및 상기 제 1 측과 반대측의 제 2 측을 포함하고, 상기 제 1, 2 측 사이에서 상기 리드프레임 상에 반도체 다이가 맞춰지며, 상기 반도체 다이는 자신의 제 1 에지를 따라 다이 본드 패드들을 갖는 리드프레임에 있어서,
    1개 이상의 전기 리드들과, 여기서 상기 1개 이상의 전기 리드들은 상기 반도체 다이가 상기 리드프레임의 제 1 표면에 연결될 때, 상기 다이 본드 패드들중 1개 이상의 다이 본드 패드를 상기 리드프레임의 상기 제 2 측 상의 1개 이상의 외부 접속물에 연결하며, 그리고 상기 반도체 다이가 상기 리드프레임에 연결될 때, 상기 1개 이상의 다이 본드 패드는 상기 리드프레임의 상기 제 1 측에 인접하게 위치하며; 그리고
    상기 제 1 표면과 반대쪽의 상기 리드프레임의 제 2 표면에 장착되는 스페이서층을 포함하며, 상기 스페이서층은 상기 반도체 패키지를 위한 몰딩 공정 동안 상기 리드프레임을 강화하도록 된 것을 특징으로 하는 리드프레임.
  2. 제 1 항에 있어서,
    상기 1개 이상의 전기 리드들은 상기 리드프레임의 상기 제 2 측으로부터 뻗어나와 상기 리드프레임의 상기 제 1 측에 인접하여 종단하는 특징으로 하는 리드프레임.
  3. 제 2 항에 있어서,
    상기 리드프레임의 상기 제 2 측으로부터 뻗어나오는 상기 1개 이상의 전기 리드들은 또한 상기 반도체 다이를 지지하도록 제공되는 것을 특징으로 하는 리드프레임.
  4. 제 3 항에 있어서,
    상기 반도체 다이가 상기 리드프레임 상에서 지지될 때, 상기 반도체 다이는 상기 리드프레임의 상기 제 1 측에 인접하게 놓여지는 상기 제 1 에지를 갖고, 상기 반도체 다이가 상기 리드프레임 상에서 지지될 때, 상기 반도체 다이는 상기 리드프레임의 상기 제 2 측에 인접하게 놓여지는 제 2 에지를 가지며,
    1개 이상의 상기 반도체 다이가 상기 리드프레임 상에 지지될 때, 상기 1개 이상의 전기 리드들은 상기 리드프레임의 상기 제 2 측으로부터 뻗어나옴으로써 상기 반도체 다이의 상기 제 1 에지의 아래로부터 돌출되는 길이를 갖는 것을 특징으로 하는 리드프레임.
  5. 반도체 패키지에서 이용하기 위한 리드프레임으로서, 여기서 상기 리드프레임은 제 1 측 및 상기 제 1 측과 반대측의 제 2 측을 포함하고, 상기 제 1, 2 측 사이에서 상기 리드프레임 상에 1개 이상의 반도체 다이가 맞춰지며, 상기 1개 이상의 반도체 다이가 상기 리드프레임 상에 지지될 때, 상기 1개 이상의 반도체 다이는 상기 리드프레임의 상기 제 1 측에 인접하게 놓여지는 제 1 에지를 갖고, 상기 1개 이상의 반도체 다이가 상기 리드프레임 상에 지지될 때, 상기 1개 이상의 반도체 다이는 상기 리드프레임의 상기 제 2 측에 인접하게 놓여지는 제 2 에지를 갖는 리드프레임에 있어서,
    상기 리드프레임의 상기 제 2 측으로부터 뻗어나오는 제 1 그룹의 전기 리드들과, 여기서 상기 제 1 그룹의 전기 리드들은 상기 리드프레임의 상기 제 1 측에 인접하여 종단하고, 상기 1개 이상의 반도체 다이를 지지할 수 있고, 상기 1개 이상의 반도체 다이의 상기 제 1 에지를 따라 있는 다이 본드 패드들에 전기적으로 연결하기 위해 제공되며; 그리고
    상기 제 1 그룹의 전기 리드들을 가로질러 그리고 상기 제 1 그룹의 전기 리드들에 걸쳐서 연장되어, 상기 제 1 그룹의 전기 리드들의 구조적인 지지를 강화하는 강화물(reinforcement)을 포함하는 것을 특징으로 하는 리드프레임.
  6. 제 5 항에 있어서,
    상기 리드프레임의 상기 제 1 측으로부터 뻗어나오는 제 2 그룹의 전기 리드들을 더 포함하고, 상기 제 2 그룹의 전기 리드들은 상기 1개 이상의 반도체 다이의 상기 제 1 에지를 따라 있는 상기 다이 본드 패드들에 연결하기 위해 제공되는 것을 특징으로 하는 리드프레임.
  7. 제 6 항에 있어서,
    상기 제 2 그룹의 전기 리드들은 상기 리드프레임의 상기 제 1 측으로부터 뻗어나와, 상기 리드프레임의 상기 제 2 측으로부터 뻗어나온 상기 제 1 그룹의 전기 리드들의 단부들에 인접하여 종단하는 것을 특징으로 하는 리드프레임.
  8. 반도체 패키지로서,
    제 1 에지 및 상기 제 1 에지와 반대측의 제 2 에지를 갖는 반도체 다이와; 그리고
    상기 반도체 다이를 지지하기 위한 리드프레임을 포함하며,
    상기 리드프레임은,
    제 1 측 및 상기 제 1 측과 반대측의 제 2 측과, 여기서 상기 제 1 측은 상기 반도체 다이의 상기 제 1 에지에 인접하고, 상기 제 2 측은 상기 반도체 다이의 상기 제 2 에지에 인접하며;
    제 1 그룹의 전기 리드들과, 여기서 상기 제 1 그룹의 전기 리드들의 제 1 단부들은 상기 리드프레임의 상기 제 1 측으로부터 상기 반도체 패키지 외부의 전기 접속물에 연결되고, 상기 제 1 그룹의 전기 리드들의 제 1 단부들 반대편의 제 2 단부들은 상기 반도체 다이의 상기 제 1 에지에서 상기 반도체 다이에 연결되며;
    제 2 그룹의 전기 리드들과, 여기서 상기 제 2 그룹의 전기 리드들의 제 1 단부들은 상기 리드프레임의 상기 제 2 측으로부터 상기 반도체 패키지 외부의 전기 접속물에 연결되고, 상기 제 2 그룹의 전기 리드들의 제 1 단부들 반대편의 제 2 단부들은 상기 반도체 다이의 상기 제 1 에지에서 상기 반도체 다이에 연결되며; 그리고
    상기 반도체 패키지 내에서 상기 제 2 그룹의 전기 리드들의 아래에 장착되는 스페이서층을 포함하고, 상기 스페이서층은 상기 리드프레임을 지지하도록 된 것을 특징으로 하는 반도체 패키지.
  9. 제 8 항에 있어서,
    상기 제 2 그룹의 전기 리드들은 상기 리드프레임의 상기 제 2 측으로부터 뻗어나와, 상기 반도체 다이의 상기 제 1 에지에 인접하여 종단하는 것을 특징으로 하는 반도체 패키지.
  10. 제 8 항에 있어서,
    상기 반도체 다이는 상기 제 2 그룹의 전기 리드들에 장착되는 것을 특징으로 하는 반도체 패키지.
  11. 제 10 항에 있어서,
    상기 제 2 그룹의 전기 리드들의 제 2 단부들은 상기 반도체 다이의 상기 제 1 에지를 지나 뻗어나오는 것을 특징으로 하는 반도체 패키지.
  12. 제 8 항에 있어서,
    상기 반도체 다이와 상기 제 2 그룹의 전기 리드들 사이에서, 상기 반도체 다이의 상기 제 1 에지에 제 1 그룹의 1개 이상의 와이어 본드들을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  13. 제 12 항에 있어서,
    상기 반도체 다이와 상기 제 1 그룹의 전기 리드들 사이에서, 상기 반도체 다이의 상기 제 1 에지에 제 2 그룹의 1개 이상의 와이어 본드들을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  14. 제 8 항에 있어서,
    상기 반도체 패키지는 플래시 메모리 패키지인 것을 특징으로 하는 반도체 패키지.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
KR1020077030882A 2005-06-30 2006-06-28 비대칭 리드프레임 접속을 갖는 다이 패키지 KR100963664B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/170,897 2005-06-30
US11/170,897 US7375415B2 (en) 2005-06-30 2005-06-30 Die package with asymmetric leadframe connection

Publications (2)

Publication Number Publication Date
KR20080023702A KR20080023702A (ko) 2008-03-14
KR100963664B1 true KR100963664B1 (ko) 2010-06-15

Family

ID=37499672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077030882A KR100963664B1 (ko) 2005-06-30 2006-06-28 비대칭 리드프레임 접속을 갖는 다이 패키지

Country Status (7)

Country Link
US (2) US7375415B2 (ko)
EP (1) EP1911091A2 (ko)
JP (1) JP2008545278A (ko)
KR (1) KR100963664B1 (ko)
CN (1) CN100547777C (ko)
TW (1) TWI322490B (ko)
WO (1) WO2007011511A2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080185694A1 (en) * 1999-08-04 2008-08-07 Super Talent Electronics, Inc. Processes of Manufacturing Portable Electronic Storage Devices Utilizing Lead Frame Connectors
JP2007129182A (ja) * 2005-05-11 2007-05-24 Toshiba Corp 半導体装置
US7375415B2 (en) * 2005-06-30 2008-05-20 Sandisk Corporation Die package with asymmetric leadframe connection
US7728411B2 (en) * 2006-02-15 2010-06-01 Sandisk Corporation COL-TSOP with nonconductive material for reducing package capacitance
US7727816B2 (en) 2006-07-21 2010-06-01 Stats Chippac Ltd. Integrated circuit package system with offset stacked die
JP5048685B2 (ja) * 2006-12-29 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 半導体装置およびその製造方法
DE102007050608A1 (de) * 2007-10-23 2009-04-30 Infineon Technologies Ag Gehäuse für einen Halbleiter-Chip
US7821112B2 (en) * 2008-03-09 2010-10-26 Powertech Technology Inc Semiconductor device with wire-bonding on multi-zigzag fingers
US7615407B1 (en) * 2008-07-02 2009-11-10 National Semiconductor Corporation Methods and systems for packaging integrated circuits with integrated passive components
US7612436B1 (en) 2008-07-31 2009-11-03 Micron Technology, Inc. Packaged microelectronic devices with a lead frame
JP5361426B2 (ja) * 2009-02-05 2013-12-04 株式会社東芝 半導体デバイス
JP2011060927A (ja) * 2009-09-09 2011-03-24 Hitachi Ltd 半導体装置
US8216885B2 (en) * 2009-10-19 2012-07-10 Texas Instruments Incorporated Methods and devices for manufacturing cantilever leads in a semiconductor package
ITTO20150231A1 (it) 2015-04-24 2016-10-24 St Microelectronics Srl Procedimento per produrre lead frame per componenti elettronici, componente e prodotto informatico corrispondenti
US9892997B2 (en) * 2016-04-19 2018-02-13 Infineon Technologies Americas Corp. Adaptable molded leadframe package and related method
EP3331007A1 (en) * 2016-12-05 2018-06-06 Melexis Technologies SA Integrated circuit package comprising lead frame
JP2018166083A (ja) * 2017-03-28 2018-10-25 アイシン精機株式会社 電子部品モジュール、及び電子部品モジュールの製造方法
CN108987369B (zh) * 2018-06-26 2024-03-26 柳州梓博科技有限公司 一种芯片封装结构、芯片功能模组及电子设备
US11348866B2 (en) * 2020-06-16 2022-05-31 Infineon Technologies Austria Ag Package and lead frame design for enhanced creepage and clearance

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040004272A1 (en) 2002-07-02 2004-01-08 Leeshawn Luo Integrated circuit package for semicoductor devices with improved electric resistance and inductance
US20060114750A1 (en) * 2004-11-29 2006-06-01 Seiko Epson Corporation Electronic apparatus, method for detecting positions of time display members in electronic apparatus, and program for detecting positions of time display members in electronic apparatus

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3469017A (en) * 1967-12-12 1969-09-23 Rca Corp Encapsulated semiconductor device having internal shielding
US3930114A (en) * 1975-03-17 1975-12-30 Nat Semiconductor Corp Integrated circuit package utilizing novel heat sink structure
JPS52116074A (en) * 1976-03-26 1977-09-29 Hitachi Ltd Electronic part
JPS59207645A (ja) * 1983-05-11 1984-11-24 Toshiba Corp 半導体装置およびリ−ドフレ−ム
JPS607159A (ja) * 1983-06-24 1985-01-14 Toshiba Corp 樹脂封止型半導体装置とその製造方法
JP2763004B2 (ja) * 1987-10-20 1998-06-11 株式会社 日立製作所 半導体装置
JPH0720925Y2 (ja) * 1989-05-12 1995-05-15 株式会社三井ハイテック リードフレーム
US5140404A (en) * 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
JPH04302164A (ja) * 1991-03-29 1992-10-26 Fujitsu Ltd 半導体装置
JPH04367285A (ja) * 1991-06-14 1992-12-18 Nec Corp 光電変換半導体装置
JPH0513652A (ja) * 1991-06-28 1993-01-22 Shinko Electric Ind Co Ltd リードフレーム
JPH06334106A (ja) * 1992-03-16 1994-12-02 Hitachi Ltd 樹脂封止型半導体装置
US5352633A (en) * 1992-06-02 1994-10-04 Texas Instruments Incorporated Semiconductor lead frame lead stabilization
JPH0653404A (ja) * 1992-07-29 1994-02-25 Nec Corp リードフレーム
FR2694840B1 (fr) * 1992-08-13 1994-09-09 Commissariat Energie Atomique Module multi-puces à trois dimensions.
JPH06132458A (ja) * 1992-10-19 1994-05-13 Mitsubishi Electric Corp 樹脂封止型半導体装置およびそのリードフレーム
EP0595021A1 (en) * 1992-10-28 1994-05-04 International Business Machines Corporation Improved lead frame package for electronic devices
US5389739A (en) * 1992-12-15 1995-02-14 Hewlett-Packard Company Electronic device packaging assembly
JPH0823042A (ja) * 1994-07-07 1996-01-23 Fujitsu Ltd 半導体装置及びその製造方法及びこれに使用される金型
US6184575B1 (en) * 1994-08-26 2001-02-06 National Semiconductor Corporation Ultra-thin composite package for integrated circuits
US5965936A (en) * 1997-12-31 1999-10-12 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
US5729049A (en) * 1996-03-19 1998-03-17 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
US5798570A (en) * 1996-06-28 1998-08-25 Kabushiki Kaisha Gotoh Seisakusho Plastic molded semiconductor package with thermal dissipation means
SG60122A1 (en) * 1996-10-01 1999-02-22 Int Rectifier Corp Surface mount to-220 package and process for the manufacture thereof
JPH10116934A (ja) * 1996-10-09 1998-05-06 Fuji Electric Co Ltd 樹脂封止半導体装置およびその製造方法
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
US5894108A (en) * 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
US5955777A (en) * 1997-07-02 1999-09-21 Micron Technology, Inc. Lead frame assemblies with voltage reference plane and IC packages including same
TW497376B (en) * 1999-05-14 2002-08-01 Siliconware Precision Industries Co Ltd Dual-die semiconductor package using lead as die pad
US6605875B2 (en) * 1999-12-30 2003-08-12 Intel Corporation Integrated circuit die having bond pads near adjacent sides to allow stacking of dice without regard to dice size
US6576494B1 (en) * 2000-06-28 2003-06-10 Micron Technology, Inc. Recessed encapsulated microelectronic devices and methods for formation
US6603196B2 (en) * 2001-03-28 2003-08-05 Siliconware Precision Industries Co., Ltd. Leadframe-based semiconductor package for multi-media card
US6843421B2 (en) * 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
SG111919A1 (en) * 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
US6731011B2 (en) * 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
US7367503B2 (en) * 2002-11-13 2008-05-06 Sandisk Corporation Universal non-volatile memory card used with various different standard cards containing a memory controller
US7034385B2 (en) * 2003-08-05 2006-04-25 International Rectifier Corporation Topless semiconductor package
US6858470B1 (en) * 2003-10-08 2005-02-22 St Assembly Test Services Ltd. Method for fabricating semiconductor packages, and leadframe assemblies for the fabrication thereof
US7381593B2 (en) * 2004-08-05 2008-06-03 St Assembly Test Services Ltd. Method and apparatus for stacked die packaging
US7375415B2 (en) * 2005-06-30 2008-05-20 Sandisk Corporation Die package with asymmetric leadframe connection
US7638861B2 (en) * 2005-12-08 2009-12-29 Fairchild Semiconductor Corporation Flip chip MLP with conductive ink
US7728411B2 (en) * 2006-02-15 2010-06-01 Sandisk Corporation COL-TSOP with nonconductive material for reducing package capacitance
US7629676B2 (en) * 2006-09-07 2009-12-08 Infineon Technologies Ag Semiconductor component having a semiconductor die and a leadframe
US7622793B2 (en) * 2006-12-21 2009-11-24 Anderson Richard A Flip chip shielded RF I/O land grid array package
US7687893B2 (en) * 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7619307B1 (en) * 2008-06-05 2009-11-17 Powertech Technology Inc. Leadframe-based semiconductor package having arched bend in a supporting bar and leadframe for the package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040004272A1 (en) 2002-07-02 2004-01-08 Leeshawn Luo Integrated circuit package for semicoductor devices with improved electric resistance and inductance
US20060114750A1 (en) * 2004-11-29 2006-06-01 Seiko Epson Corporation Electronic apparatus, method for detecting positions of time display members in electronic apparatus, and program for detecting positions of time display members in electronic apparatus

Also Published As

Publication number Publication date
JP2008545278A (ja) 2008-12-11
US20070001272A1 (en) 2007-01-04
US7375415B2 (en) 2008-05-20
TW200707678A (en) 2007-02-16
WO2007011511A2 (en) 2007-01-25
US8097495B2 (en) 2012-01-17
EP1911091A2 (en) 2008-04-16
TWI322490B (en) 2010-03-21
CN100547777C (zh) 2009-10-07
CN101213662A (zh) 2008-07-02
WO2007011511A3 (en) 2007-03-15
KR20080023702A (ko) 2008-03-14
US20080182365A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
KR100963664B1 (ko) 비대칭 리드프레임 접속을 갖는 다이 패키지
KR101530687B1 (ko) 패키지 적층을 위한 집적회로 패키지 시스템
US7834435B2 (en) Leadframe with extended pad segments between leads and die pad, and leadframe package using the same
US8350380B2 (en) Method for manufacturing leadframe, packaging method for using the leadframe and semiconductor package product
US7339258B2 (en) Dual row leadframe and fabrication method
US7598599B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
US7728411B2 (en) COL-TSOP with nonconductive material for reducing package capacitance
US8659133B2 (en) Etched surface mount islands in a leadframe package
US20040188818A1 (en) Multi-chips module package
US20130200507A1 (en) Two-sided die in a four-sided leadframe based package
US8809118B2 (en) Chip on leads
US8349655B2 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
US20080073772A1 (en) Stacked semiconductor package and method of manufacturing the same
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR200156932Y1 (ko) 스택 모듈형 칩 사이즈 패키지
KR0161117B1 (ko) 반도체 패키지 디바이스
KR20050104205A (ko) 칩 스택 패키지
KR20010053953A (ko) 멀티 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130522

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 10