KR200224864Y1 - 반도체 패키지 - Google Patents
반도체 패키지 Download PDFInfo
- Publication number
- KR200224864Y1 KR200224864Y1 KR2019960006026U KR19960006026U KR200224864Y1 KR 200224864 Y1 KR200224864 Y1 KR 200224864Y1 KR 2019960006026 U KR2019960006026 U KR 2019960006026U KR 19960006026 U KR19960006026 U KR 19960006026U KR 200224864 Y1 KR200224864 Y1 KR 200224864Y1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- semiconductor
- semiconductor package
- defective
- cell
- Prior art date
Links
Landscapes
- Die Bonding (AREA)
Abstract
본 고안은 반도체 패키지에 관한 것으로, 특히 불량 셀이 포함된 반도체칩을 용이하게 사용하는 반도체 패키지에 관한 것이다.
이를 위하여 서로 상반된 부분에 불량 셀과 양호한 셀이 있는 두 반도체 칩으로 제 1 반도체 패키지와 제 2 반도체 패키지를 만든후, 두 반도체 패키지를 전기적으로 연결하여 구성한 것으로, 불량 반도체 칩을 개선할 필요없이 그대로 사용할수 있어서 불량 반도체 칩의 폐기율을 낮출수 있다.
Description
* 도면의 주요부분에 대한 부호의 설명
10a, 20a : 반도체 칩의 양호한 셀
10b, 20b : 반도체 칩의 불량 셀
11, 21 : 리드 12, 22 : 패들
13, 23 : 와이어 24 : 리드연결부재
본 고안은 반도체 패키지에 관한 것으로, 특히 불량 셀이 포함된 반도체 칩을 용이하게 사용하는 반도체 패키지에 관한 것이다.
하나의 웨이퍼에 집적회로를 형성하기 위해서는 물리 화학적 세척, 패턴의 형성, 온도처리 등의 기본 과정을 반복하면서, 산화공정, 확산공정, 증착공정 등을 실시하여야 한다. 그런데 이들 각각의 웨이퍼 처리공정은 수백단계에 이른다. 따라서 이들 처리공정 중에 에러가 발생하여 결함이 있는 불량 반도체 칩을 생산하는 것은 당연한 일이다.
종래에는 생산된 반도체 칩에 불량 셀이 있는 경우 블럭별로 다운 사이징한후, 양호한 셀만을 상호 배선하여 반도체 패키지를 제조함으로써 불량반도체 칩을 구제하였다. 예를 들어 16 메가 디램을 가지는 반도체 칩의 경우, 8 메가 디램만이 양품이라면, 양호한 셀만이 있는 반도체 칩에 새로운 회로를 추가 형성하거나, 용도를 변경하여 8 메가 디램만의 셀을 사용하였다.
그러나 이와 같은 종래의 불량 반도체 칩을 사용하는 반도체 패키지는 불량 반도체 칩을 개선하려는 공정이 복잡하였다. 즉, 불량 반도체 칩에 회로를 추가할 경우 회로를 만들기 위하여 다시 산화, 확산, 증착 등의 반도체 제조공정을 실시해야 했다. 또한, 목적하는 기능을 달성할수 없어서 새로운 기능을 부여하기 위한 용도변경을 할 경우 구조설계를 변경해야 한다는 문제점이 발생하였다.
그래서 본 고안은 회로를 추가로 형성하거나, 구조 설계를 변경할 필요없이 불량 반도체 칩을 용이하게 사용하는 반도체 패키지를 제공함에 그 목적을 두고 있다.
상기 목적을 달성하기 위하여 본 고안에 따른 반도체 패키지는 불량 셀이 있는 제 1 반도체 칩과, 상기 제 1 반도체 칩의 불량셀이 아닌 양호한 셀에 전기적으로 연결된 패드에 와이어 본딩된 다수의 리드와, 상기 제 1 반도체 칩과 상기 리드의 일부를 밀봉하는 몰딩 컴파운드를 구비하여 이루어지는 제 1 반도체 패키지와, 상기 제 1 반도체 칩의 회로와 같은 구조를 가지되, 상기 제 1 반도체 칩과는 상반된 영역에 불량셀과 양호한 셀을 가지는 제 2 반도체 칩과, 상기 제 2 반도체 칩의 양호한 셀에 전기적으로 연결된 패드에 와이어 본딩된 다수의 리드와, 상기 제 2 반도체 칩과 상기 리드의 일부를 몰딩하는 몰딩 컴파운드를 구비하여 이루어지는 제 2 반도체 패키지와, 상기 제 1 반도체 패키지의 리드와 상기 제 2 반도체 패키지의 리드에 연결되어 상기 제 1 반도체 칩과 상기 제 2 반도체 칩을 전기적으로 연결하는 리드연결부재를 포함하여 이루어진다.
이하 첨부된 도면을 참조하여 본 고안을 자세히 설명한다.
제1도는 본 고안의 실시예를 설명하기 위한 도면으로, 제1(a)도는 상위 셀들이 불량인 반도체 칩을 리드 프레임에 부착시킨 상태를, 제1(b)도는 하위 셀들이 불량인 반도체 칩을 리드 프레임에 부착시킨 상태를 나타낸 것이다.
본 고안에 따른 반도체 칩을 만들기 위해서 우선, 다이싱 공정이 끝난 웨이퍼에서 상위 셀이 불량인 칩(10)과 하위 셀이 불량인 칩(20)을 구분하여 선택한다.
이어서, 불량한 상위 셀(10-1)이 있는 반도체 칩(10)을 제1(a)도에 나타낸 바와 같이, 리드 프레임의 패들(12)에 부착하여 양호한 하위 셀(10-2)의 패드에만 리드를(11) 전기적으로 연결하는 와이어 (13)본딩을 실시한다. 이후 몰딩 수지로 반도체 칩(10)과 리드(11)의 일부를 밀봉하되, 배면이 평탄하도록 형성되게 하는 몰딩공정을 실시함으로써 하위 셀만이 작동하는 반도체 칩을 구비한 제 1 반도체 패키지를 마련한다.
그 다음, 하위 셀이 불량인 칩(20)을 선택하여 상술한 방법과 같은 과정을 반복하여 제 2 반도체 패키지를 마련한다. 즉, 제1(b)도에 보인 바와 같이, 불량한 하위 셀(20-1)이 있는 반도체 칩(20)을 리드 프레임의 패들(22)에 부착한다. 이어서 양호한 상위 셀(20-2)의 패드에만 리드(21)를 전기적으로 연결하는 와이어(23) 본딩을 실시한후, 상기 제 1 반도체 패키지와 마찬가지로 배면이 평탄하도록 하는 몰딩 공정을 실시한다.
그 다음, 두 반도체 패키지의 배면을 접착제(25)를 사용하여 접착한후, 두 반도체 칩을 전기적으로 연결하기 위하여 외부로 노출된 리드를 도전물질(24)로 형성된 리드연결부재에 연결하면, 제1(c)도에 보인 바와 같은 구조를 가지는 반도체 패키지를 얻을수 있다. 이 반도체 패키지는 상위 셀과 하위 셀이 모두 작동되는 반도체 칩을 구비하고 있기때문에 본래의 용도대로 사용될수 있다.
상술한 바와 같이 본 고안에 의한 반도체 패키지는 불량 반도체 칩을 개선할 필요없이 그대로 사용할수 있는 용이함이 있다. 즉, 불량 반도체 칩을 사용하기 위하여 회로를 추가하거나, 용도를 변경하기 위하여 새로운 구조를 형성하는 과정이 생략된다. 또한, 생산된 불량 반도체 칩의 폐기율을 낮춤으로써 반도체 제품의 생산 수율을 향상시킬수 있다는 잇점이 있다.
Claims (1)
- 반도체 패키지에 있어서, 불량 셀이 있는 제 1 반도체 칩과, 상기 제 1 반도체 칩의 불량셀이 아닌 양호한 셀에 전기적으로 연결된 패드에 와이어 본딩된 다수의 리드와, 상기 제 1 반도체 칩과 상기 리드의 일부를 몰딩하는 몰딩 컴파운드를 구비하는 제 1 반도체 패키지와, 상기 제 1 반도체 칩의 회로와 같은 구조를 가지되, 상기 제 1 반도체 칩과는 상반된 영역에 불량셀과 양호한 셀을 가지는 제 2 반도체 칩과, 상기 제 2 반도체 칩의 양호한 셀에 전기적으로 연결된 패드에 와이어 본딩된 다수의 리드와, 상기 제 2 반도체 칩과 상기 리드의 일부를 몰딩하는 몰딩 컴파운드를 구비하는 제 2 반도체 패키지와, 상기 제 1 반도체 패키지의 리드와 상기 제 2 반도체 패키지의 리드에 연결되어 상기 제 1 반도체 칩과 상기 제 2 반도체 칩을 전기적으로 연결하는 리드연결부재를 포함하여 이루어지는 반도체 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960006026U KR200224864Y1 (ko) | 1996-03-27 | 1996-03-27 | 반도체 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960006026U KR200224864Y1 (ko) | 1996-03-27 | 1996-03-27 | 반도체 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970056088U KR970056088U (ko) | 1997-10-13 |
| KR200224864Y1 true KR200224864Y1 (ko) | 2001-09-17 |
Family
ID=60837193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960006026U KR200224864Y1 (ko) | 1996-03-27 | 1996-03-27 | 반도체 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200224864Y1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100336281B1 (ko) * | 2000-04-20 | 2002-05-13 | 윤종용 | 수리할 수 있는 멀티 칩 패키지 |
-
1996
- 1996-03-27 KR KR2019960006026U patent/KR200224864Y1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100336281B1 (ko) * | 2000-04-20 | 2002-05-13 | 윤종용 | 수리할 수 있는 멀티 칩 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970056088U (ko) | 1997-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7592691B2 (en) | High density stacked die assemblies, structures incorporated therein and methods of fabricating the assemblies | |
| US6261865B1 (en) | Multi chip semiconductor package and method of construction | |
| KR20040097152A (ko) | 멀티-열 리드프레임 | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| JPH04302164A (ja) | 半導体装置 | |
| US20130200507A1 (en) | Two-sided die in a four-sided leadframe based package | |
| KR200224864Y1 (ko) | 반도체 패키지 | |
| US20010045630A1 (en) | Frame for semiconductor package | |
| US8349655B2 (en) | Method of fabricating a two-sided die in a four-sided leadframe based package | |
| JP3466354B2 (ja) | 半導体装置 | |
| KR20060005713A (ko) | 업-다운 타입 칩 스택 패키지 | |
| KR100267220B1 (ko) | 반도체소자패키지및그의제조방법 | |
| JP2004146488A (ja) | 半導体装置およびその製造方法 | |
| KR100370480B1 (ko) | 반도체 패키지용 리드 프레임 | |
| KR20000040218A (ko) | 멀티 칩 패키지 | |
| JPH01105551A (ja) | 電子装置 | |
| KR200159486Y1 (ko) | 반도체 패키지 | |
| KR0165815B1 (ko) | 패드-업 다이 패키지 | |
| JPH11111910A (ja) | マルチチップマウント半導体装置及びその製造方法 | |
| JPH02219257A (ja) | マルチチップ型半導体装置とその製造方法 | |
| JPH0422159A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS59231826A (ja) | 半導体装置 | |
| KR200159002Y1 (ko) | 적층내부 리드리드 프레임 | |
| KR970007842B1 (ko) | 플라스틱 반도체 패키지 | |
| JPH06132475A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20060220 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |