KR20060005713A

KR20060005713A - 업-다운 타입 칩 스택 패키지

Info

Publication number: KR20060005713A
Application number: KR1020040054637A
Authority: KR
Inventors: 황찬기; 김성호; 김재면
Original assignee: 주식회사 하이닉스반도체
Priority date: 2004-07-14
Filing date: 2004-07-14
Publication date: 2006-01-18

Abstract

본 발명은 하나의 패키지 내에 2개의 반도체 칩을 스택하여 구성한 업-다운 타입 칩 스택 패키지를 개시한다. 개시된 본 발명은 전극패드를 포함한 회로패턴이 구비된 기판과, 상기 기판의 양측 가장자리부를 지지하는 계단형 지지부와 상기 계단형 지지부에 이격 배치된 인너리드 및 상기 인너리드의 외측에 배치된 아우터리드로 구성되는 리드프레임과, 상기 기판의 상부면 상에 페이스-업 형태로 부착된 제1칩과, 상기 제1칩의 본딩패드와 기판 회로패턴의 전극패드간을 연결하는 제1본딩와이어와, 상기 기판 회로패턴의 전극패드와 리드프레임의 인너리드간을 연결하는 제2본딩와이어와, 상기 기판의 하부면에 페이스-다운 형태로 부착된 제2칩과, 상기 제2칩의 본딩패드와 리드프레임의 인너리드간을 연결하는 제3본딩와이어와, 상기 제1, 2칩과 제1, 2, 3본딩와이어를 밀봉하는 봉지제를 포함하는 업-다운 타입 칩 스택 패키지를 제공한다.

Description

업-다운 타입 칩 스택 패키지{Up-down type chip stack package}

도 1a 내지 도 1g는 본 발명에 따른 업-다운 타입 칩 스택 패키지의 제조 과정을 설명하기 위한 단면도.

도 2는 본 발명에 따른 리드프레임을 도시한 평면도.

- 도면의 주요 부분에 대한 부호의 설명 -

110 : 리드 120 : 지지부

130, 131, 132 : 접착제 140 : 기판

141 : 전극패드 150, 155 : 칩

151, 156 : 본딩패드 160, 161, 162 : 본딩와이어

170 : 봉지제

본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 하나의 패키지 내에 2개의 반도체 칩을 스택하여 구성한 업-다운 타입 칩 스택 패키지에 관한 것이다.

최근 전기·전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라, 고용량 의 반도체 모듈을 제공하기 위한 다양한 기술들이 연구 개발되고 있다. 고용량의 반도체 모듈을 제공하기 위한 방법으로서는 메모리 칩의 용량 증대, 다시 말해, 메모리 칩의 고집적화를 들 수 있으며, 이러한 고집적화는 한정된 반도체 칩의 공간 내에 보다 많은 수의 셀을 집적해 넣는 것에 의해 실현될 수 있다.

그러나, 이와 같은 메모리 칩의 고집적화는 정밀한 미세 선폭을 요구하는 등, 고난도의 기술과 많은 개발 시간을 필요로 한다. 이에 따라, 고용량의 반도체 모듈을 제공하기 위한 또 다른 방법으로서 칩 스택(chip stack) 기술이 제안되었다.

이러한 칩 스택 기술은 적어도 2개 이상의 반도체 칩을 수직으로 쌓아 올리는 것으로서, 이러한 칩 스택 기술에 의한 칩 스택 패키지는 메모리 용량 증대는 물론, 실장 밀도 및 실장 면적 사용의 효율성 측면에서 이점이 있다.

한편, 상기 칩 스택 패키지는 구조적으로 업-다운 타입과 업-업 타입으로 크게 분류할 수 있으며, 여기서, 업-다운 타입 칩 스택 패키지는 일반적으로 리드프레임의 다이패드 상하부면 각각에 칩이 부착되고, 본딩와이어에 의해 다이패드의 양측에 배열된 리드와 칩의 본딩패드가 전기적으로 연결되며, 칩과 이에 와이어 본딩된 리드 부분이 봉지제로 몰딩된 구조를 갖는다.

그러나, 상기한 업-다운 타입 칩 스택 패키지는 그 제조가 용이하다는 이점이 있으나, 2개의 칩이 다이패드의 상하부면 각각에 부착되는 것과 관련해서 이들 칩이 미러 다이(mirror die)이어야만 하므로, 칩 선택에 있어서 제약적일 수밖에 없다.

따라서, 본 발명은 종래의 문제점을 해결하기 위해 제안된 것으로서, 칩 선택에 제약이 없도록 한 업-다운 타입 칩 스택 패키지를 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 전극패드를 포함한 회로패턴이 구비된 기판; 상기 기판의 양측 가장자리부를 지지하는 계단형 지지부와 상기 계단형 지지부에 이격 배치된 인너리드 및 상기 인너리드의 외측에 배치된 아우터리드로 구성되는 리드프레임; 상기 기판의 상부면 상에 페이스-업 형태로 부착된 제1칩; 상기 제1칩의 본딩패드와 기판 회로패턴의 전극패드간을 연결하는 제1본딩와이어; 상기 기판 회로패턴의 전극패드와 리드프레임의 인너리드간을 연결하는 제2본딩와이어; 상기 기판의 하부면에 페이스-다운 형태로 부착된 제2칩; 상기 제2칩의 본딩패드와 리드프레임의 인너리드간을 연결하는 제3본딩와이어; 및 상기 제1, 2칩과 제1, 2, 3본딩와이어를 밀봉하는 봉지제를 포함하는 업-다운 타입 칩 스택 패키지를 제공한다.

(실시예)

이하, 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하도록 한다.

도 1g는 본 발명에 따른 업-다운 타입 칩 스택 패키지를 도시한 단면이다.

도시된 바와 같이, 본 발명의 업-다운 타입 칩 스택 패키지는 리드(110)와 계단형 지지부(120)를 구비한 리드프레임의 지지부(120)에 전극패드(141)를 포함한 회로패턴이 구비된 기판(140)이 부착된 구조를 갖는다.

이때, 접착제(130)에 의해 리드프레임의 지지부(120)와 기판(140)의 양측 가장자리부가 부착되며, 또한, 이러한 기판(140)의 상하부면에는 접착제(131, 132)에 의해 본딩패드(151, 156)를 구비한 제1칩(150)과 제2칩(155)이 각각 부착된다. 여기서, 제1칩(150)은 페이스-업 형태로 기판(140)의 상부면에 부착되고, 제2칩(155)은 페이스-다운 형태로 기판(140)의 하부면에 부착된다.

그리고, 제1칩(150)의 본딩패드(151)는 본딩와이어(141)에 의해 기판(140)의 전극패드(141)와 상호 연결되며, 제2칩(155)의 본딩패드(156)는 본딩와이어(162)에 의해 리드프레임의 지지부(120) 양측에 배열된 리드(110)와 상호 연결된다. 아울러, 기판(140)의 전극패드(141)는 본딩와이어(161)에 의해 리드프레임의 리드(110)와 상호 연결된다.

이러한 제1칩(150) 및 제2칩(155)과 기판(140) 및 와이어 본딩된 리드(110) 부분은 EMC(Epoxy Molding Compound)와 같은 봉지제(170)에 의해 몰딩된다.

이와 같은 구조의 업-다운 타입 칩 스택 패키지는 회로패턴이 구비된 기판 (140)에 2개의 칩(150, 155)이 부착되고, 본딩와어어(160)에 의해 제1칩(150)과 기판(140)이 전기적으로 상호 연결되므로, 다이패드의 상부면과 하부면에 미러 다이인 2개의 칩을 부착해야만 했던 종래의 업-다운 타입 칩 스택 패키지와는 달리 본 발명의 업-다운 타입 칩 스택 패키지는 기판(140)의 상부면과 하부면에 부착되는 2개의 칩(150, 155)이 미러 다이가 아니어도, 기판(140)에 구비된 회로패턴과 본딩와이어(160)에 의해 기판(140)에 부착된 2개의 칩(150, 155)은 미러 다이가 된다.

다시 말해, 종래의 업-다운 타입 칩 스택 패키지는 다이패드의 상부면과 하 부면에 미러 다이인 2개의 칩을 부착하였으나, 본 발명의 업-다운 타입 칩 스택 패키지는 다이패드 대신 회로패턴이 구비된 기판을 이용하며, 또한 그 기판의 상부면과 하부면에 미러 다이가 아닌 2개의 칩을 부착할 수 있다. 그 결과, 본 발명의 업-다운 타입 칩 스택 패키지는 칩 선택의 제약을 해결할 수 있다.

이하에서는 전술한 본 발명에 따른 칩 스택 패키지의 제조 과정을 설명하도록 한다.

도 1a 내지 도 1g는 본 발명의 업-다운 타입 칩 스택 패키지의 제조 과정을 설명하기 위한 단면도이고, 도 2는 본 발명의 업-다운 타입의 칩 스택 패키지에 필요한 리드프레임을 설명하기 위한 평면도이다.

우선, 도 1a와 도 2를 참조하면, 인너리드(111) 및 아우터리드(112)를 포함한 리드(110)와 기판(140)을 지지하기 위한 지지부(120)가 구비된 리드프레임의 지지부(120)에 접착제(130)를 매개로 하여 기판(140)의 가장자리부가 부착된다. 여기서, 지지부(120)의 양측에는 리드(110)가 배열되어 있으며, 기판(140)에는 전극패드(141)를 포함한 회로패턴(미도시)이 형성되어 있다. 도 2에서 미설명된 도면 부호 121은 댐바(dam bar)를 나타내고, 122는 타이바(tie bar)를 나타낸다.

다음으로, 도 1b를 참조하면, 기판(140)의 상부면에는 본딩패드(151)를 구비한 제1칩(150)이 접착제(131)에 의해 페이스-업 형태로 부착된다.

그런 다음, 도 1c를 참조하면, 기판(140)의 하부면에 본딩패드(156)를 구비한 제2칩(155)이 접착제(132)에 의해 페이스-다운 형태로 부착된다.

이어서, 도 1d를 참조하면, 기판(140)의 상부면에 부착된 제1칩(150)의 본딩 패드(151)와 기판(140)의 전극패드(141)는 본딩와이어(160)에 의해 전기적으로 상호 연결된다. 이렇게 연결하는 본딩와이어(160)와 기판(140)의 회로패턴에 의해 기판(140)의 상부면에 부착된 제1칩(150)과 그의 하부면에 부착된 제2칩(155)은 미러 다이가 된다.

그리고 나서, 도 1e를 참조하면, 기판(140)의 전극패드(141)와 지지부(120)의 양측에 배열된 리드(110)는 본딩와이어(161)에 의해 상호 연결된다.

다음으로, 도 1f를 참조하면, 기판(140)의 하부면에 부착된 제2칩(155)의 본딩패드(156)는 본딩와이어(162)에 의해 리드(110)와 상호 연결된다.

그런 다음, 도 1g를 참조하면, 기판(140) 및 제1칩(150)의 상부면과 제2칩 (155)의 하부면 및 와이어 본딩된 리드 부분들은 봉지제(170)에 의해 몰딩된다.

이후, 공지된 후속 공정으로 업-다운 타입 칩 스택 패키지 제조를 완료한다.

이상에서 알 수 있는 바와 같이, 본 발명은 회로패턴이 구비된 기판에 2개의 칩을 부착하여 와이어 본딩함으로써, 부착되는 2개의 칩이 미러 다이일 필요가 없다. 그 결과, 부착되는 칩의 선택을 제약 없이 할 수 있다.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims

전극패드를 포함한 회로패턴이 구비된 기판;

상기 기판의 양측 가장자리부를 지지하는 계단형 지지부와 상기 계단형 지지부에 이격 배치된 인너리드 및 상기 인너리드의 외측에 배치된 아우터리드로 구성되는 리드프레임;

상기 기판의 상부면 상에 페이스-업 형태로 부착된 제1칩;

상기 제1칩의 본딩패드와 기판 회로패턴의 전극패드간을 연결하는 제1본딩와이어;

상기 기판 회로패턴의 전극패드와 리드프레임의 인너리드간을 연결하는 제2 본딩와이어;

상기 기판의 하부면에 페이스-다운 형태로 부착된 제2칩;

상기 제2칩의 본딩패드와 리드프레임의 인너리드간을 연결하는 제3본딩와이어; 및

상기 제1, 2칩과 제1, 2, 3본딩와이어를 밀봉하는 봉지제를 포함하는 것을 특징으로 하는 업-다운 타입 칩 스택 패키지.
제 1 항에 있어서,

상기 기판은 접착제에 의해 리드프레임의 계단형 지지부에 부착된 것을 특징으로 하는 업-다운 타입 칩 스택 패키지.
제 2 항에 있어서,

상기 접착제는 WBL(Wafer Back side Lamination) 테이프 또는 에폭시(Epoxy)인 것을 특징으로 하는 업-다운 타입 칩 스택 패키지.