KR101359346B1 - 반도체 패키지 및 그의 제조 방법 - Google Patents

반도체 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR101359346B1
KR101359346B1 KR1020120037898A KR20120037898A KR101359346B1 KR 101359346 B1 KR101359346 B1 KR 101359346B1 KR 1020120037898 A KR1020120037898 A KR 1020120037898A KR 20120037898 A KR20120037898 A KR 20120037898A KR 101359346 B1 KR101359346 B1 KR 101359346B1
Authority
KR
South Korea
Prior art keywords
package substrate
package
lead frame
substrate
semiconductor chip
Prior art date
Application number
KR1020120037898A
Other languages
English (en)
Other versions
KR20130115531A (ko
Inventor
채장수
박미영
유광선
정진욱
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020120037898A priority Critical patent/KR101359346B1/ko
Publication of KR20130115531A publication Critical patent/KR20130115531A/ko
Application granted granted Critical
Publication of KR101359346B1 publication Critical patent/KR101359346B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체 패키지는 패키지 기판, 반도체 칩 및 리드 프레임을 포함한다. 반도체 칩은 상기 패키지 기판의 상부면에 배치되어, 상기 패키지 기판과 전기적으로 연결된다. 리드 프레임은 상기 패키지 기판의 하부면에 전기적으로 연결된다. 따라서, 외부접속단자로 솔더 볼 대신에 리드 프레임을 사용하게 되므로, 솔더 볼 사용으로 야기되는 제반 문제점들이 완벽하게 해소될 수 있다. 특히, 몰딩 부재가 반도체 패키지의 상부면, 하부면 및 측면들을 둘러싸게 되므로, 반도체 패키지는 향상된 내습성을 갖게 된다.

Description

반도체 패키지 및 그의 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 패키지 및 그의 제조 방법에 관한 것으로서, 보다 구체적으로는 리드 프레임을 갖는 반도체 패키지 및 그의 제조 방법에 관한 것이다.
일반적으로, 반도체 기판에 여러 가지 반도체 공정들을 수행하여 복수개의 반도체 칩들을 형성한다. 그런 다음, 각 반도체 칩들을 마더 보드에 실장하기 위해서, 반도체 칩에 대해서 패키징 공정을 수행하여 반도체 패키지를 형성한다.
반도체 패키지는 패키지 기판, 패키지 기판 상에 배치된 반도체 칩, 반도체 칩과 패키지 기판을 전기적으로 연결시키는 도전성 연결 부재, 패키지 기판과 반도체 칩을 둘러싸는 몰딩 부재, 및 패키지 기판에 실장된 외부접속단자들을 포함한다. 외부접속단자들은 솔더 볼을 주로 포함한다. 솔더 볼은 마더 보드에 실장된다. 이러한 반도체 패키지의 일반적인 형태가 볼 그리드 어레이(Ball Grid Array : BGA) 타입 패키지이다.
그러나, BGA 타입 패키지의 경우, 솔더 볼과 패키지 기판이나 마더 보드 사이의 연결 부위에서 강한 응력이 발생된다. 응력은 상기 연결 부위에 크랙을 형성하게 됨으로써, 솔더 볼과 패키지 기판 또는 마더 보드 간의 전기적 연결을 파괴한다.
또한, BGA 타입 패키지는 높은 습기 민감성을 갖는 관계로 리플로우 솔더링 온도에 노출될 때, BGA 타입 패키지 내부에 있는 습기가 증발하여 발생하는 증기압이 BGA 타입 패키지에 손상을 주거나 파괴를 유발한다. 이로 인하여, 층분리 현상, 와이어 보드 파되, 내부 균열, 팝콘 현상 및 솔더 볼들 간의 쇼트를 유발하는 경우도 많다.
아울러, 솔더 볼에 결함이 발생된 경우, 솔더 볼에 대한 검사 및 재가공이 매우 어렵다는 단점도 안고 있다.
특히, 이러한 반도체 패키지가 우주 산업 분야의 기기에 사용되는 경우, 상기된 문제점들은 더욱 심화된다.
본 발명은 고밀도 실장이 가능한 BGA 타입 패키지의 장점을 유지하면서도 전술한 제반 문제점들을 해소할 수 있는 신뢰성 있는 반도체 패키지를 제공한다.
또한, 본 발명은 상기된 반도체 패키지를 제조하는 방법을 제공한다.
본 발명의 일 견지에 따른 반도체 패키지는 패키지 기판, 반도체 칩, 리드 프레임 및 몰딩 부재를 포함한다. 반도체 칩은 상기 패키지 기판의 상부면에 배치되어, 상기 패키지 기판과 전기적으로 연결된다. 리드 프레임은 상기 패키지 기판의 하부면에 전기적으로 연결된다. 몰딩 부재는 패키지 기판의 상부면, 하부면 및 측면, 및 반도체 칩의 상부면 및 측면들을 둘러싼다.
예시적인 실시예들에 있어서, 상기 패키지 기판은 상기 리드 프레임의 인너 리드들이 삽입되는 복수개의 삽입공들을 가질 수 있다. 상기 인너 리드들은 상부를 향해 수직하게 연장되어 상기 삽입공들에 삽입될 수 있다.
예시적인 실시예들에 있어서, 상기 리드 프레임은 상기 패키지 기판의 하부면으로부터 수직하게 연장된 인너 리드들, 및 상기 인너 리드들로부터 수평하게 연장된 아우터 리드들을 포함할 수 있다.
예시적인 실시예들에 있어서, 반도체 패키지는 상기 패키지 기판의 하부에 배치되어 상기 리드 프레임의 인너 리드들과 아우터 리드들을 구획하는 댐 바(dam bar) 기판을 더 포함할 수 있다. 상기 댐 바 기판은 상기 인너 리드들이 삽입되는 복수개의 삽입공들을 가질 수 있다.
예시적인 실시예들에 있어서, 반도체 패키지는 상기 반도체 칩과 상기 패키지 기판을 전기적으로 연결시키는 도전성 연결 부재를 더 포함할 수 있다. 상기 도전성 연결 부재는 도전성 와이어 또는 도전성 범프를 포함할 수 있다.
본 발명의 다른 견지에 따른 반도체 패키지는 패키지 기판, 반도체 칩, 도전성 와이어들, 몰딩 부재, 리드 프레임 및 댐 바 기판을 포함한다. 반도체 칩은 상기 패키지 기판의 상부면에 배치된다. 도전성 와이어들은 상기 반도체 칩과 상기 패키지 기판을 전기적으로 연결시킨다. 몰딩 부재는 패키지 기판의 상부면, 하부면 및 측면, 및 반도체 칩의 상부면 및 측면들을 둘러싼다. 리드 프레임은 상기 패키지 기판의 하부면으로부터 수직하게 연장된 인너 리드들, 및 상기 인너 리드들로부터 수평하게 연장되어 상기 몰딩 부재의 하부면을 통해 노출된 아우터 리드들을 갖는다. 댐 바 기판은 상기 몰딩 부재로부터 노출되도록 상기 패키지 기판의 하부에 배치되어 상기 리드 프레임의 인너 리드들과 아우터 리드들을 구획한다.
예시적인 실시예들에 있어서, 상기 패키지 기판은 상기 인너 리드들이 삽입되는 복수개의 삽입공들을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 댐 바 기판은 상기 인너 리드들이 삽입되는 복수개의 삽입공들을 가질 수 있다.
본 발명의 또 다른 견지에 따른 반도체 패키지의 제조 방법에 따르면, 패키지 기판의 상부면에 반도체 칩을 부착한다. 상기 반도체 칩과 상기 패키지 기판을 전기적으로 연결시킨다. 상기 패키지 기판의 하부면에 리드 프레임을 전기적으로 연결시킨다. 몰딩 부재로 패키지 기판의 상부면, 하부면 및 측면들과 반도체 칩의 상부면 및 측면들을 둘러싼다.
예시적인 실시예들에 있어서, 상기 패키지 기판의 하부면에 상기 리드 프레임을 전기적으로 연결시키는 단계는 상기 패키지 기판의 삽입공들에 상기 리드 프레임의 인너 리드들을 삽입시키는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 제조 방법은 상기 패키지 기판의 하부에 상기 리드 프레임의 인너 리드들과 아우터 리드들을 구획하는 댐 바(dam bar) 기판을 배치하는 단계를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 반도체 칩과 상기 패키지 기판을 전기적으로 연결시키는 단계는 상기 반도체 칩과 상기 패키지 기판을 도전성 와이어로 연결시키는 단계를 포함할 수 있다.
본 발명의 또 다른 견지에 따른 반도체 패키지의 제조 방법에 따르면, 패키지 기판의 상부면에 반도체 칩을 부착한다. 상기 반도체 칩과 상기 패키지 기판을 도전성 와이어들로 전기적으로 연결시킨다. 상기 패키지 기판의 하부면에 리드 프레임을 전기적으로 연결시킨다. 상기 패키지 기판의 하부에 상기 리드 프레임의 인너 리드들과 아우터 리드들을 구획하는 댐 바(dam bar) 기판을 배치한다. 상기 댐 바 기판의 하부면과 상기 아우터 리드들이 노출되도록 상기 패키지 기판의 상부면, 하부면 및 측면들과 상기 반도체 칩의 상부면 및 측면들을 몰딩 부재로 둘러싼다.
예시적인 실시예들에 있어서, 상기 패키지 기판의 하부면에 상기 리드 프레임을 전기적으로 연결시키는 단계는 상기 패키지 기판의 삽입공들에 상기 리드 프레임의 인너 리드들을 삽입시키는 단계를 포함할 수 있다.
상기된 본 발명에 따르면, 외부접속단자로 솔더 볼 대신에 리드 프레임을 사용하게 되므로, 솔더 볼 사용으로 야기되는 제반 문제점들이 완벽하게 해소될 수 있다. 따라서, 본 발명의 반도체 패키지는 솔더 볼을 사용할 수 없는 환경, 예를 들면 우주 공간에서 사용되는 장비에 적용될 수 있다. 또한, 리드 프레임이 패키지 기판에 수직 방향을 따라 연결되므로, 리드 프레임으로 인해서 반도체 패키지의 크기가 증가되는 것도 방지된다. 특히, 몰딩 부재가 반도체 패키지의 상부면, 하부면 및 측면들을 둘러싸게 되므로, 반도체 패키지는 향상된 내습성을 갖게 된다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 2는 도 1의 반도체 패키지를 나타낸 평면도이다.
도 3은 도 1의 반도체 패키지의 패키지 기판을 나타낸 평면도이다.
도 4는 도 1의 반도체 패키지의 댐 바 기판을 나타낸 평면도이다.
도 5 내지 도 8은 도 1의 반도체 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들 및 평면도이다.
도 9는 반도체 제조 방법에 사용되는 리드 프레임의 초기 형상을 나타낸 평면도이다.
도 10은 반도체 제조 방법에 사용되는 리드 프레임 형태를 성형하기 위한 지그를 나타낸 사시도이다.
도 11은 도 10의 ⅩⅠ 부위를 확대해서 나타낸 사시도이다.
도 12는 도 10의 지그를 이용해서 도 9의 리드 프레임을 성형한 상태를 나타낸 사시도이다.
도 13은 반도체 제조 방법에 사용되는 패키지 기판에 리드 프레임을 조립하는데 사용되는 지그를 나타낸 사시도이다.
도 14는 도 13의 ⅩⅣ 부위를 확대해서 나타낸 사시도이다.
도 15는 패키지 기판 및 몰딩 부재를 형성하는데 사용되는 IC-기판 스트립(strip)을 나타낸 평면도이다.
도 16은 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타낸 단면도이고, 도 2는 도 1의 반도체 패키지를 나타낸 평면도이며, 도 3은 도 1의 반도체 패키지의 패키지 기판을 나타낸 평면도이고, 도 4는 도 1의 반도체 패키지의 댐 바 기판을 나타낸 평면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 반도체 패키지(100)는 패키지 기판(110), 반도체 칩(120), 도전성 와이어들(130), 댐 바 기판(140), 리드 프레임(150) 및 몰딩 부재(160)를 포함한다.
도 1 내지 도 3을 참조하면, 패키지 기판(110)은 대략 플레이트 형상을 갖는다. 패키지 기판(110)은 절연 기판 및 절연 기판에 내장된 회로 패턴(미도시)을 갖는다. 본 실시예에서, 도 3에 도시된 바와 같이, 패키지 기판(110)은 복수개의 삽입공(112)들을 갖는다. 삽입공(112)들은 패키지 기판(110)의 가장자리를 따라 수직 방향을 따라 형성된다.
반도체 칩(120)은 패키지 기판(110)의 상부면에 배치된다. 본 실시예에서, 반도체 칩(120)은 패키지 기판(110)의 상부면 중앙부에 접착제(미도시)를 매개로 부착될 수 있다. 본 실시예에서, 반도체 칩(120)은 복수개의 본딩 패드(미도시)들을 갖는다. 본딩 패드들은 반도체 칩(120)의 상부면 가장자리를 따라 배열된다.
도전성 와이어(130)들은 반도체 칩(120)과 패키지 기판(110)을 전기적으로 연결시킨다. 구체적으로, 도전성 와이어(130)들은 반도체 칩(120)의 본딩 패드에 연결된 상단, 및 패키지 기판(110)의 회로 패턴에 연결된 하단을 갖는다. 본 실시예에서, 도전성 와이어(130)들은 알루미늄, 구리, 금 등과 같은 금속 와이어를 포함할 수 있다.
도 1, 도 2 및 도 4를 참조하면, 댐 바 기판(140)은 패키지 기판(110)의 하부에 배치된다. 댐 바 기판(140)은 패키지 기판(110)의 하부면과 간격을 두고 배치된다. 따라서, 댐 바 기판(140)의 상부면과 패키지 기판(110)의 하부면 사이에는 공간이 형성된다. 본 실시예에서, 도 4에 도시된 바와 같이, 댐 바 기판(140)은 복수개의 삽입공(142)들을 갖는다. 댐 바 기판(140)의 삽입공(142)들은 패키지 기판(110)의 삽입공(112)들과 실질적으로 동일한 배열 및 크기를 가질 수 있다.
리드 프레임(150)은 패키지 기판(110)의 하부면에 전기적으로 연결된다. 본 실시예에서, 리드 프레임(150)은 복수개의 인너 리드(152)들 및 복수개의 아우터 리드(154)들을 포함한다.
인너 리드(152)들은 댐 바 기판(140)의 삽입공(142)을 통해서 패키지 기판(110)의 삽입공(112)에 삽입된 상단을 갖는다. 즉, 인너 리드(152)들은 수직 방향을 따라 연장되어 패키지 기판(110)의 회로 패턴과 전기적으로 연결된다. 이와 같이, 인너 리드(152)들이 댐 바 기판(140)을 통해서 패키지 기판(110)에 수직 방향을 따라 연결되므로, 인너 리드(152)들로 인해서 반도체 패키지(100)의 폭이 증가되지 않는다. 인너 리드(152)들은 솔더링을 통해서 패키지 기판(110)에 고정될 수 있다.
아우터 리드(154)들은 인너 리드(152)들의 하단으로부터 연장된다. 본 실시예에서, 인너 리드(152)들의 하단은 댐 바 기판(140)의 삽입공(142) 내에 위치한다. 아우터 리드(154)들은 댐 바 기판(140)의 하부면으로부터 수직 방향을 따라 연장된 후, 반도체 패키지(100)의 외측 방향을 따라 수평하게 연장된다. 즉, 아우터 리드(154)들은 대략 L자 형상을 갖는다. 아우터 리드(154)들은 마더 보드에 실장된다.
본 실시예에서, 리드 프레임(150)은 알루미늄 등과 같은 금속 재질을 포함한다. 따라서, 리드 프레임(150)은 우수한 열응력 특성을 갖는다.
한편, 전술한 바와 같이, 인너 리드(152)들과 아우터 리드(154)들 간의 연결 부위가 댐 바 기판(140)의 삽입공(142) 내에 위치하게 되므로, 댐 바 기판(140)은 인너 리드(152)와 아우터 리드(154)를 구획하는 기능을 갖게 된다.
몰딩 부재(160)는 패키지 기판(110)과 반도체 칩(120)을 둘러싼다. 본 실시예에서, 몰딩 부재(160)는 패키지 기판(110)의 하부면도 둘러싸는 구조를 갖는다. 구체적으로, 몰딩 부재(160)는 반도체 칩(120)의 상부면과 4개의 측면들, 패키지 기판(110)의 상부면, 하부면 및 4개의 측면들을 모두 둘러싸는 구조를 갖는다. 따라서, 이러한 몰딩 부재(160)를 갖는 반도체 패키지(100)는 향상된 내습성을 갖게 된다.
반면에, 몰딩 부재(160)는 댐 바 기판(140)의 상부면에만 형성되고, 댐 바 기판(140)의 하부면에는 형성되지 않는다. 즉, 댐 바 기판(140)의 하부면은 몰딩 부재(160)로부터 노출된다. 따라서, 리드 프레임(150)의 아우터 리드(154)들도 몰딩 부재(160)로부터 노출된다. 아우터 리드(154)를 제외한 반도체 패키지(100)의 6면들이 몰딩 부재(160)로 둘러싸이게 되므로, 습기가 반도체 패키지(100) 내부로 침투하는 현상이 억제될 수 있다.
한편, 몰딩 부재(160)가 패키지 기판(110)의 하부에 위치될 경우, 댐 바 기판(140)은 몰드 플래시(mold flash) 현상을 방지한다.
다른 실시예로서, 다른 부재 또는 지그를 이용해서 몰드 플래시 현상을 방지할 수 있다면, 본 실시예에 따른 반도체 패키지(100)는 댐 바 기판(140)을 포함하지 않을 수 있다.
본 실시예에 따르면, 외부접속단자로서 솔더 볼 대신에 리드 프레임을 사용한다. 따라서, 반도체 패키지는 우수한 열응력 특성, 개선된 내습성 등을 갖게 된다. 특히, 몰딩 부재가 반도체 패키지의 상부면과 하부면 뿐만 아니라 측면들도 모두 둘러싸게 되므로, 반도체 패키지는 향상된 내습성을 갖게 된다. 또한, 리드 프레임이 패키지 기판에 수직 방향을 따라 연결되므로, 리드 프레임으로 인해서 반도체 패키지의 폭이 늘어나지 않는다. 아울러, 반도체 패키지를 마더 보드로부터 분리하는 작업이 수월하므로, 반도체 패키지에 대한 검사 및 보수 작업도 용이해진다.
도 5 내지 도 8은 도 1의 반도체 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들 및 평면도이고, 도 9는 반도체 제조 방법에 사용되는 리드 프레임의 초기 형상을 나타낸 평면도이며, 도 10은 반도체 제조 방법에 사용되는 리드 프레임 형태를 성형하기 위한 지그를 나타낸 사시도이고, 도 11은 도 10의 ⅩⅠ 부위를 확대해서 나타낸 사시도이고, 도 12는 도 10의 지그를 이용해서 도 9의 리드 프레임을 성형한 상태를 나타낸 사시도이며, 도 13은 반도체 제조 방법에 사용되는 패키지 기판에 리드 프레임을 조립하는데 사용되는 지그를 나타낸 사시도이고, 도 14는 도 13의 ⅩⅣ 부위를 확대해서 나타낸 사시도이며, 도 15는 패키지 기판 및 몰딩 부재를 형성하는데 사용되는 IC-기판 스트립(strip)을 나타낸 평면도이다.
도 5를 참조하면, 반도체 칩(120)을 패키지 기판(110)의 상부면 중앙부에 부착시킨다. 본 실시예에서, 패키지 기판(110)은 패키지 기판(110)의 가장자리에 수직하게 형성된 복수개의 삽입공(112)들을 갖는다. 따라서, 삽입공(112)들은 반도체 칩(120)에 의해 덮여지지 않고 노출된다.
도 6을 참조하면, 반도체 칩(120)의 본딩 패드들과 패키지 기판(110)의 회로 패턴을 도전성 와이어(130)들을 이용해서 전기적으로 연결시킨다. 구체적으로, 도전성 와이어(130)의 상단은 반도체 칩(120)의 본딩 패드에 연결되고, 도전성 와이어(130)의 하단은 패키지 기판(110)의 회로 패턴에 연결된다.
도 7을 참조하면, 도 9의 리드 프레임(150)에 형성된 돌기(153)와 도 13의 지그(180)를 이용해서 댐 바 기판(140)이 연결된 리드 프레임(150)을 패키지 기판(110)의 하부에 배치한다.
본 실시예에서, 리드 프레임(150)은 도 10 및 도 11에 도시된 지그(170)를 이용해서 형성할 수 있다. 도 10 및 도 11을 참조하면, 지그(170)는 지그 블럭(172), 지그 플레이트(174) 및 절곡 슬롯(178)을 포함한다.
지그 블럭(172)은 대략 직육면체 형상을 갖는다. 수용홈(176)이 지그 블럭(172)의 상부면에 길게 형성된다.
지그 플레이트(174)는 수용홈(176) 내에 배치된다. 지그 플레이트(174)는 대략 직사각판 형상을 갖는다.
절곡 슬롯(178)은 지그 플레이트(174)의 4면을 따라 형성된 직사각틀 형상을 갖는다. 리드 프레임(150)의 인너 리드(152)들이 절곡 슬롯(178) 내에 삽입된다.
한편, 리드 프레임(150)은 도 9에 도시된 바와 같이, 대략 평판 형상을 갖는다. 따라서, 인너 리드(152)들과 아우터 리드(154)들은 동일한 방향을 따라 연장된다. 인너 리드(152)들을 절곡 슬롯(178)에 삽입시키면, 리드 프레임(150)은 도 12에 도시된 입체적 형상으로 성형된다.
도 8을 참조하면, 리드 프레임(150)의 인너 리드(152)들을 댐 바 기판(140)의 삽입공(142)들을 통해서 패키지 기판(110)의 삽입공(112)들에 삽입시킨다. 이때, 리드 프레임(150)에 형성된 돌기(153)와 도 13의 지그(180)를 이용하여 패키지 기판(110)과 댐 바 기판(140) 사이의 이격거리를 제어한다. 인너 리드(152)들의 상단들은 솔더링 공정을 통해서 패키지 기판(110)의 삽입공(112) 내면에 견고하게 고정된다.
본 실시예에서, 도 13 및 도 14에 도시된 지그(180)를 이용해서 리드 프레임(150)을 패키지 기판(110)에 조립할 수 있다.
도 13 및 도 14를 참조하면, 지그(180)는 지그 블럭(182) 및 수용홈(184)들을 포함한다. 수용홈(184)들은 지그 블럭(182)의 상부면(188)에 형성된다.
IC 기판 스트립은 지그 블럭(182)의 상부면(188)에 배치된다. 수용홈(184)은 반도체 칩(120)을 수용한다. 본 실시예에서, 수용홈(184)은 2단의 단차진 구조를 갖는다. 따라서, 수용홈(184)은 저면(185) 및 저면(185)의 가장자리에 형성된 단차면(186)을 갖는다.
반도체 칩(120)과 도전성 와이어(130)들은 지그 블럭(182)의 저면(184)과 상부면(188) 사이의 공간에 수용된다. 따라서, 저면(185)으로부터 지그 블럭(182)의 상부면(188)까지의 길이는 반도체 칩(120)의 하부면으로부터 도전성 와이어(130)의 최상단까지의 길이보다 약간 긴 길이를 가질 것이 요구된다.
단차면(186)은 패키지 기판(110)의 상부면 위로 돌출되는 인너 리드(152)의 길이를 조절하기 위한 것으로 그 깊이는 피키지 기판(110) 상부면 위로 돌출된 인너 리드의 길이와 동일하다.
개별 패키지 기판(110)을 포함하는 IC 기판 스트립(190)의 상부면은 지그 블록(182)의 상부면(188)과 맞대어진다. 개별 기판을 사용하는 댐 바 기판(140)은 리드 프레임(150)의 돌기(153) 부분까지 삽입되어 리드 프레임(150)을 패키지 기판(110)에 조립하기 전에 먼저 조립되어진다. 리드 프레임(150)의 인너 리드(152)들을 댐 바 기판(140)의 삽입공(142)들을 통해서 우선 조립한 후 조립된 개체를 하나의 단위체로 하여 IC 기판 스트립에 위치하는 패키지 기판(110)의 삽입공(112)들에 삽입시킨다.
이어서, 몰딩 부재(160)를 형성하여, 도 1에 도시된 반도체 패키지(100)를 완성한다. 본 실시예에서, 몰딩 부재(160)는 도 15에 도시된 IC-기판 스트립(190), 몰딩 물질 러너(runner) 및 개별 몰드 캐비티를 이용해서 형성할 수 있다.
도 16은 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
본 실시예에 따른 반도체 패키지(100a)는 반도체 칩을 제외하고는 도 1의 반도체 패키지(100)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 13을 참조하면, 본 실시예에 따른 반도체 패키지(100a)는 플립 칩 패키지이다. 따라서, 반도체 칩(130)은 도전성 범프(132)를 매개로 패키지 기판(110)에 전기적으로 연결된다. 본딩 패드들은 반도체 칩(130)의 하부면에 배열된다.
본 실시예들에서는, 반도체 패키지가 하나의 반도체 칩만을 포함하는 것으로 예시하였으나, 반도체 패키지는 복수개의 반도체 칩들이 적층된 구조를 가질 수도 있다.
상술한 바와 같이 본 실시예들에 의하면, 외부접속단자로 솔더 볼 대신에 리드 프레임을 사용하게 되므로, 솔더 볼 사용으로 야기되는 제반 문제점들이 완벽하게 해소될 수 있다. 따라서, 본 발명의 반도체 패키지는 솔더 볼을 사용할 수 없는 환경, 예를 들면 우주 공간에서 사용되는 장비에 적용될 수 있다. 또한, 리드 프레임이 패키지 기판에 수직 방향을 따라 연결되므로, 리드 프레임으로 인해서 반도체 패키지의 크기가 증가되는 것도 방지된다. 특히, 몰딩 부재가 반도체 패키지의 상부면, 하부면 및 측면들을 둘러싸게 되므로, 반도체 패키지는 향상된 내습성을 갖게 된다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 ; 패키지 기판 120 ; 반도체 칩
130 ; 도전성 와이어 140 ; 댐 바 기판
150 ; 리드 프레임 152 ; 인너 리드
154 ; 아우터 리드 160 ; 몰딩 부재

Claims (17)

  1. 패키지 기판;
    상기 패키지 기판의 상부면에 배치되어, 상기 패키지 기판과 전기적으로 연결된 반도체 칩;
    상기 패키지 기판의 하부면에 전기적으로 연결된 리드 프레임; 및
    상기 패키지 기판의 상부면, 하부면 및 측면들, 및 상기 반도체 칩의 상부면 및 측면들을 둘러싸는 몰딩 부재를 포함하고,
    상기 패키지 기판은 상기 리드 프레임의 인너 리드들이 삽입되는 복수개의 삽입공들을 갖는 반도체 패키지.
  2. 삭제
  3. 제 1 항에 있어서, 상기 인너 리드들은 상부를 향해 수직하게 연장되어 상기 삽입공들에 삽입된 반도체 패키지.
  4. 제 1 항에 있어서, 상기 리드 프레임은
    상기 패키지 기판의 하부면으로부터 수직하게 연장된 인너 리드들; 및
    상기 인너 리드들로부터 수평하게 연장되어, 상기 몰딩 부재로부터 노출된 아우터 리드들을 포함하는 반도체 패키지.
  5. 제 1 항에 있어서, 상기 패키지 기판의 하부에 배치되어 상기 리드 프레임의 인너 리드들과 아우터 리드들을 구획하는 댐 바(dam bar) 기판을 더 포함하는 반도체 패키지.
  6. 제 5 항에 있어서, 상기 댐 바 기판은 상기 인너 리드들이 삽입되는 복수개의 삽입공들을 갖는 반도체 패키지.
  7. 제 1 항에 있어서, 상기 반도체 칩과 상기 패키지 기판을 전기적으로 연결시키는 도전성 연결 부재를 더 포함하는 반도체 패키지.
  8. 제 7 항에 있어서, 상기 도전성 연결 부재는 도전성 와이어 또는 도전성 범프를 포함하는 반도체 패키지.
  9. 패키지 기판;
    상기 패키지 기판의 상부면에 배치된 반도체 칩;
    상기 반도체 칩과 상기 패키지 기판을 전기적으로 연결시키는 도전성 와이어들;
    상기 패키지 기판의 상부면, 하부면 및 측면들, 및 상기 반도체 칩의 상부면 및 측면들을 둘러싸는 몰딩 부재;
    상기 패키지 기판의 하부면으로부터 수직하게 연장된 인너 리드들, 및 상기 인너 리드들로부터 수평하게 연장되어 상기 몰딩 부재의 하부면을 통해 노출된 아우터 리드들을 갖는 리드 프레임; 및
    상기 몰딩 부재로부터 노출되도록 상기 패키지 기판의 하부에 배치되어 상기 리드 프레임의 인너 리드들과 아우터 리드들을 구획하는 댐 바(dam bar) 기판을 포함하고,
    상기 패키지 기판은 상기 인너 리드들이 삽입되는 복수개의 삽입공들을 갖는 반도체 패키지.
  10. 삭제
  11. 제 9 항에 있어서, 상기 댐 바 기판은 상기 인너 리드들이 삽입되는 복수개의 삽입공들을 갖는 반도체 패키지.
  12. 패키지 기판의 상부면에 반도체 칩을 부착하는 단계;
    상기 반도체 칩과 상기 패키지 기판을 전기적으로 연결시키는 단계;
    상기 패키지 기판의 하부면에 리드 프레임을 전기적으로 연결시키는 단계; 및
    상기 패키지 기판의 상부면, 하부면 및 측면들과 상기 반도체 칩의 상부면과 측면들을 몰딩 부재로 둘러싸는 단계를 포함하고,
    상기 패키지 기판의 하부면에 상기 리드 프레임을 전기적으로 연결시키는 단계는 상기 패키지 기판의 삽입공들에 상기 리드 프레임의 인너 리드들을 삽입시키는 단계를 포함하는 반도체 패키지의 제조 방법.
  13. 삭제
  14. 제 12 항에 있어서, 상기 패키지 기판의 하부에 상기 리드 프레임의 인너 리드들과 아우터 리드들을 구획하는 댐 바(dam bar) 기판을 배치하는 단계를 더 포함하는 반도체 패키지의 제조 방법.
  15. 제 12 항에 있어서, 상기 반도체 칩과 상기 패키지 기판을 전기적으로 연결시키는 단계는 상기 반도체 칩과 상기 패키지 기판을 도전성 와이어로 연결시키는 단계를 포함하는 반도체 패키지의 제조 방법.
  16. 패키지 기판의 상부면에 반도체 칩을 부착하는 단계;
    상기 반도체 칩과 상기 패키지 기판을 도전성 와이어들로 전기적으로 연결시키는 단계;
    상기 패키지 기판의 하부면에 리드 프레임을 전기적으로 연결시키는 단계;
    상기 패키지 기판의 하부에 상기 리드 프레임의 인너 리드들과 아우터 리드들을 구획하는 댐 바(dam bar) 기판을 배치하는 단계; 및
    상기 댐 바 기판의 하부면과 상기 아우터 리드들이 노출되도록 상기 패키지 기판의 상부면, 하부면 및 측면들과 상기 반도체 칩의 상부면과 측면들을 몰딩 부재로 둘러싸는 단계를 포함하고,
    상기 패키지 기판의 하부면에 상기 리드 프레임을 전기적으로 연결시키는 단계는 상기 패키지 기판의 삽입공들에 상기 리드 프레임의 인너 리드들을 삽입시키는 단계를 포함하는 반도체 패키지의 제조 방법.
  17. 삭제
KR1020120037898A 2012-04-12 2012-04-12 반도체 패키지 및 그의 제조 방법 KR101359346B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120037898A KR101359346B1 (ko) 2012-04-12 2012-04-12 반도체 패키지 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120037898A KR101359346B1 (ko) 2012-04-12 2012-04-12 반도체 패키지 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130115531A KR20130115531A (ko) 2013-10-22
KR101359346B1 true KR101359346B1 (ko) 2014-02-11

Family

ID=49634974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120037898A KR101359346B1 (ko) 2012-04-12 2012-04-12 반도체 패키지 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101359346B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990001912A (ko) * 1997-06-18 1999-01-15 문정환 적층이 가능한 반도체 패키지 및 그의 제조방법
KR20010028815A (ko) * 1999-09-27 2001-04-06 윤종용 적층 패키지 및 그의 제조 방법
KR20060005713A (ko) * 2004-07-14 2006-01-18 주식회사 하이닉스반도체 업-다운 타입 칩 스택 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990001912A (ko) * 1997-06-18 1999-01-15 문정환 적층이 가능한 반도체 패키지 및 그의 제조방법
KR20010028815A (ko) * 1999-09-27 2001-04-06 윤종용 적층 패키지 및 그의 제조 방법
KR20060005713A (ko) * 2004-07-14 2006-01-18 주식회사 하이닉스반도체 업-다운 타입 칩 스택 패키지

Also Published As

Publication number Publication date
KR20130115531A (ko) 2013-10-22

Similar Documents

Publication Publication Date Title
KR101530687B1 (ko) 패키지 적층을 위한 집적회로 패키지 시스템
US7550857B1 (en) Stacked redistribution layer (RDL) die assembly package
US7615872B2 (en) Semiconductor device
US8106507B2 (en) Semiconductor package having socket function, semiconductor module, electronic circuit module and circuit board with socket
US7772036B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US8796830B1 (en) Stackable low-profile lead frame package
US8618641B2 (en) Leadframe-based semiconductor package
US7829990B1 (en) Stackable semiconductor package including laminate interposer
KR101828386B1 (ko) 스택 패키지 및 그의 제조 방법
US10861826B2 (en) Substrate assembly semiconductor package including the same and method of manufacturing the semiconductor package
US20170040304A1 (en) Electronic package and fabrication method thereof
KR20120024099A (ko) 멀티-칩 패키지 및 그의 제조 방법
US20120306064A1 (en) Chip package
CN105321908A (zh) 半导体器件及半导体器件的制造方法
KR101359346B1 (ko) 반도체 패키지 및 그의 제조 방법
KR20220045128A (ko) 반도체 패키지
US20150348879A1 (en) Semiconductor device with encapsulated lead frame contact area and related methods
US20040159925A1 (en) Semiconductor device and method for manufacture thereof
KR200231862Y1 (ko) 반도체 패키지
KR101332873B1 (ko) 캐패시턴스 제공용 인터포져 및 이를 이용한 리드 프레임 타입 반도체 패키지
KR20120078817A (ko) 플립 칩 패키지 및 그의 제조 방법
KR200328474Y1 (ko) 볼그리드어레이패키지
KR100489476B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 제조방법
KR20130088924A (ko) 반도체 모듈
KR100910223B1 (ko) 적층 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180129

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee