KR100489476B1 - 엠씨엠 볼 그리드 어레이 패키지 제조방법 - Google Patents

엠씨엠 볼 그리드 어레이 패키지 제조방법 Download PDF

Info

Publication number
KR100489476B1
KR100489476B1 KR10-2002-0083841A KR20020083841A KR100489476B1 KR 100489476 B1 KR100489476 B1 KR 100489476B1 KR 20020083841 A KR20020083841 A KR 20020083841A KR 100489476 B1 KR100489476 B1 KR 100489476B1
Authority
KR
South Korea
Prior art keywords
wire
circuit board
devices
grid array
ball grid
Prior art date
Application number
KR10-2002-0083841A
Other languages
English (en)
Other versions
KR20040057224A (ko
Inventor
김윤호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0083841A priority Critical patent/KR100489476B1/ko
Publication of KR20040057224A publication Critical patent/KR20040057224A/ko
Application granted granted Critical
Publication of KR100489476B1 publication Critical patent/KR100489476B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

본 발명은 엠씨엠 볼 그리드 어레이 패키지 제조방법에 관한 것으로, 반도체칩의 테스트용 패드와 회로기판 상에 형성된 컨덕터를 두꺼운 와이어 본딩(Heavy Wire Bonding)을 수행하고, 두꺼운 와이어의 일부를 돌출시켜 몰딩공정을 수행함으로써, 패키지의 제조 후에도 각각의 반도체칩 성능 및 신뢰성을 테스트할 수 있는 효과가 발생한다.

Description

엠씨엠 볼 그리드 어레이 패키지 제조방법{Method of manufacturing MCM ball grid array package}
본 발명은 엠씨엠 볼 그리드 어레이 패키지 제조방법에 관한 것으로, 보다 상세하게는 반도체칩의 테스트용 패드와 회로기판 상에 형성된 컨덕터를 두꺼운 와이어 본딩(Heavy Wire Bonding)을 수행하고, 두꺼운 와이어의 일부를 돌출시켜 몰딩공정을 수행함으로써, 패키지의 제조 후에도 각각의 반도체칩 성능 및 신뢰성을 테스트할 수 있는 엠씨엠 볼 그리드 어레이 패키지 제조방법에 관한 것이다.
일반적으로, 볼 그리드 어레이 패키지는 반도체 칩을 패키징하여 기판 하부의 솔더볼에 의하여 반도체 칩의 입출력단자를 외부와 전기적으로 연결시키기 위한 패키지 구조의 일종으로, 최근 입출력단자가 많은 고성능 반도체 칩에 주로 적용되고 있다.
이러한 볼 그리드 어레이 패키지는 하나의 회로기판에 복수의 칩들을 실장하여 제조할 수 있는데, 이런 패키지를 MCM(Multichip Module) BGA(Ball Grid Array)(이하, '엠씨엠 볼 그리드 어레이'라 칭함.)패키지라고 통칭한다.
이런 엠씨엠 볼 그리드 어레이 패키지는 하나의 회로기판 상면에 다기능의 소자들을 본딩하고 전기적으로 연결하고 하면의 어레이된 솔더볼로 인출하기 때문에, 핀수 및 크기를 축소할 수 있는 장점이 있다.
도 1a 내지 1d는 일반적인 엠씨엠 볼 그리드 어레이 패키지의 제조 공정 단면도로써, 먼저, 회로기판(10)의 상부에 복수의 반도체 칩(11,12,13)들을 본딩한다.(도 1a)
그 다음, 상기 복수의 반도체 칩(11,12,13)들의 입출력 패드와 상기 회로기판(10) 상부에 배선된 전극패드와 와이어(14) 본딩을 수행한다.(도 1b)
연이어, 몰딩공정을 수행하여 상기 복수의 반도체 칩(11,12,13)들과 와이어(14)를 감싸는 봉지부(15)를 상기 회로기판(10) 상부에 형성한다.(도 1c)
마지막으로, 상기 복수의 반도체 칩(11,12,13)들의 입출력 패드와 전기적으로 연결되는 상기 회로기판(10) 하부의 솔더랜드들에 복수의 솔더볼(16)을 융착시킨다.(도 1d)
도 2a와 2b는 일반적인 엠씨엠 볼 그리드 어레이 패키지의 사시도와 저면도로써, 도 2a에 도시된 바와 같이, 회로기판(10)의 상부에는 봉지부(15)가 형성되어 있고, 도 2b를 더 참조하면, 하부에는 복수개의 솔더볼(16)들이 융착되어 있다.
그러나, 이러한 엠씨엠 볼 그리드 어레이 패키지는 회로기판 상부의 반도체 소자를 보호하기 위한 상면 몰딩 이후에, 회로기판 하면에 형성된 솔더볼 또는 솔더 랜드만을 통해 테스트 및 솔더링이 가능하기 때문에, 패키징 후 엠씨엠 볼 그리드 어레이에서는 소자 각각을 테스트하기에는 어려움이 있었다.
이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 반도체칩의 테스트용 패드와 회로기판 상에 형성된 컨덕터를 두꺼운 와이어 본딩(Heavy Wire Bonding)을 수행하고, 두꺼운 와이어의 일부를 돌출시켜 몰딩공정을 수행함으로써, 패키지의 제조 후에도 각각의 반도체칩 성능 및 신뢰성을 테스트할 수 있는 엠씨엠 볼 그리드 어레이 패키지 제조방법을 제공하는 데 그 목적이 있다.
상기한 본 발명의 목적을 달성하기 위한 바람직한 양태(樣態)는, 상면에 회로패턴이 형성되어 있고, 상기 상면의 회로패턴과 전기적으로 연결되는 솔더랜드(Solder land)를 갖는 회로기판의 상부에 복수의 소자들을 본딩하는 단계와;
상기 복수의 소자들의 입출력 패드와 상기 회로기판 상부에 배선된 회로패턴의 전극패드를 제 1 와이어로 본딩하고, 상기 복수의 소자들의 테스트용 패드와 상기 회로기판 상부에 형성된 회로패턴의 컨덕터(Conductor)를 상기 제 1 와이어보다 직경이 큰 제 2 와이어로 본딩하는 단계와;
상기 복수의 소자들과 제 1 와이어를 감싸고, 상기 제 2 와이어의 일부를 돌출시키는 봉지부를 몰딩공정을 수행하여 상기 회로기판 상부에 형성하는 단계와;
상기 복수의 소자들의 입출력 패드와 전기적으로 연결되는 상기 회로기판 하부의 솔더랜드들에 복수의 솔더볼을 융착시키는 단계로 이루어진 것을 특징으로 하는 엠씨엠 볼 그리드 어레이 패키지 제조방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 3a 내지 3d는 본 발명에 따른 엠씨엠 볼 그리드 어레이 패키지의 제조 공정 단면도로써, 상면에 회로패턴이 형성되어 있고, 상기 상면의 회로패턴과 전기적으로 연결되는 솔더랜드(Solder land)를 갖는 회로기판(10)의 상부에 복수의 반도체 칩(11,12,13)들을 본딩한다.(도 3a)
여기서, 본 발명은 상기 회로기판(10)의 상부에는 복수의 반도체 칩뿐만 아니라, 다른 소자들도 실장될 수 있다.
그 후, 상기 복수의 반도체 칩(11,12,13)들의 입출력 패드와 상기 회로기판(10) 상부에 배선된 회로패턴의 전극패드를 제 1 와이어(14)로 본딩하고, 상기 복수의 반도체 칩(11,12,13)들의 테스트용 패드와 상기 회로기판(10) 상부에 형성된 회로패턴의 컨덕터(Conductor)를 제 1 와이어(14)보다 직경이 큰 제 2 와이어(21)로 본딩한다.(도 3b)
여기서, 상기 제 2 와이어(21)는 상기 제 1 와이어(14)보다 직경이 10 ~ 500배 큰 것이 바람직하다.
이어서, 몰딩공정을 수행하여 상기 복수의 반도체 칩(11,12,13)들과 제 1 와이어(14)를 감싸고, 상기 제 2 와이어(21)의 일부를 돌출시키는 봉지부(15)를 상기 회로기판(10) 상부에 형성한다.(도 3c)
마지막으로, 상기 복수의 반도체 칩(11,12,13)들의 입출력 패드와 전기적으로 연결되는 상기 회로기판(10) 하부의 솔더랜드들에 복수의 솔더볼을 융착시킨다.(도 3d)
도 4는 도 3c의 사시도로써, 회로기판(10)의 상부에 복수의 반도체 칩(21,22,23,24,25,26)이 본딩되어 있고, 각각의 반도체 칩들은 회로기판(10)과 제 1 와이어(14)에 의해 전기적으로 연결되고, 제 2 와이어(21)에 의해 테스트를 위하여 본딩되어 있다.
도 5는 본 발명에 따라 테스트를 위한 와이어를 회로기판과 반도체 칩에 본딩하는 것을 설명하기 위한 부분 사시도로써, 테스트를 위한 와이어를 회로기판과 반도체 칩에 본딩하기 위한 첫 번째 방법은, 회로기판(100) 상에 형성된 컨덕터(132)와 반도체 칩의 테스트용 패드(114)를 전술된 제 2 와이어(211)로 본딩한다.
그리고, 두 번째 방법은 회로기판(100) 상에 상호 이격되어 형성된 한 쌍의 컨덕터(131,133)들 중, 하나의 컨덕터(131)와 반도체 칩(110)의 테스트용 패드(111)를 제 1 와이어(151)로 본딩하고, 상기 한 쌍의 컨덕터(131,133)를 제 2 와이어(210)로 본딩한다.
도 6은 본 발명에 따라 제조된 엠씨엠 볼 그리드 어레이 패키지의 사시도로써, 회로기판(10) 상부에 형성된 봉지부(15)의 상면에는 굵은 와이어(20)(즉, 전술된 제 2 와이어)가 돌출되어 있고, 상기 굵은 와이어(20)에 테스트 탐침(Probe)(60)을 접촉시켜, 엠씨엠 볼 그리드 어레이 패키지가 제조된 후에도 각각의 반도체 칩들의 성능 및 신뢰성을 테스트할 수 있다.
이상에서 상세히 설명한 바와 같이 본 발명은 반도체칩의 테스트용 패드와 회로기판 상에 형성된 컨덕터를 두꺼운 와이어 본딩(Heavy Wire Bonding)을 수행하고, 두꺼운 와이어의 일부를 돌출시켜 몰딩공정을 수행함으로써, 패키지의 제조 후에도 각각의 반도체칩 성능 및 신뢰성을 테스트할 수 있는 효과가 발생한다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
도 1a 내지 1d는 일반적인 엠씨엠 볼 그리드 어레이 패키지의 제조 공정 단면도이다.
도 2a와 2b는 일반적인 엠씨엠 볼 그리드 어레이 패키지의 사시도와 저면도이다.
도 3a 내지 3d는 본 발명에 따른 엠씨엠 볼 그리드 어레이 패키지의 제조 공정 단면도이다.
도 4는 도 3c의 사시도이다.
도 5는 본 발명에 따라 테스트를 위한 와이어를 회로기판과 반도체 칩에 본딩하는 것을 설명하기 위한 부분 사시도이다.
도 6은 본 발명에 따라 제조된 엠씨엠 볼 그리드 어레이 패키지의 사시도이다.
<도면의 주요부분에 대한 부호의 설명>
10,110 : 회로 기판
11,12,13,21,22,23,24,25,26 : 반도체칩
14,20,21,151,210 : 와이어 15 : 봉지부
114 : 테스트용 패드 131,132,133 : 컨덕터

Claims (3)

  1. 상면에 회로패턴이 형성되어 있고, 상기 상면의 회로패턴과 전기적으로 연결되는 솔더랜드(Solder land)를 갖는 회로기판의 상부에 복수의 소자들을 본딩하는 단계와;
    상기 복수의 소자들의 입출력 패드와 상기 회로기판 상부에 배선된 회로패턴의 전극패드를 제 1 와이어로 본딩하고, 상기 복수의 소자들의 테스트용 패드와 상기 회로기판 상부에 형성된 회로패턴의 컨덕터(Conductor)를 상기 제 1 와이어보다 직경이 큰 제 2 와이어로 본딩하는 단계와;
    상기 복수의 소자들과 제 1 와이어를 감싸고, 상기 제 2 와이어의 일부를 돌출시키는 봉지부를 몰딩공정을 수행하여 상기 회로기판 상부에 형성하는 단계와;
    상기 복수의 소자들의 입출력 패드와 전기적으로 연결되는 상기 회로기판 하부의 솔더랜드들에 복수의 솔더볼을 융착시키는 단계로 구성된 엠씨엠 볼 그리드 어레이 패키지 제조방법.
  2. 제 1 항에 있어서,
    상기 제 2 와이어는 상기 제 1 와이어보다 직경이 10 ~ 500배 큰 것을 특징으로 하는 엠씨엠 볼 그리드 어레이 패키지 제조방법.
  3. 상면에 회로패턴이 형성되어 있고, 상기 상면의 회로패턴과 전기적으로 연결되는 솔더랜드(Solder land)를 갖는 회로기판의 상부에 복수의 소자들을 본딩하고, 상기 복수의 소자들의 입출력 패드와 상기 회로기판 상부에 배선된 회로패턴의 전극패드를 와이어로 본딩하고, 상기 복수의 소자들과 와이어를 감싸는 봉지부를 몰딩공정을 수행하여 상기 회로기판 상부에 형성하고, 상기 복수의 소자들의 입출력 패드와 전기적으로 연결되는 상기 회로기판 하부의 솔더랜드들에 복수의 솔더볼을 융착시키는 엠씨엠 볼 그리드 어레이 패키지 제조방법에 있어서,
    상기 복수의 소자들에 테스트용 패드가 더 구비되어, 상기 복수의 소자들 입출력 패드와 상기 회로기판 상부에 배선된 회로 패턴의 전극패드에 본딩된 와이어보다 직경이 굵은 와이어를 상기 회로기판의 회로패턴에 본딩하고, 상기 복수의 소자들의 테스트용 패드와 상기 회로기판의 회로패턴에 본딩된 굵은 와이어를 전기적으로 연결시키고, 상기 몰딩공정시, 굵은 와이어의 일부를 돌출시키는 것을 특징으로 하는 엠씨엠 볼 그리드 어레이 패키지 제조방법.
KR10-2002-0083841A 2002-12-26 2002-12-26 엠씨엠 볼 그리드 어레이 패키지 제조방법 KR100489476B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0083841A KR100489476B1 (ko) 2002-12-26 2002-12-26 엠씨엠 볼 그리드 어레이 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0083841A KR100489476B1 (ko) 2002-12-26 2002-12-26 엠씨엠 볼 그리드 어레이 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR20040057224A KR20040057224A (ko) 2004-07-02
KR100489476B1 true KR100489476B1 (ko) 2005-05-17

Family

ID=37349823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0083841A KR100489476B1 (ko) 2002-12-26 2002-12-26 엠씨엠 볼 그리드 어레이 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR100489476B1 (ko)

Also Published As

Publication number Publication date
KR20040057224A (ko) 2004-07-02

Similar Documents

Publication Publication Date Title
US7737545B2 (en) Multi-surface IC packaging structures and methods for their manufacture
US7061092B2 (en) High-density modularity for ICS
KR20070007151A (ko) 랜드 그리드 어레이 패키지형 디바이스 및 그 형성 방법
JPH0637248A (ja) 積み重ね半導体マルチチップモジュールおよびその製造方法
KR101166575B1 (ko) 적층형 패키지들 간 도선연결에 의한 상호연결을 이용한반도체 멀티-패키지 모듈 및 그 제작 방법
KR20080095187A (ko) 패키지 적층을 위한 집적회로 패키지 시스템
JPH11312764A (ja) エリアアレイ型半導体パッケージ及びその製造方法
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
US20120306064A1 (en) Chip package
US6537857B2 (en) Enhanced BGA grounded heatsink
TW512503B (en) Integrated circuit package having partially exposed conductive layer
KR100639702B1 (ko) 패키지된 반도체 다이 및 그 제조방법
KR100489476B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 제조방법
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
KR101659354B1 (ko) 반도체 패키지 및 이의 제조 방법
TWI833558B (zh) 開窗型球柵陣列封裝及其製備方法
JP2885202B2 (ja) 半導体パッケージ用検査治具
KR19980043249A (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
JP2901518B2 (ja) マルチチップ半導体装置
KR100507131B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 형성 방법
KR100444169B1 (ko) 테스트용 세라믹 패키지
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
KR20040069171A (ko) 다중칩 볼 그리드 어레이 패키지 및 그의 테스트 방법
TW202410344A (zh) 開窗型球柵陣列封裝及其製備方法
KR100196992B1 (ko) 리드 프레임 및 이를 구비한 칩 스케일 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee