KR101166575B1 - 적층형 패키지들 간 도선연결에 의한 상호연결을 이용한반도체 멀티-패키지 모듈 및 그 제작 방법 - Google Patents

적층형 패키지들 간 도선연결에 의한 상호연결을 이용한반도체 멀티-패키지 모듈 및 그 제작 방법 Download PDF

Info

Publication number
KR101166575B1
KR101166575B1 KR1020057004551A KR20057004551A KR101166575B1 KR 101166575 B1 KR101166575 B1 KR 101166575B1 KR 1020057004551 A KR1020057004551 A KR 1020057004551A KR 20057004551 A KR20057004551 A KR 20057004551A KR 101166575 B1 KR101166575 B1 KR 101166575B1
Authority
KR
South Korea
Prior art keywords
package
delete delete
die
substrate
stacked
Prior art date
Application number
KR1020057004551A
Other languages
English (en)
Other versions
KR20050044925A (ko
Inventor
마르쿠스 카네조스
Original Assignee
스태츠 칩팩, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/632,552 external-priority patent/US20040061213A1/en
Priority claimed from US10/632,550 external-priority patent/US6972481B2/en
Priority claimed from US10/632,553 external-priority patent/US7053476B2/en
Priority claimed from US10/632,549 external-priority patent/US7064426B2/en
Priority claimed from US10/632,568 external-priority patent/US7205647B2/en
Priority claimed from US10/632,551 external-priority patent/US6838761B2/en
Application filed by 스태츠 칩팩, 엘티디. filed Critical 스태츠 칩팩, 엘티디.
Publication of KR20050044925A publication Critical patent/KR20050044925A/ko
Application granted granted Critical
Publication of KR101166575B1 publication Critical patent/KR101166575B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

적층형 하부 및 상부 패키지를 가진 반도체 멀티-패키지 모듈이 공개된다. 각각의 패키지는 기판에 부착된 다이를 포함하며, 상부 및 하부 기판은 도선 연결에 의해 상호연결된다. 또한, 반도체 멀티-패키지 모듈을 제작하는 방법이 공개되는 데, 이 방법은, 하부 기판 및 다이를 포함하는 몰딩된 하부 패키지를 제공하는 단계, 상부 패키지를 포함하는 몰딩된 상부 패키지를 하부 패키지의 상부면에 고정하는 단계, 그리고 상부 및 하부 기판들 사이에 z-상호연결을 형성하는 단계를 포함한다.

Description

적층형 패키지들 간 도선연결에 의한 상호연결을 이용한 반도체 멀티-패키지 모듈 및 그 제작 방법{SEMICONDUCTOR MULTI-PACKAGE MODULE HAVING WIRE BOND INTERCONNECTION BETWEEN STACKED PACKAGES}
본 발명은 반도체 패키징에 관한 것이다.
이동전화, 이동 연산장치, 그리고 다양한 소비자 제품들같은 휴대용 전자 제품들은 제한된 부피에 최소한의 두께와 중량으로 저렴한 비용으로 우수한 반도체 기능 및 성능을 제공할 것을 요구한다. 이는 개별 반도체 칩에 대한 집적도를 향상시켜 산업을 발전시키는 결과를 도출하고 있다.
가장 최근에, z-축에 대한 집적을 구현하도록 산업이 발전하고 있다. 즉, 한 패키지에 최대 다섯개의 칩을 적층시키는 칩 적층이 사용되고 있다. 이는 5x5mm ~ 40x40mm 범위의 한개의 칩-패키지의 풋프린트를 가지는 조밀한 칩 구조를 제공하며, 그 두께는 2.3mm ~ 0.5mm까지 계속적으로 감소하고 있다. 적층식 다이 패키지의 비용은 단일 다이 패키지의 비용보다 약간 높지만, 개별 패키지들에 다이를 패키징하는 것에 비해 경쟁력있는 최종 비용을 보장할만큼 조립품 양품률이 충분히 높다.
적층형 다이 패키지에 적층될 수 있는 칩들의 수에 대한 주요한 실제적 제한 사항은 적층 다이 패키지의 최종 테스트 양품률이 낮다는 점이다. 패키지의 다이 중 일부가 어느 정도로 결함을 가질 것이며 따라서 최종 패키지 테스트 결과는 개별 다이 테스트 결과의 결과일 것이다. 그 각각은 100%보다 물론 작을 것이다. 이는 두개의 다이만이 한 패키지에 적층되는 경우에도 한 다이의 생산성이 낮다면 문제가 될 수 있다. 설계상의 복잡도나 기술 상의 문제가 그 원인이 된다.
또다른 제한사항은 패키지의 열 소산이 작다는 점이다. 열이 한 다이로부터 또다른 다이로 전달되며, 납땜볼(solder ball)을 통해 마더보드에게 전달되는 것 외에는 다른 열 소산 경로가 없다.
또한가지 제한사항은 적층 다이 간에, 특히, RF 및 디지털 다이 간에, 전자기적 간섭이다. 어떤 다이에도 전기적 차폐가 제공되지 않기 때문이다.
z-축으로의 집적을 위한 또다른 접근법은 다-패키지 모듈을 형성하도록 다이 패키지를 적층하는 것이다. 적층된 패키지들은 적층-다이 패키지들에 비해 여러 장점들을 제공할 수 있다.
예를 들어, 다이를 구비한 각각의 패키지가 전기적으로 테스트되어 만족할만한 성능을 보이지 않을 경우 패키지 적층 이전에 폐기될 수 있다. 그 결과, 최종 적층 멀티-패키지 모듈의 생산성이 최대화된다.
패키지를 적층시킴으로서 보다 효율적인 냉각이 가능하다. 즉, 모듈의 상부와 적층구조의 패키지들 사이에 열 스프레더를 삽입함으로서 효율적 냉각을 구현할 수 있다.
패키지 적층에 의해 RF 다이의 전자기적 차폐를 제공할 수 있고, 모듈내 다 른 다이와의 간섭을 방지할 수 있다.
성능 최대화 및 비용 최소화를 위해 도선결합 또는 플립칩같은 칩 종류 및 구조를 위한 가장 효율적인 제 1 레벨 상호연결 기술을 이용하여 각각의 다이나 두개 이상의 다이가 스택 내 각각의 패키지에 패키징될 수 있다.
적층식 멀티-패키지 모듈에서 패키지들간 z-상호연결은 제작기술, 설계 변동성, 비용 측면에서 중요한 기술이다. 최근까지 제안된 z-상호연결 기술은 하부 패키지의 상부 위에 접힌 유연한 기판과, 주변 납땜볼 연결부를 포함한다. 적층식 멀티-패키지 모듈에서 z-상호연결을 위한 주변 납땜볼은 구현할 수 있는 연결의 수를 제한하고, 설계 변동성을 또한 제약하며, 두껍고 비싼 패키지를 도출한다. 설계 변동성에 주안을 둘때, 유연한 폴딩 기판의 이용이 권고되지만, 폴딩 처리에 적합한 제작 인프라스트럭처가 아직 구축된 바 없다. 더우기, 유연한 폴딩 기판을 이용할 때는 두개의 금속층 플렉스 기판이 필요하며, 이들은 고가의 부속이다. 더우기, 폴딩된 유연한 기판식 접근법은 로우 핀카운트 응용(low pincount applications)에게만으로 제한된다. 왜냐하면 두개의 금속층 기판들에서 회로의 경로설정에 제한이 생기기 때문이다.
여러가지 z-상호연결에 구조가 도 1-4를 참고하여 세부적으로 설명된다.
도 1은 적층형 멀티-패키지 모듈(MPM)의 하부 패키지로 사용될 수 있는 통상적으로 사용되는 표준형 볼 그리드 어레이(BGA) 패키지의 구조를 도시하는 도식적 단면도이다. BGA(10)는 한개 이상의 금속층을 가진 기판(12)에 부착된 다이(14)를 포함한다. 여러 기판 종류 중 어떤 것도 사용될 수 있다. 예를 들어, 2~6개의 금속 층들을 가진 래미네이트, 4~8개의 금속층들을 가진 빌드-업 기판(build-up substrate), 1~2개의 금속층들을 가진 유연한 폴리이미드 테이프, 또는 세라믹 다층 기판이 사용될 수 있다. 기판(12)은 두개의 금속층(121, 123)을 가지며, 각각의 금속층은 적절한 회로를 제공하도록 패턴처리되어 바이어(vias)(122)를 통해 연결된다. 다이는 다이 부착 에폭시라 불리는 접착제(13)를 이용하여 기판 표면에 종래방식으로 부착된다. 도 1의 구조에서, 다이가 부착되는 기판 표면은 상부면으로 불리며, 상부면 위의 금속층은 상부 금속층으로 불린다. 그렇지만 다이 부착 표면이 어떤 특정 방향을 가질 필요는 없다.
도 1의 BGA에서, 전기적 연결 구축을 위해 기판의 상부 금속층 위 도선 연결 위치에 다이가 도선연결된다. 다이(14)와 도선 연결부(16)는 몰딩 화합물(17)로 캡슐화되며, 이 몰딩 화합물(17)은 조작을 촉진시키도록 기계적 응력으로부터 그리고 주변환경으로부터 구조물을 보호하는 기능을 가지며 식별용 표시를 위한 표면을 제공한다. 납땜볼(18)은 기판의 하부 금속층 위 접합 패드에게로 흘러들어가, 컴퓨터같은 최종 제품의 마더보드에 대한 상호연결을 제공한다. 도선 연결부(16)와 납땜볼(18)을 접합시키기 위해 접합 패드와 도선 연결 위치같은 전기적 연결을 위한 연결 위치에 하부 금속을 노출시키도록 금속층(121, 123) 위에서 납땜 마스크(125, 127)가 패턴처리된다.
도 2는 2-스택 MPM(20)의 한 예의 구조를 도시하는 단면도로서, 스택의 패키지들 간 z-상호연결이 납땜볼을 이용하여 구현된다. 이러한 MPM에서, 제 1 패키지(하부 패키지로 불릴 수 있음)는 도 1에 도시된 표준형 BGA와 유사하다. 하부 패 키지 위에 제 2 패키지가 적층되며, 이러한 제 2 패키지는 하부 패키지와 구조면에서 유사하다. 단, 상부 패키지의 납땜볼들이 상부 패키지 기판의 주변부에 배열된다는 점에 차이가 있다. 이로인해, 하부 BGA의 캡슐화와 간섭을 일으키지 않으면서 z-상호연결을 구현할 수 있다. 특히, 도 2의 상부 패키지는 한개 이상의 금속층을 가진 기판(22) 위에 부착되는 다이(24)를 포함한다. 도 2의 예를 통해 도시되는 상부 패키지 기판(22)은 두개의 금속층(221, 223)을 가지며, 각각의 금속층은 적절한 회로를 제공하도록 패턴처리되며 바이어(222)를 통해 연결된다. 다이는 통상적으로 다이 부착 에폭시라 불리는 접착제(23)를 이용하여 기판 표면에 종래방식으로 부착된다.
도 2의 MPM의 상부 패키지에서, 하부 패키지처럼, 다이가 기판 상부 금속층 위 도선 연결 위치에 도선연결되어, 전기적 연결을 구축한다. 상부 패키지 다이(24)와 도선 연결부(26)는 상부 패키지 몰딩 화합물(27)로 캡슐화된다. 납땜볼(28)은 상부 패키지 기판의 하부 금속층의 주변 가장자리에 위치한 연결 패드에게로 흘러들어가, 하부 패키지에 대한 z-상호연결을 제공한다. 금속층(221, 223) 위에 납땜 마스크(225, 227)가 패턴처리되어, 도선 연결부(26)와 납땜볼(28)을 연결하기 위한 연결 패드와 도선 연결 위치들같은 전기적 연결을 위한 연결 위치에서 하부 금속층을 노출시킨다.
도 2의 MPM의 z-상호연결은 하부 BGA의 상부 금속층 위 주변 연결 패드에게로 상부 패키지 기판의 하부 금속층 위 주변 연결 패드에 부착된 납땜볼(28)을 흐르게함으로서 구현된다. 이 구조에서, 상부 패키지와 하부 패키지간 거리 h는 하부 패키지의 캡슐화 높이(0.3mm 또는 그 이상)보다는 커야만 한다(통상적으로 0.5~1.5mm). 납땜볼(28)은 따라서 충분한 직경을 가져야할 것이다. 즉, 납땜볼들이 흘러들어갈 때 하부 BGA의 연결 패드와 양호한 접촉을 이룰 수 있어야 한다. 다시 말하자면, 납땜볼(28)의 직경이 캡슐화 높이보다 커야만 한다. 볼 직경이 클수록 볼 피치가 커지며, 이는 가용 공간 내에 들어갈 수 있는 볼의 수를 제한하게 된다. 더우기, 납땜볼의 주변 배열에 의하면, 하부 BGA가 표준 BGA의 몰드 캡보다 충분히 크게 된다. 칩 스케일 패키지(CSP)라 불리는 소형 BGA의 경우에, 패키지 몸체 크기는 다이보다 1.7mm 크다. 표준 BGA에서, 몸체 크기는 몰드 캡보다 약 2mm 크다. 이 구조에서, 상부 패키지 기판은 전기적 연결을 촉진시키기 위해 2개 이상의 금속층을 가져야만 한다.
도 3은 공지된 2-스택 플립 칩 MPM(30)의 한 예의 구조를 도시하는 단면도이다. 이 구조에서, 하부 BGA 플립 칩 패키지는 패턴처리된 금속층(31)을 가진 기판(30)을 포함하며, 그 위에는 다이(34)가 플립칩 범프(36)(가령, 납땜 범프, 금 스터드 범프, 또는 이방성 전도형 필름이나 페이스트)에 의해 연결된다. 플립 칩 범프는 다이의 활성 표면 위 범프 패드의 패턴처리된 어레이에 고정된다. 왜냐하면, 다이의 활성 표면이 기판의 패턴처리된 금속층(상향을 지향함)과 관련하여 하향으로 지향하기 때문이다. 이러한 배열은 "다이 다운(die down)" 플립 칩 패키지로 불릴 수 있다. 다이와 기판 사이의 폴리머 언더필(33)(polymer underfill)은 주변환경으로부터 스스로를 보호하고 구조물에 기계적 일체성을 더한다. 이러한 플립 칩 패키지에서는 기판이 상부면에만 금속층을 가지는 데, 납땜 바이어(35)를 통해 금 속층에 연결되는 납땜볼(38)에 의해 하부 회로에 상기 플립 칩 패키지가 연결된다.
본 구조에서 상부 BGA는 하부 BGA와 유사하다. 단, 상부 BGA는 상부 기판의 주변부에서만 패턴처리된 금속층(331)에 연결되는 z-상호연결 납땜볼(338)을 가진다. 납땜볼(338)은 하부 기판의 금속층(31)에게로 흘러들어가, z-상호연결을 형성한다. 특히, 본 구조의 상부 BGA는 패턴처리된 금속층(331)을 가진 기판(332)을 포함하며, 패턴처리된 금속층(331)에는 상부 BGA 다이(334)가 플립 칩 범프(336)에 의해 연결된다. 상부 BGA 다이와 기판 사이에는 폴리머 언더필(333)이 위치한다. 도 3의 구조물은 높은 전기적 성능 측면에서 보다 바람직하다. 하지만, 도 2에 도시된 종류의 구조에 대한 유사한 제한사항을 가지는 것도 사실이다. 이는 도 2에 대한 개선점을 제시한다. 즉, 하부 BGA는 몰딩을 가지지 않아, 패키지들 간 연결을 위해 상부 BGA의 주변부에서 더 적은 직경의 납땜볼을 이용할 수 있다.
도 4는 공지된 2-스택 폴딩형 유연한 기판 MPM(40)의 한 예의 구조를 도시하는 단면도이다. 도 4의 구조의 하부 패키지는 2-금속층의 유연한 기판을 가지며, 이 위에는 다이가 작은 빔을 통해 기판의 제 1 금속층에 연결된다. 하부 패키지 기판의 제 2 금속층은 마디보드처럼 하부 회로에 대한 연결을 위해 납땜볼을 지닌다. 기판은 패키지 상부 위에 폴딩될 정도로 충분히 크며, 따라서, 상부 패키지 위에 납땜볼의 어레이를 이용하여 상부 패키지에 연결하는 것이 가능하도록 상향으로 전기 상호연결 라인을 구성한다. 다이 주변의 공간과 다이 및 폴딩된 기판 간의 공간은 캡슐화되어 보호성 및 견고성을 제공한다.
도 4에서, 2-금속층 하부 패키지 기판(42)은 제 1 금속층(141)과 제 2 금속 층(143)을 포함하며, 각각의 금속층은 적절한 회로를 제공하도록 패턴처리되고 바이어(142)를 통해 연결된다. 하부 기판 위의 일부분인 제 1 금속층의 일부가 처리되어, 하부 패키지 다이(44)의 활성 표면 위 상호연결 패드의 어레이에 대응하도록 배열되는 캔틸레버 빔 또는 탭(46)의 어레이를 제공한다. 이 기판(42) 부분("다이 접합부"라 불림) 위에, 제 1 금속층(141)이 상향으로 면한다. 다이는 기판의 다이 접합부 위에 활성 표면 하향으로 정렬되고, 캔틸레버와 이에 대응하는 상호연결 패드가 결합된다. 이러한 결합은 통상적으로 "서모소닉(thermosonic)" 공정에 의해 구현되며, 이러한 공정은 전기적 연결 완성을 위해 압력, 열, 초음파 에너지의 조합을 이용한다. 다이(44)는 다이 접합 에폭시같은 접착제(43)을 이용하여 유연한 기판(42)의 다이 접합부에 고정된다. 하부 패키지 기판(42)의 제 2 금속층(143)은 기판의 다이 접합부에 하향으로 면한다. 제 2 금속층(143)의 하향으로 면하는 부분 위 어레이에 위치하는 연결 패드에게로 납땜볼(48)이 흘러들어가, MPM의 상호연결을 하부 회로에 제공한다. 제 2 금속층(143) 위에 납땜 마스크(147)가 패턴처리되어, 전기적 연결을 위한 연결 위치로 하부 금속을 노출시킨다. 이 위치로는, 납땜볼(48)을 이용하여 하부 회로에 연결을 위한 연결 패드와, 납땜볼(18)을 이용하여 상부 패키지에 연결을 위한 연결 패드가 있다.
하부 패키지 기판(42)의 또다른 부분은 다이 접합부에 인접하게 뻗어가는 부분으로서, 하부 패키지 다이(44) 위에 폴딩된다. 유연한 기판(42)의 이러한 폴딩된 부분 위에는 제 1 금속층(143)이 상향으로 면한다. 도 4의 구조에서, 상부 패키지는 도 1의 BGA와 유사하다. 이때, 다이는 기판의 상부 금속층 위 도선 연결 위치에 도선 연결되어, 전기적 연결을 구축한다. 특히, 상부 패키지 다이(14)는 두개의 금속층(121, 123)을 가진 기판(12)에 부착되며, 각각의 금속층은 적절한 회로를 제공하도록 패턴처리되고 바이어(122)에 의해 연결된다. 다이는 다이 접합 에폭시같은 접착제(13)를 이용하여 상부 패키지 기판의 상부 면에 종래방식으로 부착된다. 다이(14)와 도선 연결부(16)는 몰딩 화합물(17)로 캡슐화되어, 주변환경과 기계적 응력으로부터 보호를 제공하고 조작을 용이하게 한다. 또한 식별 표시를 위한 표면을 제공한다. 폴딩된 하부 패키지 기판의 상향을 면하는 금속층 위 연결 패드(143)에 납땜볼(18)이 흘러들어가, 상부 및 하부 패키지들 간의 z-상호연결을 제공한다.
도 4의 구조물의 장점은, 폴딩된 기판이 폴딩된 하부 패키지 기판의 상향을 면하는 표면 위에 충분한 면적을 제공하여, 상부 패키지에 납땜볼의 풀 어레이를 수용할 수 있고, 두 패키지들 간에 보다 복잡한 상호연결을 수용할 수 있다는 점이다. 또한 작은 패키지 풋프린트를 제공한다. 이 구조의 주된 단점은 기판 비용이 비싸고 폴딩 기술 및 장비를 얻기 어렵다는 점이다.
이러한 모든 적층형 패키지 구조물들의 공통적 특징은 각각의 패키지의 사전테스트가 가능하다는 점이고, 최종 테스트 생산성이 높은 MPM을 제공할 수 있다는 점이다.
본 발명은 적층형 패키지들을 지닌 멀티-패키지 모듈을 지향한다. 본 발명에 따르면, MPM의 적층형 패키지들 간의 z-상호연결(z-interconnect)은 도선 연결(wire bonding)을 기본으로 한다. 일반적으로, 본 발명은 여러 다양한 적층형 패키지들의 다양한 구조를 특징으로 하며, 도선 연결에 기반한 z-상호연결에 의해 여러 패키지들을 적층하고 상호연결하는 방법을 특징으로 한다. 본 발명에 따른 멀티-패키지 모듈에서, 패키지 스택은 다양한 BGA 패키지나 LGA(Land Grid Package) 패키지를 포함할 수 있다. 패키지 스택은 도선 연결이나 플립칩 패키지를 포함할 수 있다. 패키지 스택은 BGA나 LGA의 하부나 상부에 연결되는 플립칩 다이를 가진 한개 이상의 패키지를 포함할 수 있다. 이 패키지 스택은 적층되거나 측면으로 패키지에 두개 이상의 다이를 가진 한개 이상의 BGA나 LGA 패키지를 포함할 수 있다. 상기 스택은 패키지 중 한개 이상에 대한 전자기 차폐물을 포함할 수 있다. 스택은 기판, 래미네이트, 또는 빌드-업/유연한 세라믹을 포함할 수 있다. 단 z-상호연결 패드가 패키지의 주변부에 연결하는 것이 가능할 때로 그 경우가 제한된다.
발명의 한가지 태양에서 본 발명은 적층된 상부 및 하부 패키지들을 가진 멀티-패키지 모듈을 특징으로 하며, 이때, 상부 및 하부 기판이 도선 연결에 의해 상호연결되도록 각각의 패키지는 판에 부착되는 다이를 포함한다.
발명은 우수한 제작성, 고도의 설계 변동성, 그리고 저렴한 비용을 제공하여, 낮은 프로파일과 작은 풋프린트를 가진 적층형 패키지 모듈을 생성할 수 있다. 도선 연결 z-상호연결은 당 분야에서 잘 확립되어 있다. 이는 가장 저렴한 상호연결 기술이며, 발명의 적층형 멀티-패키지 모듈에 대해 큰 수정없이 직접 적용가능하다. 이는 도선 길이에 의해 브리징될 수 있는 BGA-LGA의 상대적 크기에 대한 설계 변동성을 제공한다. 가용한 기술 및 장비를 이용하여, 도선 연결의 도선이 0.5mm만큼 짧거나, 5mm만큼 길 수 있다. z-상호연결 패드의 이러한 배열은 BGA와 LGA 기판 설계 중 하나 또는 둘 모두를 이용하여 구현될 수 있다. 더우기, 발명에 따른 도선 연결을 이용하여, 당 분야에서 현재 상용화된 "아웃-오브 시퀀스 본딩(out of sequence bonding)" 기술을 이용함으로서, 서로 위에 정확하게 정렬되지는 않는 방식의 패드들 간에 z-상호연결이 형성될 수 있다. 도선 연결 피치는 당 분야에서 가장 미세한 기술로 현재 50미크론이며, 25미크론까지 가능하다. 이로 인해, 다수의 z-상호연결이 가능하다. 제작성 및 설계변동성은 MPM의 저렴한 비용에 기여할 수 있다.
전형적인 BGA나 LGA에 대한 최소 풋프린트가 다이 크기보다 1.7mm 크다. 발명에 따른 z-상호연결 연결 패드를 부가함으로서, BGA 크기가 0.8mm만큼 증가할 것이다. 전형적인 BGA 두께는 1.0mm이고, LGA 두께는 0.8mm이다. 전형적인 접착제 두께는 0.025~0.100 mm이다. 발명에 따른 적층형 패키지 MPM의 풋프린트와 두께는 대부분의 응용에 대해 수용가능한 범위 내에 있다.
일부 실시예에서, 스택 형성을 위해 직렬로 고정되는 세개 이상의 패키지를 멀티-패키지 모듈이 포함한다.
발명의 또다른 태양에서, 본 발명은 적층형 제 1 패키지(하부)와 제 2 패키지(상부)를 가진 멀티-패키지 모듈을 특징으로 하며, 이때, 각각의 패키지는 기판에 부착된 다이을 포함하고 도선 연결에 의해 기판에 연결된다. 이때, 상부 패키지 기판과 하부 패키지 기판은 도선 연결에 의해 상호연결된다. 일부 실시예에서, 각각의 패키지는 몰딩 물질로 완전히 캡슐화된다. 다른 실시예에서, 패키지들 중 한개 이상이 어느 정도로만 캡슐화되는 데, 그 정도란, 차후 조작 및 테스트 중 다이와 기판 간 도선 연결을 보호하기에 충분한 정도를 의미한다. 일부 실시예에서, 제 2 패키지는 LGA 패키지이고 이러한 일부 실시예에서 LGA 패키지 기판은 단일-금속층 기판이다.
발명의 또다른 태양은 제 1 패키지(하부)와 제 2 패키지(상부)를 구비한 적층형 멀티-패키지 모듈을 특징으로 한다. 이때, 하부 패키지는 BGA 패키지로서, 각각의 패키지는 기판에 부착된 다이를 포함하며, 상부 패키지 기판과 BGA 패키지 기판은 도선 연결에 의해 상호연결된다.
발명의 또다른 태양은 한개 이상의 패키지에 전기 차폐물이 제공되는 적층형 패키지를 가진 멀티-패키지 모듈을 특징으로 한다. 이러한 일부 구현에서, 전기 차폐물은 열 스프레더로 기능하도록 전기 차폐물이 구성될 수 있다. 일부 실시예에서, 전기 차폐물이 제공된 패키지는 RF 다이를 포함하며, 상기 차폐물은 멀티-패키지 모듈 내 RF 다이와 그외 다른 다이 간에 전자기적 간섭을 제한하는 기능을 한다. 일부 실시예에서는 하부 패키지에 전기 차폐물이 제공된다.
발명의 또다른 태양은 적층형 제 1 패키지(하부)와 제 2 패키지(상부)를 구비한 멀티-패키지 모듈을 특징으로 하며, 이때, 하부 패키지는 다이-업 구조로 플립-칩을 가진 플립-칩 BGA 패키지이고, 상부 기판과 하부 패키지는 도선 연결에 의해 상호연결된다. 일부 실시예에서, 상부 패키지는 적층형 다이 패키지이다. 일부 실시예에서, 적층형 다이 패키지 내 인접 적층 다이들이 스페이서에 의해 이격될 수 있다. 일부 실시예에서, 하부 패키지 위의 플립-칩 다이에는 전기 차폐물이 제공된다. 일부 실시예에서, 하부 패키지 기판은 내포된 접지면을 포함하고, 상기 접지면은 열 소산 및 전기 차폐물 용도로 기능한다.
발명의 또다른 태양은 적층형 제 1(하부) 및 제 2(상부) 패키지를 구비한 멀티-패키지 모듈을 특징으로 하며, 이대, 하부 패키지는 다이-다운 구조로 플립-칩을 가진 플립-칩 BGA 패키지이고, 이때, 상부 패키지와 하부 패키지는 도선 연결에 의해 상호연결된다. 일부 실시예에서, 하부 패키지의 플립칩 다이에는 전기 차폐물이 제공된다.
발명의 또다릍 태양은 적층형 제 1(하부) 및 제 2 (상부) 패키지를 구비한 멀티-패키지 모듈을 특징으로 하며, 이때, 각각의 패키지는 기판에 부착된 다이를 포함하고 도선 연결에 의해 기판에 연결된다. 이때, 상부 패키지 기판과 하부 패키지 기판은 도선 연결에 의해 상호연결되며, 상부 패키지 및 하부 패키지 중 한개 이상이 적층형 다이 패키지이다. 일부 실시예에서, 상부 패키지와 하부 패키지 모두가 적층형 다이 패키지이다.
또다른 태양은 멀티-패키지 모듈을 제작하는 방법을 특징으로 한다. 이 방법은, 제 1 하부 패키지 기판에 한개 이상의 다이를 포함하는 제 1 하부 패키지를 제공하는 단계, 제 2 패키지 기판에 한개 이상의 다이를 포함하는 제 2 상부 패키지를 제 1 패키지 위에 위치시키는 단계, 그리고 제 1, 2 기판 사이를 도선연결에 의해 z-상호연결시키는 단계를 포함한다. 조립 이전에 패키지들을 테스트하는 것이 바람직하며, 성능 및 신뢰도 측면에서 요건에 부합히지 않는 패키지들은 걸러내어지는 것이 바람직하다. 따라서, 양호하다고 판정받은 제 1 패키지와 제 2 패키지만이 조립 모듈에 사용된다.
발명의 한 태양은 BGA 패키지 위에 적층되는 LGA 패키지를 포함하는 멀티-패키지 모듈을 제작하는 방법을 특징으로 한다. 이 경우에 상부 및 하부 패키지들인 도선 연결에 의해 전기적으로 상호연결된다. 본 태양에 따르면, 몰딩된 BGA 패키지의 언싱귤레이티드 스트립으로 BGA 패키지가 제공된다. 스트립의 BGA 패키지가 성능 및 신뢰도 측면에서 테스트받는 것이 바람직하며 양호하다고 판정된 패키지들이 다음 단계로 넘어간다. 양호한 BGA 패키지 위 몰딩의 상부면에 접착제가 도포된다. 싱귤레이티드 몰딩 LGA 패키지가 제공된다. LGA 패키지가 테스트받아 양호하다고 판정받는 것이 바람직하다. 양호한 LGA 패키지가 양호한 BGA 패키지의 몰딩 위 접착제 위에 위치한다. 접착제가 경화된다. 플라즈마 세척 공정이 부가적으로 이루어지고, 이어서 MPM 몰딩이 형성된다. 추가적인 단계로서, 모듈 하부에 제 2 레벨 상호연결 납땜볼을 부착하고, 완성된 모듈을 테스트하고 스트립으로부터 싱귤레이팅하며(saw singulation, punch singulation), 차후 이용을 위해 패키징하는 단계들이 이어진다.
일부 실시예에서, LGA 패키지가 완전히 몰딩되어, LGA 패키지의 평탄한 상부면을 제공한다. 다른 실시예에서는 LGA 패키지의 전체 상부 다이 면이 아니라 도선 연결부만이 몰딩된다. 이때, LGA의 몰딩은 LGA 패키지 기판의 가장자리와 다이의 주변부 둘레로만 몰딩 화합물을 공급함으로서 실행된다.
발명의 또다른 태양에서, 발명은 BGA 패키지 위에 적층되는 LGA 패키지를 포함하는 멀티-패키지 모듈을 제작하는 방법을 특징으로 한다. 이 경우에 상부와 하부 패키지들이 도선연결에 의해 전기적으로 상호연결되며, 하부 패키지에는 전자기적 차폐물이 제공된다. 본 태양에 따르면, BGA 패키지들의 언싱귤레이티드 스트립 형태로 BGA 패키지가 제공된다. 다이 위에 고정된 차폐물이 BGA 패키지에 제공된다. 스트립의 BGA 패키지는 성능 및 신뢰도에 대해 테스트받으며, 양호하다고 판정받은 패키지들이 차후 처리 단계로 넘어간다. 양호한 BGA 패키지 위 차폐물의 상부면에 접착제가 도포된다. 몰딩된 싱귤레이티드 LGA 패키지가 제공된다. LGA 패키지가 테스트되고 양호하다고 판정된다. 양호한 LGA 패키지가 차폐물 위 접착제 위에 놓이며 접착제가 경화된다. 플라즈마 세척 동작이 실행되고, 이어서, 적층형 상부 LGA 패키지와 하부 BGA 패키지 간에 도선연결에 의해 z-상호연결이 형성된다. 부가적으로, 추가적인 플라즈마 세척이 실행될 수 있고, 이어서 MPM 몰딩이 형성된다. 추가적인 단계들은 모듈 하부에 제 2 레벨 상호연결 납땜볼들을 부착하는 단계, 완성된 모듈을 스트립으로부터 싱귤레이팅(saw singulation, punch singulation)하는 단계, 그리고 차후 이용을 위한 패키징 단계를 포함한다.
일부 실시예에서, 본 방법은 멀티-패키지 모듈에 열 스플레더를 제공하는 단계를 포함한다. 발명의 한 태양에서, 유사한 공정이 실행된다. 즉, 드롭-인 몰드 동작에 의해 지지받는 열 스프레더를 삽입하거나 드롭-인 몰드 동작에 의해 평탄한 열 스프레더를 설치하는 단계가 포함된다. 또는, 상부 패키지 몰딩의 상부면에 접착제를 도포하거나, 상부 패키지 위 스페이서의 상부면에 접착제를 도포하는 단계가 포함된다. 또한, 접착제 위에 평탄한 열 스프레더를 고정하는 단계가 포함된다.
발명의 또다른 태양에서, 본 발명은 다이-다운 플립 칩 BGA 패키지 위에 적층되는 상부 패키지를 포함하는 멀티-패키지 모듈을 제작하는 방법을 특징으로 한다. 이때, 상부 및 하부 패키지들이 도선연결에 의해 전기적으로 상호연결된다. 본 태양에 따르면, 다이-다운 플립 칩 BGA 패키지가 (부가적으로 몰딩되어) 다이-다운 플립 칩 BGA 하부 패키지의 언싱귤레이티드 스트립으로 제공된다. 스트립의 BGA 패키지들은 성능 및 신뢰도 측면에서 테스트받으며, 양호하다고 판정받은 패키지만이 차후 공정 단계로 넘어간다. 양호한 BGA 패키지 위 다이의 상부면에 접착제가 도포된다. 싱귤레이티드 상부 패키지(가령, LGA 패키지)가 부가적으로 몰딩되어 제공된다. LGA 패키지가 테스트되어 양호하다고 판정받는 것이 바람직하다. 양호한 LGA 패키지는 차폐물 위 접착제 위에 위치하며, 접착제가 경화된다. 플라즈마 세척 동작이 실행되는 것이 바람직하며, 이어서 MPM 몰딩이 이어질 수 있다. 추가적인 단계들은 모듈 하부에 제 2 레벨 상호연결 납땜볼들을 부착하는 단계, 완성된 모듈을 테스트하여 스트립으로부터 싱귤레이팅(saw singulation, punch singulation)하는 단계, 그리고 차후 이용을 위한 패키징 단계를 포함한다.
발명의 또다른 태양은 다이-다운 플립 칩 BGA 하부 패키지 위에 적층되는 상부 패키지를 포함하는 멀티-패키지 모듈을 제작하는 방법을 특징으로 한다. 이때, 상부 및 하부 패키지들이 도선 연결에 의해 전기적으로 상호연결되며, 하부 패키지에는 전기적 차폐물이 제공된다. 본 태양에 따르면, 차폐되지 않은 하부 플립 칩 하부 패키지에 대하여 앞서 설명한 바와 유사한 공정이 실행된다. 단, 하부 패키지 플립 칩 다이 위에 차폐물을 삽입하는 추가적인 단계가 존재한다. 다이-다운 플립 칩 BGA 하부 패키지는, 부가적으로 몰딩되어, 다이-다운 플립 칩 BGA 하부 패키지들의 언싱귤레이티드 스트립으로 제공된다. 스트립의 BGA 패키지들이 성능 및 신뢰도 측면에서 테스트받는 것이 바람직하며, 양호하다고 판정된 패키지들이 차후 처리 단계로 넘어간다. 전기적 차폐물이 양호한 하부 BGA 패키지 위 다이 위에 고정된다. 양호한 BGA 패키지 위 차폐물의 상부면에 접착제가 도포된다. 싱귤레이티드 상부(가령, LGA) 패키지가 부가적으로 몰딩되어 제공된다. LGA 패키지가 테스트되어 양호하다고 판정받는 것이 바람직하다. 양호한 LGA 패키지가 차폐물 위 접착제 위에 위치하며, 접착제가 경화된다. 플라즈마 세척 동작이 실행되는 것이 바람직하며, 이어서, 적층형 상부 LGA 패키지와 하부 BGA 패키지 간에 도선 연결의 z-상호연결이 형성된다. 추가적인 플라즈마 세척 동작일 실행될 수 있고, 이어서 MPM몰딩이 형성된다. 추가적인 단계들은 모듈 하부에 제 2 레벨 상호연결 납땜볼들을 부착하는 단계, 완성된 모듈을 테스트하여 스트립으로부터 싱귤레이팅(saw singulation, punch singulation)하는 단계, 그리고 차후 이용을 위한 패키징 단계를 포함한다.
발명의 또다른 태양은 다이-업 플립 칩 BGA 하부 패키지 위에 적층되는 상부 패키지를 포함하는 멀티-패키지 모듈을 제작하는 방법을 특징으로 한다. 이때, 상부 및 하부 패키지들이 도선 연결에 의해 전기적으로 상호연결된다. 본 태양에 따르면, 일반적으로 몰딩되지 않은, 다이-업 플립 칩 BGA 패키지가 다이-업 플리비 칩 BGA 패키지의 언싱귤레이티드 스트립으로 제공된다. 스트립의 BGA 패키지들이 성능 및 신뢰도 측면에서 테스트받는 것이 바람직하며, 양호하다고 판정된 패키지들이 차후 처리 단계로 넘어간다. 양호한 BGA 패키지 위 기판의 상부면에 접착제가 도포된다. 일부 실시예에서는 적층형 다이 패키지인 제 2 패키지(부가적으로 몰딩됨)가 제공된다. LGA 패키지가 테스트되어 양호하다고 판정받는 것이 바람직하다. 양호한 LGA 패키지가 BGA 기판 위 접착제 위에 위치하며, 접착제가 경화된다. 플라즈마 세척 동작이 실행되는 것이 바람직하며, 이어서, 적층형 상부 LGA 패키지와 하부 BGA 패키지 간에 도선 연결의 z-상호연결이 형성된다. 추가적인 플라즈마 세척 동작일 실행될 수 있고, 이어서 MPM몰딩이 형성된다. 추가적인 단계들은 모듈 하부에 제 2 레벨 상호연결 납땜볼들을 부착하는 단계, 완성된 모듈을 테스트하여 스트립으로부터 싱귤레이팅(saw singulation, punch singulation)하는 단계, 그리고 차후 이용을 위한 패키징 단계를 포함한다.
발명의 또다른 태양은 적층형 다이 하부 패키지 위에 적층되는 상부 패키지를 포함하는 멀티-패키지 모듈을 제작하는 방법을 특징으로 한다. 이 경우에, 상부 및 하부 패키지들이 도선 연결에 의해 전기적으로 상호연결된다. 본 태양에 따르면, 적층형 다이 BGA 패키지가 일반적으로 몰딩되어, 적층된 다이 BGA 패키지의 언싱귤레이티드 스트립으로 제공된다. 스트립의 BGA 패키지들은 성능 및 신뢰도 측면에서 테스트받아, 양호하다고 판정받은 패키지들이 차후 공정 단계로 넘어간다(선호됨). 양호한 적층형 다이 BGA 패키지의 상부면에, 일반적으로 패키지 몰딩의 평탄한 상부면 위에, 접착제가 도포된다. 싱귤레이티드 제 2 패키지가 제공된다. 일반적으로 몰딩된 상태이다. 이는 적층형 다이 패키지일 수 있다. 제 2 패키지도 테스트되고 양호하다고 판정받는 것이 바람직하다. BGA의 상부면 위 접착제 위에 양호한 제 2 패키지가 위치하고 접착제가 경화된다. 플라즈마 세척 동작이 실행되는 것이 바람직하며, 이어서, 적층형 상부 패키지와 하부 패키지 간에 도선 연결의 z-상호연결이 형성된다. 추가적인 플라즈마 세척 동작일 실행될 수 있고, 이어서 MPM몰딩이 형성된다. 추가적인 단계들은 모듈 하부에 제 2 레벨 상호연결 납땜볼들을 부착하는 단계, 완성된 모듈을 테스트하여 스트립으로부터 싱귤레이팅(saw singulation, punch singulation)하는 단계, 그리고 차후 이용을 위한 패키징 단계를 포함한다.
일부 실시예에서, 두개 이상의 몰딩된 제 1 패키지들이 언싱귤레이트드 스트립으로 제공되며, 두개 이상의 모듈의 조합이 스트립 상에서 진행되며, 조합이 완료된 후 두개 이상 모듈의 싱귤레이션이 실행된다.
멀티-패키지 모듈을 제작하기 위한 발명에 따른 방법에서, 적층형 패키지들 간의 전기적 상호연결은 스택의 상부 및 하부 패키지 기판 사이에 z-상호연결을 형성하기 위해 종래의 도선 연결(wire bonding)을 이용한다. 특별한 장점이라면, 기구축된 제작 인프러스트럭처를 이용할 수 있고, 생산 비용이 저렴하며, 설계 변동성이 뛰어나고, 얇은 패키지의 제품을 만들 수 있다는 점이다. z-상호연결형 도선 연결은 여러 다양한 패키지 및 모듈 구조로 실행될 수 있다. 가령, 제 2 패키지 기판 위 전도성 패드 위에 형성된 범프로부터 제 1 패키지 기판 위 전도성 패드에게로 도선을 압출함으로서, 또는, 제 1 패키지 기판 위 전도성 패드에 형성된 범프로부터 제 2 패키지 기판 위 전도성 패드까지 도선을 압출함으로서, 구현된다.
발명은 저렴한 비용 및 우수한 최종 테스트 양품률과 함께, 얇고 최소한의 풋프린트 패키지로 두개 이상의 반도체를 조합하는 방식을 제공한다. 더우기, 본 발명에 따른 일부 스택 구조들에서는 높은 열적 성능을 얻을 수 있고, 높은 전기적 성능, 또는 디지털 소자로부터 RF 소자를 전기적으로 고립시킬 수도 있다. 다른 스택 구조들은 휴대용 제품이나 소비자 제품용으로 적합한 매우 얇은 구조를 제공한다. 이 모두는 모듈의 최종 생산성을 최대화하기 위해 적층형 패키짇르의 개별적인 테스트를 가능하게 하는 조립 방법을 제공한다.
발명에 따른 멀티-패키지 모듈을 완성시키기 위해 추가적인 공정 단계들이 사용될 것이다. 예를 들어, MPM의 싱귤레이션 이전에 최종 단계까지 마더보드에 스택의 최하부 패키지를 연결하기 위해 납땜볼을 부착하지 않는 것이 선호되는 경우가 있다. 예를 들어, 플라즈마 세척은 공정의 임의의 시점에서 실행될 수 있다. 예를 들어, 접착제 경화 후 캡슐화 이전, 또는 z-상호연결 도선 연결 이전이나 이후를 세척 시점으로 할 수 있다.
개별 패키지들이 제작 중 조작 편의성을 위해 한 행으로 연결된 여러 패키지들의 스트립으로 제공될 수 있다. 그리고 공정 단계들의 완성 이후에 멀티-패키지 모듈들이 싱귤레이팅된다. 발명에 따른 방법에서, 패키지 스택들은 모듈 공정이 완료될 때까지 싱귤레이티드 제 2 패키지를 고정함으로서, 그리고 도선연결의 z-상호연결을 형성함으로서 선택된 형태의 언싱귤레이티드 제 1 패키지의 스트립으로 형성될 수 있다. 그후 모듈을 싱귤레이팅한다.
도 1은 종래의 볼 그리드 어레이(BGA) 반도체 패키지의 단면도.
도 2는 적층형 BGA 반도체 패키지 간의 납땜볼 z-상호연결을 구비한 종래의 멀티-패키지 모듈의 단면도.
도 3은 적층형 플립 칩 반도체 패키지 간의 납땜볼 z-상호연결을 구비한 종래의 멀티-패키지 모듈의 단면도.
도 4는 적층형 반도체 패키지들 간의 납땜볼 z-상호연결과 홀딩된 유연한 기판을 구비한 기존 멀티-패키지 모듈의 단면도.
도 5A는 발명의 한 태양에 따른 적층형 BGA 및 LGA 반도체 패키지들 간의 도선 연결 z-상호연결을 가진 멀티-패키지 모듈의 한 실시예의 단면도.
도 5B는 도 5A에 도시되는 바와 같이 발명의 한 실시예에 사용하기에 적합한 배열로 z-상호연결 연결 패드를 가진 상부 LGA 기판의 평면도.
도 5C는 도 5A에 도시된 발명의 한 실시예에 사용하기에 적합한 배열로 z-상호연결 연결 패드를 가진 하부 BGA 기판을 도시하는 평면도.
도 5D는 발명의 한 태양에 따른 적층형 BGA 및 LGA 패키지 간의 도선연결 z-상호연결을 가진, 그리고 상부 패키지의 상부 면에 고정된 열 스프레더를 가진, 멀티-패키지 모듈의 한 실시예 단면도.
도 5E는 적층형 BGA 및 LGA 패키지 간의 도선연결 z-상호연결을 가진, 그리고 발명의 한 태양에 따른 상부 패키지의 상부 면에 고정된 열 스프레더를 가진, 멀티-패키지 모듈의 한 실시예 단면도.
도 6A는 발명의 한 태양에 따른 적층형 BGA 및 LGA 패키지 간의 도선연결 z-상호연결을 가진, 그리고 상부 패키지에 주변 몰딩이 제공되는, 멀티-패키지 모듈의 한 실시예 단면도.
도 6B는 발명의 한 태양에 따른 적층형 BGA 및 LGA 패키지 간의 도선연결 z- 상호연결을 가진, 그리고 상부 패키지에 주변 몰딩이 제공되는, 그리고 모듈에 열 스프레더가 제공되는, 멀티-패키지 모듈의 한 실시예 단면도.
도 7은 발명의 한 태양에 따른 적층형 BGA 및 LGA 패키지 간의 도선연결 z-상호연결을 가진, 그리고 상부 패키지 기판에 금속층 기판이 제공되는, 멀티-패키지 모듈의 한 실시예 단면도.
도 8A는 발명의 한 태양에 따른 적층형 BGA 및 LGA 패키지 간의 도선연결 z-상호연결을 가진, 그리고 하부 패키지 위에 전기적 차폐물이 제공되는, 멀티-패키지 모듈의 한 실시예 단면도.
도 8B는 발명의 한 태양에 따른 적층형 BGA 및 LGA 패키지 간의 도선연결 z-상호연결을 가진, 그리고 하부 패키지 위에 전기적 차폐물이 제공되는, 그리고 모듈에 열 스프레더가 제공되는, 멀티-패키지 모듈의 한 실시예 단면도.
도 8C는 발명의 한 태양에 따른 적층형 BGA 및 LGA 패키지 간의 도선연결 z-상호연결을 가진, 그리고 하부 패키지 위에 전기적 차폐물이 제공되는, 그리고 상부 패키지의 상부면에 고정된 열 스프레더가 모듈에 제공되는, 멀티-패키지 모듈의 한 실시예 단면도.
도 9A는 발명의 추가적 태양에 따른 적층형 플립칩 BGA(다이 다운)와 LGA 반도체 패키지 간의 도선연결 z-상호연결을 구비한 멀티-패키지 모듈의 단면도.
도 9B는 발명의 추가적 태양에 따른 적층형 플립칩 BGA(다이 다운)와 LGA 반도체 패키지 간의 도선연결 z-상호연결을 구비한, 그리고 하부 패키지에 전기적 차폐물이 제공되는, 멀티-패키지 모듈의 단면도.
도 9C는 발명의 추가적 태양에 따른 적층형 플립칩 BGA(다이 다운)와 LGA 반도체 패키지 간의 도선연결 z-상호연결을 구비한, 그리고 하부 패키지에 전기적 차폐물이 제공되는, 그리고 모듈에 열 스프레더가 제공되는, 멀티-패키지 모듈의 단면도.
도 10A는 발명의 추가적 태양에 따른 적층형 플립칩 BGA(다이 업)와 LGA 반도체 패키지 간의 도선연결 z-상호연결을 구비한, 그리고 제 2 패키지의 인접 적층된 다이가 스페이서에 의해 이격되는, 멀티-패키지 모듈의 단면도.
도 10B는 발명의 추가적 태양에 따른 적층형 플립칩 BGA(다이 업)와 LGA 반도체 패키지 간의 도선연결 z-상호연결을 구비한, 그리고 제 2 패키지의 인접 적층된 다이가 서로 다른 크기를 가지는, 멀티-패키지 모듈의 단면도.
도 10C는 발명의 추가적 태양에 따른 적층형 플립칩 BGA(다이 업)와 LGA 반도체 패키지 간의 도선연결 z-상호연결을 구비한, 그리고 하부 패키지에 전기적 차폐물이 제공되는, 멀티-패키지 모듈의 단면도.
도 10D는 발명의 추가적 태양에 따른 적층형 플립칩 BGA(다이 업)와 LGA 반도체 패키지 간의 도선연결 z-상호연결을 구비한, 그리고 제 2 패키지의 인접 적층된 다이가 스페이서에 의해 이격되는, 그리고 상부 패키지의 상부면에 열 스프레더가 고정되는, 멀티-패키지 모듈의 단면도.
도 10E는 발명의 추가적 태양에 따른 적층형 플립칩 BGA(다이 업)와 LGA 반도체 패키지 간의 도선연결 z-상호연결을 구비한, 그리고 하부 패키지에 전기적 차폐물이 제공되는, 그리고 상부 패키지의 상부면에 열 스프레더가 고정되는, 멀티- 패키지 모듈의 단면도.
도 11은 발명의 추가적 태양에 따른 적층형 플립칩 BGA(적층형 다이)와 LGA(적층형 다이) 반도체 패키지 간의 도선연결 z-상호연결을 구비한 멀티-패키지 모듈의 단면도.
도 12는 도 5A 또는 도 7의 예에서 도시된 멀티-패키지 모듈의 조립을 위한 공정의 순서도.
도 13은 도 6A에서 도시된 멀티-패키지 모듈의 조립을 위한 공정의 순서도.
도 14A는 도 8A에서 도시된 멀티-패키지 모듈의 조립을 위한 공정의 순서도.
도 14B는 도 8B에서 도시된 멀티-패키지 모듈의 조립을 위한 공정의 순서도.
도 14C는 도 8C에서 도시된 멀티-패키지 모듈의 조립을 위한 공정의 순서도.
도 15는 도 9A에서 도시된 멀티-패키지 모듈의 조립을 위한 공정의 순서도.
도 16은 도 9B에서 도시된 멀티-패키지 모듈의 조립을 위한 공정의 순서도.
도 17은 도 10A 또는 10B에서 도시된 멀티-패키지 모듈의 조립을 위한 공정의 순서도.
도 18은 도 11에서 도시된 멀티-패키지 모듈의 조립을 위한 공정의 순서도.
도 5A에는 적층형 제 1(하부) 및 제 2 (상부) 패키지를 구비한 발명의 한 태양에 따른 멀티-패키지 모듈(50)의 한 실시예가 도시된다. 이때, 적층형 패키지들은 도선 연결에 의해 상호연결된다. 도 5A에 도시되는 실시예에서, 하부 패키지(400)는 도 1에 도시된 바와 같은 종래의 BGA 패키지이다. 따라서, 본 실시예에서, 하부 패키지(400)는 한개 이상의 금속층을 가진 하부 패키지 기판(412)에 부착되는 다이(414)를 포함한다. 다양한 기판 종류 중 임의의 것이 사용될 수 있고, 예를 들자면, 2~6개의 금속층들을 가진 래미네이트, 4~8개의 금속층들을 가진 빌드-업 기판, 1~2개의 금속층들을 가진 유연한 폴리이미드 테이프, 또는 세라믹 다층 기판을 들 수 있다. 도 5A에 예시된 하부 패키지 기판(412)은 두개의 금속층(421, 423)을 가지며, 각각의 금속층은 적절한 회로를 제공하도록 패턴처리되어 바이어(422)에 의해 연결된다. 다이는 도 5A의 다이 접합 에폭시로 불리는 접착제(413)를 이용하여 기판 표면에 종래방식으로 부착되며, 도 5A의 구조에서, 다이가 부착되는 기판 표면은 상부면, 상기 표면 위의 금속층은 상부 금속층이라 부를 수 있다. 다만, 다이 접합면이 특정 방향을 가질 필요는 없다.
도 5A의 하부 BGA 패키지에서, 다이는 전기적 연결 구축을 위해 기판의 상부 금속층 위 도선 연결 위치에 도선 연결된다. 다이(414)와 도선 연결부(416)는 몰딩 화합물(417)로 캡슐화되어, 주변 환경 및 기계적 응력으로부터 스스로를 보호하고 조작을 용이하게 하며, 제 2 패키지(상부)가 적층될 수 있는 하부 패키지 상부면(419)를 제공한다. 기판의 하부 금속층 위 연결 패드에 납땜볼(418)이 흘러들어가, 컴퓨터같은 최종 제품의 마더보드 등의 하부 회로에 상호연결을 제공한다. 금속층(421, 423)에 납땜 마스크(415, 427)가 패턴처리되어, 납땜볼(418)과 도선 연결부(416)를 연결하기 위한 연결 패드와, 도선 연결 위치같은 전기적 연결을 위한 연결 위치에서 하부 금속을 노출시킨다.
도 5A에 도시되는 실시예에서, 상부 패키지(500)는 랜드 그리드 어레이(LGA) 패키지로서, 도 1에서의 BGA 패키지와 유사하지만, 기판의 하부 표면의 연결 패드에 장착되는 납땜볼을 구비하지 않는 점에서 차이를 보인다. 특히 본 예에서, 상부 패키지(500)는 한개 이상의 금속층을 가진 상부 패키지 기판(512)에 부착되는 다이(514)를 포함한다. 다양한 기판 종류 중 임의의 것이 사용될 수 있다. 도 5A에 도시된 상부 패키지 기판(512)은 두개의 금속층(521, 523)을 구비하며, 각각의 금속층은 적절한 회로를 제공하도록 패턴처리되고 바이어(522)를 이용하여 연결된다. 다이는 도 5A의 다이 접합 에폭시로 불리는 접착제(513)를 이용하여 기판 표면에 종래방식으로 부착되며, 도 5A의 구조에서, 다이가 부착되는 기판 표면은 상부면, 상기 표면 위의 금속층은 상부 금속층이라 부를 수 있다. 다만, 다이 접합면이 특정 방향을 가질 필요는 없다.
도 5A에 도시되는 실시예의 상부 LGA 패키지에서, 기판의 상부 금속층 위 도선 연결 위치에 다이가 도선연결되어, 전기적 연결을 구축한다. 다이(514)와 도선 연결부(516)는 몰딩 화합물(517)로 캡슐화되어, 주변 환경 및 기계적 응력으로부터 스스로를 보호하고 조작을 촉진시킨다. 또한, 상부 패키지 상부면(519)을 가진다. 상부 패키지(500)는 하부 패키지(400) 위에 적층되며, 접착제(503)를 이용하여 고정된다. 금속층(521, 523) 위에 납땜 마스크(515, 517)가 패턴처리되어, 전기적 연결을 위한 연결 위치(가령, 도선 연결부(516)을 연결하기 위한 도선 연결 위치)위한 에서 하부 금속을 노출시킨다.
적층된 상부 패키지(500)와 하부 패키지(400) 간의 z-상호연결은 각각의 패키지 기판의 상부 금속층들을 연결하는 도선 연결부(518)를 이용하여 구현된다. 한 단부에서, 각각의 도선 연결부(518)는 상부 패키지 기판(512)의 상부 금속층(521) 위 패드의 상부면에 전기적으로 연결되며, 다른 한 단부에서, 각각의 도선 연결부는 하부 패키지 기판(412)의 상부 금속층(421) 위 패드 상부면에 연결된다. 도선 연결부는 어떤 도선 연결 기술에 의해서도 형성될 수 있으며, 당 분야에 잘 알려진 기술, 가령, US 5,226,582 호에 공개된 기술 등을 이용할 수 있다. 패키지-패키지 z-상호연결 도선 연결부가 도 5A에 일례로 도시되며, 상부 기판의 상부 금속층 위 패드의 상부면 위에 비드나 범프를 형성함으로서 구현되었다. 그후, 하부 기판의 상부 금속층 위 패드를 향해 하향으로 도선을 압출한 후 이를 패드 위에 퓨징하여 구현되었다. 당 분야에 잘 알려진 바와 같이, 도선 연결부는 역으로 구현될 수 있다. 즉, 하부 기판의 상부 금속층 위 패드의 상부면 위에 비드나 범프를 형성하고, 그후 상부 기판의 상부 금속층 위 패드를 향해 도선을 압출한 후 이를 패드 위에 퓨징하는 기술을 이용할 수 있다. 당 분야에 잘 알려진 바와 같이, 패키지-패키지 z-상호연결의 도선 연결 전략의 선택은 적층된 기판의, 그리고 그 위의 연결 표면의, 가장자리의 기하학적 배열에 따라 결정될 것이다.
도 5A에 도시되는 적층형 패키지 실시예에서, 각각의 패키지 기판 위의 z-상호연결 패드는 패키지 기판들의 둘레 근처에서 상부 금속층 위에 배열된다. 패키지들이 적층될 때 상부 패키지 기판 위 z-상호연결 패드가 하부 패키지 위 대응하는 z-상호연결 패드 위에 놓이도록 z-상호연결 패드의 위치와 순서가 배열된다. 편리하게, 상부 패키지(500)는 하부 패키지(400)의 기판 풋프린트보다 작은 풋프린트를 가진다. 따라서, 기판들의 금속층들 변부들에 전기적 쇼트를 일으키지 않으면서 도 선 연결을 제거할 수 있다. z-상호연결 도선 연결부가 형성되면, 모듈 캡슐화가 형성되어, z-상호연결 도선 연결부를 덮고 보호하며, 완성 모듈에 대한 기계적 일체성을 제공한다.
상부 및 하부 패키지 기판들 위 z-상호연결의 배열들은 도 5B 및 도 5C에 평면도로 도시되어 있다(500, 400). 도 5B에서, 상부 패키지 기판(512)의 상부면(525) 위 가장자리(501)에 위치한 상부 금속층의 영역들을 패턴처리함으로서 상부 패키지 z-상호연결 패드(524)가 형성된다. 상기 가장자리(501)는 상부면(519)을 가진 상부 패키지 캡슐화 물질의 변부(526) 너머로 뻗어간다. 도 5C에서, 상부 패키지 기판(412)의 상부면(425) 위 가장자리(401)에 위치한 상부 금속층의 영역을 패턴처리함으로서 하부 패키지 z-상호연결 패드(424)가 형성된다. 상기 가장자리(401)는 적층되어 위에놓인 상부 패키지 기판(512)의 풋프린트(511) 너머로 뻗어가며, 상부면(419)을 가진 하부 패키지 캡슐화 물질의 변부(426) 너머로도 뻗어간다.
도 5A, 5B, 5C로부터 알 수 있는 바와 같이, 발명에 따른 상부 패키지 및 하부 패키지 간의 z-상호연결은 하부 패키지 기판의 가장자리(401)의 하부 패키지 상호연결 패드(424)와, 상부 패키지 기판의 가장자리(501)의 상부 패키지 상호연결 패드(524) 간의 도선 연결에 의해 구현된다. 모듈 캡슐화 물질(507)의 형성에 의해 상기 멀티-패키지 모듈 구조가 보호되며, 마더보드같은 하부 회로에 연결하기 위해 하부 패키지 기판의 하부 금속층 위 노출된 납땜볼 패드에 납땜볼(418)이 흘러들어간다.
앞서로부터 이해할 수 있는 바와 같이, 발명에 따른 구조에 따르면, 멀티-패 키지 모듈에 조립되기 전에 BGA 및 LGA 사전 테스트를 실행할 수 있어서, 조립 이전에 불량 패키지를 선별할 수 있고, 따라서 최종 모듈 테스트 생산성이 높아진다.
멀티-패키지 몸듈로부터 열 소산을 향상시키기 위해, 상부 패키지에 열 스프레더가 제공될 수 있다. 상부 열 스프레더는 MPM으로부터 효율적인 열 확산을 위해 주변 환경에 대해 MPM의 상부면에서 노출된 상부면의 중앙에 가까운 영역을 가지는 열전도성 물질로 형성된다. 상부 열 스프레더는 금속 시트(가령, 구리)일 수 있고, 몰딩 물질 경화처리 중 MPM 캡슐화 물질에 고정될 수 있다. 또는, 열 스프레더가 상부 패키지 위에 평탄한 표면을 가질 수 있고, 또는 하부 패키지 기판의 상부면 근처에 평탄한 표면을 가질 수 있다.
예를 들어, 도 5E는 발명의 또다른 태양에 따른 적층형 BGA+LGA MPM(54)을 도시하는 단면도이다. 이 경우에, MPM의 상부면에 상부 열 스프레더가 제공된다. MPM(54)의 적층형 패키지 구성은 도 5A의 MPM(50)과 유사하다. 본 예의 상부 열 스프레더는 상부 패키지 위에 놓인 평탄한 중앙부(544)와, 하부 패키지 기판(412)의 상부면에게로 뻗어가는 주변 지지 부재(546)를 가진 열전도성 물질로 형성된다. 평탄한 중앙부(544)의 상부면은 MPM으로부터 효율적으로 열을 소산시키기 위해 MPM 상부면에서 주변 환경에 노출된다. 상부 열 스프레더는 스탬핑 등에 의해 금속 시트(가령, 구리)로 만들어질 수 있다. 지지 부재(546)는 접착제를 이용하여 하부 패키지 기판의 상부면에 고정될 수 있다. 멀티-패키지 모듈 구조는 모듈 캡슐화(507)의 형성에 의해 보호되며, 열 스프레더 지지 부재는 몰딩 물질 경화 처리 중 모듈 캡슐화 물질(507)에 내장된다. 도 5E의 실시예에서, 열 스프레더의 평탄한 상부 (544)의 주변부에 계단형 요각 특징부(545)가 제공되어, 몰딩 화합물로부터 측방화를 줄이면서 구조물의 기계적 일체성을 향상시킬 수 있다. 본 실시예에서, 열 스프레더(544)의 하부면과 LGA 몰딩(917)의 상부면(519) 간의 공간은 MPM 몰딩의 박막층에 의해 채워진다.
대안으로, 도 5D에 도시되는 바와 같이 LGA 몰딩의 상부면에 상부 열 스프레더가 고정될 수 있다. MPM(52)의 적층형 패키지들의 구성은 도 5A의 MPM(50)의 구조와 유사하다. 도 5D의 상부 열 스프레더는 도 5E의 예에서처럼, MPM으로부터 열을 효율적으로 소산시키기 위해 주변환경에 노출된 상부면의 보다 중앙의 영역을 가진 열 전도성 물질의 평탄한 조각이다. 상부 열 스프레더는 금속 시트(가령, 구리)일 수 있다. 그러나 본 예에서는, 상부 열 스프레더가 접착제(506)를 이용하여 상부 패키지 캡슐화 물질(517)의 상부면(519)에 고정된다. 접착제(506)는 열전도성 접착제일 수 있어서, 열 소산을 개선시킬 수 있다. 일반적으로, 상부 패키지 몰딩이 부분적으로 경화된 후에, 그리고 몰딩 물질이 MPM 캡슐화 물질(507)에 주사되기 전에, 상부 열 스프레더가 상부 패키지 몰딩에 고정된다. 상부 열 스프레더의 주변부는 MPM 몰딩 물질로 캡슐화될 수 있다. 도 5D의 예에서, 열 스프레더(504)의 주변부에 계단형 요각 특징부(505)가 제공되어, 몰딩 화합물로부터 측방화를 줄이면서 구조물의 기계적 일체성을 높일 수 있다.
추가적인 대안으로, 도 5A의 MPM에는 지지 부재없이 평탄한 열 스프레더가 제공될 수 있다. 즉, 상부 패키지 몰딩의 상부면에 고정되지 않은 간단한 열 스프레더가 제공될 수 있다. 이러한 실시예에서, 도 5D의 실시예에서처럼, 상부 열 스 프레더가 금속 시트(가령, 구리)같은 열전도성 물질의 평탄한 조각일 수 있고, 평탄한 열 스프레더의 상부면의 보다 중앙의 영역이 주변 환경에 노출되어, MPM으로부터의 열 소산을 돕는다. 여기서, LGA 몰딩(517)의 상부면(519)와 간단한 평면형 열 스프레더의 하부면 간의 공간은 MPM 몰딩의 박막층에 의해 충진될 수 있고, 이러한 간단한 평면형 열 스프레더는 몰딩 물질 경화 공정 중 MPM 캡슐화 물질(507)에 고정될 수 있다. 이러한 부착되지 않은 간단한 평면형 상부 열 스프레더의 주변부는 도 5D의 예에서처럼, MPM 캡슐화 물질(507)에 고정될 수 있고, 주변부 위 계단형 요각 특징부(505)를 제공받을 수 있어, 몰딩 화합물로부터 측방화를 줄이면서 구조물의 기계적 일체성을 향상시킬 수 있다.
도 5D, 5E처럼 열 스프레더를 가진 MPM 구조물이 개선된 열 성능을 제공할 수 있다.
도 6A에서는, 발명의 한 태양에 따른 적층형 패키지 멀티-패키지 모듈이 단면도로 도시된다. 이 모듈에서는 BGA 하부 패키지 위에 LGA 상부 패키지가 적층되며, 상부 패키지 LGA는 부분적으로 캡슐화된다. 즉, 상부 LGA 패키지에 대한 몰딩 물질은 제한된 영역에서 제한된 양으로 공급되며, 차후 처리 중, 특히, 차후 성능 테스트 중, 도선 연결을 보호하기에 충분할 정도이면 된다. 다른 태양에서, 도 6A의 구성은 도 5A의 구성과 유사하다. 따라서, 본 실시예에서 하부 패키지(400)이 도 5A를 참고하여 설명된 바와 같이 구성된다. 상부 패키지(600)는 상부 패키지 캡슐화의 차이점만을 제외하고는 도 5A에서 설명한 바와 동일하게 구성된다. 특히, 상부 패키지(600)는 한개 이상의 금속층을 가진 상부 패키지 기판(612)에 부착되는 다이(614)를 포함한다. 다양한 기판 종류 중 임의의 것이 사용될 수 있다. 도 6A의 예를 통해 도시된 상부 패키지 기판(512)은 두개의 금속층(621, 623)을 가지며, 각각의 금속층은 적절한 회로를 제공하도록 패턴처리되고 바이어(622)를 통해 연결된다. 다이는 접착제(도 6A에서는 다이 접합 에폭시(613))를 이용하여 기판 표면에 종래방식으로 부착된다. 도 6A에서, 다이가 부착될 기판 표면은 상부면으로 불릴 수 있고, 상기 상부면 위의 금속층은 상부 금속층으로 불릴 수 있으며, 다만 다이 접합면이 특정 방향을 가질 필요는 없다.
도 6A의 실시예의 상부 LGA 패키지에서, 다이는 기판의 상부 금속층 위 도선 연결 위치에 도선 연결되어 전기적 연결을 구축한다. 다이(614)와 도선 연결부(616)는 몰딩 화합물(617)로 캡슐화되어, 주변 환경 및 기계적 응력으로부터 보호받고 조작을 촉진시킨다. 본 실시예의 캡슐화 물질(617)은 상부 패키지 기판 및 상부 패키지 다이만에 대한 연결 및 도선 연결을 덮도록 형성되어, 다이(614)의 상부면(614) 중 상당부가 캡슐화 물질로 덮히지 않게된다. 하부 패키지(400) 위에 상부 패키지(600)가 적층되어, 접착제를 이용하여 고정된다. 납땜 마스크(615, 627)가 금속층(621, 623) 위에 패턴처리되어, 전기적 연결을 위한 연결 위치(가령, 도선 연결부(616)를 위한 도선 연결 위치)에서 하부 금속을 노출시킨다.
적층된 상부 패키지(600)와 하부 패키지(400) 간의 z-상호연결은 각각의 패키지 기판의 상부 금속층들을 연결하는 도선 연결부(618)을 이용하여 구현된다. 멀티-패키지 모듈 구조는 모듈 캡슐화 물질(607) 형성에 의해 보호받으며, 마더보드같은 하부 회로에 연결하기 위해 하부 패키지 기판의 하부 금속층 위 노출된 납땜 볼 패드에게로 납땜볼(418)이 흘러들어간다.
이 구조의 장점은 비용이 절감된다는 것이다. 도선 연결 공정과 함께 부분적 캡슐화가 구현되어, 생산성을 높이고 캡슐화 물질을 덜 이용할 수 있다. 부분적 캡슐화에 이어, 상부 LGA 패키지는 상부 패키지 도선 연결부에 손상을 가하지 않으면서 특별한 조작처리없이 테스트될 수 있다.
도 6A에 도시된 멀티-패키지 모듈로부터 개선된 열 효율을 얻기 위해, 상부 패키지에 열 스프레더가 제공될 수 있다. 상부 열 스프레더는 MPM의 상부면에서 주변 환경에 노출된 상부면의 보다 중앙의 영역을 가지는 열전도성 물질로 형성되어, MPM으로부터 열 소산을 효율적으로 구현할 수 있다. 상부 열 스프레더는 금속 시트일 수 있고(가령, 구리), 몰딩 물질 경화 과정 중 MPM 캡슐화 물질에 고정될 수 있다. 또한, 열 스프레더가 상부 패키지 위에 평탄한 부분을 가질 수 있고, 그리고, 하부 패키지 기판의 상부면 위나 그 근처에 위치하는 주변 지지부나 지지 부재를 가질 수 있다.
예를 들어, 도 6B는 발명의 또다른 태양에 따른 적층형 BGA+LGA MPM(62)을 도시하는 단면도로서, 이 경우에, MPM의 상부면에 상부 열 스프레더가 제공된다. MPM(62)의 적층형 패키지들의 구조는 도 6A의 MPM(60)의 구조와 유사하다. 본 에의 상부 열 스프레더는 상부 패키지 위에 놓인 평탄한 중앙부(644)와, 하부 패키지 기판(412)의 상부면에게로 뻗어가는 주변 지지 부재(646)를 구비한 열전도성 물질로 형성된다. 평탄한 중앙부(644)의 상부면은 MPM 상부면에서 주변 환경에 노출되어, MPM으로부터의 열 소산을 돕는다. 상부 열 스프레더는 스탬핑 등에 의해 금속 시트 (가령, 구리)로 형성될 수 있다. 지지 부재(646)는 접착제를 이용하여 하부 패키지 기판의 상부면에 고정될 수 있다. 멀티-패키지 모듈 구조는 모듈 캡슐화 물질(607)에 의해 보호받으며, 열 스프레더 지지 부재는 몰딩 물질 경화 과정 중 MPM 캡슐화 물질(607)에 내장된다. 도 6B의 실시예에서, 계단형 요각 특징부(645)가 열 스프레더의 평탄한 상부(644)의 주변부에 제공되어, 몰딩 화합물로부터 측방화를 줄이면서 구조물의 기계적 일체성을 높일 수 있다. 본 실시예에서, 열 스프레더(644)의 하부면과 다이(614)의 상부면 간의 공간은 충분히 두꺼운 MPM 몰딩층에 의해 충진되어, 열 스프레더(644)가 주변 LGA 몰딩(617)과 간섭하지 않게 된다.
대안으로, 도 6A의 실시예의 MPM에 간단한 평면형 열 스프레더가 제공될 수 있다. 이때 지지 부재가 없이 제공된다. 즉, 상부 패키지 몰딩의 상부면에 부착되지 않는다. 이러한 실시예에서, 도 5D의 실시예에서처럼, 상부 열 스프레더가 금속 시트같은 열전도성 물질의 평탄한 조각일 수 있으며, 평탄한 열 스프레더의 상부면의 보다 중앙의 영역이 주변환경에 노출되어, MPM으로부터의 열 소산을 촉진시킨다. 여기서, 도 6B의 실시예에서처럼, 평탄한 열 스프레더의 하부 표면과 다이(614)의 상부면 간의 공간이 충분한 두께의 MPM 몰딩층에 의해 충진되어, 열 스프레더가 주변 LGA 몰딩(617)과 간섭을 일으키지 않게 된다. 여기서 도 6B의 실시예에서처럼, 이러한 간단한 평면형 열 스프레더가 몰딩 물질 경화 공정 중 MPM 캡슐화 물질(607)에 고정될 수 있다. 부착되지 않은 간단한 평면형 상부 열 스프레더의 주변부는 MPM 몰딩 물질로 캡슐화될 수 있고(도 5D의 평탄한 열 스프레더 참고), 주변부에 계단형 요각 특징부가 제공될 수 있어서, 몰딩 화합물로부터의 측방화를 줄이면서 구조물의 기계적 일체성을 높일 수 있다.
도 6A에서와 같은 실시예의 추가적 대안으로서, 상부 패키지(600)에 간단한 평면형 열 스프레더를 부착시키기 위해, 간단한 평면형 상부 열 스프레더의 하부면과 다이(614)의 상부면 사이에 스페이서가 제공될 수 있다. 스페이서는 접착제를 이용하여 열 스프레더에, 그리고 다이에 고정될 수 있고, 또는, 스페이서가 열 스프레더의 일체형 부분으로형성될 수 있다. 이러한 실시예에서, 열 스프레더의 스페이서부의 하부면은 접착제를 이용하여 다이의 상부면에 고정될 수 있다.스페이서는 열전도성 물질인 것이 바람직하며, 접착제가 열전도성일 수 있다. 따라서, 열 소산을 개선시킬 수 있다. 이러한 실시예에서, 상부 패키지 몰딩이 부분적으로 경화된 후에, 그리고 몰딩 물질이 MPM 캡슐화(607)를 위해 주사되기 전에, 상부 열 스프레더가 상부 패키지에 고정될 수 있다. 상부 열 스프레더의 주변부는 MPM 몰딩 물질로 캡슐화될 수 있다. 도 5D의 실시예에서처럼, 간단한 평면형 열 스프레더의 주변부에 계단형 요각 특징부가 제공될 수 있어서, 몰딩 화합물로부터 측방화를 줄이면서 구조물의 기계적 통일성을 높일 수 있다.
도 6B에서와 같은 열 스프레더를 가진 MPM 구조물은 개선된 열 성능을 제공할 수 있다.
도 7은 발명의 또다른 태양에 따른 적층형 멀티-패키지 모듈을 도시하는 단면도로서, 상기 모듈은 하부 BGA 패키지 위에 상부 LGA 패키지를 구성하며, 상부 LGA 패키지용으로 한개의 금속층 기판이 사용된다. 그외 다른 측면에서는 도 7의 구조는 도 5A에 도시되는 바와 유사하다. 따라서, 본 실시예에서 하부 패키지(400) 는 도 5A를 참고하여 설명한 바와 같이 구성되며, 상부 패키지(700)는 도 5A를 참고하여 설명된 바와 같이 구성된다. 단, 상부 패키지 기판의 구조에 차이점이 있다. 특히, 상부 패키지(700)는 적절한 회로를 제공하도록 패턴처리된 한개의 금속층(721)을 가진 상부 패키지 기판(712)에 부착되는 다이(714)를 포함한다. 다이는 접착제(다이 접합 에폭시, 도 7의 713)를 이용하여 기판의 표면에 종래방식으로 부착된다. 도 7의 구조에서, 다이가 부착되는 기판 표면은 상부면으로 불릴 수 있고, 이 기판 위의 금속층은 상부 금속층으로 불릴 수 있다. 다만, 다이 접합면이 어떤 특정 방향을 가질 필요는 없다.
도 7의 실시예의 상부 LGA 패키지에서, 다이는 기판의 상부 금속층 위 도선 연결 위치에 도선연결되어, 전기적 연결을 구축한다. 다이(714)와 도선 연결부(716)는 몰딩 화합물(717)로 캡슐화되어, 주변 환경 및 기계적 응력으로부터 보호받을 수 있어 차후 조작을 촉진시킨다. 도 7에 도시되는 바의 실시예에서의 캡슐화 물질(717)은 도 5A의 실시예에서와 같이 구성되며, 따라서, 캡슐화 물질(717)이 다이와 도선 연결부, 그리고 이에 대한 연결부를 덮으며, 캡슐화 물질은 전체 다이 및 상호연결부 위의 표면(719)을 가진다. 캡슐화 물질은 도 6A의 실시예에서처럼 형성될 수도 있다. 즉, 상부 패키지 기판 및 상부 패키지 다이만에 대한 연결부 및 도선 연결부를 덮도록 형성될 수 있어서, 다이의 상부면 중 상당부가 캡슐화 물질로 덮히지 않을 수 있다. 상부 패키지(700)는 하부 패키지(400) 위에 적층되며, 접착제(703)를 이용하여 고정된다. 금속층(721) 위에 납땜 마스크(715)가 패턴처리되어, 전기적 연결을 위한 연결 위치(가령, 도선 연결(71)을 위한 도선 연결 위치)에 서 하부 금속을 노출시킨다.
적층된 상부 패키지(700)와 하부 패키지(400) 간의 z-상호연결은 각각의 패키지 기판의 상부 금속층들을 연결하는 도선 연결(718)을 이용하여 구현된다. 멀티-패키지 모듈 구조는 모듈 캡슐화 물질(707)의 형성에 의해 보호받으며, 마더보드같은 하부 회로에 연결을 위해 하부 패키지 기판의 하부 금속층 위에 노출된 납땜볼 패드에게로 납땜볼(418)이 흘러들어간다.
본 구조의 장점은 한개의 금속층 기판을 이용하기 때문에, 상부 LGA 패키지에 두개의 금속층 기판을 이용하는 구조에 비해 가격이 저렴하다는 것이다. 이 구조는 낮은 패키지 프로파일을 제공한다. 왜냐하면, 한개의 금속층 기판이 두개 이상의 금속층들을 가진 기판에 비해 얇기 때문이다.
도 8A는 발명의 또다른 태양에 따른 적층형 BGA+LGA MPM(80)을 도시하는 단면도로서, 열 스프레더와 전기 차폐물이 하부 패키지에 제공된다. 도 8A의 실시예는 하부 볼 그리드 어레이 패키지(402) 위에 상부 랜드 그리드 어레이 패키지(800)를 가지며, 상부 LGA 패키지는 도 5A의 상부 LGA 패키지처럼 구성된다. 단일 금속층을 가지는 LGA(도 6A 참조)는 도 8A의 실시예의 상부 LGA의 대안으로 사용될 수 있다. 도 8A와 관련하여, 상부 LGA 패키지(800)는 도 1의 BGA 패키지와 유사하다. 하지만, 기판의 하부면의 연결 패드에 납땜볼이 장착되지 않은 점에 차이가 있다. 특히 본 예에서, 상부 패키지(800)는 한개 이상의 금속층을 가진 상부 패키지 기판(812)에 부착되는 다이(814)를 포함한다. 여러 다양한 기판 종류 중 임의의 것이 사용될 수 있다. 도 8A의 상부 패키지 기판(812)은 두개의 금속층(821, 823)을 가 지며, 각각의 금속층은 적절한 회로를 가지도록 패턴처리되고 바이어(822)를 통해 연결된다. 다이는 접착제(가령, 다이 접합 에폭시, 도 8A의 (813))를 이용하여 기판 표면에 종래 방식으로 부착된다. 도 8A에서, 다이가 접합되는 기판 표면은 상부면으로 불릴 수 있고, 상기 표면 위의 금속층은 상부 금속층으로 불릴 수 있다. 다만, 다이 접합면이 어떤 특정 방향을 가질 필요는 없다.
도 8A의 실시예의 상부 LGA 패키지에서, 다이는 기판의 상부 금속층 위 도선 연결 위치에 도선 연결되어, 전기적 연결을 구축한다. 다이(814)와 도선 연결부(816)는 몰딩 화합물(817)로 캡슐화되어, 주변 환경 및 기계적 응력으로부터 보호받고, 추가적인 조작 동작을 촉진시킬 수 있다. 또한 상부 패키지 상부면(819)를 가진다. 금속층(821, 823) 위에 납땜 마스크(815, 827)가 패턴처리되어, 전기적 연결을 위한 연결 위치(가령, 도선 연결부(816)를 연결하기 위한 도선 연결 위치)에서 하부 금속을 노출시킨다.
도 8A의 실시예에서의 하부 BGA 패키지(402)는 도 1에 도시되는 기존 BGA 패키지와 같은 것이다. 다만, 도 8A의 하부 BGA 패키지는 몰딩 화합물로 캡슐화되지 않는다. 차라리, 전기적 차폐물로 기능할 수 있는 열 스프레더가 제공될 수 있다. 따라서 본 실시예에서는, 한개 이상의 금속층을 가진 하부 패키지 기판(412)에 부착되는 다이(414)가 하부 패키지(402)에 포함된다. 다양한 종류의 기판 중 임의의 것이 사용될 수 있다. 예를 들어, 2~6개의 금속층을 가진 래미네이트, 4~8개의 금속층을 가진 빌드-업 기판, 1~2개의 금속층을 가진 유연한 폴리이미드 테이프, 또는 세라믹 다층 기판이 사용될 수 있다. 도 8A의 하부 패키지 기판(412)은 두개의 금속층(421, 423)을 가지는 데, 각각의 금속층은 적절한 회로를 제공하도록 패턴처리되어 바이어(422)를 이용하여 연결된다. 다이는 접착제(가령, 다이 접합 에폭시(도 8A의 (413))를 이용하여 기판 표면에 종래 방식으로 부착되며, 도 8A의 구조에서, 다이가 부착되는 기판 표면은 상부면으로 불릴 수 있고, 상기 표면 위의 금속층은 상부 금속층으로 불릴 수 있다. 다만, 다이 접합면이 특정 방향을 가질 필요는 없다.
도 8A의 하부 BGA 패키지에서, 다이는 기판의 상부 금속층 위 도선 연결 위치에 도선 연결되어, 전기적 연결을 구축한다. 기판의 하부 금속층 위 연결 패드에 납땜볼(418)이 흘러들어가, 컴퓨터같은 최종 제품의 마더보드 등의 하부 회로에 상호연결을 제공한다. 금속층(421, 423) 위에 납땜 마스크(415, 427)가 패턴처리되어, 전기적 연결을 위한 연결 위치(가령, 도선 연결 위치)와 도선 연결부(416) 및 납땜볼(418)을 연결하기 위한 연결 패드에서 하부 금속을 노출시킨다.
멀티-패키지 모듈(80)의 하부 BGA 패키지(402)에는 금속성 열 스프레더(가령,구리)가 제공된다. 이 스프레더는 하부 BGA의 다이로부터 전자기적 방사를 지니도록 전기 차폐물로 기능하며, 따라서, 상부 패키지의다이와의 간섭을 방지할 수 있다. 열 스프레더(406)의 상부 평면부가 레그나 측벽(407)에 의해 다이(414) 위에,그리고 기판(412) 위에서 지지된다. 접착제의 점이나 라인(408)은 열 스프레더 지지체(407)를 하부 기판의 상부면에 고정시키는 기능을 한다. 접착제는 전도성 접착제일 수 있고, 기판(412)의 상부 금속층(421)에, 특히, 회로의 접지면에 전기적으로 연결될 수 있다. 따라서 전기적 차폐물로서 열 스프레더를 구축한다. 또는, 접착제가 비전도성일 수 있다. 이러한 구조에서 열 스프레더는 열 소산 장치로만 기능한다. 열 스프레더(406)의 상부와 지지부는 다이(414)와 도선 연결부(416)를 덮으며, 따라서, 주변 환경 및 기계적 응력으로부터 상기 구조물을 보호하여, (MPM 조립 이전에 이어지는 테스팅 과정 중) 조작 동작을 촉진시킨다.
멀티-패키지 모듈(800)의 상부 패키지(800)는 열 스프레더/차폐물(406)의 평탄한 표면의 하부 패키지(402) 위에 적층되며, 접착제(803)를 이용하여 고정된다. 접착제(803)가 열전도성이어서, 열 소산을 촉진시킬 수 있다. 접착제(803)가 전기전도성이어서, 열 스프레더(406)를 LGA 패키지기판의하부금속층에 전기적으로 연결시킬 수 있다. 또는, 전기적으로 절연성이어서, 전기적 연결을 차단할 수 있다.
발명에 따른 상부 패키지(800)와 하부 패키지(402) 간의 z-상호연결은 상부 패키지 기판(812)의 가장자리의 상부 패키지 상호연결 패드와, 하부 패키지 기판(402)의 가장자리의 하부 패키지 상호연결 패드 간의 도선 연결(818)에 의해 구현된다. 도선 연결은 업-연결 방식 또는 다운-연결 방식으로 형성될 수 있다. 멀티-패키지 모듈 구조는 모듈 캡슐화 물질(807)의 형성에 의해 보호받는다. 열 스프레더의 지지부(407)에 구멍들이 제공될 수 있어서, 캡슐화 중 덮힌 공간 내를 MPM 몰딩 물질이 채우도록 할 수 있다.
하부 패키지 기판(412)의 하부 금속층 위 노출된 납땜볼 패드에 납땜볼(418)이 흘러들어가, 마더보드같은 하부 회로에 연결할 수 있다.
발명에 따른 구조는 멀티-패키지 모듈로 조립되기 전에 BGA 및 LGA의 사전테스트를 수행할 수 있어서, 조립 이전에 불량 패키지들을 걸러낼 수 있고 따라서 높 은 최종 모듈 테스트 결과를 보장할 수 있다.
멀티-패키지 모듈로부터 효율적인 열 소산을 얻기 위해, 열 스프레더가 상부 패키지 위에 제공될 수 있다. 상부 열 스프레더는 MPM의 상부면에서 주변환경에 노출되는 상부면의 보다 중앙의 영역을 가진 열전도성 물질로 형성되어, MPM으로부터 효율적인 열 소산을 보장한다. 상부 열 스프레더는 금속 시트(가령, 구리)일 수 있고, 몰딩 물질 경화 과정 중 MPM 캡슐화 물질에 고정될 수 있다. 또는, 열 스프레더가 상부 패키지 위에 평탄한 부분을 가질 수 있고, 하부 패키지 기판의 상부면 위, 또는 그 근처에 기대는 주변 지지부나 지지 부재를 가질 수 있다.
예를 들어, 도 8B는 발명의 또다른 태양에 따른 적층형 BGA+LGA MPM(82)을 도시하는 단면도로서, MPM의 상부면에 상부 열 스프레더가 제공된다. MPM(82)의 적층형 패키지들의 구조는 도 8A의 MPM(80)의 구조와 유사하다. 본 예의 상부 열 스프레더는 상부 패키지 위에 놓인 평탄한 중앙부(804)와, 하부 패키지기판(412)의 상부면에게로 뻗어가는 주변 지지 부재(806)을 가진 열전도성 물질로 형성된다. 평탄한 중앙부(804)의 상부면은 MPM 상부면에서 주변 환경에 노출되어, MPM으로부터 효율적인 열 소산에 기여한다. 상부 열 스프레더는 스탬핑 등에 의해 금속 시트로 형성될 수 있다(가령, 구리). 지지 부재(806)는 접착제를 이용하여 하부 패키지 기판의 상부면에 부가적으로 고정될 수 있다. 멀티-패키지 모듈 구조는 모듈 캡슐화 물질(807)의 형성에 의해 보호받으며, 몰딩 물질 경화 과정 중 열 스프레더 지지 부재가 MPM 캡슐화 물질(807)에 내장된다. 도 8B의 실시예에서, 계단형 요각 특징부(805)가 열 스프레더의 평면형 상부(804)의 주변부에 제공되어, 몰딩 화합물로부 터 측방화를 줄이면서 구조물의 기계적 일체성을 높일 수 있다. 본 실시예에서, 열 스프레더(804)의 하부면과 LGA 몰딩(817)의 상부면(819) 간의 공간은 MPM 몰딩의 박막층에 의해 충진된다.
대안으로, 상부 열 스프레더는 지지배주 없이 금속 시트(가령, 구리)같은 열전도성 물질의 평탄한 조각일 수 있다. 평탄한 열 스프레더의 상부면의 보다 중앙의 영역이 주변환경에 노출되어, MPM으로부터 효율적인 열 소산을 촉진시킬 수 있다. 이러한 간단한 평면형 열 스프레더(844)가 도 8C에 도시되는 데, 이때, 열 스프레더는 상부 패키지 몰딩의 상부면에 고정된다. 도 8B에서, 간단한 평면형 열 스프레더의 하부면과, LGA 몰딩(817)의 상부면(819) 간의 공간은 MPM 몰딩의박막층에 의해 충진되며, 이렇게 간단한 평면형 열 스프레더는 몰딩 물질 경화 과정 중 MPM 캡슐화 물질(807)에 고정될 수 있다. 간단한 평면형 상부 열 스프레더의 주변부는 도 8B의 실시예에서처럼, MPM 몰딩 물질로 캡슐화될 수 있고, 주변부에 계단형 요각 특징부를 제공받을 수 있어서, 몰딩 화합물로부터 측방화를 줄이면서 구조물의 기계적 일체성을 도모할 수 있다.
대안으로, 도 8C에 도시된 바와 같이 LGA몰딩의 상부면에 상부 열 스프레더가 고정될 수 있다. MPM(84)의 적층형 패키지들의 구조는 도 8A의 MPM(80)의 경우와 유사하다. 도 8C의 예의 상부 열 스프레더(844)는 주변환경에 노출된 상부면의 보다 중앙의 영역을 가진 열전도성 물질의 평탄한 조각일 수 있어서, MPM으로부터 열 소산을 촉진시킬 수 있다(도 8B 참조). 상부 열 스프레더는 금속 시트(가령, 구리)일 수 있다. 그러나, 여기서는, 상부 열 스프레더(804)가 접착제(846)를 이용하 여 상부 패키지 캡슐화 물질(817)의 상부면(819)에 고정된다. 접착제(846)는 열전도성 접착제일 수 있어서, 개선된 열 소산을 보일 수 있다. 일반적으로, 상부 패키지 몰딩이 부분적으로 경화된 후, 그러나, 몰딩 물질이 MPM 캡슐화 물질(847)을 위해 주사되기 전에, 상부 열 스프레더가 상부 패키지 몰딩에 고정된다. 상부 열 스프레더의 주변부는 MPM 몰딩 물질로 캡슐화될 수 있다. 도 8C의 실시예에서, 계단형 요각 특징부(845)가 열 스프레더(844)의 주변부에 제공되어, 몰딩 화합물로부터 측방화를 줄이면서 구조물의 기계적 일체성을 높일 수 있다.
도 8A, 8B, 8C에서의 구조물의 장점은 상당한 열적 성능에 있고, 부가적으로 하부 패키지에서의 전기적 차폐 기능에 있다. 이는 RF와 디지털 칩을 조합한 MPM에서 특히 중요할 수 있다. 모든 응용 분야에 대해 하부 패키지 열 스프레더와 상부 열 스프레더를 구비하는 것이 꼭 필요한 것은 아니다. 대안으로, 최종 제품의 필요성에 따라 둘 중 하나가 적절할 수 있다.
도 9A는 발명의 또다른 태양에 따른 멀티-패키지 모듈을 도시하는 단면도로서, 다이 다운의 플립칩 BGA가 LGA와 함께 적층된다. 하부 BGA에서, 다이는 기판에 연결되는 플립 칩으로서, 다이와 기판 간의 공간이 일부 채워진다. 이 BGA는 MPM에 조립되기 전에 테스트될 수 있다. 다이의 후방은 접착제로 상부 LGA를 부착하는 데 사용된다. 상부 LGA를 모듈 기판에 z-상호연결하는 것은 도선 연결을 통해 이루어지며, MPM이 몰딩된다. 이 구조의 주된 장점은 BGA에서의 플립 칩 연결이 높은 전기적 성능을 제공한다는 것이다.
도 9A에서, 하부 BGA 플립 칩 패키지는 한개의 패턴처리된 금속층(321)을 가 진 기판(312)을 포함하며, 금속층(321)에는 다이(314)가 플립 칩 범프(316)(가령, 납땜 범프, 금 스터드 범프, 또는 이방성 전도형 필름 또는 페이스트)에 의해 연결된다. 여러 기판 종류 중 임의의 것이 사용될 수 있다. 도 9A의 하부 패키지 기판(312)은 두개의 금속층(321, 323)을 가지며, 각각의 금속층은 적절한 회로를 제공하도록 패턴처리되고 바이어(322)를 통해 연결된다. 플립칩 범프는 다이의 활성 표면 위 패턴처리된 범프 패드 어레이에 고정되며, 다이의 활성 표면이 기판의 상향을 면하는 패턴처리 금속층과 관련하여 하향으로 면함에 따라, 이러한 배열은 "다이 다운(die down)" 플립 칩 패키지로 불릴 수 있다. 다이와 기판 간의 폴리머 언더필(즉, 일부채움)(313)은 주변환경으로부터 보호를 제공하고, 구조물에 대한 기계적 일체성을 드높인다.
멀티-패키지 모듈(90)의 상부 LGA 패키지(900)는 도 7의 멀티-패키지 모듈(70)의 상부 LGA 패키지(700)에 유사하게 구성된다. 특히, 상부 패키지(900)는 적절한 회로를 제공하도록 패턴처리된, 한개의 금속층(921)을 가진 상부 패키지 기판(912)에 부착된 다이(914)를 포함한다. 이 다이는 접착제(가령, 다이 접합 에폭시, 도 9A의 (913))를 이용하여 기판 표면에 종래방식으로 부착된다. 도 9A의 구조에서, 다이가 부착될 기판 표면은 상부면으로 불릴 수 있고, 이 기판 위의 금속층은 상부 금속층으로 불릴 수 있다. 다만, 다이 접합면이 어떤 특정 방향을 가질 필요는 없다.
도 9A의 실시예의 상부 LGA 패키지에서, 다이는 기판의 상부 금속층 위 도선 연결 위치에 도선 연결되어, 전기적 연결을 구축한다. 다이(914)와 도선 연결부 (916)는 몰딩 화합물(917)로 캡슐화되어, 주변 환경 및 기계적 응력으로부터 보호받으며 조작 동작을 촉진시킨다. 도 9A의 실시예의 캡슐화 물질(917)은 다이와 도선 연결부, 그리고 이들의 연결부를 덮으며, 캡슐화 물질은 전체 다이 및 상호연결부 위의 표면(919)을 가진다. 여기서 캡슐화 물질은 도 6A의 실시예에서처럼 형성될 수도 있다. 즉, 도선 연결부, 상부 패키지 기판 및 상부 패키지 다니에 대한 각각의 연결부만을 덮도록 형성될 수 있다. 이같은 경우, 다이의 상부면 중 상당부가 캡슐화 물질로 덮히지 않는다. 상부 패키지(900)가 하부 패키지(300) 위에 적층되며, 접착제(903)를 이용하여 고정된다. 금속층(921) 위에 납땜 마스크(915)가 패턴처리되어, 전기적 연결을 위한 연결 위치(가령, 도선 연결부(916)를 연결하기 위한 연결 위치)에서 하부 금속을 노출시킨다.
적층된 상부 패키지(900)와 하부 패키지(300) 간의 z-상호연결은 각각의 패키지 기판의 상부 금속층들을 연결하는 도선 연결부(918)에 의해 구현된다. 멀티-패키지 모듈 구조는 모듈 캡슐화 물질(907)의 형성에 의해 보호받으며, 하부 패키지 기판의 하부 금속층 위 노출된 납땜볼 패드들에게로 납땜볼(318)이 흘러들어가, 컴퓨터같은 최종 제품의 마더보드 등과 같은 하부 회로에 연결된다. 금속층(321, 323) 위에 납땜 마스크(315, 327)가 패턴처리되어, 전기적 연결을 위한 연결 위치(가령, 도선 연결부(918)와 납땜볼(318)을 연결하기 위한 연결 패드)에서 하부 금속을 노출시킨다.
도 9A에서와 같이 다이 다운의 플립 칩 BGA 위에 적층된 LGA를 가진 구조물들은 도 8B나 도 8C에서의 열 스프레더/전기차폐물과 함께 구성될 수 있다. 따라 서, 도 9B는 발명의 또다른 태양에 따른 멀티-패키지 모듈을 도시하는단면도로서, 다이 다운의 플립 칩 BGA가 LGA와 적층되며 이는 도 9A의 실시예에서와 같다. 또한 하부 BGA에 열 스프레더/전기차폐물이 제공된다.
특히, 도 9B를 참조할 때, 멀티-패키지 모듈(92)의 하부 BGA 패키지(300)에는 전기 차폐물로 기능하는 금속성 열 스프레더(가령, 구리)가 제공되어, 하부 BGA의 다이로부터 전자기적 방사를 전기적으로 지니며, 따라서, 상부 패키지의 다이와의 간섭을 방지할 수 있다. 열 스프레더(906)의 상부 평면부는 레그나 측벽(909)에 의해 다이(314) 위에 그리고 기판(312) 위에 지지된다. 접착제의 점이나 선(908)들은 하부 기판의 상부면에 열 스프레더 지지체(909)를 고정하는 기능을 한다. 접착제는 전도성 접착제일 수 있어서, 기판(312)의 상부 금속층(312)에, 특히, 회로의 접지면에 전기적으로 연결될 수 있다. 이에 따라 열 스프레더를 전기적 차폐물로 구축한다. 또는, 접착제가 비전도성이어서, 이러한 구조에서는 열 스프레더가 열 소산 장치로만 기능한다. 열 스프레더(906)의 상부와 지지부는 다이(314)를 덮고, 주변 환경 및 기계적 응력으로부터 보호기능을 제공하여, MPM 조립 이전에 이어지는 테스트 과정과 같은 조작 기능을 용이하게 한다.
멀티-패키지 모듈(92)의 상부 패키지(900)는 열 스프레더/차폐물(906)의 평탄한 표면의 하부 패키지(300) 위에 적층되어, 접착제(903)를 이용하여 고정된다. 접착제(903)는 열전도성일 수 있어서 열 소산을 촉진시킬 수 있다. 접착제(903)는 전기전도성일 수 있어서 열 스프레더(906)를 LGA 패키지 기판의 하부 금속층에 전기적으로 연결시킬 수 있다. 또는, 전기적으로 절연성이어서 전기적 연결을 차단시 킬 수 있다.
발명에 따른 상부 패키지(900) 및 하부 패키지(300) 간의 z-상호연결은 상부 패키지 기판(912)의 가장자리의 상부 패키지 상호연결 패드와, 하부 패키지 기판(300)의 가장자리의 하부 패키지 상호연결 패드 간의 도선 연결부(918)에 의해 구현된다. 도선 연결부는 업-연결(up-bond) 방식으로 구현될 수도 있고 다운-연결(down-bond) 방식으로 구현될 수도 있다. 멀티캐피지 모듈 구조는 모듈 캡슐화 물질(907)의 형성에 의해 보호받는다. 열 스프레더의 지지부(907)에 구멍들이 제공되어, 캡슐화 중 노출된 납땜볼 패드에 MPM 몰딩 물질이 충진되도록 한다.
하부 패키지 기판(300)의 하부 금속층 위 노출된 납땜볼 패드에 납땜볼(318)이 흘러들어가, 마더보드같은 하부 회로에 연결을 제공한다.
발명에 따른 구조는 멀티-패키지 모듈의 조립 이전에 BGA와 LGA의 사전 테스팅을 구현할 수 있어서, 조립 이전에 불량 패키지들을 걸러낼 수 있고, 따라서 최종 모듈 테스트 결과가 우수하다.
발명의 본 태양에 따른 플립 칩 하부 패키지의 프로세서 칩은 ASIC, GPU, CPU일 수 있는 데, ASIC인 경우가 잦은 편이다. 상부 패키지는 메모리 패키지일 수도 있고, ASIC 패키지일 수도 있다. 상부 패키지가 메모리 패키지일 경우, 적층된 다이 메모리 패키지일 수 있다. 차폐된 플립 칩 다이-다운 하부 패키지는 고속 응용에 특히 적합하며, 이동 통신 장비에서처럼 RF 주파수 처리에 특히 적합하다.
부가적으로, 다이-다운 구조의 플립 칩 하부 패키지를 가진 MPM(도 9A, 또는 도 9B 참조)에 열 스프레더가 제공될 수 있다.
도 9A나 도 9B에 도시된 멀티-패키지 모듈로부터 열 소산을 촉진시키기 위해, 상부 패키지에 열 스프레더가 제공될 수 있다. 상부 열 스프레더는 MPM의 상부면에서 주변환경에 노출된 상부면의 보다 중앙의 영역을 가진 열전도성 물질로 형성되어, MPM으로부터 열 소산을 효율적으로 구현한다. 상부 열 스프레더는 금속 시트(가령, 구리)일 수 있고, 몰딩 물질 경화 과정 중 MPM 캡슐화 물질에 고정될 수 있다. 또는, 열 스프레더가 상부 패키지 위에 평탄한 부분을 가질 수 있고, 그리고 하부 패키지 기판 위, 또는 그 근처에 의지하는 주변 지지부 또는 지지 부재를 가질 수 있다.
예를 들어, 도 9C는 발명의 한 태양에 따른 적층형 BGA+LGA MPM(94)을 도시하는 단면도로서, 상부 열 스프레더가 MPM의 상부면에 제공된다. MPM(94)의 적층형 패키지들의 구조는 도 9B의 MPM(92)과 유사하다. 본 예의 상부 열 스프레더는 상부 패키지 위에 놓인 평탄한 중앙부(944)와, 하부 패키지 기판(312)의 상부면에게로 뻗어가는 주변 지지 부재(946)를 가진 열 전도성 물질로 형성된다. 평탄한 중앙부(944)의 상부면은 MPM 상부면에서 주변환경에 노출되어, MPM으로부터의 열 소산을 촉진시킨다. 상부 열 스프레더는 스탬핑 등에 의한 금속 시트(가령, 구리)일 수 있다. 지지 부재(946)는 접착제를 이용하여 하부 패키지 기판의 상부면에 부가적으로 고정될 수 있다. 멀티-패키지 모듈 구조는 모듈 캡슐화 물질(907)의 형성에 의해 보호받으며, 열 스ㅡㅍ레더 지지 부재는 몰딩 물질 경화 과정 중 MPM 캡슐화 물질(907) 내에 내장된다. 도 9C의 실시예에서, 계단형 요각 특징부(945)가 열 스프레더의 평면형 상부(944)의 주변부에 제공되어, 몰딩 화합물로부터 측방화를 줄이면 서 구조물의 기계적 일체성을 향상시킬 수 있다. 본 실시예에서, 열 스프레더(944)의 하부면과 다이(914)의 상부면은 충분히 두꺼운 MPM 몰딩층으로 충진되어, 열 스프레더(944)가 주변 LGA 몰딩(917)과 간섭을 일으키지 않게 된다.
대안으로, 도 9A나 도 9B의 실시예의 MPM에는 간단한 평면형 열 스프레더가 지지 부재없이 제공될 수 있다. 이러한 간단한 평면형 열 스프레더는 접착제를 이용하여 상부 패키지 몰딩(517)의 상부면(519)에 고정될 수 있다. 대안으로, 도 9A나 도 9B의 실시예에서와 같은 MPM에는 간단한 평면형 열 스프레더가 제공될 수 있는 데, 이 스프레더는 상부 패키지 몰딩의 상부면에 부착되지 않는다. 이러한 실시예에서, 도 5D의 실시예에서처럼, 상부 열 스프레더가 금속 시트같은 열 전도성 물질의 평탄한 조각일 수 있고, 평면형 열 스프레더의 상부면의 보다 중앙의 영역이 주변환경에 노출되어, MPM으로부터의 열 소산을 촉진시킬 수 있다. 도 9C의 실시예에서처럼, 상부 패키지(900)와 평면형 열 스프레더의 하부면 간의 공간은 MPM층에 의해 충진된다. 도 9C의 실시예에서처럼, 이러한 간단한 평면형 열 스프레더는 몰딩 물질 경화 과정 중 MPM 캡슐화 물질(907)에 고정될 수 있다. 이렇게 부착되지 않은 간단한 평면형 상부 열 스프레더의 주변부는 MPM 몰딩 물질로 캡슐화될 수 있고(도 5D의 부착된 평면형 열 스프레더 참고), 줍녀부에 계단형 요각 특징부가 제공되어, 몰딩 화합물로부터 측방화를 줄이면서 구조물의 기계적 일체성을 드높일 수 있다.
도 9C의 예에서와 같은 열 스프레더를가진 MPM은 개선된 열 성능을 제공할 수 있다.
발명에 따른 MPM의 하부 패키지는 다이-업 구조의 플립칩 패키지일 수 있고, 이때, 하부 패키지 다이가 하부 패키지 기판의 하부면에 놓인다. 일반적으로, 이러한 구조에서 하부 패키지 다이 접합 영역이 기판 영역의 중심부에 위치하며, 제 2 레벨 상호연결 볼들이 두개나 네개의 기판 변부 근처 주변에 배열된다. 다이-업 플립 칩 및 그 플립 칩 상호연결 구조물들은 제 2-레벨 상호연결 구조물들의 스탠드오프 높이 내에 위치하며, 따라서, 이러한 구조의 하부 패키지 다이는 MPM의 전체 두께에 전혀 기여하지 않는다. 더우기, 다이-업 구조는 다이-다운 구조의 결과인 네트리스트 역전 효과(netlist inversion effect)를 방지할 수 있다.
특히, 예를 들어, 도 10A는 발명의 또다른 태양에 따른 멀티-패키지 모듈(101)을 도시하는 단면도로서, 적층형 다이 랜드 그리드 어레이 패키지(1000)가 다이-업 구조(302)의 플립 칩 BGA 위에 적층되며, 적층된 패키지들은 도선 연결에 의해 상호연결된다. 하부 BGA 패키지(302)에서, 다이(344)는 BGA 기판(342)의 낮은 측부에 부착된다.
이러한 구조물은 얇은 MPM을 제공한다. 왜냐하면, 주변부에 위치한 납땜볼들 사이의 영역 내 하부 패키지의 아랫쪽에 하부 패키지 다이가 놓이기 때문이다. 이러한 구조는 높은 전기적 성능을 가질 수 있다. 왜냐하면, 플립 칩 연결을 이용할 뿐만 아니라, 다이와 납땜볼 들간의 연결을 위해 바이어를 필요로하지 않으면서 짧은 금속 트레이스로, 납땜볼에 대한 다이의 직접적인 전기적 연결을 제공하기 때문이다. 더우기, 다이-업 구조에 의하면 이 패키지가 도선 연결에 호환가능한 네트리스트가 될 수 있다. 이는 일부 응용분야에서 요망되는 바이다. 네트리스트는 다이 와 납땜볼 간의 모든 연결 쌍들의 합이다. 다이가 "다이-다운" 의 윗쪽을 면할 때, 다이가 "다이-업"의 아래쪽을 면할 때와 같은 다이에서의 패턴의 미러 이미지인 연결 패턴을 다이가 가진다.
도 10A의 구조에서, 상부 LGA 패키지가 BGA의 상부측에 접착제로 부착되며, 그후 도선연결되고 몰딩된다. 도 10A-10E의 실시예에서, 두개 이상의 다이가 상부 패키지에 적층된다. 적층된 다이 패키지들은 당 분야에 잘 알려진 사항으로서, 패키지에 최대 5개의 적층 다이를 가지는 버전도 있다. 다이는 여러 다양한 크기를 가지며, 적층된 다이 패키지에서의 다이는 동일한 상대적 크기를 가질 수도 있고 서로 다른 크기를 가질 수도 있다. 다이는 정사각형이거나 직사각형인 것이 일반적이며, 이러한 형태의 여러 크기를 가진 다이들이 적층형 다이 패키지로 적층될 수 있다. 다이가 직사각형일 경우, 또는 다양한 크기를 가질 경우, 스택의 하부 다이의 가장자리가 윗편의 상부 다이의 가장자리 너머로 뻗어가도록 다이가 적층될 수있다. 도 10A는 두 다이가 동일한 크기인 경우를 도시한다. 이러한 실시예에서, 또는 상부 다이가 하부다이보다 큰 실시예에서, LGA 기판에 모든 다이를 도선 연결시키도록 다이 사이에 스페이서가 구성된다. 도 10B는 스택의 상부 다이가 하부 다이보다 작은 경우, 또는, 상부 스택이 하부 스택의 가장자리 너머로 뻗어가도록 다이가 적층되는 경우의 예를 도시한다. 도 10B와 같은 실시예에서는 스페이서가 필요하지 않다. 왜냐하면, 하부 다이의 투사 가장자리의 도선 연결 위치들이 그 위에 적층되는 다이로부터의 간섭없이 도선연결을 구현하기 때문이다.
도 10A에서, 하부 플립 칩 BGA 패키지(302)는 패턴처리된 금속층(353)을 가 지는 기판(342)을 포함하며, 그 일부분 위에 다이(344)가 플립 칩 범프(346)(가령, 납땜 범프, 금 스터드 범프, 또는 이방성 전도성 필름이나 페이스트)에 의해 연결된다. 다양한 기판 종류 중 임의의 것이 사용될 수 있다. 하부 패키지 기판(342)(도 10A)는 두개의 금속층(351, 353)을 가지며, 각각의 금속층은 적절한 회로를 제공하도록 패턴처리된다. 하부 패키지 기판(342)은 유전층(354, 356) 사이에 끼는 금속층(355)을 추가적으로 구비한다. 금속층(355)은 선택된 위치에 구멍을 가져서, 바이어에 의한 금속층(351, 353)의 연결을 형성하며, 패턴처리된 금속층들(351, 353)의 선택된 부분들이 기판층(354, 356)을 통해, 그리고 사이에 낀 금속층(355)의 구멍을 통해 바이어를 이용하여 연결된다. 패턴처리된 금속층(353)의 선택된 부분들은 바이어를 이용하여 기판층(356)을 통해 사이에 낀 금속층(355)에 연결된다.
플립 칩 범프(346)는 다이의 활성 표면 위 범프 패드의 패턴처리된 어레이에 부착되며, 기판의 하향을 면하는 패턴처리된 금속층에 관현하여 다이의 활성 표면이 상향을 면함에 따라, 이러한 배열은 "다이-업" 플립 칩 패키지로 불릴 수 있다. 다이와 다이 접합 영역 간의 폴리머 언더필(343)은 주변환경으로부터 보호를 제공하고 구조물에 대한 기계적 일체성을 제공한다.
앞서 언급한 바와 같이, 금속층(351, 353)은 패턴처리되어 적절한 회로를 제공하고, 사이에 낀 금속층(355)은 선택된 위치에 구멍을 가져서, 상부 및 하부 금속층(351, 353) 위 선택된 트레이스들 간에 상호연결을 형성한다. 특히, 예를들어, 하부 금속층이 다이 접합 영역에서 패턴처리되어, 플립 칩 상호연결 범프(353)에 대한 접합 위치를 제공한다. 예를 들어, 하부 금속층은 하부 패키지 기판(342)의 가장자리 근처에서 패턴처리되어, 제 2 레벨 상호연결 납땜볼(348)을 위한 접합 위치를 제공하며, 이에 의해, 완성된 MPM이 납땜 흐름에 의해 하부 회로에 부착된다. 특히, 예를 들어, 하부 패키지 기판(342)의 가장자리 근처에서 상부 금속층이 패턴처리되어, 하부 패키지에 상부 패키지를 연결하는 도선 연결을 위한 부착 위치를 제공한다. 금속층(353) 회로의 접지 라인들은 바이어를 통해 사이에 낀 금속층(355)에 연결된다. 납땜볼(348) 중 선택된 납땜볼들이 접지 볼이 되며, 이들은 MPM이 설치될 때 하부 회로의 접지 라인에 부착될 것이다. 따라서, 사이에 낀 금속층(355)은 MPM에 대한 접지면으로 기능한다. 선택된 그외 다른 납땜볼들(348)은 입력/출력 볼이거나 전력 볼이며, 이들은 금속층(353) 회로의 입력/출력 라인, 또는 전력 라인의 납땜볼 위치에 부착된다.
도 10A에서, 상부 패키지(1000)는 적층형 다이 랜드 그리드 어레이 패키지로서, 스페이서(1015)에 의해 분리되는 다이(1014, 1024)를 가지며, 상부 패키지 기판 위에 적층된다. 상부 패키지 기판은 상부 기판면 위에 금속층을 가진 유전층(1012)을 포함하며, 트레이스(1031)를 제공하도록 패턴처리된다. 여기에는 상부 패키지 기판을 적층된 다이와 도선연결 상호연결을 위한 접합 위치가 제공되며, 상부 패키지를 하부 패키지 기판과 도선연결 상호연결을 위한 접합 위치가 제공된다. 하부 다이(1014)는 다이 접합 에폭시같은 접착제(1013)를 이용하여 상부 패키지 기판의 다이 접합 영역에 부착된다. 다이(1014)는 다이의 활성 표면 위의 도선 연결 위치들을 선택된 트레이스들(1011) 위 도선 연결 위치와 연결하는 도선 연결부(1016)를 이용하여 상부 기판에 전기적으로 연결된다. 접착제를 이용하여 하부 다이 (1014)의 상부면에 스페이서(1015)가 고정되며, 접착제를 이용하여 스페이서(1015)의 상부면에 상부 다이(1024)가 고정된다. 스페이서는 틈새를 제공할만큼 충분히 두꺼워서, 상부 다이(1024)의 오버행잉 가장자리들이 도선 연결부(1016)를 침범하지 않도록 한다. 다이(1024)는 다이의 활성 표면 위 도선 연결 위치들을 선택된 트레이스들(1011) 위 도선 연결 위치들과 연결하는 도선 연결부(1026)를 이용하여 상부 기판에 전기적으로 연결된다. 상부 패키지 기판 위에서 도선 연결부와 적층된 다이의 조합은 몰딩 물질(1017)로 캡슐화되어, 상부 패키지 상부면(1019)를 제공하고, 그리고 상호연결 트레이스(1011)의 가장자리부를 노출 상태로 남겨둔다. 상부 패키지(1000)는 이 시점에서 테스트될 수 있고, 그후 하부 패키지 기판의 상부면의 다이 접합 영역 위로 적층되어, 접착제(1003)를 이용하여 고정된다. 상부 및 하부 패키지들의 전기적 상호연결은 상부 패키지 기판의 트레이스들(1011) 위 노출된 도선 연결 위치들을 하부 패키지 기판의 상부 금속층의 트레이스들(351) 위 도선 연결 위치들과 연결하는 도선 연결부(1018)에 의해 실행된다. MPM 어셈블리는 몰딩(1007)으로 캡슐화되어, 패키지간 도선 연결을 보호하고, 완성된 MPM(101)에서의 기계적 일체성을 제공한다.
앞서 언급한 바와 같이, 이러한 실시예에서 다이-업 플립 칩 BGA 패키지 위에 적층되는 적층형 다이 상부 패키지는 다양한 구조를 가질 수 있으며, 이는 스택의 다이의 수에 따라 좌우되고, 다이의 치수에 따라 좌우된다. 예를 들어, 도 10B는 대안의 MPM 구조(103)를 단면도로 도시하는 데, LGA는 두개의 적층 다이를 가지며, 상부 다이(1044)는 하부 다이(1034)보다 작은 치수를 가진다. 이러한 구조에 서, 하부 다이의 가장자리 내에서 도선 연결 접합 위치들 위에 상부 다이를 오버행하는 어떤 가장자리가 존재하지 않으며, 따라서, 스페이서를 포함시킬 필요가 없다. 도 10B의 MPM(103)의 하부 패키지(302)는 도 10A의 MPM(101)의 하부 패키지와 유사하다. MPM(103)의 상부 패키지(1030)는 적층형 다이 랜드 그리드 어레이 패키지로서, 상부 패키지 기판 위에 다이(1034, 1044)를 적층시킨다. 상부 패키지 기판은 상부 기판 표면 위에 금속층을 가진 유전층(1012)을 구비하며, 이는 트레이스(1031)를 제공하도록 패턴처리되고, 상부 패키지 기판을 적층된 다이들과 도선연결 상호연결시키기 위한 접합 위치들을 제공하고, 상부 패키지를 하부 패키지기판과 도선연결 상호연결하기 위한 접합 위치들을 제공한다. 하부 다이(1034)는 다이 접합 에폭시같은 접착제(1033)를 이용하여 상부 패키지 기판의 다이 접합 영역에 부착된다. 다이(1034)는 다이의 활성 표면 위 도선 연결 위치들을 선택된 트레이들(1031) 위 도선 연결 위치들과 연결하는 도선 연결부(1036)를 이용하여 상부 기판에 전기적으로 연결된다. 상부 다이(1044)는 접착제(1035)를 이용하여 하부 다이(1034)의 상부면에 고정된다. 다이(1044)는 다이의 활성 표면 위 도선 연결 위치들을 선택된 트레이스들(1031) 위 도선 연결 위치들과 연결하는 도선 연결부(1046)를 이용하여 상부 기판에 전기적으로 연결된다. 상부 패키지 기판 위에서 도선 연결부와 적층형 다이를 조합하는 것은 몰딩 물질(1037)로 캡슐화되어, 상부 패키지 상부면(1039)를 제공하고, 상호연결 트레이스들(1031)의 가장자리 부분을 노출 상태로 남겨둔다. 상부 패키지(1030)는 이 시점에서 테스트될 수 있고, 그후 하부 패키지 기판의 상부면의 다이 접합 영역에 적층되며, 이어, 접착제(1003)를 이용하여 고정 된다. 상부 및 하부 패키지들의 전기적 상호연결은 상부 패키지 기판의 트레이스들(1031) 위 노출된 도선 연결 위치들을, 하부 패키지 기판의 상부 금속층 위 트레이스들(351) 위 도선 연결 위치들과 연결하는 도선 연결부(1018)에 의해 실행된다. 그후 MPM 어셈블리가 몰딩(1007)로 캡슐화되어, 패키지간 도선 연결을 보호하고 완성된 MPM(103)에 기계적 일체성을 제공한다.
발명의 본 태양에 따른 플립 칩 하부 패키지의 프로세서 칩은 예를 들어, ASIC, GPU, CPU 일 수 있다. 상부 패키지는 메모리 패키지일 수 있다. 가령, 적층형 다이 메모리 패키지일 수 있다. 하부 패키지에 대한 플립 칩 다이-업 구조는 매우 얇은 모듈을 제공할 수 있고, 이동 통신과 같은 고속 응용분야에 특히 적합하다.
MPM(101, 103)같은 본 실시예의 하부 패키지 기판의 접지면(355)은 하부 BGA 다이와 상부 LGA 다이 간의 간섭을 크게 감소시키도록 전자기적 차폐물로 기능한다. 이러한 MPM은 하부 패키지 다이가 RF 다이인 경우에 특히 유용하다.
일부 응용에서, MPM이 부착될 하부 회로로부터 하부 패키지의 BGA 다이를 차폐시키는 것이 또한 바람직할 수 있다. 도 10C는 적층형 다이 랜드 그리드 어레이 패키지(1000)가 다이-업 구조(302)의 플립-칩 BGA 위에 적층되는 멀티-패키지 모듈(105)의 예를 도시하며, 이때, 적층된 패키지들은 도선 연결에 의해 상호연결되며, 플립 칩 BGA에서 전자기적 차폐가 제공되어, 하부 회로를 향한 하향의 방사를 제한한다.
도 10C의 MPM(105)에서, 상부 패키지(1000)와 하부 패키지(302)는 도 10A의 MPM(101)에서처럼 구성된다. MPM(105)의 하부 패키지(302)에는 금속성 전기 차폐물(가령,구리)이 제공되어, 하부 BGA의 다이로부터 전자기적 방사를 전기적으로 지니며, 따라서, 설치된 MPM의 아래에 놓인 회로와의 간섭을 방지할 수 있다. 차폐물(304)의 하부 평면부는 레그나 측벽(305)에 의해 지지된다. 접착제의 점이나 선(306)은 하부 기판의 하부면에 열 스프레더 지지체(305)를 고정시키는 기능을 한다. 접착제는 전도성 접착제일 수 있고, 기판의 하부 금속층의 트레이스들에, 특히, 회로의 접지 트레이스에, 전기적으로 연결될 수 있다. 차폐물의 지지부와 하부 평면부는 다이(344)를 덮으며, 완성된 장치의 하부 다이를 차폐함에 추가하여, 주변 환경 및 기계적 응력으로부터 하부 다이를 보호하는 기능을 할 수 있다. 이에 따라, 조작 동작이 촉진되며, 특히, MPM 조립 이전에, 또는 설치 이전에 테스트 과정을 수행할 수 있다.
대안으로, 도 10C를 참고하여 설명한 차폐물은 그외 다른 적층형 다이 상부 패키지 구조들을 가진 MPM의 다이-업 플립 칩 하부 패키지(302)를 차폐하는 데 사용될 수 있다. 적층형 다이 상부 패키지(1030)는 도 10B에서 인접 다이 사이에 어떤 스페이서도 지니지 않을 수 있다.
대안으로, 도 10C와 관련하여 설명된 차폐물은 그외 다른 적층형 다이 상부 패키지 구조들을 가진 MPM의 다이-업 플립 칩 하부 패키지(302)를 차폐하는 데 사용될 수 있다. 상부 패키지는 도 5A에서 도시된 LGA 상부 패키지(500)처럼, 랜드 그리드 어레이일 수 있다.
더우기, 도 10A에 설정된 멀티-패키지 모듈로부터 열 소산을 촉진시키기 위 해, 상부 패키지 위에 열 스프레더가 제공될 수 있다. 상부 열 스프레더는 MPM의 상부면에서 주변환경에 노출된 상부면의 보다 중앙의 영역을 가진 열전도성 물질로 형성되어, MPM으로부터 열 소산을 효율적으로 구현한다. 상부 열 스프레더는 금속 시트(가령,구리)일 수 있고, 몰딩 물질 경화 과정 중 MPM 캡슐화 물질에 고정될 수 있다. 또는, 열 ㅡ프레더는 상부 패키지 위에 평탄한 부분을 가질 수 있고, 그리고 하부 패키지 기판의 상부면 위나 그 근처에 기대는 주변 지지부나 지지 부재를 가질 수 있다.
예를 들어, 도 10E는 다이-업 플립 칩 하부 BGA 위에 적층되는 적층형 다이 상부 패키지를 포함하는 MPM(109)을 도시하는 단면도이다. MPM(109)의 상부 및 하부 패키지들의 구조는 도 10C의 MPM(105)의 구조와 유사하다. 본 예에서 상부 열 스프레더는 상부 패키지(1000) 위에 놓인 평탄한 중앙부(1044)와, 하부 패키지 기판(342)의 상부면에게로 뻗어가는 주변 지지 부재(1046)를 가진 열전도성 물질로 형성된다. 평탄한 중앙부(1044)의 상부면은 MPM 상부면에서 주변환경에 노출되어, MPM으로부터의 효율적인 열 소산을 촉진시킨다. 상부 열 스프레더는 스탬핑 등에 의해 금속 시트(가령, 구리)로 형성될 수 있다. 지지 부재(1046)는 접착제를 이용하여 하부 패키지 기판의 상부면에 부가적으로 고정될 수 있다. 멀티-패키지 모듈 구조는 모듈 캡슐화 물질(1007)의 형성에 의해 보호받으며, 열 스프레더 지지 부재들은 몰딩 물질 경화 과정 중 MPM 캡슐화 물질(1007)에 내장된다. 도 10E의 실시예에서, 열 스프레더의 평탄한 상부(1044)의 주변부에 계단형 요각 특징부(1045)가 제공되어, 몰딩 화합물로부터 측방화를 줄이면서 구조물의 기계적 일체성을 드높일 수 있다. 본 실시예에서, 열 스프레더(1044)의 하부면과 LGA 몰딩(1017)의 상부면(1019) 간의 공간은 MPM 몰딩의 박막층에 의해 충진된다.
대안으로, 상부 열 스프레더는 지지부재가 없는 금속 시트(가령, 구리)같은 열전도성 물질의 평탄한 조각일 수 있다. 평탄한 열 스프레더의 상부면의 보다 중앙의 영역이 주변환경에 노출되어 MPM으로부터의 열 소산을 효율적으로 구현한다. 이러한 간단한 평면형 열 스프레더가 도 10D에 (1004)로 도시되며, 이때, 열 스프레더는 상부 패키지 몰딩의 상부면에 고정된다. MPM(107)의 적층형 패키지들의 구조는 도 10E의 MPM(109)의 구조와 유사하다. 도 10D의 예에 따른 상부 열 스프레더(1004)는 주변환경에 노출되는 상부면의 보다 중앙의 영역을 가진 열전도성 물질의 평탄한 조각일 수 있어서, 도 10E의 예에서처럼 MPM으로부터의 열 소산을 효율적으로 구현할 수 있다. 상부 열 스프레더는 금속 시트(가령, 구리)일 수 있다. 그러나 여기서는 상부 열 스프레더(1004)가 상부 패키지 캡슐화 물질(1017)의 상부면(1019)에 접착제(1006)를 이용하여 고정된다. 접착제(1006)는 열전도성의 접착제일 수 있어서 열 소산을 도울 수 있다. 일반적으로, 상부 열 스프레더는 상부 패키지 몰딩이 부분적으로 경화된 후 몰딩 물질이 MPM 캡슐화 물질(1007)로 주사되기 전에 상부 패키지 몰딩에 고정된다. 상부 열 스프레더의 주변부는 MPM 몰딩 물질로 캡슐화될 수 있다. 도 10D의 실시예에서, 계단형 요각 특징부(1005)가 열 스프레더(1004)의 주변부에 제공되어, 몰딩 화합물로부터 측방화를 줄이면서 구조물의 기계적 일체성을 드높일 수 있다.
간단한 평면형 열 스프레더(도 10D, 1004)가 상부 패키지 몰딩의 상부면에 부착될 필요는 없다. 대신에, 간단한 평면형 열 스프레더의 하부면과 LGA 몰딩(1017)의 상부면(1019) 간의 공간은 MPM 몰딩의 박막층에 의해 충진될 수 있고, 이렇게 간단한 평면형 열 스프레더가 몰딩 물질 경화 과정 중 MPM 캡슐화 물질(1007)에 고정될 수 있다. 간단한 평면형 상부 열 스프레더의 주변부는 이러한 실시예에서 MPM 몰딩 물질로 캡슐화될 수 있고, 주변부에 계단형 요각 특징부를 제공할 수 있어서, 몰딩 화합물로부터 측방화를 막으면서 구조물의 기계적 일체성을 드높일 수 있다.
도 10D, 10E에서와 같은 구조물의 장점은 열적 성능이 우수하다는 점이며, 모든 응용분야에 대해 하부 패키지 차폐물과 상부 열 스프레더 모두를 구비할 필요가 없다는 점이다. 최종 제품에서의 필요성에 따라 둘 중 하나 또는 다른 하나가 적당할 수 있다.
도 11은 적층형-다이 BGA 하부 패키지(408) 위에 적층형-다이 LGA 상부 패키지(1000)가 적층되는 발명에 따른 MPM의 또다른 실시예를 단면도로 도시하며, 이때, 상부 및 하부 패키지들은 도선 연결에 의해 상호연결된다. 도 11에 도시되는 실시예에서, 하부 BGA 패키지(408)는 스택에 두개의 다이를 가지며, 상부 LGA 패키지는 스택에 두개의 다이를 가진다.
본 구조를 가지는 구조물은 고정된 풋프린트 내에 높은 메모리 밀도를 요하는 응용분야에서 특히 바람직하다. 적층된 다이는 플래시, SRAM, PSRAM 등등의 메모리일 수 있으며, 동종일 수도 있고 이종일 수도 있다.
도 11에서, 상부 패키지(1000)는 도 10A의 상부 패키지(1000)와 유사하게 구 성된다. 특히, 상부 패키지(1000)는 스페이서(1015)에 의해 이격되어 상부 패키지 기판 위에 적층되는, 다이(10140)를 가진, 적층형 다이 랜드 그리드 어레이 패키지이다. 상부 패키지 기판은 상부 기판 표면 위에 금속층을 가진 유전층(1012)을 가지며, 트레이스들(1011)을 제공하도록 패턴처리된다. 또한, 상부 패키지 기판을 적층된 다이와 도선 연결 상호연결시키기 위한 접합 위치들과, 상부 패키지를 하부 패키지 기판과 도선연결 상호연결시키기 위한 접합 위치들이 제공된다. 하부 다이(1014)는 다이 접합 에폭시(1014)같은 접착제(1013)를 이용하여 상부 패키지 기판의 다이 접합 영역에 부착된다. 다이(1014)는 다이의 활성 표면의 도선 연결 위치들을, 선택된 트레이스들(1011) 위의 도선 연결 위치들과 연결시키는 도선 연결부(1016)를 이용하여 상부 기판에 전기적으로 연결된다.접착제를 이용하여 하부 다이(1014)의 상부면에 스페이서(1014)가 전기적으로 연결된다. 상부 다이(1024)는 접착제를 이용하여 스페이서(1015)의 상부면에 고정된다. 스페이서는 충분히 두껍도록 선택되어, 상부 다이(1024)의 오버행잉 가장자리가 도선 연결부(1016)를 침범하지 않게 한다. 다이(1024)는 다이의 활성 표면 위 도선 연결 위치들을 선택된 트레이스들(1011) 위의 도선 연결 위치들과 연결시키는 도선 연결부(1026)를 이용하여 상부 기판에 전기적으로 연결된다. 상부 패키지 기판 위에 적층된 다이와 도선 연결부들의 조합은 몰딩 물질(1017)로 캡슐화되어, 상부 패키지 상부면(1019)을 제공하고, 상호연결 트레이스들(1011)의 가장자리부를 노출 상태로 남겨둔다. 상부 패키지(1000)는 이 시점에서 테스트될 수 있고, 이후 하부 패키지(408) 위에 적층된다.
MPM(110)의 하부 패키지(408)는 상부 패키지(1000)와 유사하게 구성된다. 특히, 하부 패키지(408)는 적층된 다이 랜드 그리드 어레이 패키지로서, 스페이서에 의해 이격되는 다이(444, 454)를 가지며, 하부 패키지 기판 위에 적층된다. 하부 패키지 기판은 완성된 MPM에 대한 상호연결 기판으로 기능하며, 도 5A의 MPM(50)의 하부 패키지(400)의 하부 기판(412)와 유사한 방식으로 구성될 수 있다. 특히, 본 실시예에서, 하부 패키지(408)는 한개 이상의 금속층을 가진 하부 패키지 기판(442)을 포함한다. 다양한 기판 종류 중 임의의 것이 사용될 수 있다. 예를 들어, 2-6개의 금속층을 가진 래미네이트, 4-8개의 금속층들을 가진 빌드-업 기판, 또는 1-2개의 금속층을 가진 유연한 폴리이미드 테이프, 또는 세라믹 다층 기판이 사용될 수 있다. 하부 패키지 기판(442)(도 11)은 두개의 금속층(451, 453)을 가지는 데, 각각의 금속층은 적절한 회로를 제공하도록 패턴처리되어 바이어(452)를 이용하여 연결된다. 하부 다이(444)는 접착제(443)(가령, 다이 접합 에폭시)를 이용하여 기판의 상부면에 종래방식으로 부착된다. 하부 다이는 다이(444)의 활성 표면의 도선 연결 위치들을 선택된 트레이스들(451) 위 도선 연결 위치들과 연결시키는 도선 연결부(446)에 의해 하부 기판에 전기적으로 연결된다. 접착제를 이용하여 하부 다이(444)의 상부면에 스페이서가 고정되며, 상부 다이(454)는 접착제를 이용하여 스페이서의 상부면 위에 적층되고 고정된다. 상부 다이(454)의 오버행잉 가장자리가 도선 연결부(446)를 침범하지 않도록 틈새를 제공할만큼 충분히 두껍게 스페이서가 선택된다. 상부 다이(454)는 다이(454)의 활성 표면의 도선 연결 위치들을 선택된 트레이스들(451) 위 도선 연결 위치들과 연결시키는 도선 연결부(456)에 의해 하부 기판에 전기적으로 연결된다. 하부 패키지 하부 다이(444)와 상부 다이(454) 및 도선 연결부(446, 456)는 몰딩 화합물로 캡슐화되어, 주변 환경 및 기계적 응력으로부터 보호를 제공받아 조작 동작을 촉진시키고, 상부 적층형 다이 패키지(1000)가 적층될 수 있는 하부 패키지 상부면을 제공한다. 납땜볼(418)들은 기판의 하부금속층 위 연결 패드에게로 흘러들어가, 마더보드같은 하부 회로에 대한 상호연결을 제공한다. 금속층(451, 453) 위에 납땜 마스크(455, 457)들이 패턴처리되어, 전기 연결을 위한 연결 위치들(가령, 도선 연결 위치와, 도선 연결부 및 납땜볼(418)을 연결하기 위한 연결 패드)에서 하부 금속을 노출시킨다.
상부 패키지(1000)가 테스트될 수 있고, 이어서, 하부 패키지 기판의 상부면의 다이 접합 영역에 적층될 수 있으며, 이어서 접착제(1103)를 이용하여 고정될 수 있다. 상부 및 하부 패키지들의 전기적 상호연결은 상부 패키지 기판의 트레이스들(1011) 위 노출된 도선 연결 위치들을 하부 패키지 기판의 상부 금속층의 트레이스들(451) 위 도선 연결 위치들과 연결시키는 도선 연결부(1118)에 의해 실행된다. MPM 어셈블리는 그후 몰딩(1107)으로 캡슐화되어, 패키지간 도선 연결을 보호하고 완성된 MPM(110)에 기계적 일체성을 제공한다.
상부 패키지나 하부 패키지에, 또는 둘 모두에 적층된 다이를 가지는 MPM은 메모리 용량이 커야하고 풋프린트가 작아야하는 응용분야에 특히 적합하다. 도 11의 멀티-패키지 모듈은 적층된 ASIC 하부 패키지 위에 적층된 다이 메모리 상부 패키지를 포함할 수 있고, 또는, 상부 패키지와 하부 패키지 모두가 적층된 다이 메모리 패키지일 수 있어서, 고밀도 메모리 모듈을 제공할 수 있다.
발명의 본 태양에 따라 MPM의 하부나 상부 적층형 다이 패키지에 그외 다른 적층된 다이 패키지 구조들이 사용될 수 있다. 이는 스택 내 다이의 수에 따라, 그리고 스택 내 다이의 치수에 따라 좌우된다. 예를 들어, 하부 패키지 스택 내 상부 다이는 하부 다이보다 작은 치수를 가질 수 있다. 이러한 구조에서, 하부 다이의 가장자리 내 도선연결 접합 위치 위애ㅔ 상부 다이를 오버행함에 있어 어떤 가장자리도 존재하지 않는다. 따라서, 스택 내 인접 다이 사이에 스페이서를 포함시킬 필요가 없다.
본 발명의 상기 태양에 따라, 그외 다른 상부 패키지 구조들이 적층형 다이 하부 패키지 위에 적층될 수 있다. 도 5A의 실시예의 BGA 상부 패키지가 적층형 다이 하부 패키지 위에 적층될 수 있다.
적층형 다이 하부 패키지를 가진 멀티-패키지 모듈로부터 열 소산을 효율적으로 구현하기 위해(도 11 참조), 상부 패키지 위에 열 스프레더가 제공될 수 있다. 상부 열 스프레더는 MPM의 상부면에서 주변환경에 노출된 상부면의 보다 중앙의 영역을 가진 열전도성 물질로 형성되어, MPM으로부터 열소산을 효율적으로 구현할 수있다. 상부열 스프레더는 금속 시트(가령, 구리)일 수 있고, 몰딩 물질 경화 과정 중 MPM 캡슐화 물질에 고정될 수 있다. 또는, 열 스프레더가 상부 패키지 위의 평탄한 부분과, 하부 패키지 기판의 상부면 위나 그 근처에 기대는 주변 지지부나 주변 지지 부재를 가질 수 있다.
도 5D나 도 5E의 상부 열 스프레더는 적층식 다이 하부 패키지를 가진 MPM의 상부 MPM 열 스프레더만큼이나 적합할 수 있다.
도 11의 MPM 구조와 도 5E의 열 스프레더를 참고할 때, 상부 열 스프레더는 상부 패키지 위에 놓인 평탄한 중앙부(544)와, 하부 패키지 기판(442)의 상부면에게로 뻗어가는 주변 지지 부재(546)를 구비한 열전도성 물질로 구성될 수 있다. 평탄한 중앙부(544)의 상부면은 MPM 상부면에서 주변환경에 노출되어, MPM으로부터의 열 소산을 돕는다. 상부 열 스트레더는 스탬핑 등에 의한 금속 시트(가령, 구리)일 수 있다. 지지 부재(546)는 접착제를 이용하여 하부 패키지의 상부면에 부가적으로 고정될 수 있다. 멀티-패키지 모듈 구조는 모듈 캡슐화 물질(1107)의 형성에 의해 보호받으며, 열 스프레더 지지 부재들은 몰딩 물질 경화 과정 중 MPM 캡슐화 물질(1107)에 내장된다. 계단형 요각 특징부(545)가 열 스프레더의 평면형 상부(544)의 주변부에 제공될 수 있어서, 몰딩 화합물로부터 측방화를 줄이면서 구조물의 기계적 일체성을 향상시킬 수 있다. 본 실시예에서, 열 스프레더(544)의 하부면과 상부 패키지 몰디(1017)의 상부면(1019) 간의 공간은 MPM 몰딩의 박막층에 의해 충진된다.
대안으로, 상부 패키지 몰딩의 상부면에 상부 열 스프레더가 고정될 수 있다. 도 11의 MPM 구조와 도 5D의 열 스프레더를 참고할 때, 상부 열 스프레더(504)는 주변 환경에 노출된 상부면의 보다 중앙의 영역을 가진 열전도성 물질의 평면형 조각일 수 있어서, MPM으로부터의 열 소산을 촉진시킬 수 있다. 상부 열 스프레더는 금속 시트(가령, 구리)일 수 있다. 그러나 여기에서, 상부 열 스프레더(504)는 접착제를 이용하여 상부 패키지 캡슐화 물질(1017)의 상부면(1019)에 고정된다. 접착제는 열 소산을 개선시키는 열전도성 접착제일 수 있다. 일반적으로, 상부 패키 지 몰딩이 부분적으로 경화된 후, 그리고 몰딩 물질이 MPM 캡슐화 물질(1107)에 주사되기 전에, 상부 열 스프레더가 상부 패키지 몰딩에 고정된다. 상부 열 스프레더의 주변부는 MPM 몰딩 물질로 캡슐화될 수 있다. 열 스프레더(504)의 주변부에 계단형 요각 특징부(505)가 제공될 수 있어서, 몰딩 화합물로부터의 측방화를 억제하면서 구조물의 기계적 일체성을 개선시킬 수 있다.
발명의 여러 태양들을 살펴볼 때, 발명은 적층 패키지들 간의 z-상호연결 방법으로서의 도선 연결을 특징으로 한다. 일반적으로, 하부 BGA 상에 적층된 모든 LGA들은 BGA보다 작아야하며, 따라서, 도선 연결을 위한 주변부의 공간을 허용한다. 도선 직경은 일반적으로 0.025 mm (0.050~0.010 mm 범위) 수준이다. LGA 기판 변부에 대한 도선 길이는 열 실시예마다 다를 수 있으나, 도선 직경보다는 작지 않다. BGA와 LGA의 상대적 크기는 최대 다이 크기에 의해 주로 결정된다. 다이 두께 및 몰드 캡 두께는 여러 다이가 한 패키지에 어떻게 적층되느냐를 결정한다.
발명에 사용하기 위한 BGA 및 LGA 패키지들을 제작하기 위한 공정들은 도선 결결형 및 플립 칩 형 패키지들 분야에서 당 분야에 잘 알려져 있다.
BGA 테스트는 당 분야에 잘 알려져 있으며, 납땜볼 패드에 대한 접점 액세스에 의해 이루어진다. LGA는 두가지 방식 중 하나로 테스트될 수 있다. 즉, BGA의 납땜볼들의 패드와 유사하게, 기판의 LGA의 하부면 위 LGA 패드에 액세스함으로서, 또는, 기판의 상부면 위 z-상호연결 패드에 액세스함으로서 테스트된다. 완성된 MPM 어셈블리는 BGA 테스트에서와 마찬가지로 테스트될 수 있다.
MPM 어셈블리 공정은 발명의 다양한 태양에 따른 구조들과 유사하다. 일반적 으로, 이 공정은, 제 1 패키지 기판과, 제 1 패키지 기판에 부착된 한개 이상의 다이를 포함하는 제 1 몰딩 패키지를 제공하고, 제 1 몰딩 패키지의 상부면에 접착제를 도포하며, 제 2 패키지 기판과 한개 이상의 다이를 포함하는 제 2 몰딩 패키지를 위치시켜서, 접착 중에 제 2 기판의 하부면이 제 1 패키지의 상부면 위 접착제와 접촉하게 하고, 그리고 제 1, 2 기판 사이에 z-상호연결부를 형성하는 단계들을 포함한다. 조립 이전에 패키지들을 테스트하는 것이 바람직하며, 성능이나 신뢰도 측면에서 요건에 부합하지 않는 패키지는 버려질 수 있도록 하는 것이 또한 바람직하며, 그래서 조립된 모듈에서는 양호한 제 1, 2 패키지들만이 테스트되어 사용되는 것이 바람직하다.
도 12는 도 5A나 도 7의 예에서처럼 멀티-패키지 모듈의 조립 공정을 도시하는 순서도이다. 단계 1202에서, 볼 그리드 어레이(BGA) 패키지의 언싱귤레이티드 스트립이 제공된다. 볼 그리드 어레이 패키지 위의 다이와 도선 연결 구조물들은 몰딩에 의해 보호된다. 스트립의 BGA 패키지들은 공정의 차후 단계에 들어가기 전에 성능 및 신뢰도를 테스트받는다(부가적 공정, 도면에서 *로 표시됨). 양호하다고 표시된 패키지들만이 차후 처리과정으로 넘어간다. 단계 1204에서, 양호한 BGA 패키지 위의 몰딩의 상부면 위에 접착제가 도포된다. 단계 1206에서, 싱귤레이티드 LGA 패키지들이 제공된다. 싱귤레이티드 LGA 패키지들은 몰딩에 의해 보호받으며, 테스트를 받아(*) 우수하다고 표시된다. 단계 1208에서, 우수한 BGA 패키지들의 몰딩 위 접착제에 우수한 LGA패키지들을 위치시키도록 픽 앤드 플레이스(PICK AND PLACE) 공정이 실행된다. 단계 1210에서, 접착제가 경화된다. 단계 1212에서, 단계 1214 준비를 위한 플라즈마 세척 공정이 실행된다. 단계 1214에서는 적층된 상부 LGA 패키지와 하부 BGA 패키지 간에 도선연결 z-상호연결부가 형성된다. 단계 1216에서, 추가적인 플라즈마 세척이 실행될 수 있고, 이어서, 단계 1218에서 MPM 몰딩이 형성된다. 단계 1220에서, 제 2 레벨 상호연결 납땜볼들이 모듈 하부에 부착된다. 단계 1222에서, 완성된 모듈이 테스트되고(*), 소오 싱귤레이션(saw singulation)이나 펀치 싱귤레이션(punch singulation)에 의해 스트립으로부터 싱귤레이트되어, 차후 이용을 위해 패키징된다.
도 13은 도 6A에서와 같은 멀티-패키지 모듈의 조립을 위한 공정을 도시하는 순서도이다. 단계 1302에서, BGA 패키지의 언싱귤레이티드 스트립(unsingulated strip)이 제공된다. BGA 패키지의 다이 및 도선 연결 구조물들이 몰딩에 의해 보호된다. 차후 단계로 넘어가기 전에 스트립의 BGA 패키지들이 성능 및 신뢰도 테스트를 받는다. 양호하다고 판정받은 패키지들만이 다음 공정으로 넘어간다. 단계 1304에서, 양호한 BGA 패키지의 몰딩의 상부면 위에 접착제가 도포된다. 단계 1306에서, 싱귤레이티드 LGA 패키지가 제공된다. 싱귤레이티드 LGA 패키지들은 (도선 연결부를 보호하는) 주변 몰딩에 의해 보호받으며, 테스트되어 양호하다고 판정받는다. 단계 1308에서, 픽 앤드 플레이스 동작이 실행되어, 양호한 BGA 패키지 위 몰딩 위 접착제 위에 양호한 LGA 패키지를 위치시킨다. 단계 1310에서, 접착제가 경화된다. 단계 1312에서, 다음 공정을 위해 플라즈마 세척 공정이 실행된다. 단계 1314에서, 적층형 상부 LGA 및 하부 BGA 패키지 간에 도선연결의 z-상호연결부가 형성된다. 단계 1316에서, 추가적인 플라즈마 세척이 이루어지고, 이어서 단계 1318에서 MPM 몰딩이 형성된다. 단계 1320에서, 제 2 레벨 상호연결 납땜볼이 모듈 하부에 부착된다. 단계 1322에서, 완성된 모듈들이 테스트되고 소오 싱귤레이션이나 펀치 싱귤레이션에 의해 스트립으로부터 싱귤레이트된다. 이후 차후 사용을 위해 패키징된다.
도 14A는 도 8A의 멀티-패키지 모듈의 조립을 위한 공정을 도시하는 순서도이다. 단계 1402에서, BGA 패키지의 언싱귤레이티드 스트립이 제공된다. BGA 패키지는 다이 위에 차폐물을 고정시킨다. 차폐물은 BGA 패키지 위의 다이와 도선 연결 구조물들을 보호하고, 따라서, 어떤 패키지 몰딩도 요구되지 않는다. BGA 패키지는 차후 단계로 넘어가기 전에 성능 및 신뢰도 테스트를 받는다. 양호하다고 판정된 패키지들만이 차후 단계로 넘어간다. 단계 1404에서, 양호한 BGA 패키지의 차폐물 상부면에 접착제가 도포된다. 단계 1406에서, 싱귤레이티드 LGA 패키지가 제공된다. 싱귤레이티드 LGA 패키지는 몰딩에 의해 보호받고 테스트되어 우수하다고 판정받는다. 단계 1408에서, 픽 앤드 플레이스 동작이 실행되어, 양호한 BGA 패키지 위 차폐물 위 접착제에 양호한 LGA 패키지를 위치시킨다. 단계 1410에서, 접착제가 경화된다. 단계 1412에서 플라즈마 세척 동작이 실행되고, 단계 1414에서 적층형 상부 LGA와 하부 BGA 패키지 간에 도선연결의 z-상호연결부가 형성된다. 단계 1416에서, 추가적인 플라즈마 세척이 실행될 수 있다. 이어서 단계 1418에서 MPM 몰딩이 형성된다. 단계 1420에서, 디스플레싱 동작이 실행되어, 바람직하지 않은 유기질 물질을 분해하고 제거할 수 있다. 디플래싱은 레이저, 화학 세척, 또는 플라즈마 세척에 의해 실행될 수 있다. 단계 1422에서, 제 2 레벨 상호연결 납땜볼들이 모듈 하부에 부착된다. 단계 1424에서, 완성된 모듈들이 테스트되고 스트립으로부터 싱귤레이팅된다(가령, 소오 싱귤레이션이나 펀치 싱귤레이션). 그후 차후 이용을 위해 패키징된다.
도 14B는 도 8B의 멀티-패키지 모듈의 조립을 위한 공정을 도시하는 순서도이다. 이 공정은 도 14A에 도시된 공정과 유사하다. 단, "드롭-인(drop-in)" 몰드 동작에 의해 열 스프레더를 설치하는 추가 단계가 삽입된다는 점에 차이가 있다. 단계 1402에서, BGA 패키지의 언싱귤레이티드 스트립이 제공된다. BGA 패키지는 다이 위에 차폐물을 고정시킨다. 차폐물은 BGA 패키지 위의 다이와 도선 연결 구조물들을 보호하고, 따라서, 어떤 패키지 몰딩도 요구되지 않는다. BGA 패키지는 차후 단계로 넘어가기 전에 성능 및 신뢰도 테스트를 받는다. 양호하다고 판정된 패키지들만이 차후 단계로 넘어간다. 단계 1404에서, 양호한 BGA 패키지의 차폐물 상부면에 접착제가 도포된다. 단계 1406에서, 싱귤레이티드 LGA 패키지가 제공된다. 싱귤레이티드 LGA 패키지는 몰딩에 의해 보호받고 테스트되어 우수하다고 판정받는다. 단계 1408에서, 픽 앤드 플레이스 동작이 실행되어, 양호한 BGA 패키지 위 차폐물 위 접착제에 양호한 LGA 패키지를 위치시킨다. 단계 1410에서, 접착제가 경화된다. 단계 1412에서 플라즈마 세척 동작이 실행되고, 단계 1414에서 적층형 상부 LGA와 하부 BGA 패키지 간에 도선연결의 z-상호연결부가 형성된다. 단계 1416에서, 추가적인 플라즈마 세척이 실행될 수 있다. 단계 1415에서, 공간 몰딩 장치의 각각의 몰드 공간 내에 열 스프레더가 투입된다. 단계 1417에서, 단계 1416으로부터의 세척 패키지 스택이 열 스프레더 위 몰드 공간으로 투입된다. 단계 1419에서, 몰드 공간 내로 캡슐화 물질이 주사되고 경화되어 MPM 몰딩을 형성한다. 단계 1421에서, 디플레싱 동작이 실행되어, 불필요한 유기질 물질을 분해하고 제거한다. 디플레싱은 레이저, 화학 세척, 또는 플라즈마 세척에 의해 실행될 수 있다. 단계 1422에서, 제 2 레벨 상호연결 납땜볼들이 모듈 하부에 부착된다. 단계 1424에서, 완성된 모듈들이 테스트되고 스트립으로부터 싱귤레이팅된다(가령, 소오 싱귤레이션이나 펀치 싱귤레이션). 그후 차후 이용을 위해 패키징된다.
도 14C는 도 8C의 예에서와 같은 멀티-패키지 모듈의 조립 공정을 보여주는 순서도이다. 이 공정은 도 14A에 도시된 공정과 유사하다. 단, 상부 패키지 위에 부착되는 평면형 열 스프레더의 설치가 부가되는 점에서 차이가 있다. 단계 1402에서, BGA 패키지의 언싱귤레이티드 스트립이 제공된다. BGA 패키지는 다이 위에 고정되는 차폐물을 가진다. 차폐물은 BGA 패키지 위의 다이 및 도선 연결 구조물들을 보호한다. 따라서, 어떤 패키지 몰딩도 필요하지 않다. BGA 패키지는 차후 공정 단계로 넘어가기 전에 성능 및 신뢰도 테스트를 받는다. 양호하다고 판정받은 패키지들만이 차후 단계로 넘어간다. 단계 1404에서, 양호한 BGA 패키지 위 차폐물의 상부면 위에 접착제가 도포된다. 단계 1406에서, 싱귤레이티드 LGA 패키지가 제공된다. 싱귤레이티드 LGA 패키지들은 몰딩에 의해 보호받으며, 테스트되어 양호하다고 판정받는다. 단계 1408에서, 픽앤드 플레이스 동작이 실행되어 양호한 BGA 패키지 위 차폐물 위 접착제 위에 양호한 LGA 패키지를 위치시킨다. 단계 1410에서, 접착제가 경화된다. 단계 1412에서 플라즈마 세척 동작이 실행되고, 단계 1414에서 적층형 상부 LGA 및 하부 BGA 패키지 간에 도선연결의 z-상호연결부가 형성된다. 그 후 추가적인 플라즈마 세척이 실행될 수 있다. 단계 1431에서, 상부 LGA 패키지 몰딩의 상부면 위에 접착제가 도포된다. 단계 1433에서, 픽앤드 플레이스 동작이 실행되어, 상부 패키지 몰딩의 접착제 위에 평면형 열 스프레더를 위치시킨다. 단계 1435에서, 접착제가 경화된다. 단계 1416에서 추가적인 플라즈마 세척이 실행되고, 단계 1418에서, MPM 몰딩이 형성된다. 단계 1420에서, 디스플레싱 동작이 실행되어, 바람직하지 않은 유기질 물질을 분해하고 제거할 수 있다. 디플래싱은 레이저, 화학 세척, 또는 플라즈마 세척에 의해 실행될 수 있다. 단계 1422에서, 제 2 레벨 상호연결 납땜볼들이 모듈 하부에 부착된다. 단계 1424에서, 완성된 모듈들이 테스트되고 스트립으로부터 싱귤레이팅된다(가령, 소오 싱귤레이션이나 펀치 싱귤레이션). 그후 차후 이용을 위해 패키징된다.
도 15는 도 9A에 도시되는 멀티-패키지 모듈의 조립 공정을 설명하는 순서도이다. 단계 1502에서, 다이-다운 플립 칩 BGA 하부 패키지의 언싱귤레이티드 스트립이 제공된다. BGA 패키지에는 몰딩이 제공될 수도 있고 제공되지 않을 수도 있으며, 제 2 레벨 상호연결 납땜볼없이 제공된다. 스트립의 BGA 패키지들은 차후 공정으로 넘어가기 전에 성능 및 신뢰도 테스트를 받는다. 양호하다고 판정받은 패키지들만이 차후 공정으로 넘어간다. 단계 1504에서, 양호한 BGA 패키지 위 다이의 상부면에 접착제가 도포된다. 단계 1506에서, 싱귤레이티드 LGA 패키지가 제공된다. 싱귤레이티드 LGA 패키지는 몰딩에 의해 보호받으며, 테스트되어 양호하다고 판정받는다. 단계 1508에서, 픽앤드 플레이스 동작이 실행되어, 양호한 BGA 패키지 위 다이 위의 접착제 위에 양호한 LGA 패키지를 위치시킨다. 단계 1510에서, 접착제가 경화된다. 단계 1512에서, 플라즈마 세척 동작이 실행되고, 단계 1514에서, 적층된 상부 LGA와 하부BGA 패키지 간에 도선연결의 z-상호연결부가 형성된다. 단계 1516에서, 추가적인 플라즈마 세척이 실행되고, 단계 1518에서, MPM 몰딩이 형성된다. 단계 1520에서, 제 2 레벨 상호연결 납땜볼들이 모듈 하부에 부착된다. 단계 1522에서, 완성된 모듈들이 테스트되고 스트립으로부터 싱귤레이팅된다(가령, 소오 싱귤레이션이나 펀치 싱귤레이션). 그후 차후 이용을 위해 패키징된다.
도 16은 도 9B의 멀티-패키지 모듈의 조립 공정을 위한 순서도이다. 이 공정은 도 15에 도시된 공정과 유사하다. 단, 하부 패키지 플립 칩 다이 위에 차페물의 설치 단계가 추가되는 점에서 차이가 있다. 단계 1602에서, 다이-다운 플립 칩 BGA 하부 패키지의 언싱귤레이티드 스트립이 제공된다. BGA 패키지에는 몰딩이 제공될 수도 있고 제공되지 않을 수도 있으며, 제 2 레벨 상호연결 납땜볼없이 제공된다. 스트립의 BGA 패키지들은 차후 공정으로 넘어가기 전에 성능 및 신뢰도 테스트를 받는다. 양호하다고 판정받은 패키지들만이 차후 공정으로 넘어간다. 단계 1603에서, 양호한 하부 BGA 패키지 위 다이 위에 전기 차폐물이 고정된다. 단계 1604에서, 양호한 BGA 패키지 위 다이의 상부면에 접착제가 도포된다. 단계 1606에서, 싱귤레이티드 LGA 패키지가 제공된다. 싱귤레이티드 LGA 패키지는 몰딩에 의해 보호받으며, 테스트되어 양호하다고 판정받는다. 단계 1608에서, 픽앤드 플레이스 동작이 실행되어, 양호한 BGA 패키지 위 차폐물 위의 접착제 위에 양호한 LGA 패키지를 위치시킨다. 단계 1610에서, 접착제가 경화된다. 단계 1612에서, 플라즈마 세척 동작이 실행되고, 단계 1614에서, 적층된 상부 LGA와 하부BGA 패키지 간에 도선연결 의 z-상호연결부가 형성된다. 단계 1616에서, 추가적인 플라즈마 세척이 실행되고, 단계 1618에서, MPM 몰딩이 형성된다. 단계 1620에서, 제 2 레벨 상호연결 납땜볼들이 모듈 하부에 부착된다. 단계 1622에서, 완성된 모듈들이 테스트되고 스트립으로부터 싱귤레이팅된다(가령, 소오 싱귤레이션이나 펀치 싱귤레이션). 그후 차후 이용을 위해 패키징된다.
도 17은 도 10A나 도 10B의 멀티-패키지 모듈의 조립 공정을 위한 순서도이다. 단계 1702에서, 다이-업 플립 칩 BGA 하부 패키지의 언싱귤레이티드 스트립이 제공된다. 플립 칩 상호연결부는 하부 기판의 다이와 다이 접합면 간에 언더필이나 몰딩에 의해 보호되며, 따라서 어떤 몰딩도 요구되지 않는다. 스트립의 BGA 패키지들은 차후 공정으로 넘어가기 전에 성능 및 신뢰도 테스트를 받는다. 양호하다고 판정받은 패키지들만이 차후 공정으로 넘어간다. 단계 1704에서, 양호한 BGA 패키지 위 기판의 상부면에 접착제가 도포된다. 단계 1706에서, 싱귤레이티드 제 2 패키지가 제공되는 데, 이 패키지는 도 10A나 도 10B에서처럼 적층된 다이 패키지들일 수 있다. 싱귤레이티드 제 2 패키지는 몰딩에 의해 보호받으며, 테스트되어 양호하다고 판정받는다. 단계 1708에서, 픽앤드 플레이스 동작이 실행되어, 양호한 BGA 패키지 위 기판 위의 접착제 위에 양호한 제 2 패키지를 위치시킨다. 단계 1710에서, 접착제가 경화된다. 단계 1712에서, 플라즈마 세척 동작이 실행되고, 단계 1714에서, 적층된 상부 및 하부 다이-업 플립 칩 BGA 패키지 간에 도선연결의 z-상호연결부가 형성된다. 단계 1716에서, 추가적인 플라즈마 세척이 실행되고, 단계 1718에서, MPM 몰딩이 형성된다. 단계 1720에서, 제 2 레벨 상호연결 납땜볼들 이 모듈 하부에 부착된다. 단계 1722에서, 완성된 모듈들이 테스트되고 스트립으로부터 싱귤레이팅된다(가령, 소오 싱귤레이션이나 펀치 싱귤레이션). 그후 차후 이용을 위해 패키징된다.
도 18은 도 11의 멀티-패키지 모듈의 조립 공정을 위한 순서도이다. 단계 1802에서, 적층형 다이 BGA 하부 패키지의 언싱귤레이티드 스트립이 제공된다. 적층형 다이 BGA 패키지들은 몰딩되어, 상부 패키지 표면을 제공한다. 스트립의 BGA 패키지들은 차후 공정으로 넘어가기 전에 성능 및 신뢰도 테스트를 받는다. 양호하다고 판정받은 패키지들만이 차후 공정으로 넘어간다. 단계 1804에서, 양호한 적층형 다이 BGA 패키지 위 기판의 상부면에 접착제가 도포된다. 단계 1806에서, 싱귤레이티드 제 2 패키지가 제공되는 데, 이 패키지는 도 11에서처럼 적층된 다이 패키지들일 수 있다. 싱귤레이티드 제 2 패키지는 몰딩에 의해 보호받으며, 테스트되어 양호하다고 판정받는다. 단계 1808에서, 픽앤드 플레이스 동작이 실행되어, 양호한 BGA 패키지 위 기판 위의 접착제 위에 양호한 제 2 패키지를 위치시킨다. 단계 1810에서, 접착제가 경화된다. 단계 1812에서, 플라즈마 세척 동작이 실행되고, 단계 1814에서, 적층된 상부 및 하부 다이-업 플립 칩 BGA 패키지 간에 도선연결의 z-상호연결부가 형성된다. 단계 1816에서, 추가적인 플라즈마 세척이 실행되고, 단계 1818에서, MPM 몰딩이 형성된다. 단계 1820에서, 제 2 레벨 상호연결 납땜볼들이 모듈 하부에 부착된다. 단계 1822에서, 완성된 모듈들이 테스트되고 스트립으로부터 싱귤레이팅된다(가령, 소오 싱귤레이션이나 펀치 싱귤레이션). 그후 차후 이용을 위해 패키징된다.

Claims (173)

  1. 적층형 하부 및 상부 패키지(400, 500)들을 포함하는 멀티-패키지 모듈에 있어서, 상기 하부 패키지(400)는, 하부 기판(412)에 부착되며 전기적으로 연결되고, 상기 하부 기판(412)상의 하부 캡슐화 물질 내에 캡슐화되는 다이(414)를 포함하며, 상기 상부 패키지(500)는, 상부 기판(512)에 부착되며 전기적으로 연결되고, 상기 상부 기판상의 상부 캡슐화 물질 내에 캡슐화되는 다이(514)를 포함하며, 상기 상부 및 하부 기판(412, 512)들이 도선 연결(wire bonidng)(518)에 의해 상호연결되고, 상기 하부 기판(412)은 상기 하부 패키지(400)의 하부면에 이차적인 전기적 연결을 가지며,
    한개 이상의 상기 패키지의 다이(414, 514)와 기판(412, 512)이 도선연결(416, 516)에 의해 상호연결되며, 상기 패키지(400, 500)가 완전히 캡슐화되는 것을 특징으로 하는 멀티-패키지 모듈.
  2. 삭제
  3. 삭제
  4. 적층형 하부 및 상부 패키지(400, 500)들을 포함하는 멀티-패키지 모듈에 있어서, 상기 하부 패키지(400)는, 하부 기판(412)에 부착되며 전기적으로 연결되고, 상기 하부 기판(412)상의 하부 캡슐화 물질 내에 캡슐화되는 다이(414)를 포함하며, 상기 상부 패키지(500)는, 상부 기판(512)에 부착되며 전기적으로 연결되고, 상기 상부 기판상의 상부 캡슐화 물질 내에 캡슐화되는 다이(514)를 포함하며, 상기 상부 및 하부 기판(412, 512)들이 도선 연결(wire bonidng)(518)에 의해 상호연결되고, 상기 하부 기판(412)은 상기 하부 패키지(400)의 하부면에 이차적인 전기적 연결을 가지며,
    한개 이상의 상기 패키지의 다이와 기판이 도선연결에 의해 상호연결되며, 다이와 기판 간의 도선 연결을 보호하기에 충분한 정도로 상기 패키지가 캡슐화되는 것을 특징으로 하는 멀티-패키지 모듈.
  5. 제 1 항에 있어서, 상기 하부 패키지가 볼 그리드 어레이(BGA) 패키지임을 특징으로 하는 멀티-패키지 모듈.
  6. 제 1 항에 있어서, 상기 상부 패키지가 랜드 그리드 어레이(LGA) 패키지임을 특징으로 하는 멀티-패키지 모듈.
  7. 적층형 하부 및 상부 패키지(400, 500)들을 포함하는 멀티-패키지 모듈에 있어서, 상기 하부 패키지(400)는, 하부 기판(412)에 부착되며 전기적으로 연결되고, 상기 하부 기판(412)상의 하부 캡슐화 물질 내에 캡슐화되는 다이(414)를 포함하며, 상기 상부 패키지(500)는, 상부 기판(512)에 부착되며 전기적으로 연결되고, 상기 상부 기판상의 상부 캡슐화 물질 내에 캡슐화되는 다이(514)를 포함하며, 상기 상부 및 하부 기판(412, 512)들이 도선 연결(wire bonidng)(518)에 의해 상호연결되고, 상기 하부 기판(412)은 상기 하부 패키지(400)의 하부면에 이차적인 전기적 연결을 가지며,
    한개 이상의 상기 패키지의 다이와 기판이 플립 칩에 의해 상호연결되며, 상기 패키지(400, 500)가 완전히 캡슐화되는 것을 특징으로 하는 멀티-패키지 모듈.
  8. 제 1 항에 있어서, 열 스프레더를 추가로 포함하는 것을 특징으로 하는 멀티-패키지 모듈.
  9. 제 1 항에 있어서, 상기 패키지들 중 한개 이상에 대해 전자기적 차폐물을 추가로 포함하는 것을 특징으로 하는 멀티-패키지 모듈.
  10. 제 1 항에 있어서, 제 3 의 적층 패키지를 포함하는 것을 특징으로 하는 멀티-패키지 모듈.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
  66. 삭제
  67. 삭제
  68. 삭제
  69. 삭제
  70. 삭제
  71. 삭제
  72. 삭제
  73. 삭제
  74. 삭제
  75. 삭제
  76. 삭제
  77. 삭제
  78. 삭제
  79. 삭제
  80. 삭제
  81. 삭제
  82. 삭제
  83. 삭제
  84. 삭제
  85. 삭제
  86. 삭제
  87. 삭제
  88. 삭제
  89. 삭제
  90. 삭제
  91. 삭제
  92. 삭제
  93. 삭제
  94. 삭제
  95. 삭제
  96. 삭제
  97. 삭제
  98. 삭제
  99. 삭제
  100. 삭제
  101. 삭제
  102. 삭제
  103. 삭제
  104. 삭제
  105. 삭제
  106. 삭제
  107. 삭제
  108. 삭제
  109. 삭제
  110. 삭제
  111. 삭제
  112. 삭제
  113. 삭제
  114. 삭제
  115. 삭제
  116. 삭제
  117. 삭제
  118. 삭제
  119. 삭제
  120. 삭제
  121. 삭제
  122. 삭제
  123. 삭제
  124. 삭제
  125. 삭제
  126. 삭제
  127. 삭제
  128. 삭제
  129. 삭제
  130. 삭제
  131. 삭제
  132. 삭제
  133. 삭제
  134. 삭제
  135. 삭제
  136. 삭제
  137. 삭제
  138. 삭제
  139. 삭제
  140. 삭제
  141. 삭제
  142. 삭제
  143. 삭제
  144. 삭제
  145. 삭제
  146. 삭제
  147. 삭제
  148. 삭제
  149. 삭제
  150. 삭제
  151. 삭제
  152. 삭제
  153. 삭제
  154. 삭제
  155. 삭제
  156. 삭제
  157. 삭제
  158. 삭제
  159. 삭제
  160. 삭제
  161. 삭제
  162. 삭제
  163. 삭제
  164. 삭제
  165. 삭제
  166. 삭제
  167. 삭제
  168. 삭제
  169. 삭제
  170. 삭제
  171. 삭제
  172. 삭제
  173. 삭제
KR1020057004551A 2002-09-17 2003-09-15 적층형 패키지들 간 도선연결에 의한 상호연결을 이용한반도체 멀티-패키지 모듈 및 그 제작 방법 KR101166575B1 (ko)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
US41159002P 2002-09-17 2002-09-17
US60/411,590 2002-09-17
US10/632,568 2003-08-02
US10/632,549 2003-08-02
US10/632,552 US20040061213A1 (en) 2002-09-17 2003-08-02 Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US10/632,550 2003-08-02
US10/632,550 US6972481B2 (en) 2002-09-17 2003-08-02 Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
US10/632,552 2003-08-02
US10/632,553 US7053476B2 (en) 2002-09-17 2003-08-02 Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US10/632,551 2003-08-02
US10/632,553 2003-08-02
US10/632,549 US7064426B2 (en) 2002-09-17 2003-08-02 Semiconductor multi-package module having wire bond interconnect between stacked packages
US10/632,568 US7205647B2 (en) 2002-09-17 2003-08-02 Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US10/632,551 US6838761B2 (en) 2002-09-17 2003-08-02 Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield
PCT/US2003/028919 WO2004027823A2 (en) 2002-09-17 2003-09-15 Semiconductor multi-package module having wire bond interconnection between stacked packages

Publications (2)

Publication Number Publication Date
KR20050044925A KR20050044925A (ko) 2005-05-13
KR101166575B1 true KR101166575B1 (ko) 2012-07-18

Family

ID=32034538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057004551A KR101166575B1 (ko) 2002-09-17 2003-09-15 적층형 패키지들 간 도선연결에 의한 상호연결을 이용한반도체 멀티-패키지 모듈 및 그 제작 방법

Country Status (6)

Country Link
EP (1) EP1547141A4 (ko)
JP (3) JP4800625B2 (ko)
KR (1) KR101166575B1 (ko)
AU (1) AU2003272405A1 (ko)
TW (3) TWI469301B (ko)
WO (1) WO2004027823A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210041197A (ko) 2019-10-07 2021-04-15 제엠제코(주) 멀티칩용 반도체 패키지 및 그 제조방법
KR102325217B1 (ko) 2020-05-18 2021-11-11 제엠제코(주) 멀티 다이 스택 반도체 패키지

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3858854B2 (ja) * 2003-06-24 2006-12-20 富士通株式会社 積層型半導体装置
TWI442520B (zh) * 2005-03-31 2014-06-21 Stats Chippac Ltd 具有晶片尺寸型封裝及第二基底及在上側與下側包含暴露基底表面之半導體組件
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7394148B2 (en) 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
JP5522561B2 (ja) * 2005-08-31 2014-06-18 マイクロン テクノロジー， インク． マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
US8198735B2 (en) 2006-12-31 2012-06-12 Stats Chippac Ltd. Integrated circuit package with molded cavity
US8124451B2 (en) 2007-09-21 2012-02-28 Stats Chippac Ltd. Integrated circuit packaging system with interposer
KR20110124063A (ko) * 2010-05-10 2011-11-16 하나 마이크론(주) 적층형 반도체 패키지
KR20110124065A (ko) 2010-05-10 2011-11-16 하나 마이크론(주) 적층형 반도체 패키지
KR101688005B1 (ko) * 2010-05-10 2016-12-20 삼성전자주식회사 이중 랜드를 갖는 반도체패키지 및 관련된 장치
TWI406377B (zh) * 2010-12-27 2013-08-21 Powertech Technology Inc 方向指示標記立體化之球格陣列封裝構造及其製造方法
US9165906B2 (en) 2012-12-10 2015-10-20 Invensas Corporation High performance package on package
JP6128993B2 (ja) 2013-06-28 2017-05-17 キヤノン株式会社 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法
KR101563910B1 (ko) * 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
US9995641B2 (en) * 2013-10-30 2018-06-12 Honeywell International Inc. Force sensor with gap-controlled over-force protection
JP6357371B2 (ja) * 2014-07-09 2018-07-11 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
US9666730B2 (en) 2014-08-18 2017-05-30 Optiz, Inc. Wire bond sensor package
KR101961377B1 (ko) * 2015-07-31 2019-03-22 송영희 에지에 사이드 패드를 포함하는 ｌｇａ 반도체 패키지
KR101799668B1 (ko) * 2016-04-07 2017-11-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US11430751B2 (en) * 2016-12-30 2022-08-30 Intel Corporation Microelectronic devices designed with 3D stacked ultra thin package modules for high frequency communications

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151644A (ja) 2000-09-04 2002-05-24 Fujitsu Ltd 積層型半導体装置及びその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
JPH05283608A (ja) * 1992-03-31 1993-10-29 Toshiba Corp 樹脂封止型半導体装置および樹脂封止型半導体装置の製造方法
US5247423A (en) * 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
FR2694840B1 (fr) * 1992-08-13 1994-09-09 Commissariat Energie Atomique Module multi-puces à trois dimensions.
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
US5652185A (en) * 1995-04-07 1997-07-29 National Semiconductor Corporation Maximized substrate design for grid array based assemblies
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
JP3644662B2 (ja) 1997-10-29 2005-05-11 株式会社ルネサステクノロジ 半導体モジュール
JPH11243175A (ja) * 1998-02-25 1999-09-07 Rohm Co Ltd 複合半導体装置
JPH11265975A (ja) * 1998-03-17 1999-09-28 Mitsubishi Electric Corp 多層化集積回路装置
JP2000058691A (ja) * 1998-08-07 2000-02-25 Sharp Corp ミリ波半導体装置
US6201302B1 (en) * 1998-12-31 2001-03-13 Sampo Semiconductor Corporation Semiconductor package having multi-dies
JP2000269411A (ja) * 1999-03-17 2000-09-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4075204B2 (ja) * 1999-04-09 2008-04-16 松下電器産業株式会社 積層型半導体装置
JP4284744B2 (ja) * 1999-04-13 2009-06-24 ソニー株式会社 高周波集積回路装置
JP2000340736A (ja) * 1999-05-26 2000-12-08 Sony Corp 半導体装置及びその実装構造、並びにこれらの製造方法
JP2001127246A (ja) * 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
JP2001223326A (ja) * 2000-02-09 2001-08-17 Hitachi Ltd 半導体装置
JP2001358280A (ja) * 2000-04-12 2001-12-26 Sony Corp リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法
JP3916854B2 (ja) * 2000-06-28 2007-05-23 シャープ株式会社 配線基板、半導体装置およびパッケージスタック半導体装置
JP2002040095A (ja) * 2000-07-26 2002-02-06 Nec Corp 半導体装置及びその実装方法
JP2002158326A (ja) * 2000-11-08 2002-05-31 Apack Technologies Inc 半導体装置、及び製造方法
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US6340846B1 (en) * 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
JP2002184936A (ja) * 2000-12-11 2002-06-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002217354A (ja) * 2001-01-15 2002-08-02 Shinko Electric Ind Co Ltd 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151644A (ja) 2000-09-04 2002-05-24 Fujitsu Ltd 積層型半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210041197A (ko) 2019-10-07 2021-04-15 제엠제코(주) 멀티칩용 반도체 패키지 및 그 제조방법
KR102325217B1 (ko) 2020-05-18 2021-11-11 제엠제코(주) 멀티 다이 스택 반도체 패키지

Also Published As

Publication number Publication date
WO2004027823A3 (en) 2004-05-21
KR20050044925A (ko) 2005-05-13
TWI378548B (en) 2012-12-01
TW201131731A (en) 2011-09-16
AU2003272405A1 (en) 2004-04-08
EP1547141A4 (en) 2010-02-24
JP2005539403A (ja) 2005-12-22
JP2013211589A (ja) 2013-10-10
JP2011181971A (ja) 2011-09-15
WO2004027823A2 (en) 2004-04-01
JP5602685B2 (ja) 2014-10-08
AU2003272405A8 (en) 2004-04-08
TWI469301B (zh) 2015-01-11
JP4800625B2 (ja) 2011-10-26
TWI329918B (en) 2010-09-01
EP1547141A2 (en) 2005-06-29
TW201017853A (en) 2010-05-01
TW200419765A (en) 2004-10-01
JP5856103B2 (ja) 2016-02-09

Similar Documents

Publication Publication Date Title
KR101166575B1 (ko) 적층형 패키지들 간 도선연결에 의한 상호연결을 이용한반도체 멀티-패키지 모듈 및 그 제작 방법
US8143100B2 (en) Method of fabricating a semiconductor multi-package module having wire bond interconnect between stacked packages
US7682873B2 (en) Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US7732254B2 (en) Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US6972481B2 (en) Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
US7205647B2 (en) Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US6838761B2 (en) Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield
US7163842B2 (en) Method of fabricating a semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array (BGA)

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150624

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 6