JP2005539403A - 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール - Google Patents
積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール Download PDFInfo
- Publication number
- JP2005539403A JP2005539403A JP2004568930A JP2004568930A JP2005539403A JP 2005539403 A JP2005539403 A JP 2005539403A JP 2004568930 A JP2004568930 A JP 2004568930A JP 2004568930 A JP2004568930 A JP 2004568930A JP 2005539403 A JP2005539403 A JP 2005539403A
- Authority
- JP
- Japan
- Prior art keywords
- package
- die
- module
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 354
- 238000000034 method Methods 0.000 claims abstract description 198
- 229910052751 metal Inorganic materials 0.000 claims description 199
- 239000002184 metal Substances 0.000 claims description 199
- 239000000853 adhesive Substances 0.000 claims description 161
- 230000001070 adhesive effect Effects 0.000 claims description 161
- 230000008569 process Effects 0.000 claims description 87
- 239000000463 material Substances 0.000 claims description 58
- 238000000465 moulding Methods 0.000 claims description 34
- 150000001875 compounds Chemical class 0.000 claims description 32
- 125000006850 spacer group Chemical group 0.000 claims description 30
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 238000012360 testing method Methods 0.000 claims description 24
- 238000004891 communication Methods 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 description 97
- 239000002775 capsule Substances 0.000 description 55
- 239000012778 molding material Substances 0.000 description 40
- 238000012545 processing Methods 0.000 description 28
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 25
- 229910052802 copper Inorganic materials 0.000 description 25
- 239000010949 copper Substances 0.000 description 25
- 239000004020 conductor Substances 0.000 description 21
- 230000002093 peripheral effect Effects 0.000 description 20
- 238000005336 cracking Methods 0.000 description 16
- 239000004593 Epoxy Substances 0.000 description 15
- 230000017525 heat dissipation Effects 0.000 description 14
- 238000013461 design Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 9
- 238000007373 indentation Methods 0.000 description 9
- 238000002360 preparation method Methods 0.000 description 9
- 239000012467 final product Substances 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000047 product Substances 0.000 description 7
- 238000004080 punching Methods 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 229910052728 basic metal Inorganic materials 0.000 description 4
- 150000003818 basic metals Chemical class 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000010953 base metal Substances 0.000 description 3
- 230000005670 electromagnetic radiation Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- AOSZTAHDEDLTLQ-AZKQZHLXSA-N (1S,2S,4R,8S,9S,11S,12R,13S,19S)-6-[(3-chlorophenyl)methyl]-12,19-difluoro-11-hydroxy-8-(2-hydroxyacetyl)-9,13-dimethyl-6-azapentacyclo[10.8.0.02,9.04,8.013,18]icosa-14,17-dien-16-one Chemical compound C([C@@H]1C[C@H]2[C@H]3[C@]([C@]4(C=CC(=O)C=C4[C@@H](F)C3)C)(F)[C@@H](O)C[C@@]2([C@@]1(C1)C(=O)CO)C)N1CC1=CC=CC(Cl)=C1 AOSZTAHDEDLTLQ-AZKQZHLXSA-N 0.000 description 2
- 229940126657 Compound 17 Drugs 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 238000013100 final test Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- TVTJUIAKQFIXCE-HUKYDQBMSA-N 2-amino-9-[(2R,3S,4S,5R)-4-fluoro-3-hydroxy-5-(hydroxymethyl)oxolan-2-yl]-7-prop-2-ynyl-1H-purine-6,8-dione Chemical compound NC=1NC(C=2N(C(N(C=2N=1)[C@@H]1O[C@@H]([C@H]([C@H]1O)F)CO)=O)CC#C)=O TVTJUIAKQFIXCE-HUKYDQBMSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 229940125851 compound 27 Drugs 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1052—Wire or wire-like electrical connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1094—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
単に平面のヒートスプレッダをドロップインモールド処理したり、トップパッケージダイスの上側表面またはトップパッケージ上のスペーサの上側表面に接着剤を適用し、当該接着剤の上に平面のヒートスプレッダを取り付けたりすることにより挿入する。
400 ボトムパッケージ
401 縁部
412 トップパッケージ基板
413 接着剤
414 ダイス
415,427 はんだマスク
416 ワイヤボンド
417 モールディングコンパウンド
418 はんだボール
419 ボトムパッケージ上側表面
421,423 金属レイヤ
422 バイアス
424 ボトムパッケージz軸相互接続パッド
426 カプセル体の縁部
500 トップパッケージ
501 縁部
503,513 接着剤
507 モジュールカプセル体
512 トップパッケージ基板
514 ダイス
515,527 はんだマスク
516,518 ワイヤボンド
517 モールディングコンパウンド
519 トップパッケージ上側表面
521,523 金属レイヤ
522 バイアス
524 トップパッケージz軸相互接続パッド
525 上側表面
526 カプセル体の縁部
Claims (173)
- 積み重ねられた下側および上側パッケージを具備し、前記パッケージのそれぞれは、基板に取り付けられたダイスを有し、前記上側および下側基板は、ワイヤボンディングにより相互接続されることを特徴とするマルチパッケージモジュール。
- 前記パッケージの少なくとも1つは、前記ダイスと基板とのワイヤボンド相互接続を有していることを特徴とする請求項1記載のマルチパッケージモジュール。
- 前記パッケージの少なくとも1つは、前記ダイスと基板とのワイヤボンド相互接続を有し、前記パッケージは、全体がカプセル化されることを特徴とする請求項1記載のマルチパッケージモジュール。
- 前記パッケージの少なくとも1つは、前記ダイスと基板とのワイヤボンド相互接続を有し、前記パッケージは、前記ダイスおよび基板間の前記ワイヤボンドを保護するのに十分な範囲だけがカプセル化されることを特徴とする請求項1記載のマルチパッケージモジュール。
- 前記パッケージの少なくとも1つは、ボールグリッドアレイパッケージであることを特徴とする請求項1記載のマルチパッケージモジュール。
- 前記パッケージの少なくとも1つは、ランドグリッドアレイパッケージであることを特徴とする請求項1記載のマルチパッケージモジュール。
- 前記パッケージの少なくとも1つは、前記ダイスと基板とのフリップチップ相互接続を有することを特徴とする請求項1記載のマルチパッケージモジュール。
- ヒートスプレッダをさらに具備することを特徴とする請求項1記載のマルチパッケージモジュール。
- 前記パッケージの少なくとも1つに電磁遮蔽材が設けられたことを特徴とする請求項1記載のマルチパッケージモジュール。
- 第3の積み重ねられたパッケージを具備することを特徴とする請求項1記載のマルチパッケージモジュール。
- 第1パッケージ基板上に少なくとも1つのダイスを有する第1パッケージを供給し、
第2パッケージ基板上に少なくとも1つのダイスを有する第2パッケージを前記第1パッケージの上に配置し、
前記第1および第2基板間においてワイヤボンドz軸相互接続を形成することを特徴とするマルチパッケージの形成方法。 - 前記第1パッケージを供給する際に、個片化されてないパッケージのストリップを供給することを特徴とする請求項11記載のマルチパッケージの形成方法。
- 前記第2パッケージを前記第1パッケージの上に配置する際に、前記第1基板上の上側表面に接着剤を塗布し、当該接着剤の上に前記第2パッケージを配置することを特徴とする請求項11記載のマルチパッケージの形成方法。
- 前記接着剤は、硬化性を有する接着剤であり、前記接着剤を硬化させる工程をさらに具備することを特徴とする請求項13記載のマルチパッケージの形成方法。
- 前記第1パッケージを供給する際に、パッケージに要求される性能および信頼性のテストを行い、前記要求に適合するものを前記第1パッケージに選出することを特徴とする請求項11記載のマルチパッケージの形成方法。
- 前記第1パッケージの上に前記第2パッケージを配置する際に、パッケージに要求される性能および信頼性のテストを行い、前記要求に適合するものを前記第2パッケージに選出することを特徴とする請求項11記載のマルチパッケージの形成方法。
- 前記第1パッケージ基板に第2次相互接続ボールを取り付ける工程をさらに具備することを特徴とする請求項11記載のマルチパッケージの形成方法。
- マルチパッケージモジュールをモールドして前記積み重ねられたパッケージをカプセル化する工程をさらに具備することを特徴とする請求項11記載のマルチパッケージの形成方法。
- 第1パッケージ上に積み重ねられた第2パッケージを有するマルチパッケージモジュールであって、前記パッケージのそれぞれは、基板に取り付けられたダイスを具備し、前記第2パッケージの基板および前記第1パッケージの基板は、ワイヤボンディングにより相互接続され、前記第1パッケージは、ボールグリッドアレイパッケージであることを特徴とするマルチパッケージモジュール。
- 前記パッケージの少なくとも1つは、前記ダイスと基板とのワイヤボンド相互接続を有し、前記ワイヤボンドされたパッケージは、少なくとも部分的にカプセル化されることを特徴とする請求項19記載のマルチパッケージモジュール。
- 前記第2パッケージは、前記ダイスと基板とのワイヤボンド相互接続を有することを特徴とする請求項19記載のマルチパッケージモジュール。
- 前記第2パッケージは、全体的にカプセル化されることを特徴とする請求項21記載のマルチパッケージモジュール。
- 前記第2パッケージは、前記ダイスおよび基板間のワイヤボンドを保護するのに十分な範囲でカプセル化されることを特徴とする請求項21記載のマルチパッケージモジュール。
- 前記第2パッケージは、ランドグリッドアレイパッケージであることを特徴とする請求項19記載のマルチパッケージモジュール。
- 前記ランドグリッドアレイパッケージ基板は、単一金属レイヤ基板であることを特徴とする請求項19記載のマルチパッケージモジュール。
- 前記モジュールの上側に露出した略平面である上側表面を有するヒートスプレッダをさらに具備することを特徴とする請求項19記載のマルチパッケージモジュール。
- 前記ヒートスプレッダの平面部分は、前記第1パッケージ基板上の支持部材により支持されることを特徴とする請求項26記載のマルチパッケージモジュール。
- 前記ヒートスプレッダの平面部材は、前記第2パッケージの上側表面に取り付けられることを特徴とする請求項26記載のマルチパッケージモジュール。
- 前記パッケージの少なくとも1つに電磁遮蔽材が設けられることを特徴とする請求項19記載のマルチパッケージモジュール。
- 前記第1パッケージに電磁遮蔽材が設けられることを特徴とする請求項19記載のマルチパッケージモジュール。
- 前記第2パッケージは、前記電磁遮蔽材の上側表面に取り付けられることを特徴とする請求項30記載のマルチパッケージモジュール。
- マルチパッケージモジュールの形成方法であって、
第1パッケージ基板を具備するBGA第1パッケージを供給し、
第2パッケージ基板を具備する第2パッケージを供給し、
前記第1パッケージ上に第2パッケージを積み重ね、そして
前記第1および第2基板をワイヤボンド接続することにより、前記第1および第2パッケージを電気的に相互接続することを特徴とするマルチパッケージモジュールの形成方法。 - 前記BGA第1パッケージは、モールドされたパッケージであって、前記モールドは、略平面の上側表面を有し、前記第1パッケージ上に第2パッケージを積み重ねる際に、前記モールドの上側表面に接着剤を塗布し、当該接着剤の上に前記第2パッケージを配置することを特徴とする請求項32記載のマルチパッケージモジュールの形成方法。
- 前記接着剤は、硬化性を有する接着剤であり、前記接着剤を硬化させる工程をさらに具備することを特徴とする請求項33記載のマルチパッケージモジュールの形成方法。
- 前記BGA第1パッケージを供給する際に、個片化されていないBGAパッケージのストリップを供給することを特徴とする請求項32記載のマルチパッケージモジュールの形成方法。
- 前記BGA第1パッケージを供給する際に、要求されるBGAパッケージの性能および信頼性のテストを行い、前記要求に適合するものを前記第1パッケージに選出することを特徴とする請求項32記載のマルチパッケージモジュールの形成方法。
- 前記第2パッケージを供給する際に、要求されるパッケージの性能および信頼性のテストを行い、前記要求に適合するものを前記第2パッケージに選出することを特徴とする請求項32記載のマルチパッケージモジュールの形成方法。
- 前記BGA第1パッケージ基板に第2次相互接続ボールを取り付ける工程をさらに具備することを特徴とする請求項32記載のマルチパッケージモジュールの形成方法。
- マルチパッケージモジュールをモールドして前記積み重ねられたパッケージをカプセル化する工程をさらに具備することを特徴とする請求項32記載のマルチパッケージモジュールの形成方法。
- 前記モジュールを個片化する工程をさらに具備することを特徴とする請求項32記載のマルチパッケージモジュールの形成方法。
- 前記第2パッケージを提供する際に、ランドグリッドアレイパッケージを提供することを特徴とする請求項32記載のマルチパッケージモジュールの形成方法。
- 前記第2パッケージを提供する際に、ランドグリッドアレイパッケージを提供し、当該ランドグリッドアレイパッケージは、少なくとも部分的にモールドされることを特徴とする請求項32記載のマルチパッケージモジュールの形成方法。
- 前記ランドグリッドアレイパッケージは、全体的にモールドされることを特徴とする請求項42記載のマルチパッケージモジュールの形成方法。
- 前記ランドグリッドアレイパッケージのワイヤボンドは、モールドされ、上側ダイスの上側表面の少なくとも一部は、露出していることを特徴とする請求項42記載のマルチパッケージモジュールの形成方法。
- 前記BGA第1パッケージは、ダイスの上に取り付けられた電磁遮蔽材とともに供給されることを特徴とする請求項32記載のマルチパッケージモジュールの形成方法。
- 前記遮蔽材は、略平面の上側表面を有し、前記第1パッケージ上に第2パッケージを積み重ねる際に、前記遮蔽材の上側表面に接着剤を塗布し、当該接着剤の上に前記第2パッケージを配置することを特徴とする請求項45記載のマルチパッケージモジュールの形成方法。
- 前記接着剤は、硬化性を有する接着剤であり、前記接着剤を硬化させる工程をさらに具備することを特徴とする請求項46記載のマルチパッケージモジュールの形成方法。
- ヒートスプレッダを供給する工程をさらに具備することを特徴とする請求項32記載のマルチパッケージモジュールの形成方法。
- ヒートスプレッダを供給する際に、ドロップインモールド処理を実行し、前記ヒートスプレッダは、モジュールのモールドが形成される前に、モールドに配置されることを特徴とする請求項48記載のマルチパッケージモジュールの形成方法。
- ヒートスプレッダを供給する際に、前記第2パッケージの略平面な上側表面にヒートスプレッダの略平面な部分を取り付けることを特徴とする請求項48記載のマルチパッケージモジュールの形成方法。
- 第1パッケージ上に積み重ねられた第2パッケージを有し、前記積み重ねられたパッケージは、ワイヤボンドにより電気的に相互接続され、前記パッケージの少なくとも1つは、電気遮蔽材を有していることを特徴とするマルチパッケージモジュール。
- 前記第1パッケージは、電気遮蔽材を有していることを特徴とする請求項51記載のマルチパッケージモジュール。
- 前記電気遮蔽材は、ヒートスプレッダとして供されるべく構成されることを特徴とする請求項51記載のマルチパッケージモジュール。
- 電気遮蔽材を有している前記パッケージは、RFダイスを有し、前記遮蔽材は、前記RFダイスおよびマルチパッケージ内における他のダイス間の電磁干渉を制限するために供されることを特徴とする請求項51記載のマルチパッケージモジュール。
- 前記第1パッケージは、上向きダイス構成のフリップチップボールグリッドアレイパッケージであることを特徴とする請求項51記載のマルチパッケージモジュール。
- 前記第1パッケージは、下向きダイス構成のフリップチップボールグリッドアレイパッケージであることを特徴とする請求項51記載のマルチパッケージモジュール。
- 前記第2パッケージは、積み重ねられたダイスのパッケージであることを特徴とする請求項51記載のマルチパッケージモジュール。
- 前記積み重ねられたダイスのパッケージにおいて隣接して積み重ねられたダイスは、セパレータにより分離されることを特徴とする請求項57記載のマルチパッケージモジュール。
- 前記第1パッケージは、第1パッケージ基板を具備し、前記第2パッケージは、第2パッケージ基板を具備し、前記第1パッケージ基板は、接地面に設けられていることを特徴とする請求項51記載のマルチパッケージモジュール。
- 前記接地面は、ヒートスプレッダとして供されるべく構成されることを特徴とする請求項59記載のマルチパッケージモジュール。
- 前記接地面は、電気遮蔽材として供されるべく構成されることを特徴とする請求項59記載のマルチパッケージモジュール。
- 第1パッケージ上に積み重ねられた第2パッケージを具備するマルチパッケージモジュールの形成方法であって、
遮蔽材を有する第1パッケージを供給し、
第2パッケージを供給し、
前記遮蔽材の略平面な上側表面に前記第2パッケージを積み重ね、そして、
前記第1および第2パッケージをワイヤボンドにより電気的に相互接続することを特徴とするマルチパッケージモジュールの形成方法。 - 前記第1パッケージを供給する際に、個片化されていないパッケージのストリップを供給することを特徴とする請求項62記載のマルチパッケージモジュールの形成方法。
- 前記遮蔽材の上側表面に前記第2パッケージを積み重ねる際に、前記遮蔽材の上側表面に接着剤を塗布し、当該接着剤上に前記第2パッケージを配置することを特徴とする請求項62記載のマルチパッケージモジュールの形成方法。
- 前記接着剤は、硬化性を有する接着剤であり、前記接着剤を硬化させる工程をさらに含むことを特徴とする請求項64記載のマルチパッケージモジュールの形成方法。
- 前記第1パッケージを供給する際に、要求されるパッケージの性能および信頼性のテストを行い、前記要求に適合するものを前記第1パッケージに選出することを特徴とする請求項62記載のマルチパッケージモジュールの形成方法。
- 前記第2パッケージを供給する際に、要求されるパッケージの性能および信頼性のテストを行い、前記要求に適合するものを前記第2パッケージに選出することを特徴とする請求項62記載のマルチパッケージモジュールの形成方法。
- 第1パッケージ基板に第2次相互接続ボールを取り付ける工程をさらに具備することを特徴とする請求項62記載のマルチパッケージモジュールの形成方法。
- マルチパッケージモジュールをモールドして前記積み重ねられたパッケージをカプセル化する工程をさらに具備することを特徴とする請求項62記載のマルチパッケージモジュールの形成方法。
- 前記第1パッケージを供給する際に、ボールグリッドアレイパッケージを供給することを特徴とする請求項62記載のマルチパッケージモジュールの形成方法。
- マルチパッケージモジュールにヒートスプレッダを供給する工程をさらに具備することを特徴とする請求項62記載のマルチパッケージモジュールの形成方法。
- ヒートスプレッダを供給する際に、ドロップインモールド処理を実行し、前記ヒートスプレッダは、モジュールのモールドが形成される前に、モールドに配置されることを特徴とする請求項71記載のマルチパッケージモジュールの形成方法。
- ヒートスプレッダを供給する際に、前記第2パッケージの略平面な上側表面にヒートスプレッダの略平面な部分を取り付けることを特徴とする請求項71記載のマルチパッケージモジュールの形成方法。
- 前記第1パッケージを供給する際に、フリップチップボールグリッドアレイパッケージを供給することを特徴とする請求項62記載のマルチパッケージモジュールの形成方法。
- 前記遮蔽材を有する第1パッケージを供給する際に、下向きダイスフリップチップボールグリッドアレイパッケージを供給することを特徴とする請求項62記載のマルチパッケージモジュールの形成方法。
- 前記遮蔽材を有する第1パッケージを供給する際に、上向きダイスフリップチップボールグリッドアレイパッケージを供給することを特徴とする請求項62記載のマルチパッケージモジュールの形成方法。
- 遮蔽材を有する上向きダイスフリップチップボールグリッドアレイパッケージを供給する際に、ダイス上の略平面な部分を含む遮蔽材を有するパッケージを供給することを特徴とする請求項75記載のマルチパッケージモジュールの形成方法。
- 遮蔽材を有する下向きダイスフリップチップボールグリッドアレイパッケージを供給する際に、ダイス下の略平面な部分を含む遮蔽材を有するパッケージを供給することを特徴とする請求項76記載のマルチパッケージモジュールの形成方法。
- 第1パッケージ上に積み重ねられた第2パッケージを有するマルチパッケージモジュールを具備する携帯機器であって、積み重ねられたパッケージは、ワイヤボンドにより電気的に相互接続され、前記パッケージの少なくとも1つは、電気遮蔽材を有することを特徴とする携帯機器。
- 第1パッケージ上に積み重ねられた第2パッケージを有するマルチパッケージモジュールを具備するコンピュータであって、積み重ねられたパッケージは、ワイヤボンドにより電気的に相互接続され、前記パッケージの少なくとも1つは、電気遮蔽材を有することを特徴とするコンピュータ。
- 積み重ねられた第1および第2パッケージを具備するマルチパッケージモジュールであって、前記パッケージのそれぞれは、基板に取り付けられたダイスを有し、第1および第2の基板は、ワイヤボンディングにより相互接続され、前記第1パッケージは、上向きダイス構成のフリップチップを有するフリップチップボールグリッドアレイパッケージを具備することを特徴とするマルチパッケージモジュール。
- 前記第2パッケージは、ワイヤボンドされたランドグリッドアレイパッケージであることを特徴とする請求項81記載のマルチパッケージモジュール。
- 前記第2パッケージのダイスおよびワイヤボンドは、モールド部材により全体的にカプセル化されることを特徴とする請求項82記載のマルチパッケージモジュール。
- 前記第2パッケージは、ダイスおよび基板間のワイヤボンドを被覆すべく十分な範囲が周辺的にカプセル化されることを特徴とする請求項82記載のマルチパッケージモジュール。
- 前記第2パッケージ基板は、単一金属レイヤ基板であることを特徴とする請求項82記載のマルチパッケージモジュール。
- 前記フリップチップパッケージは、電気遮蔽材を有することを特徴とする請求項81記載のマルチパッケージモジュール。
- 前記電気遮蔽材は、ヒートスプレッダとして供されるべく構成されることを特徴とする請求項86記載のマルチパッケージモジュール。
- 前記フリップチップパッケージは、RFダイスを有することを特徴とする請求項81記載のマルチパッケージモジュール。
- 前記フリップチップパッケージは、RFダイスを有し、前記遮蔽材は、当該RFダイスおよびマルチパッケージモジュール内の他のダイス間の電磁干渉を制限するのに供されることを特徴とする請求項86記載のマルチパッケージモジュール。
- 前記第1パッケージは、電気遮蔽材を有することを特徴とする請求項81記載のマルチパッケージモジュール。
- 前記第2パッケージは、積み重ねられたダイスのパッケージであることを特徴とする請求項81記載のマルチパッケージモジュール。
- 前記積み重ねられたダイスのパッケージ内の隣接する積み重ねられたダイスは、スペーサにより分離されることを特徴とする請求項91記載のマルチパッケージモジュール。
- 前記第2パッケージは、前記第1パッケージ上に積み重ねられ、前記第1パッケージ上のフリップチップダイスは、電気遮蔽材を有することを特徴とする請求項81記載のマルチパッケージモジュール。
- 前記第1パッケージ基板は、接地面に設けられていることを特徴とする請求項81記載のマルチパッケージモジュール。
- 前記接地面は、ヒートスプレッダとして供されるべく構成されることを特徴とする請求項94記載のマルチパッケージモジュール。
- 前記接地面は、電気遮蔽材として供されるべく構成されることを特徴とする請求項94記載のマルチパッケージモジュール。
- 前記第1および第2パッケージの少なくとも1つは、積み重ねられたダイスを有するパッケージであることを特徴とする請求項81記載のマルチパッケージモジュール。
- 前記第2パッケージは、積み重ねられたダイスを有するパッケージであることを特徴とする請求項81記載のマルチパッケージモジュール。
- 熱遮蔽材をさらに具備することを特徴とする請求項81記載のマルチパッケージモジュール。
- 第1パッケージ基板を有する上向きダイスフリップチップ第1パッケージを供給し、
ダイスおよび第2パッケージ基板を有する第2パッケージを供給し、
前記第1パッケージ上に前記第2パッケージを積み重ね、
前記第1パッケージ基板と第2パッケージ基板とをワイヤボンド接続することにより、前記第1および第2パッケージを電気的に相互接続することを特徴とするマルチパッケージモジュールの形成方法。 - 上向きダイスフリップチップ第1パッケージを供給する際に、個片化されていない上向きダイスフリップチップ第1パッケージのストリップを供給することを特徴とする請求項100記載のマルチパッケージモジュールの形成方法。
- 上向きダイスフリップチップ第1パッケージを供給する際に、要求される上向きダイスフリップチップパッケージの性能および信頼性のテストを行い、前記要求に適合するものを前記第1パッケージに選出することを特徴とする請求項100記載のマルチパッケージモジュールの形成方法。
- 第2パッケージを供給する際に、要求されるパッケージの性能および信頼性のテストを行い、前記要求に適合するものを前記第2パッケージに選出することを特徴とする請求項100記載のマルチパッケージモジュールの形成方法。
- 第2パッケージを供給する際に、ランドグリッドアレイパッケージを供給することを特徴とする請求項100記載のマルチパッケージモジュールの形成方法。
- 前記第1パッケージ上に前記第2パッケージを積み重ねる際に、第1パッケージ基板の表面に前記第2パッケージを取り付けることを特徴とする請求項100記載のマルチパッケージモジュールの形成方法。
- 前記第1パッケージ基板の表面に前記第2パッケージを取り付ける際に、第1パッケージの表面基板におけるダイス接触領域上に接着剤を塗布し、当該接着剤に前記第2パッケージを接触させることを特徴とする請求項105記載のマルチパッケージモジュールの形成方法。
- 前記接着剤を塗布する際に、硬化性を有する接着剤を塗布し、前記接着剤を硬化させる工程をさらに具備することを特徴とする請求項106記載のマルチパッケージモジュールの形成方法。
- 第1基板に第2次相互接続ボールを取り付ける工程をさらに具備することを特徴とする請求項100記載のマルチパッケージモジュールの形成方法。
- モールドコンパウンドを有する前記第1基板上の特徴箇所をカプセル化する工程をさらに具備することを特徴とする請求項100記載のマルチパッケージモジュールの形成方法。
- 前記ストリップから完成したモジュールを個片化する工程をさらに具備することを特徴とする請求項101記載のマルチパッケージモジュールの形成方法。
- 前記第1パッケージに電磁遮蔽材を供給する工程をさらに具備することを特徴とする請求項100記載のマルチパッケージモジュールの形成方法。
- モジュールにヒートスプレッダを供給する工程をさらに具備することを特徴とする請求項100記載のマルチパッケージモジュールの形成方法。
- 前記モジュールにヒートスプレッダを供給する際に、ドロップインモールド処理を施すことを特徴とする請求項112記載のマルチパッケージモジュールの形成方法。
- 前記モジュールにヒートスプレッダを供給する際に、前記第2パッケージ上側表面上に略平面のヒートスプレッダを取り付けることを特徴とする請求項112記載のマルチパッケージモジュールの形成方法。
- 請求項81記載のマルチパッケージモジュールを具備することを特徴とする携帯通信機器。
- 請求項81記載のマルチパッケージモジュールを具備することを特徴とするコンピュータ。
- 積み重ねられた第1および第2パッケージを具備するマルチパッケージモジュールであって、前記パッケージのそれぞれは、基板に取り付けられたダイスを有し、前記第1および第2基板は、ワイヤボンディングにより相互接続され、前記第1パッケージは、下向きダイス構成のフリップチップを有するフリップチップボールグリッドアレイパッケージを具備することを特徴とするマルチパッケージモジュール。
- 前記第2パッケージは、ワイヤボンドされたランドグリッドアレイパッケージであることを特徴とする請求項117記載のマルチパッケージモジュール。
- 前記第2パッケージのダイスおよびワイヤボンドは、モールド部材により全体的にカプセル化されることを特徴とする請求項118記載のマルチパッケージモジュール。
- 前記第2パッケージは、ダイスおよび基板間のワイヤボンドを被覆すべく十分な範囲が周辺的にカプセル化されることを特徴とする請求項118記載のマルチパッケージモジュール。
- 前記第2パッケージ基板は、単一金属レイヤ基板であることを特徴とする請求項118記載のマルチパッケージモジュール。
- 前記フリップチップパッケージは、電気遮蔽材を有していることを特徴とする請求項117記載のマルチパッケージモジュール。
- 前記電気遮蔽材は、ヒートスプレッダとして供されるべく構成されることを特徴とする請求項122記載のマルチパッケージモジュール。
- 前記フリップチップパッケージは、RFダイスを有することを特徴とする請求項117記載のマルチパッケージモジュール。
- 前記フリップチップパッケージは、RFダイスを有し、前記遮蔽材は、前記RFダイスおよびマルチパッケージモジュール内の他のダイス間の電磁干渉を制限するのに供されることを特徴とする請求項122記載のマルチパッケージモジュール。
- 前記第1パッケージは、電気遮蔽材を有することを特徴とする請求項117記載のマルチパッケージモジュール。
- 前記第2パッケージは、積み重ねられたダイスのパッケージであることを特徴とする請求項117記載のマルチパッケージモジュール。
- 前記積み重ねられたダイスのパッケージにおいて隣接する積み重ねられたダイスは、スペーサにより分離されることを特徴とする請求項127記載のマルチパッケージモジュール。
- 前記第2パッケージは、前記第1パッケージに積み重ねられ、前記第1パッケージのフリップチップダイスは、電気遮蔽材を備えることを特徴とする請求項117記載のマルチパッケージモジュール。
- 前記第1パッケージ基板は、接地面に設けられていることを特徴とする請求項117記載のマルチパッケージモジュール。
- 前記接地面は、ヒートスプレッダとして供されるべく構成されることを特徴とする請求項130記載のマルチパッケージモジュール。
- 前記接地面は、電気遮蔽材として供されるべく構成されることを特徴とする請求項130記載のマルチパッケージモジュール。
- 前記第1および第2パッケージの少なくとも1つは、積み重ねられたダイスのパッケージであることを特徴とする請求項117記載のマルチパッケージモジュール。
- 前記第2パッケージは、積み重ねられたダイスのパッケージであることを特徴とする請求項117記載のマルチパッケージモジュール。
- 熱遮蔽材をさらに具備することを特徴とする請求項117記載のマルチパッケージモジュール。
- 第1パッケージ基板を有する下向きダイスフリップチップ第1パッケージを供給し、
ダイスおよび第2パッケージ基板を有する第2パッケージを供給し、
前記第1パッケージ上に前記第2パッケージを積み重ね、そして
前記第1パッケージ基板と前記第2パッケージ基板とをワイヤボンド接続することにより、前記第1および第2パッケージを電気的に相互接続することを特徴とするマルチパッケージモジュールの形成方法。 - 下向きダイスフリップチップ第1パッケージを供給する際に、個片化されていない下向きダイスフリップチップ第1パッケージのストリップを供給することを特徴とする請求項136記載のマルチパッケージモジュールの形成方法。
- 下向きダイスフリップチップ第1パッケージを供給する際に、要求される下向きダイスフリップチップパッケージの性能および信頼性のテストを行い、前記要求に適合するものを前記第1パッケージに選出することを特徴とする請求項136記載のマルチパッケージモジュールの形成方法。
- 第2パッケージを供給する際に、要求されるパッケージの性能および信頼性のテストを行い、前記要求に適合するものを前記第2パッケージに選出することを特徴とする請求項136記載のマルチパッケージモジュールの形成方法。
- 第2パッケージを供給する際に、ランドグリッドアレイパッケージを供給することを特徴とする請求項136記載のマルチパッケージモジュールの形成方法。
- 前記第1パッケージ上に前記第2パッケージを積み重ねる際に、下向きダイスフリップチップダイスの上側表面に前記第2パッケージを取り付けることを特徴とする請求項136記載のマルチパッケージモジュールの形成方法。
- 前記下向きダイスフリップチップダイスの上側表面に前記第2パッケージを取り付ける際に、当該ダイスの上側表面に接着剤を塗布し、当該接着剤に前記第2パッケージを接触させることを特徴とする請求項136記載のマルチパッケージモジュールの形成方法。
- 前記接着剤を塗布する際に、硬化性を有する接着剤を塗布し、前記接着剤を硬化させる工程をさらに具備することを特徴とする請求項142記載のマルチパッケージモジュールの形成方法。
- 第1基板に第2次相互接続ボールを取り付ける工程をさらに具備することを特徴とする請求項136記載のマルチパッケージモジュールの形成方法。
- モールドコンパウンドを有する前記第1基板上の特徴箇所をカプセル化する工程をさらに具備することを特徴とする請求項136記載のマルチパッケージモジュールの形成方法。
- 前記ストリップから完成したモジュールを個片化する工程をさらに具備することを特徴とする請求項137記載のマルチパッケージモジュールの形成方法。
- 前記第1パッケージに電磁遮蔽材を供給する工程をさらに具備することを特徴とする請求項136記載のマルチパッケージモジュールの形成方法。
- モジュールにヒートスプレッダを供給する工程をさらに具備することを特徴とする請求項136記載のマルチパッケージモジュールの形成方法。
- 前記モジュールにヒートスプレッダを供給する際に、ドロップインモールド処理を施すことを特徴とする請求項148記載のマルチパッケージモジュールの形成方法。
- 前記モジュールにヒートスプレッダを供給する際に、前記第2パッケージ上側表面上に略平面のヒートスプレッダを取り付けることを特徴とする請求項148記載のマルチパッケージモジュールの形成方法。
- 前記第1パッケージに電磁遮蔽材を供給する際に、下向きダイスフリップチップのダイス上に遮蔽材を取り付けることを特徴とする請求項147記載のマルチパッケージモジュール。
- 前記第1パッケージ上に前記第2パッケージを積み重ねる際に、前記遮蔽材の上側方面に第2パッケージを取り付けることを特徴とする請求項151記載のマルチパッケージモジュールの形成方法。
- 前記遮蔽材の上側方面に第2パッケージを取り付ける際に、前記遮蔽材の上側表面に接着剤を塗布し、当該接着剤に前記第2パッケージ接触させることを特徴とする請求項152記載のマルチパパッケージモジュールの形成方法。
- 前記接着剤を塗布する際に、硬化性を有する接着剤を塗布し、当該接着剤を硬化させる工程をさらに具備することを特徴とする請求項153記載のマルチパッケージモジュールの形成方法。
- 請求項117記載のマルチパッケージモジュールを具備することを特徴とする携帯通信機器。
- 請求項117記載のマルチパッケージモジュールを具備することを特徴とするコンピュータ。
- 積み重ねられた下側および上側パッケージを具備し、前記パッケージのそれぞれは、基板に取り付けられたダイスを有し、前記上側および下側基板は、ワイヤボンディングにより送と接続され、前記パッケージの少なくともいずれか1つは、積み重ねられたダイスのパッケージを有することを特徴とするマルチパッケージモジュール。
- 前記下側パッケージは、積み重ねられたダイスのパッケージを有することを特徴とする請求項157記載のマルチパッケージモジュール。
- 前記下側パッケージおよび上側パッケージのそれぞれは、積み重ねられたダイスのパッケージを有することを特徴とする請求項157記載のマルチパッケージモジュール。
- 前記上側パッケージは、積み重ねられたダイスのパッケージを有することを特徴とする請求項157記載のマルチパッケージモジュール。
- 前記積み重ねられたダイスのパッケージにおいて隣接する積み重ねられたダイスは、スペーサにより分離されることを特徴とする請求項157記載のマルチパッケージモジュール。
- 前記第2パッケージ上にヒートスプレッダをさらに具備することを特徴とする請求項157記載のマルチパッケージモジュール。
- 積み重ねられたダイスの第1パッケージを供給し、
第2パッケージを供給し、
前記第1パッケージ上に前記第2パッケージを積み重ね、そして、
ワイヤボンディングにより前記第1パッケージおよび第2パッケージ間の電気的相互接続を形成することを特徴とするマルチパッケージモジュールの形成方法。 - 積み重ねられたダイスの第1パッケージを供給する際に、要求されるパッケージの性能および信頼性のテストを行い、前記要求に適合するものを前記第1パッケージに選出することを特徴とする請求項163記載のマルチパッケージモジュールの形成方法。
- 第2パッケージを供給する際に、要求されるパッケージの性能および信頼性のテストを行い、前記要求に適合するものを前記第2パッケージに選出することを特徴とする請求項163記載のマルチパッケージモジュールの形成方法。
- 積み重ねられたダイスの第1パッケージを供給する際に、個片化されていない積み重ねられたダイスの第1パッケージのストリップを供給することを特徴とする請求項163記載のマルチパッケージモジュールの形成方法。
- 積み重ねられたダイスの第1パッケージを供給する際に、第1パッケージ基板に取り付けられた第1ダイス、前記第1ダイス上に取り付けられた第2ダイス、および、前記第1ならびに第2ダイスおよび前記基板間のワイヤボンド相互接続を有するパッケージを供給することを特徴とする請求項163記載のマルチパッケージモジュールの形成方法。
- 積み重ねられたダイスの第1パッケージを供給する際に、前記第1ダイスおよび第2ダイス間に介装されたスペーサをさらに有するパッケージを供給することを特徴とする請求項167記載のマルチパッケージモジュールの形成方法。
- ヒートスプレッダを供給する工程をさらに具備することを特徴とする請求項163記載のマルチパッケージモジュールの形成方法。
- 第1パッケージ基板に第2次相互接続ボールを取り付ける工程をさらに具備することを特徴とする請求項163記載のマルチパッケージモジュールの形成方法。
- モールドコンパウンドにおけるモジュール上の前記積み重ねられたパッケージをカプセル化する工程をさらに具備することを特徴とする請求項163記載のマルチパッケージモジュールの形成方法。
- 請求項157記載のマルチパッケージモジュールを具備することを特徴とする携帯機器。
- 請求項157記載のマルチパッケージモジュールを具備することを特徴とするコンピュータ。
Applications Claiming Priority (15)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US41159002P | 2002-09-17 | 2002-09-17 | |
US60/411,590 | 2002-09-17 | ||
US10/632,553 | 2003-08-02 | ||
US10/632,550 | 2003-08-02 | ||
US10/632,552 US20040061213A1 (en) | 2002-09-17 | 2003-08-02 | Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages |
US10/632,551 | 2003-08-02 | ||
US10/632,550 US6972481B2 (en) | 2002-09-17 | 2003-08-02 | Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages |
US10/632,549 | 2003-08-02 | ||
US10/632,553 US7053476B2 (en) | 2002-09-17 | 2003-08-02 | Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages |
US10/632,568 | 2003-08-02 | ||
US10/632,551 US6838761B2 (en) | 2002-09-17 | 2003-08-02 | Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield |
US10/632,549 US7064426B2 (en) | 2002-09-17 | 2003-08-02 | Semiconductor multi-package module having wire bond interconnect between stacked packages |
US10/632,552 | 2003-08-02 | ||
US10/632,568 US7205647B2 (en) | 2002-09-17 | 2003-08-02 | Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages |
PCT/US2003/028919 WO2004027823A2 (en) | 2002-09-17 | 2003-09-15 | Semiconductor multi-package module having wire bond interconnection between stacked packages |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011137096A Division JP5602685B2 (ja) | 2002-09-17 | 2011-06-21 | マルチパッケージモジュールおよびその形成方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005539403A true JP2005539403A (ja) | 2005-12-22 |
JP2005539403A5 JP2005539403A5 (ja) | 2006-11-02 |
JP4800625B2 JP4800625B2 (ja) | 2011-10-26 |
Family
ID=32034538
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004568930A Expired - Fee Related JP4800625B2 (ja) | 2002-09-17 | 2003-09-15 | 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール及びその形成方法 |
JP2011137096A Expired - Fee Related JP5602685B2 (ja) | 2002-09-17 | 2011-06-21 | マルチパッケージモジュールおよびその形成方法 |
JP2013123601A Expired - Lifetime JP5856103B2 (ja) | 2002-09-17 | 2013-06-12 | 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011137096A Expired - Fee Related JP5602685B2 (ja) | 2002-09-17 | 2011-06-21 | マルチパッケージモジュールおよびその形成方法 |
JP2013123601A Expired - Lifetime JP5856103B2 (ja) | 2002-09-17 | 2013-06-12 | 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP1547141A4 (ja) |
JP (3) | JP4800625B2 (ja) |
KR (1) | KR101166575B1 (ja) |
AU (1) | AU2003272405A1 (ja) |
TW (3) | TWI329918B (ja) |
WO (1) | WO2004027823A2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005019568A (ja) * | 2003-06-24 | 2005-01-20 | Fujitsu Ltd | 積層型半導体装置 |
JP2008535264A (ja) * | 2005-03-31 | 2008-08-28 | スタッツ・チップパック・リミテッド | チップスケールパッケージおよび第2基板を含みかつ上面および下面に露出した基板表面を有する半導体アセンブリ |
US7645634B2 (en) | 2005-06-20 | 2010-01-12 | Stats Chippac Ltd. | Method of fabricating module having stacked chip scale semiconductor packages |
US8021924B2 (en) | 2005-03-31 | 2011-09-20 | Stats Chippac Ltd. | Encapsulant cavity integrated circuit package system and method of fabrication thereof |
WO2011142582A2 (ko) * | 2010-05-10 | 2011-11-17 | 하나마이크론㈜ | 적층형 반도체 패키지 |
US8227925B2 (en) | 2007-09-21 | 2012-07-24 | Stats Chippac Ltd. | Integrated circuit packaging system with interposer |
US8729688B2 (en) | 2010-05-10 | 2014-05-20 | Hana Micron Inc. | Stacked seminconductor package |
KR101563910B1 (ko) * | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 이의 제조 방법 |
JP2016054289A (ja) * | 2014-08-18 | 2016-04-14 | オプティツ インコーポレイテッド | ワイヤボンドセンサパッケージ及び方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG130055A1 (en) | 2005-08-19 | 2007-03-20 | Micron Technology Inc | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices |
SG130066A1 (en) | 2005-08-26 | 2007-03-20 | Micron Technology Inc | Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices |
JP5522561B2 (ja) * | 2005-08-31 | 2014-06-18 | マイクロン テクノロジー, インク. | マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法 |
US8198735B2 (en) | 2006-12-31 | 2012-06-12 | Stats Chippac Ltd. | Integrated circuit package with molded cavity |
KR101688005B1 (ko) * | 2010-05-10 | 2016-12-20 | 삼성전자주식회사 | 이중 랜드를 갖는 반도체패키지 및 관련된 장치 |
TWI406377B (zh) * | 2010-12-27 | 2013-08-21 | Powertech Technology Inc | 方向指示標記立體化之球格陣列封裝構造及其製造方法 |
US9165906B2 (en) | 2012-12-10 | 2015-10-20 | Invensas Corporation | High performance package on package |
JP6128993B2 (ja) | 2013-06-28 | 2017-05-17 | キヤノン株式会社 | 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法 |
US9995641B2 (en) * | 2013-10-30 | 2018-06-12 | Honeywell International Inc. | Force sensor with gap-controlled over-force protection |
JP6357371B2 (ja) * | 2014-07-09 | 2018-07-11 | 新光電気工業株式会社 | リードフレーム、半導体装置及びリードフレームの製造方法 |
KR101961377B1 (ko) * | 2015-07-31 | 2019-03-22 | 송영희 | 에지에 사이드 패드를 포함하는 lga 반도체 패키지 |
KR101799668B1 (ko) * | 2016-04-07 | 2017-11-20 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
CN110062956B (zh) * | 2016-12-30 | 2023-10-10 | 英特尔公司 | 用于高频通信的利用三维堆叠超薄封装模块设计的微电子器件 |
KR102283390B1 (ko) | 2019-10-07 | 2021-07-29 | 제엠제코(주) | 멀티칩용 반도체 패키지 및 그 제조방법 |
KR102325217B1 (ko) | 2020-05-18 | 2021-11-11 | 제엠제코(주) | 멀티 다이 스택 반도체 패키지 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11135713A (ja) * | 1997-10-29 | 1999-05-21 | Mitsubishi Electric Corp | 半導体モジュール |
JPH11243175A (ja) * | 1998-02-25 | 1999-09-07 | Rohm Co Ltd | 複合半導体装置 |
JP2000294723A (ja) * | 1999-04-09 | 2000-10-20 | Matsushita Electronics Industry Corp | 積層型半導体装置およびその製造方法 |
JP2000340736A (ja) * | 1999-05-26 | 2000-12-08 | Sony Corp | 半導体装置及びその実装構造、並びにこれらの製造方法 |
JP2002016182A (ja) * | 2000-06-28 | 2002-01-18 | Sharp Corp | 配線基板、半導体装置およびパッケージスタック半導体装置 |
JP2002040095A (ja) * | 2000-07-26 | 2002-02-06 | Nec Corp | 半導体装置及びその実装方法 |
JP2002170906A (ja) * | 2000-12-04 | 2002-06-14 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JP2002184936A (ja) * | 2000-12-11 | 2002-06-28 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5222014A (en) * | 1992-03-02 | 1993-06-22 | Motorola, Inc. | Three-dimensional multi-chip pad array carrier |
JPH05283608A (ja) * | 1992-03-31 | 1993-10-29 | Toshiba Corp | 樹脂封止型半導体装置および樹脂封止型半導体装置の製造方法 |
US5247423A (en) * | 1992-05-26 | 1993-09-21 | Motorola, Inc. | Stacking three dimensional leadless multi-chip module and method for making the same |
FR2694840B1 (fr) * | 1992-08-13 | 1994-09-09 | Commissariat Energie Atomique | Module multi-puces à trois dimensions. |
US5436203A (en) * | 1994-07-05 | 1995-07-25 | Motorola, Inc. | Shielded liquid encapsulated semiconductor device and method for making the same |
US5652185A (en) * | 1995-04-07 | 1997-07-29 | National Semiconductor Corporation | Maximized substrate design for grid array based assemblies |
US6075289A (en) * | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
JPH11265975A (ja) * | 1998-03-17 | 1999-09-28 | Mitsubishi Electric Corp | 多層化集積回路装置 |
JP2000058691A (ja) * | 1998-08-07 | 2000-02-25 | Sharp Corp | ミリ波半導体装置 |
US6201302B1 (en) * | 1998-12-31 | 2001-03-13 | Sampo Semiconductor Corporation | Semiconductor package having multi-dies |
JP2000269411A (ja) * | 1999-03-17 | 2000-09-29 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP4284744B2 (ja) * | 1999-04-13 | 2009-06-24 | ソニー株式会社 | 高周波集積回路装置 |
JP2001127246A (ja) * | 1999-10-29 | 2001-05-11 | Fujitsu Ltd | 半導体装置 |
JP2001223326A (ja) * | 2000-02-09 | 2001-08-17 | Hitachi Ltd | 半導体装置 |
JP2001358280A (ja) * | 2000-04-12 | 2001-12-26 | Sony Corp | リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法 |
JP4570809B2 (ja) | 2000-09-04 | 2010-10-27 | 富士通セミコンダクター株式会社 | 積層型半導体装置及びその製造方法 |
JP2002158326A (ja) * | 2000-11-08 | 2002-05-31 | Apack Technologies Inc | 半導体装置、及び製造方法 |
US6340846B1 (en) * | 2000-12-06 | 2002-01-22 | Amkor Technology, Inc. | Making semiconductor packages with stacked dies and reinforced wire bonds |
JP2002217354A (ja) * | 2001-01-15 | 2002-08-02 | Shinko Electric Ind Co Ltd | 半導体装置 |
-
2003
- 2003-09-15 KR KR1020057004551A patent/KR101166575B1/ko active IP Right Grant
- 2003-09-15 WO PCT/US2003/028919 patent/WO2004027823A2/en active Application Filing
- 2003-09-15 AU AU2003272405A patent/AU2003272405A1/en not_active Abandoned
- 2003-09-15 EP EP03754585A patent/EP1547141A4/en not_active Ceased
- 2003-09-15 JP JP2004568930A patent/JP4800625B2/ja not_active Expired - Fee Related
- 2003-09-17 TW TW092125625A patent/TWI329918B/zh active
- 2003-09-17 TW TW098139252A patent/TWI378548B/zh not_active IP Right Cessation
- 2003-09-17 TW TW100113640A patent/TWI469301B/zh not_active IP Right Cessation
-
2011
- 2011-06-21 JP JP2011137096A patent/JP5602685B2/ja not_active Expired - Fee Related
-
2013
- 2013-06-12 JP JP2013123601A patent/JP5856103B2/ja not_active Expired - Lifetime
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11135713A (ja) * | 1997-10-29 | 1999-05-21 | Mitsubishi Electric Corp | 半導体モジュール |
JPH11243175A (ja) * | 1998-02-25 | 1999-09-07 | Rohm Co Ltd | 複合半導体装置 |
JP2000294723A (ja) * | 1999-04-09 | 2000-10-20 | Matsushita Electronics Industry Corp | 積層型半導体装置およびその製造方法 |
JP2000340736A (ja) * | 1999-05-26 | 2000-12-08 | Sony Corp | 半導体装置及びその実装構造、並びにこれらの製造方法 |
JP2002016182A (ja) * | 2000-06-28 | 2002-01-18 | Sharp Corp | 配線基板、半導体装置およびパッケージスタック半導体装置 |
JP2002040095A (ja) * | 2000-07-26 | 2002-02-06 | Nec Corp | 半導体装置及びその実装方法 |
JP2002170906A (ja) * | 2000-12-04 | 2002-06-14 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JP2002184936A (ja) * | 2000-12-11 | 2002-06-28 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005019568A (ja) * | 2003-06-24 | 2005-01-20 | Fujitsu Ltd | 積層型半導体装置 |
JP2008535264A (ja) * | 2005-03-31 | 2008-08-28 | スタッツ・チップパック・リミテッド | チップスケールパッケージおよび第2基板を含みかつ上面および下面に露出した基板表面を有する半導体アセンブリ |
US8021924B2 (en) | 2005-03-31 | 2011-09-20 | Stats Chippac Ltd. | Encapsulant cavity integrated circuit package system and method of fabrication thereof |
US8309397B2 (en) | 2005-03-31 | 2012-11-13 | Stats Chippac Ltd. | Integrated circuit packaging system with a component in an encapsulant cavity and method of fabrication thereof |
US7645634B2 (en) | 2005-06-20 | 2010-01-12 | Stats Chippac Ltd. | Method of fabricating module having stacked chip scale semiconductor packages |
KR101081140B1 (ko) | 2005-06-20 | 2011-11-07 | 스태츠 칩팩, 엘티디. | 적층 칩 스케일 패키지를 구비한 모듈 및 그 제작 방법 |
US8227925B2 (en) | 2007-09-21 | 2012-07-24 | Stats Chippac Ltd. | Integrated circuit packaging system with interposer |
WO2011142582A3 (ko) * | 2010-05-10 | 2012-03-01 | 하나마이크론㈜ | 적층형 반도체 패키지 |
WO2011142582A2 (ko) * | 2010-05-10 | 2011-11-17 | 하나마이크론㈜ | 적층형 반도체 패키지 |
US8729688B2 (en) | 2010-05-10 | 2014-05-20 | Hana Micron Inc. | Stacked seminconductor package |
US8729689B2 (en) | 2010-05-10 | 2014-05-20 | Hana Micron Inc. | Stacked semiconductor package |
KR101563910B1 (ko) * | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 이의 제조 방법 |
JP2016054289A (ja) * | 2014-08-18 | 2016-04-14 | オプティツ インコーポレイテッド | ワイヤボンドセンサパッケージ及び方法 |
US9666730B2 (en) | 2014-08-18 | 2017-05-30 | Optiz, Inc. | Wire bond sensor package |
US9893213B2 (en) | 2014-08-18 | 2018-02-13 | Optiz, Inc. | Method of forming a wire bond sensor package |
Also Published As
Publication number | Publication date |
---|---|
AU2003272405A8 (en) | 2004-04-08 |
TWI378548B (en) | 2012-12-01 |
TW200419765A (en) | 2004-10-01 |
WO2004027823A2 (en) | 2004-04-01 |
TWI469301B (zh) | 2015-01-11 |
JP4800625B2 (ja) | 2011-10-26 |
KR101166575B1 (ko) | 2012-07-18 |
JP2011181971A (ja) | 2011-09-15 |
TWI329918B (en) | 2010-09-01 |
WO2004027823A3 (en) | 2004-05-21 |
EP1547141A2 (en) | 2005-06-29 |
TW201017853A (en) | 2010-05-01 |
JP5602685B2 (ja) | 2014-10-08 |
JP5856103B2 (ja) | 2016-02-09 |
KR20050044925A (ko) | 2005-05-13 |
TW201131731A (en) | 2011-09-16 |
AU2003272405A1 (en) | 2004-04-08 |
JP2013211589A (ja) | 2013-10-10 |
EP1547141A4 (en) | 2010-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5856103B2 (ja) | 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール | |
US7205647B2 (en) | Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages | |
US8143100B2 (en) | Method of fabricating a semiconductor multi-package module having wire bond interconnect between stacked packages | |
US7732254B2 (en) | Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages | |
US6972481B2 (en) | Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages | |
US7169642B2 (en) | Method of fabricating a semiconductor multi-package module having inverted land grid array (LGA) package stacked over ball grid array (BGA) package | |
US6838761B2 (en) | Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield | |
US20040063246A1 (en) | Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060915 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060915 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100312 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100611 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100611 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100625 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100721 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100811 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100913 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101101 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110318 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110328 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110420 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110427 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110519 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110804 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4800625 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |