JP2016054289A - ワイヤボンドセンサパッケージ及び方法 - Google Patents

ワイヤボンドセンサパッケージ及び方法 Download PDF

Info

Publication number
JP2016054289A
JP2016054289A JP2015160774A JP2015160774A JP2016054289A JP 2016054289 A JP2016054289 A JP 2016054289A JP 2015160774 A JP2015160774 A JP 2015160774A JP 2015160774 A JP2015160774 A JP 2015160774A JP 2016054289 A JP2016054289 A JP 2016054289A
Authority
JP
Japan
Prior art keywords
substrate
top surface
bonding pad
bonding pads
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015160774A
Other languages
English (en)
Inventor
オガネシアン ヴァーゲ
Oganesian Vage
オガネシアン ヴァーゲ
ルー ジェンフア
Zhenhua Lu
ルー ジェンフア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Optiz Inc
Original Assignee
Optiz Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Optiz Inc filed Critical Optiz Inc
Publication of JP2016054289A publication Critical patent/JP2016054289A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】パッケージ高さを減少したワイヤボンドセンサパッケージ及び方法を提供する。【解決手段】半導体基板２０と、基板の頂面上又はその中に一体的に形成された半導体装置４２と、基板頂面にあって半導体装置に電気的に結合された第１ボンディングパット２４とを備えたパッケージ型チップアッセンブリ５６。第２基板３２は、それを通して延びる第１アパーチャー２８及び１つ以上の第２アパーチャー３０と、第２基板の頂面及び底面に各々ある第２及び第３ボンディングパットと、該第２及び第３ボンディングパットに電気的に結合された導体とを備えている。半導体基板の頂面は、半導体装置が第１アパーチャー２８と整列し且つ第１ボンディングパットの各々が第２アパーチャー３０の１つと整列するように、第２基板の底面に固定される。【選択図】図３Ａ

Description

関連出願の相互参照：本願は、２０１４年８月１８日に出願された米国プロビジョナル特許出願第６２／０３８，４２９号の利益を主張するもので、該出願は、参考としてここに援用される。
本発明は、パッケージ型集積回路（半導体）チップに関する。
ワイヤボンディングを使用して集積回路チップを基板に接続するようにして基板にマウントされる集積回路チップは、チップパッケージ産業において「ステープルプラクティス(staple practice)」となっている。よりスリムな移動装置に対して消費者の需要が成長するにつれて、チップパッケージ構造体も、スリムな装置トレンドを満足するように、サイズ、特に、パッケージの高さも減少しなければならない。
従来のパッケージング解決策が、米国特許公告第２００３／０２０１５３５号に開示されており、図１に示されている。パッケージ１は、有機パッケージ基板３にボンディングされた画像センサチップ２を備え、このチップ２は、ボンディングワイヤ４により基板３に電気的接続される。ボンディングワイヤ４は、樹脂５によりカプセル化され、次いで、チップ２の活性領域７を露出したまま、カプセル材６により再びカプセル化される。活性領域７は、透明素子８により包囲される。画像センサチップ２は、接着材９により基板３に固定される。オフパッケージ導電率は、半田ボール１０を使用して達成される。
このパッケージ構成に伴う問題は、そのサイズ、特に、その高さを望み通りに縮小できないことである。
前記問題及び要望は、半導体チップを備えたパッケージ型チップアッセンブリによって対処され、半導体チップは、第１頂面及び第１底面を有する半導体材料の第１基板と、第１頂面の上又はその中に一体的に形成された半導体装置と、第１頂面にあって半導体装置に電気的に結合された第１ボンディングパットと、を備えている。第２基板は、第２頂面及び第２底面と、それら第２頂面と第２底面との間に延びる第１アパーチャーと、それら第２頂面と第２底面との間に延びる１つ以上の第２アパーチャーと、第２頂面の第２ボンディングパットと、第２底面の第３ボンディングパットと、それら第２ボンディングパット及び第３ボンディングパットに電気的に結合された導体と、を備えている。第１頂面は、半導体装置が第１アパーチャーと整列し且つ第１ボンディングパットの各々が１つ以上の第２アパーチャーの１つと整列するように、第２底面に固定される。第１ボンディングパットの１つと第２ボンディングパットの１つとの間に複数のワイヤが各々電気的接続され、そしてその各々は、１つ以上の第２アパーチャーの１つを通過する。
パッケージ型チップアッセンブリは、半導体チップを備え、該半導体チップは、第１頂面及び第１底面を有する半導体材料の第１基板と、第１頂面の上又はその中に一体的に形成された半導体装置と、第１頂面にあって半導体装置に電気的に結合された第１ボンディングパットと、第１頂面に形成された１つ以上の溝と、第１ボンディングパットの１つに電気的に接続された第１部分、第１頂面の上に延び且つそこから絶縁された第２部分及び１つ以上の溝のうちの１つへと下方に延びる第３部分を各々有する複数の導電性トレースと、を備えている。第２基板は、第２頂面及び第２底面と、第２頂面の第２ボンディングパットと、第２底面の第３ボンディングパットと、第２ボンディングパット及び第３ボンディングパットに電気的に結合された導体と、を備えている。第１底面は、第２頂面に固定される。複数の導電性トレースのうちの１つの第３部分の１つと、第２ボンディングパットのうちの１つとの間に複数のワイヤが各々電気的接続される。
パッケージ型チップアッセンブリを形成する方法は、半導体チップを準備し、第２基板を準備し、それらを一緒に固定し、そしてそれらを一緒に電気的接続することを含む。半導体チップは、第１頂面及び第１底面を有する半導体材料の第１基板と、第１頂面の上又はその中に一体的に形成された半導体装置と、第１頂面にあって半導体装置に電気的に結合された第１ボンディングパットと、を備えている。第２基板は、第２頂面及び第２底面と、それら第２頂面と第２底面との間に延びる第１アパーチャーと、それら第２頂面と第２底面との間に延びる１つ以上の第２アパーチャーと、第２頂面の第２ボンディングパットと、第２底面の第３ボンディングパットと、それら第２ボンディングパット及び第３ボンディングパットに電気的に結合された導体と、を備えている。前記固定することは、半導体装置が第１アパーチャーと整列し且つ第１ボンディングパットの各々が１つ以上の第２アパーチャーの１つと整列するように、第１頂面を第２底面に固定することを含む。前記電気的に接続することは、第１ボンディングパットの１つと第２ボンディングパットの１つとの間に複数のワイヤの各々を電気的に接続することを含み、複数のワイヤの各々は、１つ以上の第２アパーチャーの１つを通過する。
パッケージ型チップアッセンブリを形成する方法は、半導体チップ（第１頂面及び第１底面を有する半導体材料の第１基板、第１頂面の上又はその中に一体的に形成された半導体装置、及び第１頂面にあって半導体装置に電気的に結合された第１ボンディングパット）を準備し、第１頂面に１つ以上の溝を形成し、複数の導電性トレースを形成し、各導電性トレースは、第１ボンディングパットの１つに電気的に接続された第１部分、第１頂面の上に延び且つそこから絶縁された第２部分、及び１つ以上の溝の１つへと下方に延びる第３部分を有するものであり、第２基板（第２頂面及び第２底面、第２頂面の第２ボンディングパット、第２底面の第３ボンディングパット、並びに第２ボンディングパット及び第３ボンディングパットに電気的に結合された導体）を準備し、第１底面を第２頂面に固定し、そして複数の導電性トレースのうちの１つの第３部分の１つと第２ボンディングパットの１つとの間に複数のワイヤの各々を電気的に接続する、ことを含む。
本発明の他の目的及び特徴は、明細書、特許請求の範囲及び添付図面を検討することにより明らかとなろう。
従来の半導体パッケージの側面断面図である。 本発明のパッケージ型チップアッセンブリを形成するステップを示す側面断面図である。 本発明のパッケージ型チップアッセンブリを形成するステップを示す側面断面図である。 本発明のパッケージ型チップアッセンブリを形成するステップを示す側面断面図である。 本発明のパッケージ型チップアッセンブリを形成するステップを示す側面断面図である。 本発明のパッケージ型チップアッセンブリを形成するステップを示す側面断面図である。 本発明のパッケージ型チップアッセンブリを形成するステップを示す側面断面図である。 本発明のパッケージ型チップアッセンブリを形成するステップを示す側面断面図である。 本発明のパッケージ型チップアッセンブリを形成するステップを示す側面断面図である。 本発明のパッケージ型チップアッセンブリを形成するステップを示す側面断面図である。 側部及び頂部断面方向から見たパッケージ型チップアッセンブリの素子の相関関係を示す。 側部及び頂部断面方向から見たパッケージ型チップアッセンブリの素子の相関関係を示す。 ホスト基板にマウントされたパッケージチップアッセンブリを示す側面断面図である。 本発明の別の実施形態のパッケージ型チップアッセンブリを形成するステップを示す側部断面図である。 本発明の別の実施形態のパッケージ型チップアッセンブリを形成するステップを示す側部断面図である。 本発明の別の実施形態のパッケージ型チップアッセンブリを形成するステップを示す側部断面図である。 本発明の別の実施形態のパッケージ型チップアッセンブリを形成するステップを示す側部断面図である。 本発明の別の実施形態のパッケージ型チップアッセンブリを形成するステップを示す側部断面図である。 本発明の別の実施形態のパッケージ型チップアッセンブリを形成するステップを示す側部断面図である。 本発明の別の実施形態のパッケージ型チップアッセンブリを形成するステップを示す側部断面図である。 本発明の別の実施形態のパッケージ型チップアッセンブリを形成するステップを示す側部断面図である。 本発明の別の実施形態のパッケージ型チップアッセンブリを形成するステップを示す側部断面図である。 本発明の別の実施形態のパッケージ型チップアッセンブリを形成するステップを示す側部断面図である。 本発明の別の実施形態のパッケージ型チップアッセンブリを形成するステップを示す側部断面図である。 本発明の別の実施形態のパッケージ型チップアッセンブリを形成するステップを示す側部断面図である。 本発明の別の実施形態のパッケージ型チップアッセンブリを形成するステップを示す側部断面図である。 ホスト基板にマウントされた別の実施形態のパッケージチップアッセンブリを示す側面断面図である。 ホスト基板にマウントされた別の実施形態のパッケージチップアッセンブリを示す上面図である。 ホスト基板にマウントされた別の実施形態のパッケージチップアッセンブリを示す上面図である。 ホスト基板にマウントされた別の実施形態のパッケージチップアッセンブリを示す側面断面図である。
本発明は、既存のパッケージング解決策より実質的に緻密な効果を与えるパッケージ型チップアッセンブリに関する。改善されたファンアウトパッケージ構造及びダイの幾何学形状の変更を通してボンディングワイヤループの高さを最適化することによって全体的なパッケージ高さを減少することができる。
図２Ａ−２Ｉは、パッケージ型チップアッセンブリの形成を示し、これは、セラミック、ポリイミド、ＦＲ４、ＢＴ、半導体シリコン、ガラス、又は他の良く知られたインターポーザー基板材料のような堅牢な又は柔軟な材料であるファンアウト基板２０を製造又は準備することで開始される。基板２０は、単層又は多層であって、電気導体２２を収容する少なくとも１つの電気的ルーティング層を伴う。電気導体２２のレイアウト及びデザインは、ランダム又は擬似ランダムであり、そしてダイのレイアウト及びデザインに大きく依存する。図２Ａに示すように、電気的ルーティング導体２２は、基板頂面のワイヤボンディングパット２４を、基板底面の相互接続（ボンディング）パット２６に電気的に接続する。基板２０が導電性材料で作られる場合には、導体２２及びパッド２４／２６は、絶縁材料によって基板材料から絶縁される。
活性エリアアパーチャー２８は、基板２０を貫通して形成される（以下に述べる半導体チップの活性エリアと整列される）。複数のボンディングパットアパーチャー３０も基板を貫通して形成される（以下に述べる半導体チップのボンディングパットと整列される）。アパーチャー２８及び３０は、図２Ｂに示すように、導体２２、ワイヤボンディングパット２４及び相互接続パッド２６のいずれにも突き当たらないことが好ましい。アパーチャー２８、３０は、ホールパンチャー、ＣＮＣルーター、エッチング又は他の適当なカッティング方法を使用して形成される。アパーチャー２８、３０は、テーパー付けされた側壁又は垂直の側壁を有する。図２Ｃ及び２Ｄは、基板２０のアパーチャー及びパッドに対する２つの異なるレイアウト構成を示す。各構成において、各ボンディングパットアパーチャー３０は、半導体チップの複数のボンディングパットと整列される。
基板３２は、接着材３４を使用して基板２０に取り付けられる。図２Ｅに示すように、基板３２は、アパーチャー２８上に延びる。基板３２は、（以下に述べる）光学的な活性エリアを有する半導体チップに対して光学的に透明又は半透明である。そのような用途では、基板３２は、ポリ（メチルメタクリレート）、ガラス、サファイア、ポリカーボネート、又は他の透明又は半透明な材料である。基板は、光学的に透明なガラスであるのが好ましい。基板３２の好ましい厚みは、５０μｍから１０００μｍの範囲である。基板３２には、耐スクラッチ及び衝撃コーティング、耐オレオホビックコーティング、１つ以上の光学層、例えば、ＩＲ、ＡＲ又は他の適当な光学層がコーティングされる。又、基板３２は、基板３２上にダイシングテープを施し（基板３２を保護しそしてダイシングプロセス中それを保持する）そして機械的ダイシング、エッチング、レーザ、又は他の良く知られたシンギュレーション(singulation)方法を使用して基板をシンギュレーションすることにより、適切なサイズ（好ましくは、アパーチャー２８より若干大きなサイズ）にカットされる。シンギュレーションされた基板３２は、ＵＶ不活性化及びピックアンドプレース(pick and place)プロセスによりダイシングテープから取り外される。接着材３４は、ポリマー、エポキシ、樹脂、又は他の適当な接合材である。例えば、エポキシ系接着材が注射システムにより基板３２に付与される。ピックアンドプレースシステムは、基板３２を基板２０に置くために使用される。
次いで、図２Ｆに示すように、半導体チップ３６が準備される。チップ３６は、半導体基板３８と、基板上面（頂面）の活性エリア４０とを備え、この活性エリアは、画像センサ、赤外線センサ、光センサ、等の半導体装置４２を収容する。基板頂面のボンディングパット４４は、半導体装置４２に直接的又は間接的に電気的結合される（即ち、オフチップ導電率のために）。チップ３６は、例えば、複数の半導体装置４２を収容するウェハから形成され、この場合、ウェハの頂面にダイシングテープが施され、その後、ウェハを薄くし（底面エッチングにより、ウェハは好ましくは１５０μｍ以下に薄くされる）、その後、ウェハは、個々のチップ３６にシンギュレーションされる。チップ３６のようなチップは、この分野で良く知られており、ここでは詳細に述べない。
次いで、基板２０及び／又は基板３８に接着材４６が堆積される。接着材４６は、ポリマー、エポキシ、樹脂、ダイ取り付けテープ、或いはこの分野で良く知られた他の適当な接合材又は方法である。例えば、エポキシ系接着材は、注射システムを使用して基板２０に付与される。チップ３６は、ピックアンドプレースプロセスを使用して、取り上げられて基板２０に配置され、それにより、接着材４６が基板２０の底面をチップ３６の頂面に固定し、活性エリア４０と基板３２との間にハーメチックシール空洞４８が形成されるようにする。それにより得られる構造が図２Ｇに示されている。
図２Ｈに示すように、ワイヤ５０を使用してチップ３６が基板２０に接続される。より詳細には、各ワイヤ５０は、その一端が（基板２０の）ボンディングパット２４の１つに接続され、そしてその他端が（チップ３６の）ボンディングパット４４の１つに接続される。これらの接続は、装置４２からの信号を導体２２及び相互接続パッド２６へ与える。ループの高さ（即ち、基板２０／３８の上面より上のループワイヤ５０の最高点）は、基板３２の頂面より低いのが好ましい。次いで、ワイヤ５０及びボンディングパット２４／４４の上にカプセル材５２が堆積される。カプセル材５２の上面は、ワイヤ５０のループ高さより高いが、基板３２の頂面より低いのが好ましい。又、カプセル材５２は、チップ基板３８の周囲及び基板２０の底面にも堆積されるのが好ましい。カプセル材５２の目的は、その下の構造体をシールし、保護することである。次いで、基板２０の相互接続パッド２６に相互接続部５４が形成される。相互接続部５４は、例えば、ボールグリッドアレイ（ＢＧＡ）、ランドグリッドアレイ（ＬＧＡ）、又は他の適当な相互接続方法である。ＢＧＡは、好ましい相互接続タイプの１つであり、図中に示されている。ＢＧＡ相互接続部５４は、半田ボール噴射プロセス又は半田ボール落下プロセスを使用することにより、基板２０に形成される。ＢＧＡ相互接続部５４は、ＢＧＡ相互接続部５４へ容易に接続できるようにするため、チップ３６の底面及びカプセル材５２より下に延びねばならない。それにより得られるパッケージ型チップアッセンブリ５６が図２Ｉに示されている。
図３Ａは、側部及び頂部断面図から見たパッケージ型チップアッセンブリ５６の素子の相関を示す。図３Ｂは、側部及び底部から見たパッケージ型チップアッセンブリ５６の素子の相関を示す。図４は、（例えば、ＳＭＴプロセスを使用して）ホスト基板５８にマウントされたパッケージ型チップアッセンブリ５６を示す。ホスト基板５８は、（相互接続部５４及び導体６２と電気的接触する）接触パッド６０を有する堅牢な又は柔軟なプリント回路板であるか、或いは他の形式のホスト基板である。
パッケージ型チップアッセンブリ５６では、半導体チップ３６が基板２０に取り付けられ、これにより、接触パッド４４のチップ電気信号は、ワイヤ５０を経て、ボンディングパット２４へ、導体２２を通して、相互接続パッド２６及びそれに接続された相互接続部５４へルーティングされる。基板２０は、ワイヤボンディングプロセスを許すためにチップ３６のボンディングパット４４を露出したままにするアパーチャー３０を含む。又、基板２０は、活性エリア４０（及びその中の半導体装置４２）が光又は他の感知されたエネルギーを受け取ることができるようにチップ３６の活性エリア４０を露出したままにする活性エリアアパーチャー２８も含む。基板３２は、基板２０の頂面の上に取り付けられ、それ故、チップ活性エリア４０をハーメチックシールして保護する。基板２０は、パッケージ型チップアッセンブリ５６をホスト基板５８にマウントするための相互接続部２６を底面に有している。チップ３６は、基板２０の底面に接合され、ＢＧＡのような相互接続部を使用してホスト基板にアッセンブリをマウントするときに通常浪費されるスペースの一部分を占有するので、実質的な高さ減少を達成することができる。更に、ボンディングワイヤ５０が基板２０を通過するので、既存のパッケージング解決策に比して高さのプロフィールが更に減少される。この構造は、特に、画像センサ、ＩＲセンサ、光センサ又は他の光学的な関連センサにとって理想的なものである。
図５Ａ−５Ｍは、パッケージ型チップアッセンブリの別の実施形態の形成を示す。同等又は同様のコンポーネントは、同じ素子番号で示される。この形成は、図５Ａに示すように、まだウェハ形態である（即ち、単一のウェハ基板３８に形成された複数のチップ３６が、任意に薄くする処理の後であって且つシンギュレーションの前の状態）以外は、上述した半導体チップ３６を準備することで始まる。ホトレジスト７０が基板３８の活性面に堆積されて、活性エリア４０及びボンディングパット４４をカバーする。ホトレジスト７０は、スピンコーティング、スプレーコーティング、乾燥膜又は他の適当なホトレジスト堆積方法で堆積される。ホトレジスト７０は、現像され（即ち、フォトリソグラフィック露光及びエッチングプロセスを使用して露光され且つ選択的に除去され）、これは、図５Ｂに示すように、２つの隣接ダイ間のシリコン基板３８を露出するように（しかし、活性エリア４０及びボンディングパット４４は露出せずに）ホトレジストをパターン化する。
基板３８の露出部分は、非等方性乾式エッチングを使用してエッチングされて、基板３８の頂面に溝７２を形成する。エッチング材は、例えば、ＣＦ４、ＳＦ６、又は他の適当なエッチング材である。溝７２の壁は、テーパー付けされるのが好ましいが、必須ではない。溝７２は、活性エリア４０の４辺全部、３辺、２辺又は１辺、並びにそれに関連したボンディングパット４４に形成される。溝７２の深さは、基板３８の垂直高さの７５％を越えないことが好ましい。図５Ｃは、ホトレジスト７０が除去された後に得られる構造を示す。
ホトレジスト７４は、基板３８の活性面に堆積され、そして現像され（即ち、露光され且つ選択的に除去され）、これは、図５Ｄに示すように、シリコン基板３８を露出するように（活性エリア４０及びボンディングパット４４の真上ではホトレジスト７４を配置したままにするが、それらの間のエリアではそのようにしない）ホトレジスト７４をパターン化する。構造体には不動態化層（即ち、絶縁材料）７６が堆積される。不動態化層７６は、二酸化シリコン、窒化シリコン、チタン、それらの組み合わせ、又は他の適当なシリコン不動態化電気絶縁材料である。不動態化層７６は、物理的蒸着（ＰＶＤ）を使用して堆積することができ、そしてそのようにするのが好ましい。それにより得られる構造が図５Ｅに示されている（ホトレジスト７４が除去された後の）。
次いで、ホトレジスト７８が半導体装置ウェハの活性面に堆積されて現像され（即ち、露光され且つ選択的に除去され）、活性領域４０上のホトレジスト７８のみを残す。不動態化層７６及びホトレジスト７８の上に導電性材料の層８０が堆積される。この導電性材料層８０は、銅、アルミニウム又は他の適当な導電性材料（１つ又は複数）であり、物理的蒸着（ＰＶＤ）、メッキ又は他の適当な堆積方法（１つ又は複数）を使用して堆積することができる。導電性材料層８０は、銅であり、スパッタリング及びその後のメッキにより堆積されるのが好ましい。次いで、ホトレジスト８２が導電性層８０の上に堆積されて現像され（即ち、露光され且つ選択的に除去され）、図５Ｆに示すように、活性エリア４０の上及び溝７２の中央又はその付近を除いて、ホトレジスト８２をそのまま残す。次いで、図５Ｇに示すように（ホトレジスト８２及び７８が除去された後に）、エッチングを使用して、ボンディングパット４４の１つから溝７２の１つまで各々延びている導電性材料のトレース８０を残して、導電性層８０の露出部分を除去する。トレース８０は、ボンディングパット４４と電気的接触するが、不動態化層７６により基板３８から絶縁され、従って、ボンディングパット４４をトレース７２へと電気的にルーティングする。
基板３２は、図５Ｈに示すように、活性エリア４０の真上に取り付けられる。上述したように、基板３２は、ポリ（メチルメタクリレート）、ガラス、サファイア、ポリカーボネート、又は他の適当な材料であり、光学的に透明又は半透明であり、そして耐スクラッチ及び衝撃コーティング、耐オレオホビックコーティング、１つ以上の光学層、例えば、ＩＲ、ＡＲ、又は他の適当な光学層で処置される。基板３２は、光学的に透明／半透明の接合接着材８４を使用して取り付けられる。接着材８４は、注射堆積プロセスを使用して活性エリア４０又は基板３２のいずれかに堆積され、次いで、基板３２は、活性エリア４０に直接取り付けられる。上述した実施形態と同様に、基板３２と活性エリア４０との間にはギャップも空洞も存在しない。
基板３２が活性エリア４０に直接マウントされ、基板３２がサファイアであり、そしてより詳細には、異なる結晶平面配向で成層された単結晶サファイアの複数のシートであるとする。サファイアシートの多数の層が、溶解、接着又は他の適当なボンディング技術を使用して接合される。任意であるが、多層サファイア基板３２は、導電性グリッド、導電性メッシュ、又は懸濁導電性粒子層を含む。この導電性層は、半導体装置４２への静電気放電（ＥＳＤ）を防止するために接地素子に接続される。又、この導電性層は、装置の熱消散率を向上させるように設計することができる。サファイアは、硬度が高く、耐久性があり且つ耐スクラッチ性であるので、望ましい。サファイアのシートを異なる平面配向で積み重ねると、これらの強度を向上させることができる。これらの強度のため、指で押す等の物理的な力からシリコンダイを良好に保護することができる。サファイアの優れた強度のためガラスのような他の材料より薄くすることができる。サファイア基板の厚みは、１００μｍから１０００μｍであり、これでもチップ３６に充分な保護を与える。薄いサファイアは、装置を全体的に薄くすることができ、且つ活性エリア４０をより敏感なものにすることができる。これは、半導体装置４２が、指が活性エリア４０に近いほど良好である指紋認識に使用される容量性センサである場合に、特に重要である。サファイアは、チップ３６にマウントする前にレーザカッティングプロセスを使用してシンギュレーションされるのが好ましい。
図５Ｉは、チップ３６に基板３２をマウントするための別の実施形態を示し、基板３２とチップ３６の活性エリア４０との間には接着材が堆積されず、これにより、活性エリアの感度を改善し、光学的又は触覚ロスを減少し、且つ全装置高さを減少させる。基板３２は、カプセル材／接着材８６が注射方法により堆積され、好ましくは、真空下で堆積されるようにして、その側部において取り付けられる。材料８６は、基板３２の頂面より低いのが好ましい。
次いで、溝７２を通過する罫書き線８８に沿ってウェハレベルダイシング／シンギュレーションが遂行されて、図５Ｊに示す個々の半導体チップ３６が生じる。シンギュレーションは、機械的ダイシング、レーザカッティング、化学的エッチング又は他の適当なプロセスにより遂行される。シンギュレーションされたチップ３６は、次いで、上述した基板２０の頂面に接合されるが、この実施形態では、基板２０は、アパーチャー２８及び３０を含まず、チップ３６は、基板２０の底面に接合されない。ワイヤ５０を使用して、チップ３６を基板２０に接続する。より詳細には、各ワイヤ５０は、その一端が（基板２０の）ボンディングパット２４の１つに接続され、そしてその他端が１つの溝７２の（チップ３６の）１つのトレース８０に接続される。これらの接続により、装置４２からの信号は、ボンディングパット４２、トレース８０、ワイヤ５０、ボンディングパット２４、導体２２を経て相互接続パッド２６へ供給される。ループの高さ（即ち、ループワイヤ５０の最高点）は、基板３２の頂面より低いことが好ましい。ループの高さは、溝７２の深さが与えられると、低くすることができる（ボンディングパット４４からワイヤ５０を延ばさねばならないこと及び基板３８の頂面に沿って延びているトレース８０の任意の部分に比して）。次いで、ワイヤ５０、ボンディングパット２４及びトレース８０の上にカプセル材５２が堆積される。好ましくは、カプセル材５２の頂面は、基板３２の頂面より低いが、図５Ｋに示すように、ワイヤ５０のピーク高さよりある量（例えば、５μｍ）だけ高い。カプセル材５２は、注射、射出成形、又はこの分野で良く知られた他の適当なカプセル化プロセスを使用して堆積される。堆積方法は、射出成形であるのが好ましい。
次いで、基板２０の相互接続パッド２６に相互接続部５４が形成される。相互接続部５４は、例えば、図５Ｌに示すボールグリッドアレイ（ＢＧＡ）、図５Ｍに示すランドグリッドアレイ（ＬＧＡ）、又は他の適当な相互接続技術である。次いで、図６に示すように、（例えば、ＳＭＴプロセスを使用して）ホスト基板５８にパッケージ型チップアッセンブリ５６がマウントされる。図７及び８は、プロセッサ、メモリ、キャパシタ、等の電気的装置９０、及び基板５８のためのコネクタ９２を含めて、ホスト基板５８にマウント／接続される他のコンポーネントの例を示す。この実施形態の構造は、基板３２及び半導体装置４２の接触が与えられると（直接的又は接着材８４を経て）、生物測定学的識別半導体装置にとって理想的である。
図９は、図２Ｉに示されたものに対する別の実施形態を示す。電気的ルーティング導体２２（基板頂面のワイヤボンディングパット２４を基板底面の相互接続（ボンディング）パット２６に電気的接続するための）を含む基板２０に代って、基板２０は、導電性半導体材料又はガラス材料のような固体材料で形成することができる。この実施形態の基板２０は、基板２０の頂面と底面との間に延びるホール９６を含む。ホール９６には導電性材料が堆積され、基板２０を通して延びる電気的相互接続部９８が形成される。ワイヤ５０は、基板２０の頂面付近で電気的相互接続部９８に接続され（直接的に又はボンディングパット１００を使用して）、そして相互接続部５４は、基板の底面付近で電気的相互接続部９８に接続される（直接的に又はボンディングパット１０２を使用して）。
電気的相互接続部９８は、従順な誘電体材料の層１０４により基板２０から絶縁される。従順な誘電体は、３つの全直交方向に従順さを示し且つ半導体結晶のような基板材料（〜２．６ｐｐｍ／°Ｃ）とＣｕのような相互接続材料（〜１７ｐｐｍ／°Ｃ）との間の熱膨張係数（ＣＴＥ）の不一致を受け容れることのできる比較的柔軟な材料（例えば、半田マスク）である。従順な誘電体材料１０４は、ＢＣＢ（ベンゾシクロブテン）のようなポリマー、半田マスク、半田レジスト、ＦＲ４、成形化合物、又はＢＴエポキシ樹脂であるのが好ましい。従順な誘電体材料１０４は、基板２０が導電性半導体材料で作られている場合に基板２０から電気的相互接続部９８を電気的に絶縁する（従って、両者が電気的に短絡しない）ように働く。従順な誘電体材料１０４は、基板２０がガラスで作られている場合に基板２０に対する金属応力を減少するように働く。
本発明は、図示して上述した実施形態に限定されず、特許請求の範囲内に包含される全ての変更を網羅することを理解されたい。例えば、本発明を言及することは、請求項又は請求項の用語の範囲を限定するものではなく、単に１つ以上の請求項によって網羅される１つ以上の特徴を指すに過ぎない。上述した材料、プロセス及び数字の例は、単なる例示に過ぎず、請求項を限定するものと考えてはならない。更に、請求の範囲及び明細書から明らかなように、全ての方法ステップは、図示され又は請求された厳密な順序で遂行される必要はなく、本発明のパッケージ型チップアッセンブリを適切に形成できる任意の順序で遂行されてもよい。最後に、単一の材料層は、そのような又は同様の材料の複数の層として形成することもでき、そしてその逆のことも言える。
ここに使用される“over”及び“on”という語は、両方とも、“directly on(〜に直接的に)”（中間材料、素子又はスペースが間に配置されない）及び“indirectly on(〜に間接的に)”（中間材料、素子又はスペースが間に配置される）を包括的に含むことに注意されたい。同様に、“adjacent(隣接)”という語は、“directly adjacent(直接的に隣接)” （中間材料、素子又はスペースが間に配置されない）及び“indirectly adjacent(間接的に隣接)” （中間材料、素子又はスペースが間に配置される）を含み、“mounted to(マウントされ)”は、“directly mounted to(直接的にマウントされ)” （中間材料、素子又はスペースが間に配置されない）及び“indirectly mounted to(間接的にマウントされ)” （中間材料、素子又はスペースが間に配置される）を含み、そして“electrically coupled(電気的に結合され)”は、“directly electrically coupled to(直接的に電気的接続され)”（素子を一緒に電気的に接続する中間材料又は素子がない）及び“indirectly electrically coupled to(間接的に電気的接続され)” （素子を一緒に電気的に接続する中間材料又は素子がある）を含む。例えば、基板の上に（“over a substrate”）素子を形成することは、中間材料／素子を間に持たずに基板上に直接的に素子を形成すること、及び１つ以上の中間材料／素子を間に持って基板上に間接的に素子を形成することを含む。
１：パッケージ
２：画像センサチップ
３：基板
４：ボンディングワイヤ
５：樹脂
６：カプセル材
７：活性エリア
８：透明素子
９：接着材
１０：半田ボール
２０：基板
２２：電気導体
２４、２６：ボンディングパット
２８：活性エリアアパーチャー
３０：ボンディングパットアパーチャー
３２：基板
３４：接着材
３６：半導体チップ
３８：半導体基板
４０：活性エリア
４２：半導体装置
４４：ボンディングパット
４６：接着材
４８：空洞
５０：ワイヤ
５２：カプセル材
５４：相互接続部
５６：パッケージ型チップアッセンブリ
５８：ホスト基板
６０：接触パッド
７０、７４、７８、８２：ホトレジスト
７２：溝
７６：不動態化層
８０：トレース
８４：接着材
８６：カプセル材／接着材
１００：ボンディングパット

Claims (26)

  1. 半導体チップを備え、該半導体チップは、
    第１頂面及び第１底面を有する半導体材料の第１基板と、
    第１頂面の上又はその中に一体的に形成された半導体装置と、
    第１頂面にあって半導体装置に電気的に結合された第１ボンディングパットと、
    を備え、更に、
    第２基板を備え、該第２基板は、
    第２頂面及び第２底面と、
    それら第２頂面と第２底面との間に延びる第１アパーチャーと、
    それら第２頂面と第２底面との間に延びる１つ以上の第２アパーチャーと、
    第２頂面の第２ボンディングパットと、
    第２底面の第３ボンディングパットと、
    それらの第２ボンディングパット及び第３ボンディングパットに電気的に結合された導体と、
    を備え、第１頂面は、半導体装置が第１アパーチャーと整列し且つ第１ボンディングパットの各々が１つ以上の第２アパーチャーの１つと整列するように、第２底面に固定され、更に、
    第１ボンディングパットの１つと第２ボンディングパットの１つとの間に各々電気的に接続され且つ１つ以上の第２アパーチャーの１つを各々通過する複数のワイヤ、
    を備えたパッケージ型チップアッセンブリ。
  2. 前記第２頂面に固定され且つ前記第１アパーチャーをカバーする第３基板を更に備えた、請求項１に記載のアッセンブリ。
  3. 前記第３基板は、光学的に透明又は半透明である、請求項２に記載のアッセンブリ。
  4. 前記半導体装置は、画像センサ、赤外線センサ及び光センサの１つである、請求項３に記載のアッセンブリ。
  5. 前記ワイヤをカバーし且つ前記１つ以上の第２アパーチャーを埋めるカプセル材を更に備えた、請求項１に記載のアッセンブリ。
  6. 前記第２底面から前記第１基板の側壁に沿って前記第１底面へと延びるカプセル材を更に備えた、請求項１に記載のアッセンブリ。
  7. 第３基板を更に備え、該第３基板は、
    第３頂面及び第３底面、及び
    第３頂面における第４ボンディングパット、
    を含むものであり、更に、
    第３ボンディングパットの１つを第４ボンディングパットの１つに各々電気的に結合する電気的相互接続部を備えた、請求項１に記載のアッセンブリ。
  8. 前記第２頂面と第２底面との間に延びる複数のホールを更に備え、前記導体は、これら複数のホール内の導電性材料であって各々前記第２ボンディングパットの１つと第３ボンディングパットの１つとの間に延びる、請求項１に記載のアッセンブリ。
  9. 半導体チップを備え、該半導体チップは、
    第１頂面及び第１底面を有する半導体材料の第１基板と、
    第１頂面の上又はその中に一体的に形成された半導体装置と、
    第１頂面にあって半導体装置に電気的に結合された第１ボンディングパットと、
    第１頂面に形成された１つ以上の溝と、
    第１ボンディングパットの１つに電気的に接続された第１部分、第１頂面の上に延び且つそこから絶縁された第２部分、及び１つ以上の溝のうちの１つへと下方に延びる第３部分を各々有する複数の導電性トレースと、
    を備え、更に、第２基板を備え、該第２基板は、
    第２頂面及び第２底面と、
    第２頂面の第２ボンディングパットと、
    第２底面の第３ボンディングパットと、
    第２ボンディングパット及び第３ボンディングパットに電気的に結合された導体と、
    を備え、第１底面は、第２頂面に固定されるものであり、更に、
    複数の導電性トレースのうちの１つの第３部分の１つと、第２ボンディングパットのうちの１つとの間に各々電気的に接続された複数のワイヤ、
    を備えたパッケージ型チップアッセンブリ。
  10. 前記第１頂面に固定され且つ前記半導体装置の上に配置される第３基板を更に備えた、請求項９に記載のアッセンブリ。
  11. 前記第３基板は、介在する材料を伴わずに前記第１頂面に直接固定される、請求項１０に記載のアッセンブリ。
  12. 前記第３基板と第１頂面との間に配置された接着材を更に含む、請求項１０に記載のアッセンブリ。
  13. 前記第３基板は、異なる結晶平面配向で成層された単結晶サファイアの複数のシートを含む、請求項１０に記載のアッセンブリ。
  14. 前記第３基板は、光学的に透明又は半透明である、請求項１０に記載のアッセンブリ。
  15. 前記半導体装置は、画像センサ、赤外線センサ及び光センサの１つである、請求項１４に記載のアッセンブリ。
  16. ワイヤ及び導電性トレースをカバーするカプセル材を更に備えた、請求項９に記載のアッセンブリ。
  17. 第３基板を更に備え、該第３基板は、
    第３頂面及び第３底面、及び
    第３頂面における第４ボンディングパット、
    を含むものであり、更に、
    第３ボンディングパットの１つを第４ボンディングパットの１つに各々電気的に結合する電気的相互接続部を備えた、請求項９に記載のアッセンブリ。
  18. パッケージ型チップアッセンブリを形成する方法において、
    半導体チップを準備することを含み、半導体チップは、
    第１頂面及び第１底面を有する半導体材料の第１基板と、
    第１頂面の上又はその中に一体的に形成された半導体装置と、
    第１頂面にあって半導体装置に電気的に結合された第１ボンディングパットと、
    を備えたものであり、
    第２基板を準備することを含み、第２基板は、
    第２頂面及び第２底面と、
    それら第２頂面と第２底面との間に延びる第１アパーチャーと、
    それら第２頂面と第２底面との間に延びる１つ以上の第２アパーチャーと、
    第２頂面の第２ボンディングパットと、
    第２底面の第３ボンディングパットと、
    それら第２ボンディングパット及び第３ボンディングパットに電気的に結合された導体と、
    を備えたものであり、更に、
    半導体装置が第１アパーチャーと整列し且つ第１ボンディングパットの各々が１つ以上の第２アパーチャーの１つと整列するように、第１頂面を第２底面に固定すること、及び
    第１ボンディングパットの１つと第２ボンディングパットの１つとの間に複数のワイヤの各々を電気的に接続すること、
    を含み、複数のワイヤの各々は、１つ以上の第２アパーチャーの１つを通過するようにした、方法。
  19. 第３基板を前記第２頂面に固定することを更に含み、該第３基板は、前記第１アパーチャーをカバーし、そして光学的に透明又は半透明であり、前記半導体装置は、画像センサ、赤外線センサ及び光センサの１つである、請求項１８に記載の方法。
  20. 前記ワイヤをカバーし、及び前記１つ以上の第２アパーチャーにカプセル材を充填することを更に含む、請求項１８に記載の方法。
  21. 第３基板を準備することを更に含み、該第３基板は、
    第３頂面及び第３底面、及び
    前記第３頂面にある第４ボンディングパット、
    を含むものであり、更に、
    前記第３ボンディングパットの１つを前記第４ボンディングパットの１つに各々電気的に結合する電気的相互接続部を使用して前記第２底面に前記第３頂面を固定することを更に含む、請求項１８に記載の方法。
  22. パッケージ型チップアッセンブリを形成する方法において、
    半導体チップを準備し、該半導体チップは、
    第１頂面及び第１底面を有する半導体材料の第１基板、
    第１頂面の上又はその中に一体的に形成された半導体装置、及び
    第１頂面にあって半導体装置に電気的に結合された第１ボンディングパット、
    を備えたものであり、
    第１頂面に１つ以上の溝を形成し、
    複数の導電性トレースを形成し、各導電性トレースは、第１ボンディングパットの１つに電気的に接続された第１部分、第１頂面の上に延び且つそこから絶縁された第２部分、及び１つ以上の溝の１つへと下方に延びる第３部分を有するものであり、
    第２基板を準備し、該第２基板は、
    第２頂面及び第２底面、
    第２頂面の第２ボンディングパット、
    第２底面の第３ボンディングパット、並びに
    第２ボンディングパット及び第３ボンディングパットに電気的に結合された導体、
    を備えたものであり、更に、
    第１底面を第２頂面に固定し、及び
    複数の導電性トレースのうちの１つの第３部分の１つと第２ボンディングパットの１つとの間に複数のワイヤの各々を電気的に接続する、
    ことを含む方法。
  23. 第３基板を前記第１頂面に固定することを更に含み、該第３基板は、前記半導体装置上に配置される、請求項２２に記載の方法。
  24. 前記第３基板は、異なる結晶平面配向で成層された単結晶サファイアの複数のシートを含む、請求項２３に記載の方法。
  25. ワイヤ及び導電性トレースをカプセル材で覆うことを更に含む、請求項２２に記載の方法。
  26. 第３基板を準備することを更に含み、該第３基板は、
    第３頂面及び第３底面、及び
    前記第３頂面にある第４ボンディングパット、
    を含むものであり、更に、
    前記第３ボンディングパットの１つを前記第４ボンディングパットの１つに各々電気的に結合する電気的相互接続部を使用して前記第２底面に前記第３頂面を固定することを更に含む、請求項２２に記載の方法。
JP2015160774A 2014-08-18 2015-08-18 ワイヤボンドセンサパッケージ及び方法 Pending JP2016054289A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462038429P 2014-08-18 2014-08-18
US62/038,429 2014-08-18
US14/809,921 2015-07-27
US14/809,921 US9666730B2 (en) 2014-08-18 2015-07-27 Wire bond sensor package

Publications (1)

Publication Number Publication Date
JP2016054289A true JP2016054289A (ja) 2016-04-14

Family

ID=55302772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015160774A Pending JP2016054289A (ja) 2014-08-18 2015-08-18 ワイヤボンドセンサパッケージ及び方法

Country Status (6)

Country Link
US (2) US9666730B2 (ja)
JP (1) JP2016054289A (ja)
KR (1) KR101837808B1 (ja)
CN (1) CN105374839B (ja)
HK (1) HK1222260A1 (ja)
TW (1) TWI569341B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018074163A (ja) * 2016-11-03 2018-05-10 オプティツ インコーポレイテッド スクリーン下のセンサ組立体
JPWO2018008255A1 (ja) * 2016-07-05 2019-04-25 シャープ株式会社 光学機器
JP2020088066A (ja) * 2018-11-20 2020-06-04 キヤノン株式会社 電子部品および機器

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016178222A (ja) 2015-03-20 2016-10-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9760754B2 (en) * 2015-07-06 2017-09-12 Sunasic Technologies Inc. Printed circuit board assembly forming enhanced fingerprint module
TWI588756B (zh) * 2015-09-25 2017-06-21 茂丞科技股份有限公司 指紋感測封裝模組及其製造方法
KR20170082358A (ko) * 2016-01-06 2017-07-14 하나 마이크론(주) 스마트 기기의 트랙패드 반도체 패키지 및 그 제조 방법
US11239275B2 (en) 2016-05-23 2022-02-01 Apple Inc. Electronic device including processing circuitry for sensing images from spaced apart sub-arrays and related methods
US10885299B2 (en) * 2016-05-23 2021-01-05 Apple Inc. Electronic device including pin hole array mask above optical image sensor and laterally adjacent light source and related methods
CN107437046B (zh) * 2016-05-25 2020-12-01 讯芯电子科技（中山）有限公司 指纹传感器封装结构及其制作方法
TWI622937B (zh) * 2016-06-22 2018-05-01 致伸科技股份有限公司 電容式指紋辨識模組
US20180114786A1 (en) * 2016-10-21 2018-04-26 Powertech Technology Inc. Method of forming package-on-package structure
CN106653616A (zh) * 2016-11-22 2017-05-10 苏州晶方半导体科技股份有限公司 指纹传感芯片的封装方法以及封装结构
EP3346296B1 (en) * 2017-01-10 2021-10-27 Oxford Instruments Technologies Oy A semiconductor radiation detector
EP3534292A4 (en) * 2017-11-09 2020-07-22 Shenzhen Goodix Technology Co., Ltd. OPTICAL MODULE AND PROCESSING METHOD THEREFOR AND TERMINAL DEVICE
WO2020098214A1 (zh) * 2018-11-12 2020-05-22 通富微电子股份有限公司 一种半导体芯片封装方法及半导体封装器件
WO2020098211A1 (zh) * 2018-11-12 2020-05-22 通富微电子股份有限公司 一种半导体芯片封装方法及半导体封装器件
CN110770746B (zh) * 2019-05-29 2021-06-11 深圳市汇顶科技股份有限公司 指纹识别装置和电子设备
US11747273B2 (en) * 2020-09-28 2023-09-05 Asahi Kasei Microdevices Corporation Gas sensor
US12015098B2 (en) * 2020-12-25 2024-06-18 Asahi Kasei Microdevices Corporation Photodetection apparatus
TWI842499B (zh) * 2023-04-27 2024-05-11 業泓科技股份有限公司 影像感測器模組

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216670U (ja) * 1988-07-19 1990-02-02
JPH0514815A (ja) * 1991-07-04 1993-01-22 Fujitsu Ltd 固体撮像装置および該固体撮像装置の製造方法
JPH09146013A (ja) * 1995-11-27 1997-06-06 Fuji Photo Optical Co Ltd 電子内視鏡の撮像素子組付け体
JPH09199701A (ja) * 1996-01-16 1997-07-31 Olympus Optical Co Ltd 固体撮像装置
JP2004363400A (ja) * 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005244116A (ja) * 2004-02-27 2005-09-08 Toshiba Corp 半導体装置の製造方法
JP2005539403A (ja) * 2002-09-17 2005-12-22 チップパック，インク． 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール
US20060073635A1 (en) * 2004-09-28 2006-04-06 Chao-Yuan Su Three dimensional package type stacking for thinner package application
JP2007013209A (ja) * 2006-09-22 2007-01-18 Oki Electric Ind Co Ltd 半導体装置
JP2009266862A (ja) * 2008-04-22 2009-11-12 Oki Semiconductor Co Ltd 半導体装置
US7723146B2 (en) * 2006-01-04 2010-05-25 Stats Chippac Ltd. Integrated circuit package system with image sensor system
JP2010171220A (ja) * 2009-01-23 2010-08-05 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2012186235A (ja) * 2011-03-04 2012-09-27 Renesas Electronics Corp 半導体装置の製造方法
WO2013134159A2 (en) * 2012-03-06 2013-09-12 Apple Inc. Sapphire laminates

Family Cites Families (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216670A (ja) 1988-07-05 1990-01-19 Fanuc Ltd マルチプロセッサシステム
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
KR100377472B1 (ko) * 1999-12-10 2003-03-26 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
IL133453A0 (en) 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US6661084B1 (en) 2000-05-16 2003-12-09 Sandia Corporation Single level microelectronic device package with an integral window
JP3906654B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
EP1357606A1 (en) 2002-04-22 2003-10-29 Scientek Corporation Image sensor semiconductor package
WO2003105226A1 (ja) * 2002-06-05 2003-12-18 株式会社 ルネサステクノロジ 半導体装置
KR100472462B1 (ko) 2002-07-12 2005-03-08 삼성전자주식회사 잉크젯 카트리지의 프린트헤드용 캐핑 장치
US7038288B2 (en) * 2002-09-25 2006-05-02 Microsemi Corporation Front side illuminated photodiode with backside bump
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP2004165191A (ja) 2002-11-08 2004-06-10 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法及びカメラシステム
JP3729817B2 (ja) 2003-04-28 2005-12-21 松下電器産業株式会社 固体撮像装置の製造方法
JP4130158B2 (ja) * 2003-06-09 2008-08-06 三洋電機株式会社 半導体装置の製造方法、半導体装置
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
KR101078621B1 (ko) 2003-07-03 2011-11-01 테쎄라 테크놀로지스 아일랜드 리미티드 집적회로 디바이스를 패키징하기 위한 방법 및 장치
US6864116B1 (en) 2003-10-01 2005-03-08 Optopac, Inc. Electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof
KR100673950B1 (ko) 2004-02-20 2007-01-24 삼성테크윈 주식회사 이미지 센서 모듈과 이를 구비하는 카메라 모듈 패키지
US20090026567A1 (en) 2004-07-28 2009-01-29 Industrial Technology Research Institute Image sensor package structure and method for fabricating the same
US8237256B2 (en) * 2004-12-10 2012-08-07 Ipdia Integrated package
JP4889974B2 (ja) 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
KR200406394Y1 (ko) * 2005-10-27 2006-01-20 킹팍 테크놀로지 인코포레이티드 화합물 구조를 포함하는 이미지 센서
US20070190747A1 (en) 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
KR100691398B1 (ko) 2006-03-14 2007-03-12 삼성전자주식회사 미소소자 패키지 및 그 제조방법
KR100770690B1 (ko) 2006-03-15 2007-10-29 삼성전기주식회사 카메라모듈 패키지
KR100775136B1 (ko) 2006-04-19 2007-11-08 삼성전기주식회사 이미지센서 모듈용 웨이퍼 레벨 칩 스케일 패키지 및 이의제조방법 및 칩 스케일 패키지를 이용한 카메라 모듈
JP2007329813A (ja) * 2006-06-09 2007-12-20 Sony Corp 固体撮像装置及びこの固体撮像装置を備えた撮像装置
US7816769B2 (en) * 2006-08-28 2010-10-19 Atmel Corporation Stackable packages for three-dimensional packaging of semiconductor dice
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7935568B2 (en) 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7807508B2 (en) 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US7569409B2 (en) 2007-01-04 2009-08-04 Visera Technologies Company Limited Isolation structures for CMOS image sensor chip scale packages
TWI341025B (en) 2007-02-02 2011-04-21 Siliconware Precision Industries Co Ltd Sensor semiconductor package and method for fabricating the same
EP2575166A3 (en) 2007-03-05 2014-04-09 Invensas Corporation Chips having rear contacts connected by through vias to front contacts
CN100546026C (zh) 2007-04-29 2009-09-30 鸿富锦精密工业（深圳）有限公司 影像摄取装置
KR101572600B1 (ko) 2007-10-10 2015-11-27 테세라, 인코포레이티드 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
US20090127686A1 (en) * 2007-11-21 2009-05-21 Advanced Chip Engineering Technology Inc. Stacking die package structure for semiconductor devices and method of the same
US8049320B2 (en) * 2008-02-19 2011-11-01 Texas Instruments Incorporated Integrated circuit stacked package precursors and stacked packaged devices and systems therefrom
US20100053407A1 (en) 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
US20090212381A1 (en) 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
KR101465161B1 (ko) * 2008-09-04 2014-11-25 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US8253231B2 (en) * 2008-09-23 2012-08-28 Marvell International Ltd. Stacked integrated circuit package using a window substrate
US8232633B2 (en) 2008-09-25 2012-07-31 King Dragon International Inc. Image sensor package with dual substrates and the method of the same
US8193555B2 (en) 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages
JP2010219425A (ja) 2009-03-18 2010-09-30 Toshiba Corp 半導体装置
JP2010238995A (ja) 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 半導体モジュールおよびこれを搭載したカメラモジュール
KR101580925B1 (ko) * 2009-04-28 2015-12-30 삼성전자주식회사 칩온 보드 타입의 패키지
US8987886B2 (en) * 2009-06-02 2015-03-24 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US9196980B2 (en) * 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
US8912646B2 (en) * 2009-07-15 2014-12-16 Silanna Semiconductor U.S.A., Inc. Integrated circuit assembly and method of making
KR101711007B1 (ko) 2010-04-29 2017-03-02 삼성전자주식회사 이미지 센서 패키지를 갖는 이미지 센서 모듈
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8697569B2 (en) 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
JP5682185B2 (ja) 2010-09-07 2015-03-11 ソニー株式会社 半導体パッケージおよび半導体パッケージの製造方法ならびに光学モジュール
US8686565B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Stacked chip assembly having vertical vias
US8685793B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Chip assembly having via interconnects joined by plating
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8546900B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8552518B2 (en) 2011-06-09 2013-10-08 Optiz, Inc. 3D integrated microelectronic assembly with stress reducing interconnects
US8546951B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8604576B2 (en) 2011-07-19 2013-12-10 Opitz, Inc. Low stress cavity package for back side illuminated image sensor, and method of making same
US9018725B2 (en) 2011-09-02 2015-04-28 Optiz, Inc. Stepped package for image sensor and method of making same
KR101142347B1 (ko) 2011-09-09 2012-07-06 옵토팩 주식회사 포토센서 패키지 모듈 및 제작 방법
US8796800B2 (en) 2011-11-21 2014-08-05 Optiz, Inc. Interposer package for CMOS image sensor and method of making same
US8432011B1 (en) 2011-12-06 2013-04-30 Optiz, Inc. Wire bond interposer package for CMOS image sensor and method of making same
US20130168791A1 (en) 2012-01-04 2013-07-04 Vage Oganesian Quantum Efficiency Back Side Illuminated CMOS Image Sensor And Package, And Method Of Making Same
US8570669B2 (en) 2012-01-23 2013-10-29 Optiz, Inc Multi-layer polymer lens and method of making same
US8692344B2 (en) 2012-03-16 2014-04-08 Optiz, Inc Back side illuminated image sensor architecture, and method of making same
US20130249031A1 (en) 2012-03-22 2013-09-26 Vage Oganesian Quantum Efficiency Back Side Illuminated CMOS Image Sensor And Package, And Method Of Making Same
US8736080B2 (en) * 2012-04-30 2014-05-27 Apple Inc. Sensor array package
US9233511B2 (en) 2012-05-10 2016-01-12 Optiz, Inc. Method of making stamped multi-layer polymer lens
US8921759B2 (en) * 2012-07-26 2014-12-30 Optiz, Inc. Integrated image sensor package with liquid crystal lens
US8642393B1 (en) * 2012-08-08 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of forming same
US8759930B2 (en) 2012-09-10 2014-06-24 Optiz, Inc. Low profile image sensor package
US9190443B2 (en) 2013-03-12 2015-11-17 Optiz Inc. Low profile image sensor
US8921901B1 (en) * 2013-06-10 2014-12-30 United Microelectronics Corp. Stacked CMOS image sensor and signal processor wafer structure
KR102190390B1 (ko) * 2013-11-07 2020-12-11 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9806051B2 (en) * 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216670U (ja) * 1988-07-19 1990-02-02
JPH0514815A (ja) * 1991-07-04 1993-01-22 Fujitsu Ltd 固体撮像装置および該固体撮像装置の製造方法
JPH09146013A (ja) * 1995-11-27 1997-06-06 Fuji Photo Optical Co Ltd 電子内視鏡の撮像素子組付け体
JPH09199701A (ja) * 1996-01-16 1997-07-31 Olympus Optical Co Ltd 固体撮像装置
JP2005539403A (ja) * 2002-09-17 2005-12-22 チップパック，インク． 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール
JP2004363400A (ja) * 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005244116A (ja) * 2004-02-27 2005-09-08 Toshiba Corp 半導体装置の製造方法
US20060073635A1 (en) * 2004-09-28 2006-04-06 Chao-Yuan Su Three dimensional package type stacking for thinner package application
US7723146B2 (en) * 2006-01-04 2010-05-25 Stats Chippac Ltd. Integrated circuit package system with image sensor system
JP2007013209A (ja) * 2006-09-22 2007-01-18 Oki Electric Ind Co Ltd 半導体装置
JP2009266862A (ja) * 2008-04-22 2009-11-12 Oki Semiconductor Co Ltd 半導体装置
JP2010171220A (ja) * 2009-01-23 2010-08-05 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2012186235A (ja) * 2011-03-04 2012-09-27 Renesas Electronics Corp 半導体装置の製造方法
WO2013134159A2 (en) * 2012-03-06 2013-09-12 Apple Inc. Sapphire laminates

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018008255A1 (ja) * 2016-07-05 2019-04-25 シャープ株式会社 光学機器
JP2018074163A (ja) * 2016-11-03 2018-05-10 オプティツ インコーポレイテッド スクリーン下のセンサ組立体
JP2020088066A (ja) * 2018-11-20 2020-06-04 キヤノン株式会社 電子部品および機器

Also Published As

Publication number Publication date
KR20160021725A (ko) 2016-02-26
TW201614747A (en) 2016-04-16
US20160049526A1 (en) 2016-02-18
CN105374839A (zh) 2016-03-02
CN105374839B (zh) 2018-11-09
US9666730B2 (en) 2017-05-30
TWI569341B (zh) 2017-02-01
HK1222260A1 (zh) 2017-06-23
US20170222065A1 (en) 2017-08-03
US9893213B2 (en) 2018-02-13
KR101837808B1 (ko) 2018-03-12

Similar Documents

Publication Publication Date Title
US9893213B2 (en) Method of forming a wire bond sensor package
US9691696B2 (en) Interposers with circuit modules encapsulated by moldable material in a cavity, and methods of fabrication
TWI559495B (zh) 晶片封裝體及其製造方法
KR101861414B1 (ko) 정전기 방전 보호 구조체 및 방법
US9177905B2 (en) Chip package having sensing element and method for forming the same
US20240194591A1 (en) Package structure and method of forming the same
KR101473093B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI529821B (zh) 晶片封裝體及其形成方法
TWI781491B (zh) 指紋感測器以及製造指紋感測器的方法
CN111052371A (zh) 具有横向偏移堆叠的半导体裸片的半导体装置
TW201742223A (zh) 半導體封裝
JP5352534B2 (ja) 半導体装置及びその製造方法
US20150325552A1 (en) Chip package and method for forming the same
TWI593121B (zh) 感測器裝置及其形成方法
TW202013632A (zh) 晶片封裝體及其製造方法
US20160355393A1 (en) Chip package and manufacturing method thereof
TWI632665B (zh) 晶片封裝體之製造方法
TWI593069B (zh) 晶片封裝體及其製造方法
TWI712134B (zh) 半導體裝置及製造方法
US9373597B2 (en) Chip package and method thereof
JP5170134B2 (ja) 半導体装置及びその製造方法
KR20210072722A (ko) 전자 장치 및 전자 장치 제조 방법
KR20080111211A (ko) 반도체 스택 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170406

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170925