KR100691398B1 - 미소소자 패키지 및 그 제조방법 - Google Patents

미소소자 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100691398B1
KR100691398B1 KR1020060023407A KR20060023407A KR100691398B1 KR 100691398 B1 KR100691398 B1 KR 100691398B1 KR 1020060023407 A KR1020060023407 A KR 1020060023407A KR 20060023407 A KR20060023407 A KR 20060023407A KR 100691398 B1 KR100691398 B1 KR 100691398B1
Authority
KR
South Korea
Prior art keywords
substrate
micro device
electrode pad
micro
electrically connected
Prior art date
Application number
KR1020060023407A
Other languages
English (en)
Inventor
이승완
최민석
정규동
김운배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060023407A priority Critical patent/KR100691398B1/ko
Priority to US11/523,530 priority patent/US7589422B2/en
Application granted granted Critical
Publication of KR100691398B1 publication Critical patent/KR100691398B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

구조 및 제작공정을 간소화하여 원가를 절감하고 생산성을 향상 시킬 수 있으며, 소형화 및 박형화에 기여할 수 있는 미소소자 패키지 및 그 제조방법이 개시된다. 미소소자 패키지는 상면에 미소소자가 형성되며 미소소자의 주변으로 상대적으로 얇은 두께로 형성된 주변부를 갖는 기판, 주변부를 매개로 미소소자와 전기적으로 연결되는 회로기판을 포함한다. 이와 같은 구조로 인하여 미소소자 패키지 및 이가 채용되는 모듈을 좀더 소형 및 박형으로 제조할 수 있으며, 제조 공정을 간소화할 수 있어 대량생산에 유리하고 그에 따른 제작비용을 절감시킬 수 있다.
미소소자, 기판, 회로기판, 리세스, 투광성 커버, 웨이퍼 레벨

Description

미소소자 패키지 및 그 제조방법{MICRO ELEMENT PACKAGE AND MANUFACTURING METHOD THEREOF}
도 1은 종래 이미지 센서 모듈의 구조를 도시한 단면도이다.
도 2는 본 발명에 따른 미소소자 패키지의 구조를 도시한 사시도이다.
도 3은 본 발명에 따른 미소소자 패키지의 구조를 도시한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 미소소자 패키지의 구조를 도시한 사시도이다.
도 5는 본 발명의 다른 실시예에 따른 미소소자 패키지의 구조를 도시한 단면도이다.
도 6 내지 도 15는 본 발명에 따른 미소소자 패키지의 제조방법의 단계들을 설명하기 위한 단면도이다.
도 16 내지 도 28은 본 발명의 다른 실시예에 따른 미소소자 패키지의 제조방법의 단계들을 설명하기 위한 단면도이다.
도 29는 본 발명에 따른 미소소자 패키지가 카메라 모듈에 적용된 구조를 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 101 : 주변부
102 : 리세스 102' : 그루브
105 : 비아홀 110 : 미소소자
120 : 전극패드 130 : 솔더범프
140 : 절연층 150 : 씨트메탈
160 : 패시베이션 막 200 : 회로기판
300 : 투광성 커버 400 : 실링패턴
500 : 에어 캐비티
본 발명은 미소소자 패키지 및 그 제조방법에 관한 것으로서, 보다 자세하게는 구조 및 제작공정을 간소화하여 원가를 절감하고 생산성을 향상 시킬 수 있으며, 소형화 및 박형화에 기여할 수 있는 미소소자 패키지 및 그 제조방법에 관한 것이다.
이미지센서는 빛을 전기적 신호로 바꾸어 주는 소자로서 실생활의 다양한 분야에 응용되고 있다.
이미지 센서는 빛을 받는 만큼 전하를 발생시키는 수광부와 전하를 전압으로 변환하여 최종의 형태로 가공하는 회로부를 포함하며 그 구동방식에 따라 크게 CCD(Charge Coupled Device) 이미지센서와 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서로 구분될 수 있다.
이러한 이미지 센서는 전자 패키지 기술로 인해 이미지 센서 칩에서 이미지 센서 모듈로 제조되어 다양한 제품에 장착되고 있다.
그 중 CMOS 이미지 센서 모듈은 최근 경박단소화의 경향에 따라 그 크기 및 높이를 줄일 수 있도록 칩-온-보드(Chip On Board ; COB), 칩-온-필름(Chip On Film ; COF) 등의 방식으로 제조되고 있다.
도 1은 종래 이미지 센서 모듈의 구조를 각각 도시한 단면도이다.
도 1에서 도시한 바와 같이, 칩-온-보드 방식은 피씨비(Printed Circuit Board ; PCB)(10)와 이미지 센서 칩(20)의 뒷면을 다이 접착제로 접착시킨 후 본딩 와이어(30)로 이미지 센서 칩(10)의 입출력단자(I/O)와 피씨비(20)의 전극을 연결하는 방식으로 기존의 반도체 생산라인과 유사한 공정을 사용하여 생산성이 높일 수 있는 장점이 있다.
그러나, 이와 같은 방식은 와이어 본딩을 위한 별도의 공간이 구비되어 함에 따라 불가피하게 모듈의 크기가 커지게 되는 문제점이 있다.
따라서, 이와 같은 방식의 경우에는 이미지 센서 모듈의 높이를 일정 이상 축소시키는데 한계가 있고, 점차 소형화 및 박형화로 제작되는 기기에 사용하기 곤란한 문제점이 있다.
뿐만 아니라 전술한 상기와 같은 방식에 의한 이미지 센서 모듈은 칩 단위 개개로 패키지(Package)를 해야하므로 생산성이 저하되고 제조원가가 상승되는 문제점이 있다. 더욱이 이와 같은 방식에 의한 이미지 센서 모듈은 제조 공정 중 파티클(particle) 등에 의한 오염으로 인해 수율(收率)이 저하되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해서 안출한 것으로서, 구조 및 제작공정을 간소화하여 원가를 절감하고 생산성을 향상 시킬 수 있는 미소소자 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 제조가 신속하고 용이하여 대량생산에 유리하고, 파티클 등에 의한 오염에 의한 수율 저하를 방지할 수 있는 미소소자 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 미소소자 패키지의 소형화 및 박형화에 기여할 수 있는 미소소자 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.
상술한 본 발명의 목적들을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 미소소자 패키지는 상면에 미소소자가 형성되며 미소소자의 주변으로 상대적으로 얇은 두께로 형성된 주변부를 갖는 기판, 주변부를 매개로 미소소자와 전기적으로 연결되는 회로기판을 포함한다. 이러한 구성에 의해 회로기판은 리세스에 적어도 일부가 수용된 상태로 주변부에 중첩되며 미소소자와 전기적으로 연결될 수 있다.
기판은 다양한 크기 및 재질을 갖도록 형성될 수 있으며, 주변부는 기판의 주변을 따라 저면에 리세스를 형성함으로써 형성될 수 있다. 또 기판의 주변부의 표면에는 미소소자와 전기적으로 연결되도록 전극패드가 형성될 수 있다.
여기서 미소소자라 함은 마이크로기계공학적 소자 또는 마이크로전자공학적 소자 및 광전자공학적 소자 등이 사용될 수 있으며, 일 예로 마이크로기계공학적 소자로서 카메라 모듈에 채용되는 이미지 센서가 사용될 수 있다.
회로기판이 미소소자와 전기적으로 연결될 수 있도록 기판에는 비아홀 및 솔더범프가 형성될 수 있고, 비아홀은 상대적으로 두께가 얇은 주변부 상에 형성된다. 전극패드와 솔더범프의 사이에는 씨드메탈이 개재될 수 있다.
기판에 상측에는 투광성 커버가 접합될 수 있으며, 투광성 커버는 투명 또는 반투명의 투광성 재질로 형성되는 바, 일 예로 통상의 투명한 유리가 사용될 수 있고, 경우에 따라서는 그 표면에 기능성 코팅층이 형성될 수 있다. 또 투광성 커버는 기판으로부터 이격되게 접합되며 미소소자의 상측에 밀봉된 에어 캐비티를 형성할 수 있다.
이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
도 2는 본 발명에 따른 미소소자 패키지의 구조를 도시한 사시도이고, 도 3은 본 발명에 따른 미소소자 패키지의 구조를 도시한 단면도이다.
다만, 본 발명을 설명함에 있어서, 공지된 기능 혹은 구성에 대해 구체적인 설명은 본 발명의 요지를 명료하게 하기 위하여 생략하기로 한다.
도 2 및 도 3에서 각각 도시한 바와 같이, 본 발명의 일 실시예에 따른 미소소자 패키지는 상면에 미소소자(110)가 형성되며 미소소자(110)의 주변으로 상대적으로 얇은 두께로 형성된 주변부(101)를 갖는 기판(100), 상기 주변부(101)를 매개로 미소소자(110)와 전기적으로 연결되는 회로기판(200)을 포함한다.
상기 기판(100)은 주변을 따라 상대적으로 얇은 두께로 형성된 주변부(101)를 갖도록 형성되며, 이러한 주변부(101)는 기판(100)의 주변을 따라 저면에 리세스(recess)(102)를 형성함으로써 형성될 수 있다. 상기 기판(100)은 실리콘으로 이루어진 웨이퍼 원판으로부터 제공될 수 있으며, 기판(100)을 제공하는 웨이퍼 원판으로서는 4, 6, 8, 10 인치 등 다양한 크기를 갖는 웨이퍼 원판이 사용될 수 있다. 본 실시예에서는 상기 기판(100)이 실리콘으로 이루어진 웨이퍼 원판으로부터 만들어지는 예를 들어 설명하고 있지만 경우에 따라서는 리튬 니오베이트, 리튬 탄탈레이트 또는 석영 등을 포함하는 웨이퍼 원판으로부터 기판(100)을 형성할 수 있다.
상기 미소소자(110)로서는 이미지 센서와 같은 마이크로기계공학적 소자 또는 마이크로전자공학적 소자 및 광전자공학적 소자 등이 사용될 수 있으며, 이하에서는 상기 미소소자(110)로서 마이크로기계공학적 소자인 이미지 센서가 적용된 예를 들어 설명하기로 한다.
상기 미소소자(110)는 기판(100)의 표면에 형성되며, 상기 미소소자(110)의 주변에 해당되는 주변부(101)의 표면에는 일정 패턴으로 미소소자(110)와 전기적으로 연결되도록 전극패드(120)가 형성된다.
상기 회로기판(200)은 기판(100)의 주변부(101)를 매개로 주변부(101)에 중첩되며 미소소자(110)와 전기적으로 연결된다. 즉 상기 회로기판(200)은 주변부(101)의 저면에 형성된 리세스(102)에 적어도 일부가 수용된 상태로 주변부(101)에 중첩되며 미소소자(110)와 전기적으로 연결될 수 있다. 이러한 회로기판(200)으로서는 연성 회로기판 또는 경성 회로기판이 적용될 수 있다.
이하에서는 상기 회로기판(200)이 후술할 비아홀(105) 및 솔더범프(130)를 통해 전극패드(120)와 전기적으로 연결되는 예를 들어 설명하기로 한다.
상기 주변부(101)에는 전극패드(120)의 저면이 기판(100)의 저면측으로 노출될 수 있도록 비아홀(105)이 형성되어 있으며, 이 비아홀(105)을 통해 전극패드(120)와 전기적으로 연결되도록 전극패드(120)의 저면에는 솔더범프(130)가 형성된다. 따라서 상기 회로기판(200)은 전극패드(120)와 전기적으로 연결되는 솔더범프(130)를 통해 미소소자(110)와 전기적으로 접속될 수 있다.
아울러 상기 기판(100)의 저면 및 비아홀(105)의 벽면에는 솔더범프(130)와 기판(100)과의 상호 절연을 위해 절연층(140)이 형성되며, 이러한 절연층(140)은 화학기상증착(chemical vapor deposition)에 의해 형성될 수 있다.
또 상기 전극패드(120)와 솔더범프(130)의 사이에는 전극패드(120)와 솔더범프(130)의 전기적인 접속을 위한 씨드메탈(seed metal)(150)이 개재될 수 있으며, 이러한 씨드메탈(150)은 언더범프금속(Under bump metal ; UBM)이라 지칭되기도 한다. 그리고 상기 씨드메탈(150)은 노출면은 패시베이션(passivation) 막(160)에 의해 보호될 수 있다.
이와 같이 본 발명은 기판(100)의 주변부(101)를 따라 상대적으로 얇은 두께를 갖는 주변부(101)를 형성하고 이 주변부(101)를 매개로 회로기판(200)이 연결될 수 있게 함으로써, 패키지의 두께를 더욱 얇게 형성할 수 있게 한다. 따라서 전체 이미지센서 모듈 높이도 낮추게 되어 경박단소한 모듈을 제조할 수 있게 한다.
이때 기판(100)의 주변부(101)를 형성하는 리세스(102)는 기판(100)에 전면 적으로 형성되는 것이 아니라 전극패드(120)가 형성된 주변을 따라서만 형성되기 때문에 기판(100)은 충분한 강성을 유지할 수 있다.
뿐만 아니라 본 발명에서는 비아홀(105)이 기판(100)에서 상대적으로 얇은 두께를 갖는 주변부(101)에 형성되는 바, 이와 같은 구조는 비아홀(105)을 통한 전기적 연결공정(예를 들어 절연층 및 패터닝 공정)이 간소화될 수 있게 하고, 그에 따른 공정비용을 절감할 수 있게 한다. 또 이와 같은 구조는 종래 깊은 비아홀(105)을 형성하기 위한 건식 에칭(etching) 및 전기도금(electroplating)을 배제하고 상대적으로 공정비용이 저렴한 습식 에칭 또는 레이저 가공에 의해 비아홀(105)이 형성될 수 있게 한다.
도 4는 본 발명의 다른 실시예에 따른 미소소자 패키지의 구조를 도시한 사시도이고, 도 5는 본 발명의 다른 실시예에 따른 미소소자 패키지의 구조를 도시한 단면도이다.
아울러, 전술한 구성과 동일 및 동일 상당 부분에 대해서는 동일 또는 동일 상당한 참조 부호를 부여하고, 그에 대한 상세한 설명은 생략하기로 한다.
도 4 및 도 5에서 각각 도시한 바와 같이, 본 발명의 일 실시예에 따른 미소소자 패키지는 미소소자(110)가 상면에 형성되며 미소소자(110)의 주변으로 저면에 리세스(102)(recess)가 형성된 기판(100), 상기 기판(100)의 상측에 접합되는 투광성 커버(300), 상기 리세스(102)에 적어도 일부가 수용되며 미소소자(110)에 전기적으로 접속되는 회로기판(200)을 포한한다.
상기 기판(100)은 실리콘으로 이루어진 웨이퍼 원판으로부터 제공될 수 있으 며, 기판(100)의 저면에는 미소소자(110)의 주변을 따라 리세스(102)가 형성되어 있다.
상기 미소소자(110)로서는 이미지 센서와 같은 마이크로기계공학적 소자 또는 마이크로전자공학적 소자 및 광전자공학적 소자 등이 사용될 수 있다.
상기 미소소자(110)는 기판(100)의 표면에 형성되며, 상기 리세스(102)의 상부 영역에 해당되는 기판(100)의 표면에는 일정 패턴으로 미소소자(110)와 전기적으로 연결되도록 전극패드(120)가 형성된다.
상기 투광성 커버(300)는 투명 또는 반투명의 투광성 재질로 형성될 수 있으며, 일 예로 기판(100)과 거의 동일한 크기 및 모양을 갖는 통상의 투명한 유리로 형성될 수 있다. 경우에 따라서는 그 표면에 반사방지 코팅층 및 적외선 차단 코팅층 등과 같은 기능성 코팅층이 형성될 수 있다.
이러한 투광성 커버(300)는 기판(100)의 상측에 소정 간격을 두고 이격되게 접합되어 미소소자(110)의 상측에 밀봉된 에어 캐비티(air cavity)(500)가 형성될 수 있게 한다.
이때 상기 에어 캐비티(500)는 기판(100)과 투광성 커버(300)의 사이에 개재되는 스페이서에 의해 형성될 수 있다.
상기 스페이서는 전극패드(120)를 덮도록 배치될 수 있으며, 이러한 스페이서는 투광성 커버(300)의 저면 또는 기판(100)의 상면 중 적어도 어느 일측에 형성되는 실링패턴(400)이 열 압착 등의 방법을 통해 접착됨으로써 형성될 수 있다. 또 이와 같은 실링패턴(400)은 에폭시 수지로 형성된다.
이와 같이 실링패턴(400)으로 형성되는 스페이서에 의해 미소소자(110)의 상측에 해당되는 기판(100)과 투광성 커버(300)의 사이에는 밀봉된 에어 캐비티(500)가 형성될 수 있다.
상기 회로기판(200)은 기판(100)의 저면에 형성된 리세스(102)에 적어도 일부가 수용된 상태로 기판(100)에 중첩되며 미소소자(110)와 전기적으로 연결된다. 바람직하게는 상기 회로기판(200)이 리세스(102)에 수용된 상태에서 기판(100)의 저면보다 돌출되지 않게 배치된다. 이러한 회로기판(200)으로서는 연성 회로기판 또는 경성 회로기판이 적용될 수 있다.
이하에서는 상기 회로기판(200)이 후술할 비아홀(105) 및 솔더범프(130)를 통해 전극패드(120)와 전기적으로 연결되는 예를 들어 설명하기로 한다.
상기 기판(100)에는 전극패드(120)의 저면이 리세스(102) 측으로 노출될 수 있도록 비아홀(105)이 형성되어 있으며, 이 비아홀(105)을 통해 전극패드(120)와 전기적으로 연결되도록 전극패드(120)의 저면에는 솔더범프(130)가 형성된다. 따라서 상기 회로기판(200)은 솔더범프(130)를 통해 미소소자(110)와 전기적으로 접속될 수 있다.
아울러 상기 기판(100)의 저면 및 비아홀(105)의 벽면에는 솔더범프(130)와 기판(100)과의 상호 절연을 위해 절연층(140)이 형성되며, 이러한 절연층(140)은 화학기상증착(chemical vapor deposition)에 의해 형성될 수 있다.
또 상기 전극패드(120)와 솔더범프(130)의 사이에는 전극패드(120)와 솔더범프(130)의 전기적인 접속을 위한 씨드메탈(seed metal)(150)이 개재될 수 있으며, 이러한 씨드메탈(150)은 언더범프금속(Under bump metal ; UBM)이라 지칭되기도 한다. 그리고 상기 씨드메탈(150)은 노출면은 패시베이션(passivation) 막(160)에 의해 보호될 수 있다.
한편, 전술 및 도시한 본 발명의 각 실시예에서는 비아홀(105)에 직접 솔더범프(130)가 형성된 예를 들어 설명하고 있지만, 경우에 따라서는 비아홀(105)을 금속물질로 채운 다음 노출되는 면에 솔더범프(130)를 형성할 수 있다.
또한, 본 발명의 실시예에서는 회로기판(200)이 기판(100)의 하부에 배치되도록 구성된 예를 들어 설명하고 있지만, 경우에 따라서는 회로기판(200)이 기판(100)의 상부에 배치되도록 구성할 수 있다.
이와 같이 본 발명은 기판(100)의 주변을 따라 저면에 리세스(102)를 형성하고 이 리세스(102)에 회로기판(200)이 적어도 일부가 수용된 상태로 연결될 수 있게 함으로써, 패키지의 두께를 더욱 얇게 형성할 수 있게 한다. 따라서 전체 이미지센서 모듈 높이도 낮추게 되어 경박단소한 모듈을 제조할 수 있게 한다.
이때 상기 리세스(102)는 기판(100)의 저면에 전면적으로 형성되는 것이 아니라 전극패드(120)가 형성된 주변을 따라서만 형성되기 때문에 기판(100)은 충분한 강성을 유지할 수 있다.
뿐만 아니라 본 발명에서는 비아홀(105)이 기판(100)에서 상대적으로 얇은 두께를 갖는 부위에 형성되는 바, 이와 같은 구조는 비아홀(105)을 통한 전기적 연결공정(예를 들어 절연층 및 패터닝 공정)이 간소화될 수 있게 하고, 그에 따른 공정비용을 절감할 수 있게 한다. 또 이와 같은 구조는 종래 깊은 비아홀(105)을 형 성하기 위한 건식 에칭(etching) 및 전기도금(electroplating)을 배제하고 상대적으로 공정비용이 저렴한 습식 에칭 또는 레이저 가공에 의해 비아홀(105)이 형성될 수 있게 한다.
더욱이 미소소자(110)의 상측은 투광성 커버(300)에 의해서 보호되기 때문에 소자면에 먼지 등에 의한 오염을 방지할 수 있으며, 투광성 커버(300)와 미소소자(110) 사이에 에어 캐비티(500)가 존재함으로써 기존의 투명 재질로 채워진 구조와 달리 집광 효율을 크게 떨어뜨리지 않기 때문에 촬상소자의 크기가 작은 고해상도의 이미지센서에도 적용할 수 있다.
이하에서는 본 발명에 따른 미소소자 패키지의 제조방법을 설명하기로 한다.
도 6 내지 도 15는 본 발명에 따른 미소소자 패키지의 제조방법의 단계들을 설명하기 위한 단면도이다.
본 발명에 따른 미소소자 패키지는 상면에 미소소자(110)가 형성되며 미소소자(110) 주변으로 상대적으로 얇은 두께로 형성된 주변부(101)를 갖는 기판(100)을 제공하는 단계, 상기 주변부(101)를 매개로 미소소자(110)와 전기적으로 접속되도록 회로기판(200)을 연결하는 단계에 의해 제조될 수 있다.
미소소자(110) 및 주변부(101)를 갖는 기판(100)을 제공하기 위해서는 먼저 도 6과 같이 상면에 미소소자(110)가 형성된 기판(100)을 마련한다.
상기 기판(100)은 실리콘으로 이루어진 웨이퍼 원판으로서 4, 6, 8, 10 인치 등 다양한 크기로 형성될 수 있다. 본 실시예에서는 상기 기판(100)이 실리콘으로 형성된 예를 들어 설명하고 있지만 경우에 따라서는 리튬 니오베이트, 리튬 탄탈레 이트 또는 석영 등을 포함하여 기판(100)을 형성할 수 있다.
상기 미소소자(110)는 기판(100)의 표면에 일정 간격을 두고 이격되게 복수개가 형성되며, 상기 각 미소소자(110)의 주변에는 일정 패턴으로 각 미소소자(110)와 전기적으로 연결되도록 전극패드(120)가 형성된다. 이때 상기 전극패드(120)는 기판(100)상에 미소소자(110)가 형성되는 공정 중에 부가적으로 형성될 수 있다.
상기 미소소자(110)로서는 이미지 센서와 같은 마이크로기계공학적 소자 또는 마이크로전자공학적 소자 및 광전자공학적 소자 등이 사용될 수 있다.
그 후 상기 기판(100)의 저면에 그루브(102')를 형성하게 되는데, 경우에 따라서는 그루브(102')를 형성하기 전에 도 7과 같이, 기판(100)의 저면 전체를 래핑(lapping) 또는 글라인딩(grinding) 등의 방법을 통해 씨닝(thinning)하여 기판(100)을 얇게 형성할 수 있다.
상기와 같이 기판(100)의 저면을 씨닝한 다음 도 8과 기판(100)의 저면에 그루브(102')를 형성함으로써 기판(100)에는 상대적으로 얇은 두께를 갖는 주변부(101)가 제공될 수 있다.
상기 그루브(102')는 각 미소소자(110)의 주변을 따라 각 미소소자(110)의 사이 영역에 대응되게 형성되며, 이와 같은 그루브(102')는 에칭(etching) 또는 기계가공 등의 가공방법에 의해 형성될 수 있다. 본 실시예에서는 상기 그루브(102')가 사다리꼴 단면 형상을 갖도록 형성된 예를 들어 설명하고 있지만 경우에 따라서는 원형 단면 형상 및 그외 다양한 형상을 갖도록 형성할 수 있다.
다음 상기 주변부(101)를 매개로 회로기판(200)을 연결하기 위해서는 먼저 도 9와 같이 전극패드(120)가 그루브(102')로 노출되도록 주변부(101)에 비아홀(105)을 형성한다. 상기 비아홀(105)은 습식 에칭 또는 레이저 가공에 의해 형성될 수 있으며, 경우에 따라서는 건식 에칭 등으로도 형성할 수 있다.
그 후 상기 비아홀(105)을 통해 전극패드(120)와 전기적으로 연결되도록 전극패드(120)의 저면에 솔더범프(130)를 형성하게 되는데, 솔더범프(130)를 형성하기 전에 도 10과 같이 기판(100)의 저면 및 비아홀(105)의 벽면에 솔더범프(130)와 기판(100)과의 상호 절연을 위한 절연층(140)을 형성한다. 이와 같은 절연층(140)은 화학기상증착법 등을 통해 형성될 수 있다.
또한 도 11과 같이 솔더범프(130)를 형성하기 전에 비아홀(105)의 내부에 전극패드(120)와 솔더범프(130)의 전기적인 접속을 위한 씨드메탈(150)을 형성할 수 있고, 씨트메탈을 형성한 후 도 12와 같이 씨드메탈(150)의 노출면에 패시베이션 막(160)을 형성할 수 있다.
상기와 같이 패시베이션 막(160)을 형성한 다음 도 13과 같이 비아홀(105)을 통해 전극패드(120)와 전기적으로 연결되게 전극패드(120)의 저면에 솔더범프(130)가 형성되도록 한다.
그 후 도 14와 같이 상기 그루브(102')를 따라 기판(100)을 다이싱(dicing)한다.
상기 기판(100)을 다이싱하는 단계는 일반적인 다이싱 장비를 통해 이루어질 수 있으며, 이에 따라 상기 기판(100)은 각 미소소자(110)에 해당되는 개별 미소소 자 패키지로 분리될 수 있으며, 분리된 각 기판(100)의 저면에는 리세스(102)가 제공될 수 있다.
마지막으로 도 15와 같이 다이싱 공정에 의해 개별 미소소자 패키지로 분리된 기판(100)에 회로기판(200)이 접속되도록 한다.
상기 회로기판(200)이 접속되는 단계에서 회로기판(200)은 그루브(102')에 의해서 제공되는 리세스(102)에 수용된 상태로 주변부(101)에 중첩되게 배치되고, 솔더범프(130)를 리플로우(reflow) 공정 또는 초음파 공정 등을 통해 회로기판(200)에 접속함으로써 패키지의 제작이 완료될 수 있다. 이러한 회로기판(200)으로서는 연성 회로기판 또는 경성 회로기판이 적용될 수 있다.
도 16 내지 도 28은 본 발명의 다른 실시예에 따른 미소소자 패키지의 제조방법의 단계들을 설명하기 위한 단면도이다.
본 발명의 다른 실시예에 따른 미소소자 패키지는 소정 이격 거리를 갖도록 복수개의 미소소자(110)가 상면에 형성된 기판(100)을 제공하는 단계, 상기 각 미소소자(110)의 주변을 따라 기판(100)의 저면에 그루브(102')를 형성하는 단계, 상기 그루브(102')를 따라 기판(100)을 다이싱하는 단계, 상기 그루브(102')에 의해서 제공되는 리세스(102)에 적어도 일부가 수용되며 미소소자(110)에 전기적으로 접속되도록 회로기판(200)을 연결하는 단계를 포함하는 웨이퍼 레벨 패키지 공정에 의해 제조될 수 있다.
먼저 도 16과 같이 상면에 미소소자(110)가 형성된 기판(100)을 마련한다. 상기 기판(100)은 실리콘으로 이루어진 웨이퍼 원판으로서 4, 6, 8, 10 인치 등 다 양한 크기로 형성될 수 있다.
상기 미소소자(110)는 기판(100)의 표면에 일정 간격을 두고 이격되게 복수개가 형성되며, 상기 각 미소소자(110)의 주변에는 일정 패턴으로 각 미소소자(110)와 전기적으로 연결되도록 전극패드(120)가 형성된다. 이때 상기 전극패드(120)는 기판(100)상에 미소소자(110)가 형성되는 공정 중에 부가적으로 형성될 수 있다.
상기 미소소자(110)로서는 이미지 센서와 같은 마이크로기계공학적 소자 또는 마이크로전자공학적 소자 및 광전자공학적 소자 등이 사용될 수 있다.
상기와 같이 기판(100)을 마련함과 동시에 또는 순차적으로 도 17과 같이, 투광성 커버(300)를 마련한다.
상기 투광성 커버(300)는 기판(100)과 거의 동일한 크기 및 모양을 갖는 통상의 투명한 유리로 형성될 수 있으며, 경우에 따라서는 그 표면에 반사방지 코팅층 및 자외선 차단 코팅층 등과 같은 기능성 코팅층이 형성될 수 있다.
이후 상기 기판(100)의 상측에 투광성 커버(300)가 접합되도록 하는데, 이때 투광성 커버(300)는 기판(100)의 상측에 소정 간격을 두고 이격되게 접합되어 미소소자(110)의 상측에 밀봉된 에어 캐비티(air cavity)(500)가 형성될 수 있게 한다.
이와 같은 에어 캐비티(500)는 기판(100)과 투광성 기판(100)의 사이에 실링패턴(400)을 개재함으로써 구현될 수 있다.
즉, 상기 투광성 커버(300)를 접합하는 단계는 투광성 커버(300)와 기판(100)의 상호 대향면 중 적어도 어느 일측에 실링패턴(400)을 형성하는 단계와 상 기 실링패턴(400)을 피접착면에 접착하는 단계에 의해 구현될 수 있다.
이하에서는 상기 실링패턴(400)을 형성하는 단계에서 투광성 커버(300)의 저면에만 실링패턴(400)이 형성되는 예를 들어 설명하기로 한다.
먼저 도 18과 같이 투광성 커버(300)의 저면에 실링패턴(400)을 형성하고, 도 19와 같이 상기 실링패턴(400)을 기판(100)의 상면에 접착시킴으로써 미소소자(110)의 상측에 해당되는 기판(100)과 투광성 커버(300)의 사이에 밀봉된 에어 캐비티(500)를 형성할 수 있다. 이때 상기 실링패턴(400)은 에폭시 수지를 이용하여 형성될 수 있고, 열 압착 등의 방법을 통해 접착될 수 있다. 또 이런한 실링패턴(400)은 전극패드(120)를 덮도록 배치될 수 있다.
이와 같은 상기 실링패턴(400)은 기판(100)과 투광성 커버(300) 사이에서 접합층의 역할을 수행함과 동시에 밀봉된 에어 캐비티(500)를 형성하기 위한 실링의 역할을 수행하게 되는 바, 이를 위해 상기 실링패턴(400)은 강한 접착력 및 실링성을 가질 수 있어야 한다. 따라서 상기 실링패턴(400)은 접착되는 공정 동안 실링패턴(400)이 접착되는 접착면 사이에 간극 등이 존재하거나 접착력이 불균일해지지 않도록 적정한 열과 압력에 의해 접착될 수 있어야 한다.
그 후 상기 기판(100)의 저면에 그루브(102')를 형성하게 되는데, 경우에 따라서는 그루브(102')를 형성하기 전에 도 20과 같이, 기판(100)의 저면 전체를 래핑(lapping) 또는 글라인딩(grinding) 등의 방법을 통해 씨닝(thinning)하여 기판(100)을 얇게 형성할 수 있다.
상기와 같이 기판(100)의 저면을 씨닝한 다음 도 21과 기판(100)의 저면에 그루브(102')를 형성함으로써 기판(100)에는 상대적으로 얇은 두께를 갖는 주변부(101)가 제공될 수 있다. 상기 그루브(102')는 각 미소소자(110)의 주변을 따라 각 미소소자(110)의 사이 영역에 대응되게 형성되며, 이와 같은 그루브(102')는 에칭(etching) 또는 기계가공 등의 가공방법에 의해 형성될 수 있다.
다음 상기 주변부(101)를 매개로 회로기판(200)을 연결하기 위해서는 먼저 도 22와 같이 전극패드(120)가 그루브(102')로 노출되도록 주변부(101)에 비아홀(105)을 형성한다. 상기 비아홀(105)은 습식 에칭 또는 레이저 가공에 의해 형성될 수 있으며, 경우에 따라서는 건식 에칭 등으로도 형성할 수 있다.
그 후 상기 비아홀(105)을 통해 전극패드(120)와 전기적으로 연결되도록 전극패드(120)의 저면에 솔더범프(130)를 형성하게 되는데, 솔더범프(130)를 형성하기 전에 도 23과 같이 기판(100)의 저면 및 비아홀(105)의 벽면에 솔더범프(130)와 기판(100)과의 상호 절연을 위한 절연층(140)을 형성한다. 이와 같은 절연층(140)은 화학기상증착법 등을 통해 형성될 수 있다.
또한 도 24와 같이 솔더범프(130)를 형성하기 전에 비아홀(105)의 내부에 전극패드(120)와 솔더범프(130)의 전기적인 접속을 위한 씨드메탈(150)을 형성할 수 있고, 씨트메탈을 형성한 후 도 25와 같이 씨드메탈(150)의 노출면에 패시베이션 막(160)을 형성할 수 있다.
상기와 같이 패시베이션 막(160)을 형성한 다음 도 26과 같이 비아홀(105)을 통해 전극패드(120)와 전기적으로 연결되게 전극패드(120)의 저면에 솔더범프(130)가 형성되도록 한다.
그 후 도 27와 같이 상기 그루브(102')를 따라 기판(100)을 다이싱(dicing)한다.
상기 기판(100)을 다이싱하는 단계는 일반적인 다이싱 장비를 통해 이루어질 수 있으며, 이에 따라 상기 기판(100) 및 투광성 커버(300)는 각 미소소자(110)에 해당되는 개별 미소소자 패키지로 분리될 수 있으며, 분리된 각 기판(100)의 저면에는 리세스(102)가 제공될 수 있다.
마지막으로 도 28과 같이 다이싱 공정에 의해 개별 미소소자 패키지로 분리된 기판(100)에 회로기판(200)이 접속되도록 한다.
상기 회로기판(200)이 접속되는 단계에서 회로기판(200)은 그루브(102')에 의해서 제공되는 리세스(102)에 수용된 상태로 주변부(101)에 중첩되게 배치되고, 솔더범프(130)를 리플로우(reflow) 공정 또는 초음파 공정 등을 통해 회로기판(200)에 접속함으로써 패키지의 제작이 완료될 수 있다. 이러한 회로기판(200)으로서는 연성 회로기판 또는 경성 회로기판이 적용될 수 있다.
한편 본 발명의 실시예에서는 상기 투광성 커버(300)를 접합하는 단계가 그루브(102')를 형성하기 전에 이루어진 예를 들어 설명하고 있지만 이 순서에 의해 본 발명이 제한되거나 한정되는 것은 아니다.
또한, 본 발명의 실시예에서는 회로기판(200)이 솔더범프(130)를 통해 접속되는 예를 들어 설명하고 있지만, 경우에 따라서는 솔더범프(130)를 배제하고 ACF(Anisotropic Conductive Film)와 같은 전도성 필름이나 ACP(Anisotropic Conductive Paste)와 같은 전도성 페이스트 등을 통해 각 미소소자 패키지를 회로 기판(200)에 접속할 수 있다.
한편, 도 29는 본 발명에 따른 미소소자 패키지가 카메라 모듈에 적용된 구조를 도시한 단면도이다.
도 29에서 도시한 바와 같이, 본 발명에 따른 미소소자 패키지는 카메라 모듈에 채용될 수 있으며, 카메라 모듈의 전체 높이를 낮출 수 있게 하며 경박단소한 모듈을 제조할 수 있게 한다. 여기서 도면부호 610은 하우징, 620은 렌즈, 630은 적외선 필터이다.
이상에서 본 바와 같이, 본 발명에 따른 미소소자 패키지 및 그 제조방법에 의하면 미소소자 패키지의 구조 및 제작공정을 간소화하여 미소소자 패키지를 보다 소형 및 박형으로 제조할 수 있게 하고, 생산성을 향상 시킬 수 있게 한다.
특히, 본 발명은 기판의 강성을 유지하면서도 패키지를 박형으로 구현할 수 있고, 비아홀을 통한 전기적 연결공정이 간소화될 수 있게 한다.
더욱이 본 발명은 웨이퍼 레벨 패키지 공정을 통해 미소소자 패키지를 제조할 수 있어 대량생산에 유리하고 그에 따른 제작비용을 절감시켜 제품 단가를 낮출 수 있게 한다.
또한, 본 발명은 미소소자의 상측에 밀봉된 에어 캐비티가 형성될 수 있게 하며 제조 공정 중에 파티클 등에 의한 오염을 방지하고, 그에 따른 수율 저하를 방지할 수 있게 한다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해 당 기술분야의 숙련된 당업자라면 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (35)

  1. 상면에 미소소자가 형성되며 상기 미소소자의 주변으로 상대적으로 얇은 두께로 형성된 주변부를 갖는 기판; 및
    상기 주변부를 매개로 상기 미소소자와 전기적으로 연결되는 회로기판;을 포함하는 미소소자 패키지.
  2. 제1항에 있어서,
    상기 주변부의 상면에는 상기 미소소자와 전기적으로 연결되는 전극패드가 형성된 것을 특징으로 하는 미소소자 패키지.
  3. 제2항에 있어서,
    상기 주변부에는 상기 전극패드의 저면이 노출되도록 비아홀이 형성된 것을 특징으로 하는 미소소자 패키지.
  4. 제3항에 있어서,
    상기 전극패드의 저면에는 솔더범프가 형성된 것을 특징으로 하는 미소소자 패키지.
  5. 제1항에 있어서,
    상기 미소소자의 상측에 에어 캐비티가 형성되도록 상기 기판의 상측에 접합되는 투광성 커버를 더 포함하는 것을 특징으로 하는 미소소자 패키지.
  6. 제1항에 있어서,
    상기 미소소자는 마이크로기계공학적 소자, 마이크로전자공학적 소자, 광전자공학적 소자 중 어느 하나인 것을 특징으로 하는 미소소자 패키지.
  7. 미소소자가 상면에 형성되며, 상기 미소소자의 주변으로 저면에 리세스(recess)가 형성된 기판;
    상기 기판의 상측에 접합되는 투광성 커버; 및
    상기 리세스에 적어도 일부가 수용되며 상기 미소소자에 전기적으로 접속되는 회로기판;을 포함하는 미소소자 패키지.
  8. 제7항에 있어서,
    상기 리세스에 해당되는 상기 기판의 상면에는 상기 미소소자와 전기적으로 연결되는 전극패드가 형성된 것을 특징으로 하는 미소소자 패키지.
  9. 제8항에 있어서,
    상기 기판에는 상기 전극패드가 상기 리세스로 노출되도록 비아홀이 형성된 것을 특징으로 하는 미소소자 패키지.
  10. 제9항에 있어서,
    상기 전극패드의 저면에는 솔더범프가 형성된 것을 특징으로 하는 미소소자 패키지.
  11. 제10항에 있어서,
    상기 전극패드와 상기 솔더범프의 사이에 개재되는 씨드메탈을 더 포함하는 것을 특징으로 하는 미소소자 패키지.
  12. 제7항에 있어서,
    상기 미소소자의 상측에 에어 캐비티가 형성되도록 상기 투광성 커버는 상기 기판으로부터 이격되게 접합된 것을 특징으로 하는 미소소자 패키지.
  13. 제12항에 있어서,
    상기 기판과 상기 투광성 커버의 사이에는 스페이서가 개재된 것을 특징으로 하는 미소소자 패키지.
  14. 제7항에 있어서,
    상기 미소소자는 마이크로기계공학적 소자, 마이크로전자공학적 소자, 광전자공학적 소자 중 어느 하나인 것을 특징으로 하는 미소소자 패키지.
  15. 제7항에 있어서,
    상기 기판은 실리콘으로 이루어진 웨이퍼로부터 제공된 것을 특징으로 하는 미소소자 패키지.
  16. 미소소자 및 상기 미소소자의 주변에서 상기 미소소자와 전기적으로 연결되는 전극패드가 상면에 형성되고, 상기 미소소자의 주변으로 저면에 리세스가 형성되며, 상기 전극패드가 상기 리세스로 노출되도록 비아홀이 형성된 기판;
    상기 미소소자의 상측에 에어 캐비티가 형성되도록 상기 미소소자로부터 이격되게 접합되는 투광성 커버;
    상기 전극패드와 전기적으로 연결되게 상기 전극패드의 저면에 형성되는 솔더범프; 및
    상기 리세스에 적어도 일부가 수용되며 상기 전극패드에 전기적으로 접속되는 회로기판;을 포함하는 미소소자 패키지.
  17. 상면에 미소소자가 형성되며 상기 미소소자 주변으로 상대적으로 얇은 두께로 형성된 주변부를 갖는 기판을 제공하는 단계; 및
    상기 주변부를 매개로 상기 미소소자와 전기적으로 접속되도록 회로기판을 연결하는 단계;를 포함하는 미소소자 패키지의 제조방법.
  18. 제17항에 있어서,
    상기 주변부의 상면에 상기 미소소자와 전기적으로 연결되는 전극패드를 형성하는 단계를 포함하는 것을 특징으로 하는 미소소자 패키지의 제조방법.
  19. 제18항에 있어서,
    상기 회로기판을 연결하기 전에 상기 주변부에 상기 전극패드의 저면이 노출되도록 비아홀을 형성하는 단계를 포함하는 것을 특징으로 하는 미소소자 패키지의 제조방법.
  20. 제19항에 있어서,
    상기 전극패드의 저면에 솔더범프를 형성하는 단계를 포함하는 것을 특징으로 하는 미소소자 패키지의 제조방법.
  21. 제17항에 있어서,
    상기 미소소자의 상측에 에어 캐비티가 제공되도록 상기 기판의 상측에 투광성 커버를 접합하는 단계를 더 포함하는 것을 특징으로 하는 미소소자 패키지의 제조방법.
  22. 제17항에 있어서,
    상기 미소소자는 마이크로기계공학적 소자, 마이크로전자공학적 소자, 광전 자공학적 소자 중 어느 하나인 것을 특징으로 하는 미소소자 패키지의 제조방법.
  23. 소정 이격 거리를 갖도록 복수개의 미소소자가 상면에 형성된 기판을 제공하는 단계;
    상기 각 미소소자의 주변을 따라 상기 기판의 저면에 그루브를 형성하는 단계;
    상기 그루브를 따라 상기 기판을 다이싱(dicing)하는 단계;
    상기 그루브에 의해서 제공되는 리세스에 적어도 일부가 수용되며 상기 미소소자에 전기적으로 접속되도록 회로기판을 연결하는 단계;를 포함하는 미소소자 패키지의 제조방법.
  24. 제23항에 있어서,
    상기 리세스에 해당되는 상기 기판의 상면에 상기 미소소자와 전기적으로 연결되는 전극패드를 형성하는 단계를 포함하는 것을 특징으로 하는 미소소자 패키지의 제조방법.
  25. 제24항에 있어서,
    상기 기판을 다이싱하기 전에 상기 전극패드가 상기 그루브로 노출되도록 비아홀을 형성하는 단계를 포함하는 것을 특징으로 하는 미소소자 패키지의 제조방법.
  26. 제25항에 있어서,
    상기 전극패드의 저면에 솔더범프를 형성하는 단계를 포함하는 것을 특징으로 하는 미소소자 패키지의 제조방법.
  27. 제26항에 있어서,
    상기 솔더범프를 형성하기 전에 상기 기판의 저면 및 상기 비아홀의 벽면에는 절연층을 형성하는 단계를 포함하는 것을 특징으로 하는 미소소자 패키지의 제조방법.
  28. 제26항에 있어서,
    상기 전극패드와 상기 솔더범프의 사이에 개재되도록 씨드메탈을 형성하는 단계를 더 포함하는 것을 특징으로 하는 미소소자 패키지의 제조방법.
  29. 제28항에 있어서,
    상기 솔더범프를 형성하기 전에 상기 씨드메탈의 노출면에 패시베이션 막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 미소소자 패키지의 제조방법.
  30. 제23항에 있어서,
    상기 그루브를 형성하기 전에 상기 기판의 저면을 씨닝하는 단계를 더 포함 하는 것을 특징으로 하는 미소소자 패키지의 제조방법.
  31. 제23항에 있어서,
    상기 미소소자의 상측에 에어 캐비티가 제공되도록 상기 기판의 상측에 투광성 커버를 접합하는 단계를 더 포함하는 것을 특징으로 하는 미소소자 패키지의 제조방법.
  32. 제31항에 있어서,
    상기 투광성 커버를 접합하는 단계는,
    상기 투광성 커버와 상기 기판의 상호 대향면 중 적어도 어느 일측에 실링패턴을 형성하는 단계; 및
    상기 실링패턴을 피접착면에 접착하는 단계;를 포함하는 것을 특징으로 하는 미소소자 패키지의 제조방법.
  33. 제32항에 있어서,
    상기 실링패턴은 상기 전극패드를 덮도록 형성되는 것을 특징으로 하는 미소소자 패키지의 제조방법.
  34. 제32항에 있어서,
    상기 실링패턴은 에폭시 수지로 형성된 것을 특징으로 하는 미소소자 패키 지.
  35. 제23항에 있어서,
    상기 미소소자는 마이크로기계공학적 소자, 마이크로전자공학적 소자, 광전자공학적 소자 중 어느 하나인 것을 특징으로 하는 미소소자 패키지의 제조방법.
KR1020060023407A 2006-03-14 2006-03-14 미소소자 패키지 및 그 제조방법 KR100691398B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060023407A KR100691398B1 (ko) 2006-03-14 2006-03-14 미소소자 패키지 및 그 제조방법
US11/523,530 US7589422B2 (en) 2006-03-14 2006-09-20 Micro-element package having a dual-thickness substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060023407A KR100691398B1 (ko) 2006-03-14 2006-03-14 미소소자 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100691398B1 true KR100691398B1 (ko) 2007-03-12

Family

ID=38102779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060023407A KR100691398B1 (ko) 2006-03-14 2006-03-14 미소소자 패키지 및 그 제조방법

Country Status (2)

Country Link
US (1) US7589422B2 (ko)
KR (1) KR100691398B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100747611B1 (ko) * 2006-03-08 2007-08-08 삼성전자주식회사 미소소자 패키지 및 그 제조방법
US8004602B2 (en) * 2008-05-16 2011-08-23 Kingpak Technology Inc. Image sensor structure and integrated lens module thereof
US8351219B2 (en) * 2009-09-03 2013-01-08 Visera Technologies Company Limited Electronic assembly for an image sensing device
US8354750B2 (en) 2010-02-01 2013-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stress buffer structures in a mounting structure of a semiconductor device
US9117715B2 (en) * 2012-07-18 2015-08-25 Hong Kong Applied Science and Technology Research Institute Company Limited Wafer-level device packaging
US8759930B2 (en) 2012-09-10 2014-06-24 Optiz, Inc. Low profile image sensor package
US9190443B2 (en) 2013-03-12 2015-11-17 Optiz Inc. Low profile image sensor
US9142695B2 (en) 2013-06-03 2015-09-22 Optiz, Inc. Sensor package with exposed sensor array and method of making same
CN103489802B (zh) * 2013-09-18 2016-09-28 苏州晶方半导体科技股份有限公司 芯片封装结构及形成方法
US9461190B2 (en) 2013-09-24 2016-10-04 Optiz, Inc. Low profile sensor package with cooling feature and method of making same
US9496297B2 (en) 2013-12-05 2016-11-15 Optiz, Inc. Sensor package with cooling feature and method of making same
US9524917B2 (en) 2014-04-23 2016-12-20 Optiz, Inc. Chip level heat dissipation using silicon
US9666730B2 (en) 2014-08-18 2017-05-30 Optiz, Inc. Wire bond sensor package
US9996725B2 (en) 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
JP2020088066A (ja) * 2018-11-20 2020-06-04 キヤノン株式会社 電子部品および機器
KR20210021172A (ko) * 2019-08-14 2021-02-25 삼성전자주식회사 이미지 센서 칩을 포함하는 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990005514A (ko) * 1997-06-30 1999-01-25 윤종용 칩 온 보드 패키지용 인쇄회로기판과 그를 이용한 칩 온 보드 패키지 및 칩 카드
JP2005079489A (ja) 2003-09-03 2005-03-24 Oki Electric Ind Co Ltd 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW560018B (en) * 2001-10-30 2003-11-01 Asia Pacific Microsystems Inc A wafer level packaged structure and method for manufacturing the same
US7074638B2 (en) * 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
US7340181B1 (en) 2002-05-13 2008-03-04 National Semiconductor Corporation Electrical die contact structure and fabrication method
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
TWI226090B (en) 2003-09-26 2005-01-01 Advanced Semiconductor Eng Transparent packaging in wafer level
JP4198072B2 (ja) 2004-01-23 2008-12-17 シャープ株式会社 半導体装置、光学装置用モジュール及び半導体装置の製造方法
KR20050087738A (ko) 2005-05-24 2005-08-31 한국과학기술원 이미지 센서 모듈 및 이의 제조 방법
KR100738653B1 (ko) 2005-09-02 2007-07-11 한국과학기술원 이미지 센서 모듈용 웨이퍼 레벨 칩 사이즈 패키지 및 이의제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990005514A (ko) * 1997-06-30 1999-01-25 윤종용 칩 온 보드 패키지용 인쇄회로기판과 그를 이용한 칩 온 보드 패키지 및 칩 카드
JP2005079489A (ja) 2003-09-03 2005-03-24 Oki Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20070216028A1 (en) 2007-09-20
US7589422B2 (en) 2009-09-15

Similar Documents

Publication Publication Date Title
KR100691398B1 (ko) 미소소자 패키지 및 그 제조방법
KR100748722B1 (ko) 미소소자 패키지 모듈 및 그 제조방법
KR100790994B1 (ko) 이미지 센서 패키지, 그 제조 방법 및 이미지 센서패키지를 포함하는 이미지 센서 모듈
US7180149B2 (en) Semiconductor package with through-hole
US9455358B2 (en) Image pickup module and image pickup unit
KR100476558B1 (ko) 이미지 센서 모듈 및 그 제작 공정
US7372122B2 (en) Image sensor chip package and method of fabricating the same
US7001797B2 (en) Optical device and method of manufacturing the same, optical module, circuit board, and electronic instrument
US20080055438A1 (en) Image sensor package, related method of manufacture and image sensor module
US20060043555A1 (en) Sensor package
JP2003197885A (ja) 光デバイス及びその製造方法、光モジュール、回路基板並びに電子機器
JP2002329850A (ja) チップサイズパッケージおよびその製造方法
KR20140111985A (ko) 커버 프리 센서 모듈 및 그 제조 방법
JP2009283944A (ja) 電子デバイスパッケージ及びその製造方法
TW202013760A (zh) 影像感測器封裝及其製造方法
KR100747611B1 (ko) 미소소자 패키지 및 그 제조방법
KR101571964B1 (ko) 로우 프로파일 이미지 센서
US20090014827A1 (en) Image sensor module at wafer level, method of manufacturing the same, and camera module
JP2004193600A (ja) 半導体装置及びその製造方法、半導体装置用カバー並びに電子機器
KR101571965B1 (ko) 로우 프로파일 센서 모듈 및 그 제조 방법
JP2010166004A (ja) 半導体装置及びその製造方法
US7616356B2 (en) Image sensor and method of manufacturing thereof
US7205095B1 (en) Apparatus and method for packaging image sensing semiconductor chips
KR100840153B1 (ko) 카메라 모듈
US20180226442A1 (en) Image sensor and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130115

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140124

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180117

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200120

Year of fee payment: 14