JP2004363400A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2004363400A
JP2004363400A JP2003161253A JP2003161253A JP2004363400A JP 2004363400 A JP2004363400 A JP 2004363400A JP 2003161253 A JP2003161253 A JP 2003161253A JP 2003161253 A JP2003161253 A JP 2003161253A JP 2004363400 A JP2004363400 A JP 2004363400A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor element
semiconductor
recess
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003161253A
Other languages
English (en)
Inventor
Kojiro Kameyama
工次郎 亀山
Kiyoshi Mita
清志 三田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2003161253A priority Critical patent/JP2004363400A/ja
Publication of JP2004363400A publication Critical patent/JP2004363400A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】薄型の半導体装置１０を提供する。
【解決手段】本発明の半導体装置は、半導体素子１４と、半導体素子１４を封止する封止材と、半導体素子１４と電気的に接続され且つ前記封止材から露出する外部電極を構成する導電部材とを有する半導体装置に於いて、半導体素子１４は、半導体基板１４Ｃと、半導体基板１４Ｃの表面に設けた１４Ｄ回路部と、半導体基板１４Ｃの周辺部に設けた窪み部１４Ａと、回路部１４Ｄに接続して窪み部にボンディングパッドを構成するメタル配線１４Ｂとを有する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、周辺に窪み部を有する半導体素子が内蔵された半導体装置に関する。
【０００２】
【従来の技術】
図２７を参照して、従来型の半導体装置１００の構成を説明する。図２７（Ａ）は半導体装置１００の平面図であり、図２７（Ｂ）は半導体装置１００の断面図である。
【０００３】
図２７（Ａ）および図２７（Ｂ）を参照して、半導体素子１０３は、銅等の導電部材より成るランド１０２上に固着されている。ランド１０２に接近して多数個のリード１０１が設けられており、半導体素子１０３の周囲に設けた電極とリード１０１とは、金属細線１０４を介して電気的に接続されている。
【０００４】
封止樹脂１０５は、半導体素子１０３、ランド１０２、金属細線１０４およびリード１０１を封止している。封止樹脂１０５は、熱硬化性樹脂または熱可塑性樹脂から成る。
【０００５】
また、半導体素子１０３としては、ＣＣＤ（Ｃｈａｒｇｅｄ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサ等の受光素子や、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の発光素子がその表面に形成された半導体素子を採用することができる。このような場合は、封止樹脂として、透明な樹脂が採用されていた（例えば特許文献１を参照）。
【０００６】
【特許文献１】
特開平５−１０２４４９号公報（第３頁、第１図）
【０００７】
【発明が解決しようとする課題】
また、透明樹脂１０５は、半導体素子１０３の表面のみならず、金属細線１０４の頂部も被覆するように厚く形成されていた。このことから、半導体装置１００全体の厚みが増加してしまい、小型化および薄型化に限界がある問題があった。
【０００８】
また、従来型の半導体装置１００に用いた透明樹脂１０５は、その透明さを保つためにフィラーが添加されていなかった。このことから、半導体素子１０３から発生する熱の放熱性に問題がり、使用状況下の温度変化によって透明樹脂１０５に亀裂が入ってしまう問題があった。更に、透明樹脂１０５は耐湿性、機械的強度および導電部材との密着性にも問題があった。このことも半導体装置１００の信頼性の低下を招いていた。
【０００９】
更にまた、樹脂封止を行うモールド金型と透明樹脂１０５との過度の密着を防止するために、透明樹脂１０５には離形剤等の添加物が混入されていた。従って、これらの添加物により透明樹脂１０５の透明度が充分でない問題があった。更に、透明樹脂１０５自身も樹脂であることから、ガラス等と比較すると透明度が劣る。このことから、半導体素子１０３がＣＣＤである場合は、外部から入射する光が透明樹脂１０５で減衰・反射してしまい、ＣＣＤの性能を充分に発揮できない問題があった。
【００１０】
本発明は上記した問題点を鑑みて成されたものであり、本発明の主な目的は、薄型の半導体装置およびその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の半導体装置は、半導体素子と、前記半導体素子を封止する封止材と、前記半導体素子と電気的に接続され且つ前記封止材から露出する外部電極を構成する導電部材とを有する半導体装置に於いて、前記半導体素子は、半導体基板と、前記半導体基板の表面に設けた回路部と、前記半導体基板の周辺部に設けた窪み部と、前記回路部に接続して前記窪み部に電極を構成するメタル配線とを有することを特徴とする。
【００１２】
本発明の半導体装置の製造方法は、ウェハの表面に複数個の回路部を形成する工程と、前記各回路部の周辺部を部分的に切除することにより窪み部を設ける工程と、前記回路部と電気的に接続された電極が前記窪み部に構成されるようにメタル配線を形成する工程と、前記窪み部の箇所にて前記ウェハを分割することにより各半導体素子に分割する工程と、前記電極と他の導電部材とを電気的に接続する工程と、前記半導体素子を封止する工程とを有することを特徴とする。
【００１３】
【発明の実施の形態】
（第１の実施の形態）
図１から図５を参照して、半導体装置１０に内蔵される半導体素子１４の構成およびその製造方法に関して説明する。
【００１４】
先ず、図１（Ａ）を参照して、本実施の形態に係る半導体素子１４の構成を説明する。本発明の半導体装置は、半導体素子１４と、半導体素子１４を封止する封止材と、半導体素子１４と電気的に接続され且つ前記封止材から露出する外部電極を構成する導電部材とを有する半導体装置に於いて、半導体素子１４は、半導体基板１４Ｃと、半導体基板１４Ｃの表面に設けた１４Ｄ回路部と、半導体基板１４Ｃの周辺部に設けた窪み部１４Ａと、回路部１４Ｄに接続して窪み部に電極を構成するメタル配線１４Ｂとを有する。
【００１５】
半導体素子１４の表面には、所定の機能を有する電気回路が構成された回路部１４Ｄが形成されている。また、回路部１４Ｄに受光部または発光部を有する回路が構成されても良い。形成される受光素子としては、ＣＣＤ（Ｃｈａｒｇｅｄ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサやＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ等の固体撮像素子や、フォトダイオードやフォトトランジスタ等のフォトセンサを半導体素子１４として採用することができる。また、発光素子としては、発光ダイオードまたは半導体レーザーを半導体素子１４として採用することができる。更には、半導体素子１４に替えてＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）を用いることも可能である。また、受光素子や発光素子等の光学性の素子を有さない回路が回路部１４Ｄに構成されても良い。
【００１６】
回路部１４Ｄに光学系の素子が形成された場合、透明な材料から成る被覆層１２により、回路部１４Ｄが保護される。被覆層１２の材料としては、半導体素子１４に入力される光または半導体素子１４から出力される光に対して透明なものが用いられる。例えば、半導体素子１４が可視光線を感知する素子であれば、可視光線に対して透明性を有する材料が被覆層１２として採用される。具体的には、ガラスまたはアクリル板を被覆層１２として用いることができる。更に、半導体素子１４がＣＣＤイメージセンサ等の撮像素子である場合は、フィルタ等が付加される。ここで、回路部１４Ｄが光学系の素子を有さない場合は、被覆層１２を省いた構成を実現することができる。
【００１７】
窪み部１４Ａは、半導体素子１４の周辺部を一様に窪ませた領域であり、その表面には、メッキ膜等から成るメタル配線１４Ｂが形成されている。この窪み部１４Ａの表面は、回路部１４Ｄに接続されたメタル配線１４Ｂから成るボンディングパッドが形成され、このボンディングパッドに金属細線が接続される。窪み部１４Ａを設けることにより、そこにボンディングされる金属細線１５の最頂部の高さを、半導体素子１４に対して低くすることができる。また、ここでは、窪み部１４Ａの側面は、半導体素子１４の面方向に対して垂直に成っている。更にまた、メタル配線１４Ｂは、半導体基板１４Ｃの表面に形成された回路を、周辺部に設けた窪み部１４Ａまで再配線させる働きを有する。
【００１８】
図１（Ｂ）を参照して、同図に示す半導体素子１４では、窪み部１４Ａの側面に傾斜が付いた形状と成っている。このことにより、角部１４Ｄの角度αは鈍角となり、メッキ法等によりメタル配線１４Ｂをパターニングする工程に於いて、この角部１４Ｄで断線等が発生するのを防止することができる。
【００１９】
図１（Ｃ）に示す半導体素子１４では、窪み部１４Ａの断面は曲面となる。従って、メッキ法等によりメタル配線１４Ｂをパターニングする工程に於いて、この角部１４Ｄで断線等が発生するのを防止することができる。
【００２０】
次に図２から図５を参照して、半導体素子１４の製造方法を説明する。本発明の半導体装置の製造方法は、ウェハ４５の表面に複数個の回路部１４Ｄを形成する工程と、各回路部１４Ｄの周辺部を部分的に切除することにより窪み部１４Ａを設ける工程と、回路部１４Ｄと電気的に接続された電極が窪み部１４Ａに構成されるようにメタル配線１４Ｂを形成する工程と、窪み部１４Ａの箇所にてウェハ４５を分割することにより各半導体素子１４に分割する工程と、電極と他の導電部材とを電気的に接続する工程と、半導体素子１４を封止する工程とを有する。これら各工程を以下にて説明する。なおここでは、半導体素子１４の分割までの説明を行い、その後の工程に関しては、他の実施の形態にて詳述する。
【００２１】
図２を参照して、先ずダイシングブレード４６を用いてハーフダイシングを行うことにより、窪み部１４Ａを形成する。図２（Ａ）は本工程の概要を示す斜視図であり、図２（Ｂ）（Ｃ）（Ｄ）は刃先の形状が異なるダイシングブレード４６を用いてハーフダイシングを行う状態を示す断面図である。
【００２２】
図２（Ａ）を参照して、本工程に投入されたウェハ４５には、多数個の回路部１４Ｄが形成されている。また、受光素子または発光素子を含む個々の回路がマトリックス状に形成されても良い。そして、各回路部１４Ｄの境界に対応するダイシングラインＤに沿ってハーフダイシングを行うことにより窪み部１４Ａを形成する。ここで用いるダイシングブレード４６の幅は、ウェハのダイシングを行うダイシングブレードよりも幅広に形成され、例えば、形成予定の窪み部１４Ａの幅の２倍の刃先の幅を有するものが採用される。
【００２３】
図２（Ｂ）を参照して、ここでは、平坦な刃先を有するダイシングブレード４６Ａを用いてハーフダイシングを行っている。従って、窪み部１４Ａの断面形状は、同図右側に示すように、側面が直角に成る。
【００２４】
図２（Ｃ）を参照して、ここでは、刃先の両端に傾斜部を有するダイシングブレード４６Ａを用いてハーフダイシングを行っている。従って、窪み部１４Ａの断面形状は、同図右側に示すように、側面が傾斜に形成される。
【００２５】
図２（Ｄ）を参照して、ここでは、刃先の両端が曲線形状を有するダイシングブレード４６Ａを用いてハーフダイシングを行っている。従って、窪み部１４Ａの断面形状は、同図右側に示すように、曲線を描くように成る。
【００２６】
次に、図３を参照して、ウェハ４５の表面に形成された回路と電気的に接続されたメタル配線１４Ｂを、窪み部１４Ａに設ける。メタル配線１４Ｂの材料としては、Ａｌ、Ａｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリング、ＣＶＤ等の低真空、または高真空下の被着、電界メッキ、無電界メッキまたは焼結等により被覆される。また、窪み部１４の側面部が傾斜面に形成された場合、上記した方法による、側面部へのメタル配線１４Ｂの形成が容易に成るメリットを有する。
【００２７】
次に、図４を参照して、ウェハ４５の表面に形成された各回路を保護するために、各回路の上部に被覆層１２を張り合わせる。被覆層１２のメタル配線１４Ｂに対応する箇所は、メタル配線１４Ｂと干渉しないように加工が施されている。また、被覆層１２の張り合わせは、エポキシ樹脂等の接着剤を用いて行われる。更にまた、回路部１４Ｄが光学系の素子を有さない場合は、この工程は省くことができる。
【００２８】
次に、図５を参照して、ダイシングブレード４７を用いて全体ダイシングを行うことにより、各半導体素子１４を分離する。ここでは、窪み部１４Ａの中央部の、ウェハ４５の残りの厚み部分およびメタル配線１４Ｂを、ダイシングブレード４７により切断している。ここで用いるダイシングブレード４７は、先述したダイシングブレード４６よりも幅が狭いものが用いられる。
【００２９】
（第２の実施の形態）
図６から図１２を参照して、本実施の形態に係る半導体装置１０Ａの構成および製造方法を説明する。先ず、図６から図８を参照して、半導体装置１０Ａの構成を説明する。図６（Ａ）は半導体装置１０Ａの斜視図であり、図６（Ｂ）はその裏面図である。図７（Ａ）（Ｂ）および図８（Ａ）（Ｂ）は、図１（Ａ）のＸ−Ｘ線に於ける断面図である。
【００３０】
半導体装置１０Ａは、受光部または発光部を有する半導体素子１４が封止樹脂１３により封止された半導体装置１０Ａに於いて、半導体素子１４の表面を被覆する被覆層１２が封止樹脂１３の表面から露出する構成と成っている。更に詳述すると、本実施の形態に係る半導体装置１０Ａは、受光部または発光部を有する半導体素子１４と、半導体素子１４の表面を被覆する被覆層１２と、半導体素子１４が固着されるランド１６と、金属細線１５を介して半導体素子１４と電気的に接続され外部電極を形成するリード１１と、半導体素子１４、金属細線１５、ランド１６およびリード１１を封止する封止樹脂１３とを具備し、被覆層１２が封止樹脂１３から露出する構成と成っている。このような構成を以下にて説明する。
【００３１】
図６（Ａ）を参照して、被覆層１２は、封止樹脂１３の表面から露出する構成と成っている。ここでは、半導体装置１０Ａの中央部付近に半導体素子１４が配置され、その表面を被覆する被覆層１２が封止樹脂１３から露出している。被覆層１２の材料としては、半導体素子１４に入力される光または半導体素子１４から出力される光に対して透明なものが用いられる。例えば、半導体素子１４が可視光線を感知する素子であれば、可視光線に対して透明性を有する材料が被覆層１２として採用される。具体的には、ガラスまたはアクリル板等を被覆層１２として用いることができる。更に、半導体素子１４がＣＣＤイメージセンサ等の撮像素子である場合は、フィルタ等が付加される。
【００３２】
図６（Ｂ）を参照して、半導体装置１０Ａの裏面の周辺部には、部分的に露出したリード１１が外部電極を形成している。即ち、半導体装置１０Ａの表面に被覆層１２が露出し、裏面にリード１１から成る外部電極端子が露出している。
【００３３】
図７（Ａ）を参照して、半導体素子１４はランド１６上に固着されている。半導体素子１４とリード１１とは、金属細線１５を介して電気的に接続されている。ここで、半導体素子１４としては、受光素子または発光素子を採用することができる。受光素子としては、ＣＣＤ（Ｃｈａｒｇｅｄ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサやＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ等の固体撮像素子や、フォトダイオードやフォトトランジスタ等のフォトセンサを半導体素子１４として採用することができる。発光素子としては、発光ダイオードまたは半導体レーザーを半導体素子１４として採用することができる。更には、半導体素子１４に替えてＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）を用いることも可能である。
【００３４】
窪み部１４Ａは、半導体素子１４の周辺部を一様に窪ませた領域であり、その表面には、メッキ膜等から成るメタル配線１４Ｂが形成されている。窪み部１４Ａの表面は、メタル配線１４Ｂから成るボンディングパッドが形成され、このボンディングパッドに金属細線１５が接続されている。窪み部１４Ａを設けることの利点を説明する。本発明では、半導体素子１４を被覆する被覆層１２は封止樹脂１３の表面から露出する。従って、半導体素子１４の上面から封止樹脂１３の表面までの距離は、被覆層１２の厚み（ｄ１）と同等になる。このことから、金属細線１５の盛り上がりの高さ（ｄ２）が、被覆層１２の厚み（ｄ１）よりも高い場合は、ｄ２の高さをどのように確保するかが問題となる。ここでは、上記した窪み部１４Ａを設けて、この窪み部１４Ａに金属細線１５をワイヤボンディングすることにより、この問題を解決している。即ち、被覆層１２の厚み（ｄ１）と窪み部１４Ａの深さとを加算した長さを、金属細線１５の盛り上がりの高さ（ｄ２）よりも長く設定することで、金属細線１５の形成領域を確保している。また、金属細線１５の盛り上がりの高さ（ｄ２）よりも、被覆層１２の厚さ（ｄ１）が厚く形成された場合には、窪み部１４Ａを省いた構成にすることも可能である。
【００３５】
また、被覆層１２の側面を傾斜の付いた構造にすることも可能であり、この場合は、アンカー効果により、被覆層１２と封止樹脂１３との密着を向上させることができる。
【００３６】
ランド１６は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした金属、Ａｌを主材料とした金属またはＦｅ−Ｎｉ等の合金から成る。ここでは、ランド１６は、半導体装置１０Ａの中央部に配置され、その表面には接着剤を介して、半導体素子１４が固着されている。そして、ランド１６の裏面は封止樹脂１３により被覆されることで装置の耐湿性が向上されている。また、ランド１６の裏面を封止樹脂１３から露出させることもできる。このことにより、半導体素子１４から発せられる熱の高熱性を向上させることができる。
【００３７】
リード１１は、ランド１６を囲むように複数個が設けられ、個々がランド１６の近傍から半導体装置１０Ａの周辺部まで延在している。ランド１６に近接する方のリード１１の端部は、金属細線１５を介して半導体素子１４と電気的に接続している。また、リード１１の他端付近の裏面は、封止樹脂１３から露出して、外部電極を形成している。ここでは、リード１１は、ガルウイング形状に成型されている。
【００３８】
封止樹脂１３は、被覆層１２の表面を露出させて、ランド１６、リード１１、金属細線１５、半導体素子１４および被覆層１２を封止している。また、封止樹脂１３は、機械的強度の向上および耐湿性の向上のために、無機フィラーが混入されて遮光性のものとなっている。無機フィラーとしては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物、および、ケイ素化合物を採用することができる。また、封止樹脂１３に用いる樹脂としては、熱可塑性樹脂または熱硬化性樹脂の両方を全般的に採用することができる。本発明に適用可能な熱可塑性樹脂としては、例えば、ＡＢＳ樹脂、ポリプロピレン、ポリエチレン、ポリスチレン、アクリル、ポリエチレンテレフタレート、ポリフェニレンエーテル、ナイロン、ポリアミド、ポリカーボネイト、ポリアセタール、ポリブチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ウレタン樹脂およびエラストマーが挙げられる。また、本発明に適用可能な熱硬化性樹脂としては、例えば、ユリア、フェノール、メラミン、フラン、アルキド、不飽和ポリエステル、ジアリルフタレート、エポキシ、ケイ素樹脂およびポリウレタンを挙げることができる。
【００３９】
図７（Ｂ）を参照して、他の形態の半導体装置１０Ａの構成を説明する。同図に示した半導体装置１０Ａの基本的な構成は上述したものと同様であり、相違点は、半導体素子１７を有していることにある。この相違点の詳細を以下にて説明する。
【００４０】
半導体素子１７は、ランド１６上に固着されており、更にこの半導体素子１７の上部に半導体素子１４が設けられている。そして、半導体素子１７とリード１１とは、金属細線１５を介して電気的に接続されている。従って、半導体素子１７と半導体素子１４とは、金属細線１５およびリード１１を介して電気的に接続することができる。半導体素子１７としては、半導体素子１４の制御または半導体素子１７から出力された電気信号の処理を行う素子を採用することができる。
【００４１】
半導体素子１４がＣＣＤイメージセンサやＣＭＯＳイメージセンサである場合は、ＣＣＤを駆動させるためのドライバー回路や、Ａ／Ｄコンバータ、信号処理回路等を半導体素子１７に形成することができる。更には、画像圧縮機能や色素補正機能を有する回路を、半導体素子１７に形成することも可能である。また、半導体素子１４が発光ダイオード等の発光素子である場合は、この発光素子を制御する回路を、半導体素子１７に形成することが可能である。このような半導体素子１７を、半導体素子１４に加えて半導体装置１０Ａに内蔵させることにより、半導体装置１０Ａの付加価値を向上させることができる。
【００４２】
図７（Ｃ）を参照して、ここでは、金属細線１５が接続する箇所のリード１１が封止樹脂１３に埋め込まれ、封止樹脂１３の側部からリード１１が導出している。
【００４３】
図８を参照して、他の形態の半導体装置１０Ａの構成を説明する。同図に示す半導体装置１０Ａの基本的な構成は、図１を参照して説明したものと同一であり、相違点はリード１１が平坦に形成されている点にある。図８（Ａ）では、半導体素子１４のみが半導体装置１０Ａに内蔵され、図８（Ｂ）では、半導体素子１４に加えて半導体素子１７が内蔵されている。
【００４４】
図８（Ｃ）を参照して、ここでは金属細線１５により半導体素子１４とパッド１１Ａが接続され、パッド１１Ａの裏面が封止樹脂１３の裏面から露出することで外部電極を形成している。
【００４５】
次に図９から図１２を参照して、本実施の形態の半導体装置１０Ａの製造方法を説明する。半導体装置１０Ａは、受光部または発光部を有する半導体素子１４を封止樹脂１３で封止する工程を具備する半導体装置の製造方法に於いて、前記半導体素子の表面を被覆する被覆層の上面をシートで保護してから、前記封止樹脂の封止を行うことで、前記被覆層を前記封止樹脂から露出させることにより製造される。更に詳しくは、半導体装置１０Ａの製造方法は、導電部材から成る基板４１を加工し、基板上にランド１６およびリード１１を設ける工程と、基板４１全体の下面を第１のシート５１Ａに貼り付ける工程と、表面に被覆層１２を有する半導体素子１４を基板４１のランド１６に固着する工程と、被覆層１２の上面を第２のシート５１Ｂで保護する工程と、基板４１のランド１６、リード１１および半導体素子１４を封止樹脂１３により封止する工程とを具備する。以下にて図を参照しつつ上記工程の詳細を説明する。
【００４６】
図９を参照して、先ず、導電部材から成る基板４１を加工し、基板４１上にランド１６およびリード１１を設ける。基板４１は、例えば、厚さが約１００〜２５０μｍの銅を主体とする板状体から成る。しかし、Ｆｅ−Ｎｉを主体とした金属を用いても良いし、他の金属材料も採用可能である。そして、基板４１上には、一点鎖線で示した一つの半導体装置に対応するユニットを示す搭載部４２が、マトリックス状に複数個形成されている。同図では、４個の搭載部が設けられているが、少なくとも１つが配置されれば良い。この搭載部４２は、紙面に対して左右方向に延在する一対の第１の連結条体４３と、紙面に対して上下方向に延在する一対の第２の連結条体４４とにより囲まれている。そして、この第１および第２の連結条体４３、４４により、１枚の基板４１上に複数個の搭載部４２が設けられている。
【００４７】
図１０（Ａ）は、図９で示した搭載部４２の拡大図である。図示の如く、搭載部４２は、主に、ランド１６とランド１６を支持する吊りリード１６Ａと、複数のリード１１とを有する。ここで、リード１１は、ランド１６の４側辺の近傍に一端が位置し、この４側辺を囲み第１および第２の連結条体４３、４４へと他端が延在される。
【００４８】
次に、図１０（Ｂ）を参照して、基板４１全体の下面を第１のシート５１Ａに貼り付ける。第１のシート５１Ａは、機械的力および熱に対して伸縮性の低い素材から採用される。例えば、本実施の形態では、ＰＥＴ（ポリエチレンテレフタレート）材を用いるが、上記の上面を満たすものであれば、他の材料を用いることもできる。
【００４９】
次に、図１１を参照して、表面に被覆層１２を有する半導体素子１４を基板４１のランド１６に固着する。図１１（Ａ）は本工程における１つの搭載部４２の平面図であり、図１１（Ｂ）はその断面図である。
【００５０】
表面に被覆層１２が設けられた半導体素子１４は、接着剤を介してランド１６の上部に固着される。そして、半導体素子１４とリード１１とは、金属細線１５により電気的に接続される。半導体素子１４の周辺部には、窪み部１４Ａが設けられており、この窪み部１４Ａに金属細線１５が接続するボンディングパッドが形成されている。
【００５１】
次に、図１２を参照して、被覆層１２の上面を第２のシート５１Ｂで保護した後に、基板４１のランド１６、リード１１および半導体素子１４を封止樹脂１３により封止する。図１２（Ａ）は本工程を説明する断面図であり、図１２（Ｂ）は他の形態の本工程を説明する断面図である。
【００５２】
図１２（Ａ）を参照して、本工程では、上金型５０Ａおよび下金型５０Ｂよりなるモールド金型を用いて樹脂封止を行う。封止方法としては、熱硬化性樹脂を用いるトランスファーモールドまたは、熱可塑性樹脂を用いるインジェクションモールド等を採用することができる。更に、液状の樹脂を用いた封止方法を採用することもできる。基板４１の下面に貼り付けられた第１のシート５１Ａは、下金型５０Ｂに当接している。また、第１のシート５１Ａの平坦性を維持するために、下金型５０Ｂ設けた吸引手段にて、第１のシート５１Ａを固定しても良い。
【００５３】
第２のシート５１Ｂは、被覆層１２の上面が封止樹脂１３により被覆されないように保護する役割を有する。ここでは、上金型５０Ａの内壁の殆どが、第２のシート５１Ｂの上面により被覆される。更に、被覆層１２の上面には第２のシート５１Ｂの下面が当接している。この状態で、金型に設けたゲートから、封止樹脂１３を封入することにより、封止の工程が行われる。封止の工程が終了した後に、第１のシート５１Ａおよび第２のシート５１Ｂは剥離される。
【００５４】
第２のシート５１Ｂとしては、上述した第１のシートと同様のものを用いることができるが、耐熱性等を満たすものであれば他の材料を用いることもできる。また、被覆層１２と当接する第２のシート５１Ｂの面に接着剤を塗布すると、第２のシート５１Ｂと被覆層１２との接着性が向上され、両者の界面に封止樹脂１３が侵入するのを防止することができる。また、上金型５０Ａの内壁と第２のシート５１Ｂとの接着力を向上させるために、上金型５０Ａに吸引手段を設けて、この吸引手段により、第２のシート５１Ｂを保持することが可能である。
【００５５】
図１２（Ｂ）を参照して、他の形態の封止方法を説明する。ここでは、被覆層１２の上面に対応する箇所のみに、第２のシート５１Ｂが設けられている。従って、樹脂封止の工程が終了した後に、第２のシート５１Ｂを剥離すると、第２のシート５１Ｂが設けられた箇所が凹状になる。
【００５６】
上記の説明では各搭載部４２毎に個別のキャビティで樹脂封止を行ったが、複数個の搭載部４２を１つのキャビティで樹脂封止を行い、その後にスクライブ等により個々の搭載部４２に分割することも可能である。この様な工程は一般的にＭＡＰ（Ｍｕｌｔｉ Ａｒｅａ Ｐａｃｋａｇｅ）と呼ばれている。
【００５７】
上記した工程の後に、樹脂を硬化させるモールドキュアの工程、外部に露出したリード１１をメッキ膜により被覆するメッキの工程、各搭載部４２を分離するダイシングの工程、電気的特性および良否判定を行う測定の工程を経て、半導体装置１０Ａが製造される。
【００５８】
本実施の形態では、半導体素子１４の上面を被覆する被覆層１２が、封止樹脂１３から露出することにある。換言すると、被覆層１２を介して半導体素子１４が、封止樹脂１３から露出している。従って、透明樹脂により全体が封止されていた従来例と比較すると、封止樹脂１３は薄く形成することが可能であり、装置全体の厚みを薄くすることができる。更に、被覆層１２を介して半導体素子１４が外部に露出していることから、半導体素子１４が受光素子である場合は、外部から入力する光信号の減衰を抑止して受光することができる。また、半導体素子１４が発光素子である場合は、発光する光信号の減衰を抑止することができる。
【００５９】
更に、本実施の形態では、フィラーが混入された封止樹脂を用いて半導体装置１０を構成することにある。このことにより、機械的強度および耐湿性に優れた半導体装置を構成することができる。
【００６０】
（第３の実施の形態）
図１３から図１５を参照して、本実施の形態に係る半導体装置１０Ｂの構成および製造方法を説明する。先ず、図１３および図１４を参照して、本実施の形態に係る半導体装置１０Ｂの構成を説明する。
【００６１】
図１３（Ａ）は半導体装置１０Ｂの斜視図であり、図１３（Ｂ）はその裏面図である。同図から明らかなように、半導体装置１０Ｂの基本的な構成は、第１の実施の形態で説明した半導体装置１０Ａと同様であり、相違点は、半導体装置１０Ｂの裏面に被覆層１２が露出することにある。具体的には、リード１１が露出して外部電極を構成する面の封止樹脂１３から、被覆層１２が露出している。
【００６２】
図１４を参照して半導体装置１０Ｂの断面構造に関して説明する。図１４（Ａ）および図１４（Ｂ）は図１３（Ａ）のＸ−Ｘ線に於ける断面図である。
【００６３】
図１４（Ａ）を参照して、ランド１６の下面に半導体素子１４が固着されている。半導体素子１４とリード１１とは金属細線１５により接続されており、ここでは、金属細線１５の一端はリード１１の下面に接続されている。また、金属細線１５の他端は、半導体素子１４の周囲に設けた窪み部１４Ａのメタル配線１４Ｂに接続されている。
【００６４】
図１４（Ｂ）を参照して、ここでは、半導体素子１４に加えて半導体素子１７も半導体装置１０Ｂに内蔵されている。半導体素子１７に形成される回路の種類および半導体素子１７を内蔵することによる効果は、第１の実施の形態と同様である。
【００６５】
図１４（Ｃ）を参照して、上述した半導体装置１０Ｂの実装構造を説明する。半導体装置１０Ｂは、半田等のロウ材を介して、基板５２上に固着される。具体的には、基板５２に設けられた導電路とリード１１の露出部をロウ材で接続する。また、半導体素子１４と外部との光の入出力を可能にするために、基板５２には、半導体素子１４の位置および大きさに対応した開口部５３が設けられている。
【００６６】
図１５を参照して、上述した半導体装置１０Ｂの製造方法を説明する。ここで、第１の実施の形態で説明した半導体装置１０Ａの製造方法と重複する工程に関しては、その説明を割愛する。具体的には、導電性の基板４１にランド１６およびリード１１を形成する工程、基板４１に第１のシートを貼り付ける工程、半導体素子１４の固着および金属細線１５のワイヤボンディングの工程に関しては、第１の実施の形態と基本的には同じである。なお、ここでは、半導体素子１４の固着およびワイヤボンディングを行った後に、シート５１の貼り付けを行っている。更に、第１の実施の形態では、第１のシート５１Ａおよび第２のシート５１Ｂの２枚のシートを用いてモールド封止の工程を行っていたが、ここでは、１枚のシート５１を用いて、モールド封止の工程を行っている。
【００６７】
図１５を参照して、モールド封止の工程を説明する。外部に露出する部分のリード１１の下面はシート５１に貼り付けられている。そして、シート５１は下金型５０Ｂにより支持されている。更に、半導体素子１４を被覆する被覆層１２も、シート５１に貼り付けられている。従って、本工程では、リード１１およびランド１６が形成された基板４１が貼り付けられるシート５１に、被覆層１２も貼り付けられている。この状態で封止樹脂１３の封入を行っている。従って、１枚のシートを用いたモールド封止の工程を実現できる。
【００６８】
上記した工程の後に、樹脂を硬化させるモールドキュアの工程、外部に露出したリード１１をメッキ膜により被覆するメッキの工程、各搭載部４２を分離するダイシングの工程、電気的特性および良否判定を行う測定の工程を経て、半導体装置１０Ｂが製造される。
【００６９】
（第４の実施の形態）
図１６および図１７を参照して、本実施の形態に係る半導体装置１０Ｃの構成および製造方法を説明する。先ず、図１６を参照して、本実施の形態に係る半導体装置１０Ｃの構成を説明する。
【００７０】
図１６を参照して、半導体装置１０Ｃは、受光部または発光部を有する半導体素子１４と、半導体素子１４の表面を被覆する被覆層１２と、表面に導電路２０が形成され且つ半導体素子１４が載置される実装基板１８と、半導体素子１４と導電路２０とを電気的に接続する金属細線１５と、半導体素子１４および金属細線１５を封止する封止樹脂１３とを具備し、被覆層１２が封止樹脂１３から露出する構成と成っている。
【００７１】
上記したように、本実施の形態に係る半導体装置１０Ｃの基本的な構成は、第１および第２の実施の形態で説明したものと同様であり、相違点は、実装基板１８を基板（インターポーザ）として用いる点にある。
【００７２】
図１６（Ａ）を参照して、半導体素子１４は、接着剤を介して、実装基板１８の上面に固着されている。実装基板１８の表面には、ボンディングパッド等を構成する導電路２０が設けられ、実装基板１８を貫通させて外部電極１９が下面に露出している。また、絶縁部材を介して積層された複数層の配線を設けることも可能である。
【００７３】
図１６（Ｂ）を参照して、ここでは、半導体素子１４に加えて半導体素子１７が、半導体装置１０Ｃに内蔵されている。
【００７４】
次に、図１７を参照して、半導体装置１０Ｃの製造方法を説明する。図１７（Ａ）を参照して、実装基板１８上には半導体素子１４が固着され、金属細線１５介して導電路２０と半導体素子１４とが接続される。その後に、半導体素子１４が固着された実装基板１８は、下金型５０Ｂにセットされる。シート５１の上面は、上金型５０Ａの内壁の殆どの領域に当接しており、シート５１Ｂの下面は被覆層１２に当接している。この状態で、封止樹脂１３の封入を行う。下金型５０Ｂには、実装基板１８が全面的に当接しているので、ここでは１枚のシート５１を用いてモールド封止の工程が行われる。
【００７５】
図１７（Ｂ）を参照して、ここでは、被覆層１２と同程度の大きさのシート５１を用いて、被覆層１２を保護している。封止樹脂１３の封入を行った後に、シート５１が剥離される。従って、露出する被覆層１２の上面は、封止樹脂１３から成る上面よりも、シート５１の厚みだけ内側に窪んだ形状になる。
【００７６】
上記した工程の後に、樹脂を硬化させるモールドキュアの工程、電気的特性および良否判定を行う測定の工程を経て、半導体装置１０Ｃが製造される。
【００７７】
（第５の実施の形態）
図１８から図２１を参照して、本実施の形態に係る半導体装置１０Ｄの構成および製造方法を説明する。先ず、図１８を参照して、本実施の形態に係る半導体装置１０Ｄの構成を説明する。
【００７８】
図１８（Ａ）を参照して、半導体装置１０Ｄは、受光部または発光部を有する半導体素子１４と、半導体素子１４の表面を被覆する被覆層１２と、分離溝２４により離間され且つ半導体素子１４が上部に固着された導電パターン２１と、導電パターン２１の裏面を露出させて半導体素子１４および導電パターンを被覆し且つ分離溝２４に充填された封止樹脂１３とを具備し、被覆層１２が封止樹脂１３から露出する構成と成っている。これらの構成要素を以下にて説明する。
【００７９】
導電パターン２１は、第１の導電パターン２１Ａおよび第２の導電パターン２１Ｂとから成る。第１の導電パターン２１Ａはランド状に形成され、その上部には、半導体素子１４が実装されている。第２の導電パターン２１Ｂは、第１の導電パターン２１Ａに接近した箇所に設けられ、ボンディングパッドの役割を有する。また、第２の導電パターン２１Ｂの裏面には、半田等のロウ材から成る外部電極２３が設けられる。
【００８０】
第１の導電パターン２１Ａおよび第２の導電パターン２１Ｂの側面は、内側に湾曲した形状に成る。従って、導電パターン２１の湾曲した側面部と封止樹脂１３が嵌合することにより、両者の結合力は強固になっている。
【００８１】
封止樹脂１３としては、第１の実施の形態で述べたものと同一の樹脂を採用することができる。ここでは、導電パターン２１が封止樹脂１３に埋め込まれた構造に成っている。従って、半導体装置１０Ｄは、封止樹脂１３の剛性により全体が支持されている。
【００８２】
半導体素子１４、被覆層１２、金属細線等の他の構成要素に関しては、上述した第１の実施の形態と同様であるので、その説明は割愛する。
【００８３】
図１８（Ｂ）を参照して、ここでは、半導体素子１４に加えて半導体素子１７が、半導体装置１０Ｄに内蔵されている。
【００８４】
次に、図１９から図２１を参照して、半導体装置１０Ｄの製造方法を説明する。半導体装置１０Ｄの製造方法は、導電箔４０の導電パターン２１となる箇所を除いた領域に分離溝２４を形成することで導電パターン２１を形成する工程と、表面に被覆層１２を有する半導体素子１４を導電パターン２１上に固着する工程と、被覆層１２の上面をシート５１で保護する工程と、半導体素子１４を被覆して分離溝２４に充填されるように封止樹脂１３を形成する工程と、各導電パターン２１を電気的に分離する工程とから成る。これらの工程を以下にて説明する。
【００８５】
図１９（Ａ）を参照して、銅またはアルミニウム等を主成分とする導電箔４０を用意して、分離溝２４を設けることにより、導電パターン２１を形成する。具体的には、導電箔４０の導電パターン２１が形成される箇所の表面をエッチング用のレジストＲにて被覆して、ウェットエッチングを行うことで分離溝２４を形成する。エッチングにより成る分離溝２４の側面は湾曲し、更に粗面に成るので、封止樹脂１３との密着は強固になる。分離溝２４が形成された後に、レジストＲは剥離して除去する。また、導電パターン２１の表面には、メッキ膜が形成される。
【００８６】
図１９（Ｂ）を参照して、導電パターン２１に半導体素子１４を実装する。ここでは、半導体素子１４を第１の導電パターン２１Ａに固着し、金属細線１５により半導体素子１４と第２の導電パターン２１Ｂとを電気的に接続している。
【００８７】
次に、図２０を参照して、被覆層の上面を第２のシートで保護し、半導体素子１４を被覆して分離溝２４に充填されるように封止樹脂１３を形成する。本工程を以下にて説明する。
【００８８】
図２０（Ａ）を参照して、半導体素子１４が表面に固着された導電箔４０を下金型５０Ｂに載置する。上金型５０Ａの内壁の殆どにはシート５１の上面が当接し、シート５１の下面は被覆層１２の上面に当接している。この状態で、半導体素子１４および金属細線１５を被覆して、分離溝２４に充填されるように封止樹脂１３を形成する。
【００８９】
図２０（Ｂ）では、被覆層１２と同程度の大きさのシート５１を用いて、被覆層１２を保護している。この方法でも、被覆層１２の上面を保護できる。
【００９０】
次に、図２１を参照して、各導電パターン２１を電気的に分離する工程を説明する。
【００９１】
図２１（Ａ）を参照して、導電箔４０を裏面から全面的に除去することにより、各導電パターン２１を電気的に分離する。具体的には、導電箔４０の裏面を全面的にエッチングを行うことにより、各導電パターン２１を電気的に分離することができる。従って、分離溝２４に充填された封止樹脂１３が導電パターン２１から露出する構造となる。同図では、一点鎖線で示した箇所まで導電箔４０を裏面からエッチングすることにより、本工程が行われる。
【００９２】
図２１（Ｂ）は、本工程により、各導電パターン２１が電気的に分離された状態を示している。
【００９３】
図２１（Ｃ）を参照して、裏面に露出した導電パターン２１を被覆樹脂２２で被覆する。そして、被覆樹脂２２の所望の箇所に開口部を設けて、外部電極２３を形成する。最後に、マトリックス状に形成された各回路装置を、封止樹脂２３をダイシングすることで、個別の半導体装置１０Ｄに分割する。
【００９４】
本工程の利点は、封止樹脂１３を被覆するまでは、導電パターン２１となる導電箔４０が支持基板となることである。本発明では、支持基板となる導電箔４０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００９５】
（第６の実施の形態）
図２２から図２５を参照して、本実施の形態に係る半導体装置１０Ｅの構成および製造方法を説明する。先ず、図２２および図２３を参照して、本実施の形態に係る半導体装置１０Ｅの構成を説明する。
【００９６】
図２２（Ａ）は半導体装置１０Ｅの斜視図であり、図２２（Ｂ）および図２２（Ｃ）はその断面図である。同図を参照して半導体装置１０Ｅは、受光部または発光部を有する半導体素子１４と、半導体素子の下方に設けられ且つ前記半導体素子と金属細線１５を介して接続された外部電極と、透明な材料から成る被覆層１２が上部に設けられ且つ内部に半導体素子１４および金属細線１５が収納される筐体と、前記筐体の内部と前記半導体素子との間の間隙に充填された透明樹脂とを具備する構成となっている。各要素の詳細を以下にて説明する。
【００９７】
図２２（Ａ）および図２２（Ｂ）を参照して、筐体２５は、半導体装置１０Ｅの外形を成しており、その上部には、透明な材料から成る被覆層１２が設けられている。筐体２５の内部は空洞部となっており、この空洞部の大きさはそこに内蔵される半導体素子１４の大きさ以上に形成される。筐体２５の材料としては、上述した封止樹脂１３の材料と同じ樹脂を採用することができる。即ち、遮光性の樹脂を、筐体２５の材料として採用することができる。更には、セラミックや金属等を筐体２５の材料として採用することも可能である。
【００９８】
半導体素子１４は、第１の実施の形態で説明したものと同様の素子を採用することができる。半導体素子１４とリード１１とは金属細線１５を介して接続される。ここでも、半導体素子１７の周辺部には窪み部１４Ａが設けられ、この窪み部１４Ａに金属細線１５がボンディングされている。従って、透明樹脂２６の厚みを薄くすることが可能となり、半導体装置１０Ｅ全体の薄型化を実現することができる。
【００９９】
リード１１は、半導体素子１７の下方に形成され、その表面は金属細線１５が接続されるボンディングパッドとなり、その裏面は部分的に露出して外部電極を形成する。また、リード１１は、外部電極となる箇所を除いて、被覆樹脂２２で被覆されても良い。
【０１００】
透明樹脂２６は、半導体素子１４と金属細線１５とを封止するように、筐体２５の空洞部に充填されている。透明樹脂２６としては、被覆層１２と同等以上の透明を有する樹脂を採用することができる。
【０１０１】
図２２（Ｃ）を参照して、ここでは、半導体素子１４の下方に半導体素子１７が載置されている。半導体素子１７としては、前述した第１の実施の形態と同様のものを採用することができる。
【０１０２】
図２３を参照して、他の形態の半導体装置１０Ｅの構成を説明する。図２３（Ａ）を参照して、同図に示す半導体装置１０Ｅの基本的な構成は、図２２に示したものと同様であり、相違点は、実装基板１８を有している点にある。具体的には、実装基板１８の表面には導電路２０が形成され、実装基板１８を貫通させて導電路２０と電気的に接続された外部電極１９が設けられている。ここで、外部電極１９は、銀または銅等の金属から成る。また、図２３（Ｂ）を参照して、半導体素子１４に加えて、半導体素子１７を半導体装置１０Ｅに内蔵させることも可能である。
【０１０３】
次に、図２４および図２５を参照して、半導体装置１０Ｅの製造方法を説明する。半導体装置１０Ｅの製造方法は、透明な材料から成る被覆層１２が上部に設けられた筐体２５を用意する工程と、半導体素子１４の裏面に外部電極を形成して半導体素子１４と外部電極とを金属細線１５で電気的に接続する工程と、透明樹脂２６で半導体素子１４および金属細線１５を封止することにより透明樹脂２６の外形を筐体２５の内部に即した形状にする工程と、透明樹脂２６を筐体２５の内部に嵌合させる工程とから成る。このような各工程を以下にて説明する。
【０１０４】
先ず、図２４を参照して、透明な材料から成る被覆層１２が上部に設けられた筐体２５を用意する。筐体２５は内部に空洞部２７を有するケースの如き形状であり、内蔵される半導体素子１４が光信号のやり取りを行うための被覆層１２が、上部に設けられている。空洞部２７の大きさは、そこに内蔵される半導体素子１４およびその接続領域が確保されるように、半導体素子１４よりも若干大きいスペースと成っている。
【０１０５】
次に、図２５（Ａ）を参照して、半導体素子１４の下方にリード１１を設け、リード１１の表面と半導体素子１４とを金属細線１５にて電気的に接続する。金属細線１５は、半導体素子１４の窪み部１４Ａにボンディングされることから、金属細線１５の最頂部の高さを極力低くすることができる。
【０１０６】
次に、図２５（Ｂ）を参照して、透明樹脂２６で半導体素子１４および金属細線１５を封止することにより透明樹脂２６の外形を筐体２５の内部に即した形状にする。本工程は、熱硬化性樹脂を用いたトランスファーモールドまたは熱可塑性樹脂を用いたインジェクションモールドにより行うことができる。また、上述したように、窪み部１４Ａを設けることにより、金属細線１５の最頂部の位置は極力低く成っている。従って、半導体素子１４の表面を被覆する透明樹脂２６を薄くすることができる。
【０１０７】
次に、図２５（Ｃ）を参照して、接着剤により透明樹脂２６を筐体２５の内部に嵌合させる。このことにより、半導体素子１４は筐体２５内部に収納される。また、透明樹脂２６を筐体２５内部に嵌合させるために使用する接着剤としては、透明性を有するものを用いる。
【０１０８】
最後に、図２５（Ｄ）を参照して、半導体装置１０Ｅの裏面を被覆樹脂２２で被覆する。被覆樹脂２２として遮光性の樹脂を用いることにより、半導体装置１０Ｅ内部に裏面からノイズが侵入することを防止することができる。
【０１０９】
上記各実施の形態にて説明した半導体装置によれば、半導体素子１４の上面を被覆する被覆層１２を、封止樹脂１３から露出させることができる。従って、透明樹脂により全体が封止されていた従来例と比較すると、封止樹脂１３は薄く形成することが可能であり、装置全体の厚みを薄くすることができる。更に、被覆層１２を介して半導体素子１４が外部に露出していることから、半導体素子１４が受光素子である場合は、外部から入力する光信号の減衰を抑止して受光することができる。また、半導体素子１４が発光素子である場合は、発光する光信号の減衰を抑止することができる。
【０１１０】
更に、フィラーが混入された遮光性の封止樹脂を用いて半導体装置１０は構成されている。このことにより、機械的強度および耐湿性に優れた半導体装置を構成することができる。
【０１１１】
本発明の半導体装置の製造方法によれば、被覆層１２の上部をシート５１でカバーした後に、封止樹脂１３による封止を行っている。また、接着剤によりシート５１は被覆層１２に貼り付けられている。従って、モールド封止の工程で、被覆層１２の表面に封止樹脂１３が付着するのを防止することができる。
【０１１２】
上記の説明では、本発明に斯かる半導体装置およびその製造方法ついて説明を行ったが、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。具体的には、図２等を参照して、半導体素子１４とリード１１とは金属細線１５を介して接続されているが、バンプ等の他の接続手段で両者を接続することも可能である。即ち、ＩＬＢ（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ）やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）を用いて、半導体素子１４とリード１１との接続を行うことができる。
【０１１３】
また、半導体装置１０の具体的な封止構造等を説明する第２の実施の形態以降の説明では、被覆層１２が外部に露出する構造を説明したが、他の構造の半導体装置１０を構成することも可能である。具体的には、被覆層１２を省いて半導体装置１０を構成することも可能である。この場合に於いても、半導体装置１０の周辺部に窪み部１４Ａの側面が設けられているので、窪み部１４にワイヤボンディングされる金属細線の盛り上がりを押さえることが可能となる。従って、金属細線を被覆する封止樹脂１３の厚みを薄くすることができるので、装置全体を薄型化することができる。
【０１１４】
更にまた、上記説明では、半導体素子１４と他の構成要素との接続は金属細線により行われていたが、それ以外の接続構造を採用することも可能である。具体的には、図２６を参照して、半導体素子１４の回路部が形成された面を下面にして実装することもできる。半導体素子１４と導電路２０とは、バンプ電極１５Ａを介して接続されている。この構造により、装置全体の厚みを薄くすることができる。
【０１１５】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【０１１６】
半導体素子１４の周辺部に窪み部１４Ａを設け、この窪み部１４Ａの表面にボンディングパッドを構成するメタル配線を構成することにより、ボンディングパッドに接続される金属細線の盛り上がりの高さを押さえることができる。従って、金属細線や半導体素子等を被覆する封止樹脂１３の厚みを薄くすることが可能となり、半導体装置全体の薄型化を行うことができる。
【０１１７】
また、窪み部１４Ａの側面を傾斜面や曲面に形成することができるので、この側面部へのメタル配線１４Ｂの構成は容易になり、その断線を防止することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置に内蔵される半導体素子を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。
【図２】本発明の半導体装置に内蔵される半導体素子の製造方法を説明する平面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）、断面図（Ｄ）である。
【図３】本発明の半導体装置に内蔵される半導体素子の製造方法を説明する断面図である。
【図４】本発明の半導体装置に内蔵される半導体素子の製造方法を説明する断面図である。
【図５】本発明の半導体装置に内蔵される半導体素子の製造方法を説明する断面図である。
【図６】本発明の半導体装置を説明する斜視図（Ａ）、裏面図（Ｂ）である。
【図７】本発明の半導体装置を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。
【図８】本発明の半導体装置を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。
【図９】本発明の半導体装置の製造方法を説明する平面図である。
【図１０】本発明の半導体装置の製造方法を説明する平面図（Ａ）、断面図（Ｂ）である。
【図１１】本発明の半導体装置の製造方法を説明する平面図（Ａ）、断面図（Ｂ）である。
【図１２】本発明の半導体装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図１３】本発明の半導体装置を説明する斜視図（Ａ）、裏面図（Ｂ）である。
【図１４】本発明の半導体装置を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。
【図１５】本発明の半導体装置の製造方法を説明する断面図である。
【図１６】本発明の半導体装置を説明する断面図（Ａ）、断面図（Ｂ）である。
【図１７】本発明の半導体装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図１８】本発明の半導体装置を説明する断面図（Ａ）、断面図（Ｂ）である。
【図１９】本発明の半導体装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図２０】本発明の半導体装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図２１】本発明の半導体装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。
【図２２】本発明の半導体装置を説明する斜視図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。
【図２３】本発明の半導体装置を説明する断面図（Ａ）、断面図（Ｂ）である。
【図２４】本発明の半導体装置の製造方法を説明する平面図（Ａ）、断面図（Ｂ）である。
【図２５】本発明の半導体装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）、断面図（Ｄ）である。
【図２６】本発明の半導体装置を説明する断面図である。
【図２７】従来の半導体装置を説明する平面図（Ａ）、断面図（Ｂ）である。
【符号の説明】
１０Ａ〜１０Ｅ 半導体装置
１１ リード
１２ 被覆層
１３ 封止樹脂
１４ 半導体素子
１５ 金属細線
１６ ランド
１７ 半導体素子
１８ 被覆樹脂
１９ 外部電極
２０ 導電路
２１Ａ、２１Ｂ 導電パターン
２２ 被覆樹脂
２３ 外部電極
２４ 分離溝
２５ 筐体
２６ 透明樹脂
２７ 空洞部

Claims (12)

  1. 半導体素子と、前記半導体素子を封止する封止材と、前記半導体素子と電気的に接続され且つ前記封止材から露出する外部電極を構成する導電部材とを有する半導体装置に於いて、
    前記半導体素子は、半導体基板と、前記半導体基板の表面に設けた回路部と、前記半導体基板の周辺部に設けた窪み部と、前記回路部に接続して前記窪み部に電極を構成するメタル配線とを有することを特徴とする半導体装置。
  2. 前記窪み部の平坦面に、前記メタル配線から成る前記電極が形成されることを特徴とする請求項１記載の半導体装置。
  3. 前記窪み部の側面は、傾斜面に形成されることを特徴とする請求項１記載の半導体装置。
  4. 前記窪み部の側面は、曲面に形成されることを特徴とする請求項１記載の半導体装置。
  5. 前記回路部は、受光部または発光部を有する回路を構成することを特徴とする請求項１記載の半導体装置。
  6. 前記回路部は、透明な材料から成る被覆層により被覆されることを特徴とする請求項５記載の半導体装置。
  7. 前記半導体素子と前記導電部材とは、金属細線を介して電気的に接続されることを特徴とする請求項１記載の半導体装置。
  8. ウェハの表面に複数個の回路部を形成する工程と、
    前記各回路部の周辺部を部分的に切除することにより窪み部を設ける工程と、
    前記回路部と電気的に接続された電極が前記窪み部に構成されるようにメタル配線を形成する工程と、
    前記窪み部の箇所にて前記ウェハを分割することにより各半導体素子に分割する工程と、
    前記電極と他の導電部材とを電気的に接続する工程と、
    前記半導体素子を封止する工程とを有することを特徴とする半導体装置の製造方法。
  9. 前記窪み部の形成および前記ウェハの分割はダイシングにより行い、前記窪み部を形成するダイシングブレードよりも幅が狭いダイシングブレードを用いて前記ウェハの分割を行うことを特徴とする請求項８記載の半導体装置の製造方法。
  10. 刃先に傾斜面を有するダイシングブレードを用いて前記窪み部を形成することにより、前記窪み部の側面を傾斜面にすることを特徴とする請求項８記載の半導体装置の製造方法。
  11. 刃先に曲面を有するダイシングブレードを用いて前記窪み部を形成することにより、前記窪み部の側面を曲面にすることを特徴とする請求項８記載の半導体装置の製造方法。
  12. 前記メタル配線は、蒸着、スパッタリング、ＣＶＤ等の低真空、または高真空下の被着、電界メッキ、無電界メッキ、焼結または導電ペーストの塗布により形成されることを特徴とする請求項８記載の半導体装置の製造方法。
JP2003161253A 2003-06-05 2003-06-05 半導体装置およびその製造方法 Pending JP2004363400A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003161253A JP2004363400A (ja) 2003-06-05 2003-06-05 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003161253A JP2004363400A (ja) 2003-06-05 2003-06-05 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2004363400A true JP2004363400A (ja) 2004-12-24

Family

ID=34053762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003161253A Pending JP2004363400A (ja) 2003-06-05 2003-06-05 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2004363400A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006101270A1 (en) * 2005-03-25 2006-09-28 Fujifilm Corporation Solid state imaging device and manufacturing method thereof
WO2006101274A1 (en) * 2005-03-25 2006-09-28 Fujifilm Corporation Method of manufacturing solid state imaging device
JP2006303482A (ja) * 2005-03-25 2006-11-02 Fuji Photo Film Co Ltd 固体撮像装置の製造方法
JP2006303481A (ja) * 2005-03-25 2006-11-02 Fuji Photo Film Co Ltd 固体撮像装置の製造方法、及び固体撮像装置
JP2007180441A (ja) * 2005-12-28 2007-07-12 Kinik Co 高導熱放率電路板
JP2007242692A (ja) * 2006-03-06 2007-09-20 Matsushita Electric Ind Co Ltd 光学装置および光学装置の製造方法
JP2008282844A (ja) * 2007-05-08 2008-11-20 Mitsubishi Electric Corp フォトセンサーおよびその製造方法
CN104377184A (zh) * 2013-08-12 2015-02-25 精材科技股份有限公司 晶片封装体
US9196594B2 (en) 2010-05-11 2015-11-24 Xintec Inc. Chip package and method for forming the same
US9209124B2 (en) 2010-05-11 2015-12-08 Xintec Inc. Chip package
CN105374839A (zh) * 2014-08-18 2016-03-02 奥普蒂兹公司 引线接合传感器封装及方法
US9355975B2 (en) 2010-05-11 2016-05-31 Xintec Inc. Chip package and method for forming the same
US9425134B2 (en) 2010-05-11 2016-08-23 Xintec Inc. Chip package
US9437478B2 (en) 2010-05-11 2016-09-06 Xintec Inc. Chip package and method for forming the same
JP2018050054A (ja) * 2013-06-03 2018-03-29 オプティツ インコーポレイテッド パッケージ型センサアッセンブリ及びその製造方法

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2463910A3 (en) * 2005-03-25 2012-08-15 Fujifilm Corporation Manufacturing method of a solid state imaging device
WO2006101274A1 (en) * 2005-03-25 2006-09-28 Fujifilm Corporation Method of manufacturing solid state imaging device
WO2006101270A1 (en) * 2005-03-25 2006-09-28 Fujifilm Corporation Solid state imaging device and manufacturing method thereof
JP2006303481A (ja) * 2005-03-25 2006-11-02 Fuji Photo Film Co Ltd 固体撮像装置の製造方法、及び固体撮像装置
EP2579312A3 (en) * 2005-03-25 2013-05-29 Fujifilm Corporation Solid state imaging device and manufacturing method thereof
JP2006303482A (ja) * 2005-03-25 2006-11-02 Fuji Photo Film Co Ltd 固体撮像装置の製造方法
EP1861880A1 (en) * 2005-03-25 2007-12-05 FUJIFILM Corporation Method of manufacturing solid state imaging device
EP1861879A1 (en) * 2005-03-25 2007-12-05 FUJIFILM Corporation Solid state imaging device and manufacturing method thereof
US8034652B2 (en) 2005-03-25 2011-10-11 Fujifilm Corporation Solid state imaging device and manufacturing method thereof
EP1861880A4 (en) * 2005-03-25 2011-03-30 Fujifilm Corp METHOD FOR MANUFACTURING SEMICONDUCTOR IMAGING DEVICE
EP1861879A4 (en) * 2005-03-25 2011-04-20 Fujifilm Corp SEMICONDUCTOR IMAGING ELEMENT AND MANUFACTURING METHOD THEREFOR
JP2007180441A (ja) * 2005-12-28 2007-07-12 Kinik Co 高導熱放率電路板
JP2007242692A (ja) * 2006-03-06 2007-09-20 Matsushita Electric Ind Co Ltd 光学装置および光学装置の製造方法
JP2008282844A (ja) * 2007-05-08 2008-11-20 Mitsubishi Electric Corp フォトセンサーおよびその製造方法
US9355975B2 (en) 2010-05-11 2016-05-31 Xintec Inc. Chip package and method for forming the same
US9425134B2 (en) 2010-05-11 2016-08-23 Xintec Inc. Chip package
US9196594B2 (en) 2010-05-11 2015-11-24 Xintec Inc. Chip package and method for forming the same
US9209124B2 (en) 2010-05-11 2015-12-08 Xintec Inc. Chip package
US9437478B2 (en) 2010-05-11 2016-09-06 Xintec Inc. Chip package and method for forming the same
JP2018050054A (ja) * 2013-06-03 2018-03-29 オプティツ インコーポレイテッド パッケージ型センサアッセンブリ及びその製造方法
CN104377184A (zh) * 2013-08-12 2015-02-25 精材科技股份有限公司 晶片封装体
EP2838114A3 (en) * 2013-08-12 2015-04-08 Xintec Inc. Chip package
JP2016054289A (ja) * 2014-08-18 2016-04-14 オプティツ インコーポレイテッド ワイヤボンドセンサパッケージ及び方法
CN105374839A (zh) * 2014-08-18 2016-03-02 奥普蒂兹公司 引线接合传感器封装及方法
US9666730B2 (en) 2014-08-18 2017-05-30 Optiz, Inc. Wire bond sensor package
US9893213B2 (en) 2014-08-18 2018-02-13 Optiz, Inc. Method of forming a wire bond sensor package
KR101837808B1 (ko) * 2014-08-18 2018-03-12 옵티즈 인코포레이티드 와이어 본드 센서 패키지 및 방법

Similar Documents

Publication Publication Date Title
KR100810313B1 (ko) 반도체 장치 및 그 제조 방법
KR100652375B1 (ko) 와이어 본딩 패키지를 포함하는 이미지 센서 모듈 구조물및 그 제조방법
JP3880278B2 (ja) 固体撮像装置及びその製造方法
JP2004363400A (ja) 半導体装置およびその製造方法
JP2004363380A (ja) 光半導体装置およびその製造方法
CN109246348B (zh) 镜头模组及其封装方法、电子设备
US8194162B2 (en) Imaging device
KR100710964B1 (ko) 광학 디바이스의 제조방법
EP1473776A2 (en) Solid-state imaging device and method for producing the same
JP2005079536A (ja) 固体撮像装置の製造方法
JP2010206158A (ja) デバイス
JP2019067872A (ja) 回路基板及び回路モジュール
JP3900613B2 (ja) 表面実装型チップ部品及びその製造方法
JP2006191126A (ja) 半導体装置の製造方法
JP2010093285A (ja) 半導体装置の製造方法
JP3193780B2 (ja) 反射型光結合装置の製造方法
JP6236130B2 (ja) フォトインタラプタおよびフォトインタラプタの実装構造
JP4147171B2 (ja) 固体撮像装置およびその製造方法
TWI785195B (zh) 半導體裝置
JP4292383B2 (ja) 光デバイスの製造方法
JP2019040903A (ja) 回路基板及び半導体モジュール
JP6450569B2 (ja) フォトリフレクタ及びその製造方法
CN113471152A (zh) 封装结构及封装方法、摄像头模组、电子设备
JP2006005612A (ja) 撮像モジュール
WO2024053466A1 (ja) 半導体装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080922

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081111