JP2010206158A - デバイス - Google Patents

デバイス Download PDF

Info

Publication number
JP2010206158A
JP2010206158A JP2009166664A JP2009166664A JP2010206158A JP 2010206158 A JP2010206158 A JP 2010206158A JP 2009166664 A JP2009166664 A JP 2009166664A JP 2009166664 A JP2009166664 A JP 2009166664A JP 2010206158 A JP2010206158 A JP 2010206158A
Authority
JP
Japan
Prior art keywords
package
resin material
internal terminal
sealing resin
box
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009166664A
Other languages
English (en)
Inventor
Yoshiki Takayama
義樹 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009166664A priority Critical patent/JP2010206158A/ja
Priority to US12/559,887 priority patent/US8110755B2/en
Publication of JP2010206158A publication Critical patent/JP2010206158A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】パッケージに収容される素子の周囲に封止樹脂材が充填されるデバイスにおいて、熱応力に起因するパッケージと封止樹脂材との剥離を防止できるようにする。
【解決手段】デバイスは、底部及び該底部を囲む側壁部を有する函体２と、函体２の底部に固着された光学素子３と、函体２の内部に形成された内部端子１１ａと、函体２と光学素子３との間に充填された封止樹脂材７とを有している。さらに、内部端子１１ａにおける光学素子３側の端面を覆うように形成され、熱膨張係数が函体２の熱膨張係数の値以上で且つ封止樹脂材７の熱膨張係数の値未満の材料からなる被覆部材６を有している。
【選択図】図１

Description

本発明は、デバイスに関し、特に凹状のパッケージに収容する素子の周囲に封止樹脂材が充填される構成を採るデバイスに関する。
近年、電子機器の小型化はますます加速しており、電子機器に使用されるデバイス、例えば光学デバイスも例外ではなく、ますますの小型化が必要とされている。このため、従来の光学デバイスでは、凹状のパッケージ（容器）に光学素子を収容し、保護ガラス等（以下、透明部材と呼ぶ。）によって開口部を封じる構造であったのに対し、光学素子の上に透明部材を直接に固着する構造を持つ光学デバイスが開発され、さらなる小型化及び薄型化が図られている。
しかしながら、光学素子の上に透明部材を直接に固着する構造では、透明部材の端面（外周面）と光学素子の受光部との距離が短くなるため、受光部に透明部材の端面からの不用な入射光が侵入しやすくなり、その影響によるフレア又はゴースト等の画像不良が発生する。
そこで、透明部材の端面の外側からの入射光の進入を防止できるように、透明部材の端面に遮光層を形成する構造、又は光学素子の受光部の面積に対して透明部材の面積を大きくする構造が提案されている。
また、例えば下記の特許文献１には、次のような構成の光学デバイスが提案されている。すなわち、透明部材が受光部に直接に固着された光学素子が断面凹状のパッケージに収容されている。凹状パッケージの内側には底部（ダイアタッチ部）よりも高い段差部が設けられており、その段差部に形成された金めっき等からなる内部端子と光学素子に形成されたパッドとが金線等によって電気的に接続されている。さらに、凹状パッケージの内部に遮光樹脂材を充填し、充填された遮光樹脂材によって透明部材の端面を全面的に覆うことにより、透明部材の端面からの不要な入射光の進入を防止している。
昭６１−１２３２８８号公報
しかしながら、特許文献１に記載された光学デバイスのように、透明部材が直接に固着された光学素子を凹状パッケージに収容し、凹状パッケージの内部に充填された遮光樹脂材により透明部材の端面の全面を覆う方法は、光学デバイスを実装する実装基板へのリフロー実装等の高温下において、凹状パッケージと比べて遮光樹脂材の熱膨張係数が大きいため、凹状パッケージの開口部の方向（上方）に遮光樹脂材が伸びようとする。これにより、凹状パッケージと遮光樹脂材との間に大きな応力が発生して、該遮光樹脂材との密着力が弱い部分、例えば凹状パッケージ内の内部端子の金めっき部の特にチップ側の端面を起点として、金めっき部と遮光樹脂材とが剥離するという問題がある。
また、金めっき部と遮光樹脂材とが剥離すると、光学素子と内部端子とを接続するワイヤが遮光樹脂材に引っ張られるため、ワイヤが断線して電気的不良が発生するという問題もある。
本発明は、前記従来の問題に鑑み、パッケージに収容される素子の周囲に封止樹脂材が充填されるデバイスにおいて、熱応力に起因するパッケージと封止樹脂材との剥離を防止できるようにすることを目的とする。
前記の目的を達成するため、本発明は、デバイスを、内部端子における半導体素子側の端面を被覆部材により覆う構成とする。
具体的に、本発明に係るデバイスは、底部及び該底部を囲む側壁部を有するパッケージと、パッケージの底部に固着された素子と、パッケージの内部に形成された内部端子と、パッケージと素子との間に充填された封止樹脂材と、内部端子における素子側の端面を覆うように形成され、熱膨張係数がパッケージの熱膨張係数の値以上で且つ封止樹脂材の熱膨張係数の値未満の材料からなる被覆部材とを備えていることを特徴とする。
本発明のデバイスによると、内部端子における素子側の端面を覆うように形成され、熱膨張係数がパッケージの熱膨張係数の値以上で且つ封止樹脂材の熱膨張係数の値未満の材料からなる被覆部材を備えている。このため、例えば実装用の基板にデバイスをリフロー実装する際の高温下において、封止樹脂材の熱膨張係数がパッケージと比べて大きく、封止樹脂材の応力がパッケージとの界面で大きくなった場合であっても、封止樹脂材と内部端子との剥離の起点がなくなる。従って、内部端子と封止樹脂材とが剥離しにくくなるので、デバイスの信頼性を向上することができる。
なお、被覆部材を設けるために必要な領域は、内部端子の素子（チップ）側の端部において、従来からその形状及びめっきの状態が不安定であり、ワイヤボンドが不可能とされている領域内に収めることができる。従って、被覆部材を設けるために内部端子のサイズを大きくする必要はない。
本発明のデバイスにおいて、素子は受光部を有する光学素子であり、本発明のデバイスは、受光部を覆うように形成され、光学素子と固着された透明部材をさらに備えていてもよい。
このようにすると、不要な入射光によるフレア又はゴースト等の画像不良が発生しない光学デバイスを実現できる。
本発明のデバイスにおいて、封止樹脂材には、遮光性を有する材料を用いることができる。
本発明のデバイスにおいて、被覆部材は、その一部が内部端子における素子側の端面の上面に形成されていてもよい。
このように、被覆部材の高さは、内部端子の上面と同一の高さかそれ以上であればよく、その一部が内部端子の上面の周縁部に掛かっていてもよい。これにより、内部端子の端面をより確実に覆うことができるので、内部端子と封止樹脂材とがより剥離し難い構造となる。
また、この場合に、被覆部材は、その一部が内部端子における素子側の端面の下面に形成されていてもよい。
本発明のデバイスにおいて、被覆部材はパッケージと同一の材料により形成されていてもよい。
この場合には、被覆部材は、内部端子をパッケージに形成するよりも前に形成しておいてもく、また、内部端子を形成した後に、印刷法、塗布法又はコーティング法等によって形成してもよい。なお、被覆部材の材料は、必ずしもパッケージと同一でなくてもよい。すなわち、被覆部材の材料は、熱膨張係数がパッケージの熱膨張係数の値以上で、且つ封止樹脂材の熱膨張係数の値未満の材料であってもよい。このようにすると、被覆部材において、パッケージと封止樹脂材との熱膨張係数の違いにより発生する界面の応力を緩和することができるので、パッケージと封止樹脂材との剥離を抑制するという効果を得られる。
本発明のデバイスにおいて、パッケージは、絶縁性を有する複数の基板を積層して形成されていてもよい。
また、本発明のデバイスにおいて、パッケージは、絶縁性を有する複数の基板と樹脂材とから形成されていてもよい。
また、本発明のデバイスにおいて、パッケージは、モールド成型によって形成されていてもよい。
本発明に係るデバイスは、凹状パッケージに収容される素子の周囲に封止樹脂材が充填されるデバイスの、熱応力に起因するパッケージと封止樹脂材との剥離を防止することができるため、高い信頼性を得ることができる。
（ａ）及び（ｂ）は本発明の一実施形態に係るデバイスを示し、（ａ）は平面図であり、（ｂ）はＩｂ−Ｉｂ線における断面図である。 （ａ）は本発明の一実施形態の第１変形例に係る断面図である。（ｂ）は本発明の一実施形態の第２変形例に係る断面図である。（ｃ）は本発明の一実施形態の第３変形例に係る断面図である。 （ａ）は本発明の一実施形態の第４変形例に係る断面図である。（ｂ）は本発明の一実施形態の第５変形例に係る断面図である。（ｃ）は本発明の一実施形態の第６変形例に係る断面図である。 （ａ）〜（ｃ）は本発明の一実施形態に係るデバイスの要部の第１の製造方法を示す工程順の断面図である。 （ａ）〜（ｃ）は本発明の一実施形態に係るデバイスの要部の第２の製造方法を示す工程順の断面図である。
（一実施形態）
本発明の一実施形態について図面を参照しながら説明する。
図１（ａ）及び図１（ｂ）は本発明の一実施形態に係るデバイスであって、（ａ）は平面構成を示し、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面構成を示している。
図１（ａ）及び図１（ｂ）に示すように、本実施形態に係るデバイス１は、凹状すなわち側壁部に囲まれた底部を有する函体（パッケージ）２の底面上に固着された光学素子３を有している。光学素子３の上部には受光部４が選択的に形成されている。光学素子３の上面には、透明部材５が受光部４を覆うように樹脂接着材１３により固着されている。また、光学素子３の上面における透明部材５に覆われない周縁部には、受光部２と導通した電極部８が形成されている。
このように、上面に透明部材５が固着された光学素子３は、函体２と該函体２の内外にわたるリード部１１とによって構成された光学素子保持体を用いてパッケージングされている。ここで、リード部１１における函体２の内側から露出する部分は、内部端子１１ａである。
より具体的には、光学素子３は、その下面を函体２の底面上にダイボンド（ＤＢ）材１２により固着されている。電極部８と内部端子１１ａとはワイヤ９によって電気的に接続されている。また、函体２における透明部材５及び光学素子３の周辺部には、遮光を兼ねた封止樹脂材７により充填されている。透明部材５の端面８（側面）を覆う封止樹脂材７には、アクリル樹脂、エポキシ樹脂又はシリコーン樹脂等を用いることができる。
また、樹脂接着材１３には、アクリル樹脂、エポキシ樹脂及びシリコーン樹脂等の透明樹脂材料を用いることができる。
光学素子３の上面に固着される透明部材５は、材料として、ガラス、赤外線（ＩＲ）カットフィルタ又は光学ローパスフィルタ等を用いることができる。一般に透明部材５にはガラスが用いられ、その形状は概ね平面方形状の平板であり、上面及び下面共に受光部４を覆うサイズに形成されている。
なお、光学素子３は限定されず、例えばイメージセンサ等であってよい。また、ダイボンド材１２には、例えばエポキシ樹脂を用いることができる。
本実施形態の特徴として、内部端子１１ａにおける光学素子３側の端面は、函体２と同一の材料、又は熱膨張係数が函体２の熱膨張係数の値以上で且つ封止樹脂材７の熱膨張係数の値未満の材料からなる被覆部材６によって覆われている。ここで、被覆部材６は内部端子１１ａの端部上、すなわち端部上の周縁部までを覆っている。
このように、内部端子１１ａの光学素子３側の端面が被覆部材６により覆われていることにより、以下のような効果を奏する。すなわち、デバイス１を実装基板に実装する際の、リフロー実装等の高温下において、函体２の熱膨張係数と比べて封止樹脂材７の熱膨張係数が大きく、その結果、封止樹脂材７と函体２との界面で応力が大きくなった場合においても、被覆部材６を設けることにより、封止樹脂材７と内部端子１１ａを構成する金めっき部との剥離の起点がなくなる。このため、内部端子１１ａと封止樹脂７とが剥離しにくい構造となり、リフロー対応温度及び信頼性を向上することができる。
なお、被覆部材６の構成材料に函体２と同一の材料でなく、熱膨張係数が函体２の熱膨張係数の値以上で且つ封止樹脂材７の熱膨張係数の値未満の材料を用いる場合は、被覆部材６において、函体２と封止樹脂材７との熱膨張係数の違いにより発生する界面の応力を緩和することができるので、函体２と封止樹脂材７との剥離をより一層抑制することができる。
（一実施形態の第１変形例）
図２（ａ）の第１変形例に示すように、内部端子１１ａは、その光学素子３側の端部が段差部の端部よりも内側に形成されていてもよい。このようにすると、図１に示すデバイス１と同等の効果を得られる上に、函体２の段差部の上に被覆部材６を形成しやすくなる。
（一実施形態の第２変形例）
また、図２（ｂ）の第２変形例に示すように、内部端子１１ａは、その光学素子３側の端部が段差部の端部から庇状に突き出していてもよい。このようにすると、図１に示すデバイス１と同等の効果を得られる上に、内部端子１１ａにおけるワイヤ９のボンディングエリアのマージンを大きくすることができる。
（一実施形態の第３変形例）
図２（ｃ）の第３変形例に示すように、内部端子１１ａにおける光学素子３側の端面を覆う被覆部材６が、端面のみ、すなわち側面のみを覆っていてもよい。このようにしても、図１に示すデバイス１と同等の効果を得ることができる。
（一実施形態の第４変形例）
また、図３（ａ）の第４変形例に示すように、被覆部材６は、内部端子１１ａの光学素子３側の端面のみを覆い、且つその高さは内部端子１１ａの上面と同一かそれ以上であればよい。このようにしても、図１に示すデバイス１と同等の効果を得ることができる。
（一実施形態の第５変形例）
また、図３（ｂ）の第５変形例に示すように、被覆部材６は、函体２と一体に形成されていてもよい。なお、被覆部材６は、函体２に内部端子１１ａを形成するよりも前に形成してもよく、また、函体２に内部端子１１ａを形成した後に、それを覆うように形成してもよい。
（一実施形態の第６変形例）
図３（ｃ）に示す第６変形例においては、光学素子３に代えて、半導体素子３Ａを函体２に封止している。ここで、半導体素子３Ａには、例えば、マイクロプロセッサ等のＬＳＩを用いることができる。このように、函体２の凹部に封止される半導体素子３Ａであっても、内部端子１１ａと封止樹脂７とが剥離しにくい構造となるため、リフロー対応温度及び信頼性を向上することができる。
また、図３（ｃ）においては、内部端子１１ａにおける光学素子３側の端部を段差部の端部と一致させて形成している。
なお、内部端子１１ａにおける光学素子３側の端部の段差部上の位置、及び被覆部材６の形状は、互いに対向する段差部（各図の左右の段差部）で必ずしも同一とする必要はない。すなわち、本実施形態の形状及び第１〜第６の各変形例の形状を適宜組み合わせることも可能である。
以下、前記のように構成されたデバイス１の製造方法について説明する。
まず、チップの上部で且つ中央部分に受光部４を有し、該受光部４の周辺部に受光部４に導通する電極部８を有する光学素子３を準備する。続いて、光学素子３の上に受光部４を覆うように、例えばアクリル樹脂、エポキシ樹脂又はシリコン樹脂等からなる樹脂接着材１３を塗布する。続いて、塗布された樹脂接着材１３の上に受光部４を覆うように透明部材５を接着して固着する。
次に、半導体パッケージとしての、例えばエポキシ樹脂又はアルミナセラミック等からなる凹部を有する函体２を準備する。函体２は、内部端子１１ａ及び外部端子を有するリード部１１を備えている。続いて、函体２の底面上に、例えばエポキシ樹脂等からなる熱硬化性を有するダイボンド材１２により光学素子３を接着して固着する。
次に、リード部１１の内部端子１１ａと光学素子３の電極部８とを、例えばアルミニウム（Ａｌ）又は金（Ａｕ）からなるワイヤ９により電気的に接続する。続いて、例えば描画塗布工法又は印刷塗布工法により、函体２の内部における光学素子３と透明部材５との隙間に封止樹脂材７を充填する。封止樹脂材７には、例えばアクリル樹脂、エポキシ樹脂又はシリコーン樹脂等を主材とする封止樹脂を用いることができる。
以上のように、本発明の例示的な一実施形態に係るデバイスの製造方法の大部分は、公知の方法によって実現される。
なお、本実施形態に係るデバイス１は、上記の製造方法に限定されない。
以下、さらに、本実施形態に係るデバイス１の特徴部分である被覆部材６の製造方法について説明する。
（第１の製造方法）
被覆部材６の第１の製造方法について図４（ａ）〜図４（ｃ）を参照しながら説明する。
まず、図４（ａ）に示すように、例えば、セラミック等からなり、第１の絶縁性基板２ａ、第２の絶縁性基板２ｂ及び第３の絶縁性基板２ｃが積層されてなる函体２を用意する。ここで、函体２は、板状の第１の絶縁性基板２ａの周縁部に、側壁部となる枠状の第２の絶縁性基板２ｂ及び枠状の第３の絶縁性基板２ｃを順次積層することにより形成されている。また、図示はしていないが、第１の絶縁性基板２ａには、必要な配線が形成されている。
次に、図４（ｂ）に示すように、印刷法又はめっき法により、第１の絶縁性基板２ａの下面及び側面から、第２の絶縁性基板２ｂの側面及び上面に至るリード部１１を形成する。前述したように、リード部１１における函体２の内側から露出する部分が内部端子１１ａとなる。
次に、図４（ｃ）に示すように、塗布ノズルによる塗布法、充填法、印刷法又はコーティング法等により、函体２と同一の構成材料又は熱膨張係数が函体２の構成材料の熱膨張係数の値以上且つ封止樹脂材７の熱膨張係数の値未満で、且つペースト状の材料を、内部端子１１ａの内側の端面を覆うように充填して、被覆部材６を形成する。続いて、内部端子１１ａの表面に、金めっき等のめっき処理を施す。めっき処理は、被覆部材６を形成する前か後のいずれであってもよい。なお、被覆部材６を形成する前にめっき処理を施す場合の被覆部材６を形成するタイミングは、封止樹脂材７を充填する前までに行えばよく、工程の順序を限定するものではない。
（第２の製造方法）
次に、被覆部材６の第２の製造方法について図５（ａ）〜図５（ｃ）を参照しながら説明する。
まず、図５（ａ）に示すように、必要な配線が形成された板状の第１の絶縁性基板２ａの周縁部に、側壁部となる枠状の第２の絶縁性基板２ｂを積層した、例えばセラミック等からなる構造体を作製する。
次に、図５（ｂ）に示すように、塗布ノズルによる塗布法等により、枠状の第２の絶縁性基板２ｂにおける内側の端部上であって、後工程で形成する内部端子の端面と接する位置に第１の絶縁性基板２ａ及び第２の絶縁性基板２ｂと同一の材料からなる被覆部材６を形成する。
次に、図５（ｃ）に示すように、印刷法又はめっき法によって、第１の絶縁性基板２ａの下面及び側面から、第２の絶縁性基板２ｂの側面及び上面に至るリード部１１を形成する。ここでは、リード部１１における第２の絶縁性基板の上側の端部が内部端子１１ａとなり、該内部端子１１ａの端面は被覆部材６の外側の側面と接触する。その後、セラミック等からなる第３の絶縁性基板２ｃを、リード部１１の上を含む第２の絶縁性基板２ｃの上に積層する。
なお、第２の製造方法においても、被覆部材６は、函体２を構成する絶縁性基板と同一の材料に限られず、熱膨張係数が函体２の構成材料の熱膨張係数の値以上且つ封止樹脂材７の熱膨張係数の値未満である材料を用いることができる。
また、第１及び第２の製造方法においては、函体２にセラミック等の複数の絶縁性基板を積層した構成を用いたが、これに限られない。例えば、函体２は、モールド成型により形成してもよい。また、絶縁性基板とモールド成型とを組み合わせた構成であってもよい。なお、この場合も、内部端子１１ａを覆う被覆部材６の形成方法は、上記の第１又は第２の製造方法と同様である。
本発明に係るデバイスは、小型化したパッケージにおいても、高品質及び高信頼性を確保することができ、特に凹状のパッケージに収容する素子の周囲が封止樹脂材により充填されるデバイス等に有用である。
１ デバイス
２ 函体（パッケージ）
２ａ 第１の絶縁性基板
２ｂ 第２の絶縁性基板
２ｃ 第３の絶縁性基板
３ 光学素子
３Ａ 半導体素子
４ 受光部
５ 透明部材
６ 被覆部材
７ 封止樹脂材
８ 電極部
９ ワイヤ
１１ リード部
１１ａ 内部端子
１２ ダイボンド材
１３ 樹脂接着材

Claims (9)

  1. 底部及び該底部を囲む側壁部を有するパッケージと、
    前記パッケージの底部に固着された素子と、
    前記パッケージの内部に形成された内部端子と、
    前記パッケージと前記素子との間に充填された封止樹脂材と、
    前記内部端子における前記素子側の端面を覆うように形成され、熱膨張係数が前記パッケージの熱膨張係数の値以上で且つ前記封止樹脂材の熱膨張係数の値未満の材料からなる被覆部材とを備えていることを特徴とするデバイス。
  2. 前記素子は、受光部を有する光学素子であり、
    前記受光部を覆うように形成され、前記光学素子と固着された透明部材をさらに備えていることを特徴とする請求項１に記載のデバイス。
  3. 前記封止樹脂材は、遮光性を有する材料からなることを特徴とする請求項１又は２に記載のデバイス。
  4. 前記被覆部材は、その一部が前記内部端子における前記素子側の端面の上面に形成されていることを特徴とする請求項１〜３のいずれか１項に記載のデバイス。
  5. 前記被覆部材は、その一部が前記内部端子における前記素子側の端面の下面に形成されていることを特徴とする請求項４に記載のデバイス。
  6. 前記被覆部材は、前記パッケージと同一の材料からなることを特徴とする請求項１〜４のいずれか１項に記載のデバイス。
  7. 前記パッケージは、絶縁性を有する複数の基板を積層して形成されていることを特徴とする請求項１〜６のいずれか１項に記載のデバイス。
  8. 前記パッケージは、絶縁性を有する複数の基板と樹脂材とから形成されていることを特徴とする請求項１〜６のいずれか１項に記載のデバイス。
  9. 前記パッケージは、モールド成型によって形成されていることを特徴とする請求項１〜６のいずれか１項に記載のデバイス。
JP2009166664A 2009-02-04 2009-07-15 デバイス Pending JP2010206158A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009166664A JP2010206158A (ja) 2009-02-04 2009-07-15 デバイス
US12/559,887 US8110755B2 (en) 2009-02-04 2009-09-15 Package for an optical device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009023791 2009-02-04
JP2009166664A JP2010206158A (ja) 2009-02-04 2009-07-15 デバイス

Publications (1)

Publication Number Publication Date
JP2010206158A true JP2010206158A (ja) 2010-09-16

Family

ID=42396771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009166664A Pending JP2010206158A (ja) 2009-02-04 2009-07-15 デバイス

Country Status (2)

Country Link
US (1) US8110755B2 (ja)
JP (1) JP2010206158A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014175460A1 (ja) * 2013-04-26 2014-10-30 京セラ株式会社 電子素子実装用基板および電子装置
WO2016152431A1 (ja) * 2015-03-24 2016-09-29 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US9774769B2 (en) 2014-10-23 2017-09-26 Canon Kabushiki Kaisha Mounted electronic component including connection portions

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593116A (zh) * 2011-01-12 2012-07-18 陈淑姿 薄化的影像撷取模组及其制作方法
US10043924B1 (en) * 2012-12-04 2018-08-07 Maxim Integrated Products, Inc. Low cost optical sensor package
JP6478449B2 (ja) 2013-08-21 2019-03-06 キヤノン株式会社 装置の製造方法及び機器の製造方法
DE102015209191A1 (de) * 2015-02-10 2016-08-11 Conti Temic Microelectronic Gmbh Mechatronische Komponente und Verfahren zu deren Herstellung
JP6204610B2 (ja) * 2015-06-18 2017-09-27 京セラ株式会社 電子素子実装用基板および電子装置
JP2017139258A (ja) * 2016-02-01 2017-08-10 ソニー株式会社 撮像素子パッケージ及び撮像装置
US11562969B2 (en) * 2019-09-12 2023-01-24 Advanced Semiconductor Engineering, Inc. Semiconductor device package including reinforced structure
TWI701777B (zh) * 2019-10-22 2020-08-11 財團法人工業技術研究院 影像感測器封裝件及其製造方法
US11798858B2 (en) * 2021-07-15 2023-10-24 Advanced Semiconductor Engineering, Inc. Semiconductor package structure including reinforcement component and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183405A (ja) * 1998-12-16 2000-06-30 Nichia Chem Ind Ltd 発光装置及びその製造方法
JP2008092417A (ja) * 2006-10-04 2008-04-17 Matsushita Electric Ind Co Ltd 半導体撮像素子およびその製造方法並びに半導体撮像装置および半導体撮像モジュール
JP2008300554A (ja) * 2007-05-30 2008-12-11 Nec Electronics Corp 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61123288A (ja) * 1984-11-20 1986-06-11 Toshiba Corp 固体撮像デバイス
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
US5998860A (en) * 1997-12-19 1999-12-07 Texas Instruments Incorporated Double sided single inline memory module
TW458377U (en) * 2000-11-23 2001-10-01 Siliconware Precision Industries Co Ltd Sensor structure of quad flat package without external leads
US6624921B1 (en) * 2001-03-12 2003-09-23 Amkor Technology, Inc. Micromirror device package fabrication method
US7078791B1 (en) * 2001-05-09 2006-07-18 Ess Technology, Inc. Chip on board package for imager
EP1357606A1 (en) * 2002-04-22 2003-10-29 Scientek Corporation Image sensor semiconductor package
EP1357605A1 (en) * 2002-04-22 2003-10-29 Scientek Corporation Image sensor semiconductor package with castellation
US7274094B2 (en) * 2002-08-28 2007-09-25 Micron Technology, Inc. Leadless packaging for image sensor devices
US7005720B2 (en) * 2004-01-23 2006-02-28 Siliconware Precision Industries Co., Ltd. Semiconductor package with photosensitive chip and fabrication method thereof
DE102005023947B4 (de) * 2005-05-20 2007-04-05 Infineon Technologies Ag Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils mit optisch transparenter Abdeckung
JP4794283B2 (ja) 2005-11-18 2011-10-19 パナソニック株式会社 固体撮像装置
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
JP4403424B2 (ja) 2006-11-30 2010-01-27 ソニー株式会社 固体撮像装置
JP4380718B2 (ja) 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法
JP4483896B2 (ja) 2007-05-16 2010-06-16 ソニー株式会社 半導体装置及びその製造方法
JP5378781B2 (ja) * 2008-12-26 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US7936033B2 (en) * 2008-12-29 2011-05-03 Texas Instruments Incorporated Micro-optical device packaging system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183405A (ja) * 1998-12-16 2000-06-30 Nichia Chem Ind Ltd 発光装置及びその製造方法
JP2008092417A (ja) * 2006-10-04 2008-04-17 Matsushita Electric Ind Co Ltd 半導体撮像素子およびその製造方法並びに半導体撮像装置および半導体撮像モジュール
JP2008300554A (ja) * 2007-05-30 2008-12-11 Nec Electronics Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014175460A1 (ja) * 2013-04-26 2014-10-30 京セラ株式会社 電子素子実装用基板および電子装置
JPWO2014175460A1 (ja) * 2013-04-26 2017-02-23 京セラ株式会社 撮像素子実装用基板および撮像装置
US9872378B2 (en) 2013-04-26 2018-01-16 Kyocera Corporation Electronic element mounting board and electronic device
US9774769B2 (en) 2014-10-23 2017-09-26 Canon Kabushiki Kaisha Mounted electronic component including connection portions
WO2016152431A1 (ja) * 2015-03-24 2016-09-29 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US11177300B2 (en) 2015-03-24 2021-11-16 Sony Corporation Solid-state image pickup apparatus, method of manufacturing solid-state image pickup apparatus, and electronic apparatus

Also Published As

Publication number Publication date
US20100193240A1 (en) 2010-08-05
US8110755B2 (en) 2012-02-07

Similar Documents

Publication Publication Date Title
JP2010206158A (ja) デバイス
KR100652375B1 (ko) 와이어 본딩 패키지를 포함하는 이미지 센서 모듈 구조물및 그 제조방법
JP3880278B2 (ja) 固体撮像装置及びその製造方法
US9760754B2 (en) Printed circuit board assembly forming enhanced fingerprint module
CN101804959A (zh) 半导体封装及其制造方法
KR20080074773A (ko) 다이 수용 개구를 가진 이미지 센서 패키지 및 그 제조방법
JP2004319530A (ja) 光半導体装置およびその製造方法
JP2004111792A (ja) 半導体パッケージおよびその製造方法
JP2008092417A (ja) 半導体撮像素子およびその製造方法並びに半導体撮像装置および半導体撮像モジュール
US8288189B2 (en) Package structure having MEMS element and fabrication method thereof
WO2017208724A1 (ja) 光学モジュール、モジュール及びその製造方法
JP2008193441A (ja) 光学デバイス及びその製造方法
JP2004363400A (ja) 半導体装置およびその製造方法
JP2011159900A (ja) 固体撮像装置
US20100181636A1 (en) Optical device, solid-state imaging device, and method of manufacturing optical device
JP2003163341A (ja) 固体撮像装置
JP4859016B2 (ja) 半導体パッケージ
JP2010273087A (ja) 半導体装置及びその製造方法
JP2010199410A (ja) 半導体装置およびその製造方法
CN112897451A (zh) 传感器封装结构及其制作方法和电子设备
JP4840385B2 (ja) 半導体パッケージ
JP2010177600A (ja) 光学デバイス
WO2011117947A1 (ja) 光学半導体装置
JP2006278743A (ja) 固体撮像装置
WO2011108051A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120323

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108