JP4859016B2 - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP4859016B2 JP4859016B2 JP2005079766A JP2005079766A JP4859016B2 JP 4859016 B2 JP4859016 B2 JP 4859016B2 JP 2005079766 A JP2005079766 A JP 2005079766A JP 2005079766 A JP2005079766 A JP 2005079766A JP 4859016 B2 JP4859016 B2 JP 4859016B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- sensor chip
- bottom plate
- signal processing
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 238000009434 installation Methods 0.000 claims description 38
- 230000001133 acceleration Effects 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 description 11
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 238000007789 sealing Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000007767 bonding agent Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P1/00—Details of instruments
- G01P1/02—Housings
- G01P1/023—Housings for acceleration measuring devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D11/00—Component parts of measuring arrangements not specially adapted for a specific variable
- G01D11/24—Housings ; Casings for instruments
- G01D11/245—Housings for sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
Description
本発明は、重錘部を支持する可撓部を有する半導体加速度センサ等のセンサチップ等をチップ収納空間に密封するケース体を備えた半導体パッケージに関する。
従来の半導体パッケージは、底板とその周縁部に形成された側壁とからなる樹脂ケースの底板のおもて面に重錘部を支持する可撓部を有する半導体加速度センサであるセンサチップと信号処理チップとを同一面上に並置し、センサチップと信号処理チップおよびリードフレームの間をワイヤで接続し、樹脂キャップを樹脂ケースに固着してセンサチップと信号処理チップをチップ収納空間に密封すると共に、リードフレームの端部を樹脂ケースの底板の縁部で折り曲げて樹脂ケースの底板の裏面に外部端子を形成している（例えば、特許文献１参照。）。
特開平９−８９９２５号公報（第２頁段落０００２および第３頁段落０００９、第１図）
しかしながら、上述した従来の技術においては、ケース体の底板のおもて面にセンサチップと信号処理チップとを同一面上に並置してこれらを樹脂キャップで密封しているため、底板の厚さとチップ収納空間の高さと樹脂キャップの天板の厚さで半導体パッケージの厚さが決まり、近年の半導体パッケージの小型化、特に半導体パッケージの薄型化の要請に応えてケース体の底板を薄くすると、ケース体の底板の剛性が弱くなり、熱や外力等による歪が生じやすくなり、重錘部を支持する可撓部を有する半導体加速度センサにおいては可撓部に歪が生じてセンサチップの特性値に影響を及ぼすという問題がある。
半導体加速度センサの場合には、加速度の測定の感度を高めるために重錘部が所定の重さを有することが必要であり、他の半導体チップに比べて厚さを薄くすることが難しく、チップ収納空間の高さは半導体加速度センサであるセンサチップの厚さが支配的になり、半導体パッケージの薄型化を図ることが困難であるという問題がある。
本発明は、上記の問題点を解決するためになされたもので、センサチップを収納した半導体パッケージの厚さを低減する手段を提供することを目的とする。
本発明は、上記の問題点を解決するためになされたもので、センサチップを収納した半導体パッケージの厚さを低減する手段を提供することを目的とする。
また、センサチップを収納した半導体パッケージのケース体の底板の歪を低減する手段を提供することを目的とする。
本発明は、上記課題を解決するために、底板と、前記底板の周縁部に形成した側壁と、前記側壁に囲われたチップ収納空間に収納されるセンサチップと前記センサチップの信号を処理する信号処理チップとを備えた半導体パッケージにおいて、前記底板のおもて面に、前記センサチップを設置するセンサチップ設置領域と、前記信号処理チップを設置する信号処理チップ設置領域とを設定し、前記底板のおもて面の前記センサチップ設置領域に設けた有底のチップ設置穴に、前記センサチップを設置すると共に、前記底板のおもて面の前記信号処理チップ設置領域に前記信号処理チップを設置し、前記底板の裏面の、前記センサチップ設置領域の裏面を除く領域で、かつ少なくとも前記信号処理チップ設置領域の裏面を含む領域に、外部との間の信号の送受を中継する外部端子を設けたことを特徴とする。
このように、本発明は、底板のおもて面に設けたチップ設置穴にセンサチップを設置するようにしたことによって、センサチップの厚さをそのままにして、半導体パッケージの厚さを低減することができると共に、比較的厚いチップ設置穴以外の領域の底板により、半導体パッケージの底板の剛性を確保して薄型化された半導体パッケージの底板の歪を低減することができるという効果が得られる。
また、底板の裏面に形成する外部端子を、センサチップ設置領域の裏面を除く領域に形成するようにしたことによって、実装基板への半田接続後に実装基板から伝わる種々の外力が直接センサチップに伝わることがなくなり、センサチップ設置領域の底板の歪を低減してセンサチップへの外力の影響を防止することができるという効果が得られる。
以下に、図面を参照して本発明による半導体パッケージの実施例について説明する。
図１は実施例１の半導体パッケージを示す断面図、図２は実施例１の半導体パッケージを示す上面図、図３は図２のＢ−Ｂ断面図、図４は実施例１の半導体パッケージを示す下面図、図５は実施例１のセンサチップの設置状態を示す斜視図である。
なお、図２は図１の密封蓋を取外した状態で示した上面図であり、図１は図２のＡ−Ａ断面線に沿った断面図である。
なお、図２は図１の密封蓋を取外した状態で示した上面図であり、図１は図２のＡ−Ａ断面線に沿った断面図である。
図１、図２、図３において、１は半導体パッケージである。
２はセラミック材料等で製作されたケース体であり、後述するセンサチップ５を設置する領域であるセンサチップ設置領域と後述する信号処理チップ９を設置する領域である信号処理チップ設置領域とをおもて面３ａに設定した底板３と、そのおもて面３ａの周縁部に枠状に形成された側壁４とを接合して構成され、底板３上の側壁４で囲まれた内側の空間がセンサチップ５等を密封して収納するチップ収納空間６として機能する。
２はセラミック材料等で製作されたケース体であり、後述するセンサチップ５を設置する領域であるセンサチップ設置領域と後述する信号処理チップ９を設置する領域である信号処理チップ設置領域とをおもて面３ａに設定した底板３と、そのおもて面３ａの周縁部に枠状に形成された側壁４とを接合して構成され、底板３上の側壁４で囲まれた内側の空間がセンサチップ５等を密封して収納するチップ収納空間６として機能する。
センサチップ５は、図５に示すようにケース体２のチップ収納空間６の底板３のおもて面３ａに形成されたセンサチップ５と略同等の開口を有し、センサチップ５を挿入することが可能な矩形の有底穴であるチップ設置穴７の底面のセンサチップ設置領域に設置され、その上面にはセンサチップ５の内部回路が形成され、この内部回路の所定の部位に電気的に接続するパッド８がセンサチップ５の上面に複数形成されている。
信号処理チップ９は、底板３のおもて面３ａの信号処理チップ設置領域に設置されたセンサチップ５の信号を処理する半導体チップであって、その上面には信号処理チップ９の内部回路の所定の部位に電気的に接続するパッド１０が複数形成されている。
また、信号処理チップ９の上面には、信号処理チップ９が信号処理に用いるセンサチップ５の出力の補正値等を記憶したメモリチップ１１が積層され、メモリチップ１１の上面にはその記憶回路の所定の部位に電気的に接続するパッド１２が複数形成されている。
また、信号処理チップ９の上面には、信号処理チップ９が信号処理に用いるセンサチップ５の出力の補正値等を記憶したメモリチップ１１が積層され、メモリチップ１１の上面にはその記憶回路の所定の部位に電気的に接続するパッド１２が複数形成されている。
本実施例のセンサチップ５は半導体加速度センサであり、その厚さは５００μｍ程度である。また底板３の厚さは２００μｍ程度であり、そのおもて面３ａに形成されるチップ設置穴７の深さは５０〜１００μｍ程度である。更に信号処理チップ９およびメモリチップ１１の厚さはそれぞれ１５０μｍ程度である。
１３は端子形成板であり、ケース体２の底板３のおもて面３ａ上に設けられた側壁４の底板３側の枠状部材であって、そのチップ収納空間６の両側の部位がチップ収納空間６側に突出しており、その上面には内部端子１４が形成されている。
１３は端子形成板であり、ケース体２の底板３のおもて面３ａ上に設けられた側壁４の底板３側の枠状部材であって、そのチップ収納空間６の両側の部位がチップ収納空間６側に突出しており、その上面には内部端子１４が形成されている。
内部端子１４は、金やニッケル、タングステン等の導電性を有する金属で形成された細い導線であるワイヤ１５によりセンサチップ５のパッド８や信号処理チップ９のパッド１０等と電気的に接続される。
また、センサチップ５のパッド８と信号処理チップ９のパッド１０との間およびメモリチップ１１のパッド１２と信号処理チップ９のパッド１０との間もワイヤ１５により電気的に接続される。
また、センサチップ５のパッド８と信号処理チップ９のパッド１０との間およびメモリチップ１１のパッド１２と信号処理チップ９のパッド１０との間もワイヤ１５により電気的に接続される。
１６は接合層であり、エポキシ系やシリコーン系、アクリル系等の粘度の高い接着剤であるダイスボンド剤をケース体２の底板３に設けたチップ設置穴７の底面に塗布し、これにセンサチップ５の下面を密着させた後に硬化させて形成され、ケース体２の底板３のチップ設置穴７にセンサチップ５を接合して固定する。
１７は密封蓋であり、セラミック材料や金属材料で形成され、センサチップ５の上面と対向してチップ収納空間６の開口部を覆うようにケース体２の側壁４の上部端面に接合される。
１７は密封蓋であり、セラミック材料や金属材料で形成され、センサチップ５の上面と対向してチップ収納空間６の開口部を覆うようにケース体２の側壁４の上部端面に接合される。
このような接合は、側壁４の上部端面に接着剤または銀ペースト等のペースト剤を塗布して密着させた後に接着剤やペースト剤を硬化させて接合する。
図４において、１９は外部端子であり、ケース体２の底板３の裏面３ｂに形成され、内部端子１４とケース体２の内部で電気的に接続された半導体パッケージ１と外部との間の信号の送受を中継する接続端子であって、図示しない外部回路を有する実装基板の配線端子に半田等により直接接続される。これにより外部回路とセンサチップ５や信号処理チップ９の内部回路との間が、外部端子１９および内部端子１４、ワイヤ１５、パッド８、パッド１０を介して電気的に接続される。
図４において、１９は外部端子であり、ケース体２の底板３の裏面３ｂに形成され、内部端子１４とケース体２の内部で電気的に接続された半導体パッケージ１と外部との間の信号の送受を中継する接続端子であって、図示しない外部回路を有する実装基板の配線端子に半田等により直接接続される。これにより外部回路とセンサチップ５や信号処理チップ９の内部回路との間が、外部端子１９および内部端子１４、ワイヤ１５、パッド８、パッド１０を介して電気的に接続される。
本実施例のセンサチップ５は、ケース体２の底板３のおもて面３ａに設けたチップ設置穴７の底面のセンサチップ設置領域にダイスボンド剤を塗布し、センサチップ５をチップ設置穴７に挿入してその下面とチップ設置穴７の底面とをダイスボンド剤を介して密着させた後に、ダイスボンド剤を硬化させて形成した接合層１６によりケース体２の底板３のチップ設置穴７の底面に接合して設置される。
また、信号処理チップ９は底板３のおもて面３ａの信号処理チップ設置領域に塗布したダイスボンド剤により接合され、その上面にメモリチップ１１がダイスボンド剤により接合される。これによりケース体２の底板３のおもて面３ａ上にメモリチップ１１を積層した信号処理チップ９が設置される。
このようにして設置されたセンサチップ５のパッド８と信号処理チップ９のパッド１０との間、センサチップ５のパッド８および信号処理チップ９のパッド１０と内部端子１４の間、並びにメモリチップ１１のパッド１２と信号処理チップ９のパッド１０との間は、ワイヤボンダ等を用いてワイヤ１５により電気的に接続され、その後に密封蓋１７をケース体２の側壁４の上部端面に接合してチップ収納空間６の上部の開口を密封する。
このようにして設置されたセンサチップ５のパッド８と信号処理チップ９のパッド１０との間、センサチップ５のパッド８および信号処理チップ９のパッド１０と内部端子１４の間、並びにメモリチップ１１のパッド１２と信号処理チップ９のパッド１０との間は、ワイヤボンダ等を用いてワイヤ１５により電気的に接続され、その後に密封蓋１７をケース体２の側壁４の上部端面に接合してチップ収納空間６の上部の開口を密封する。
これにより、密封されたチップ収納空間６にセンサチップ５、信号処理チップ９およびメモリチップ１１を収納した本実施例の半導体パッケージ１が製造される。
以上説明したように、本実施例では、ケース体の底板のおもて面に設けたチップ設置穴にセンサチップを設置するようにしたことによって、センサチップの厚さをそのままにして、半導体パッケージの厚さを低減することができると共に、比較的厚いチップ設置穴以外の領域の底板により、半導体パッケージのケース体の底板の剛性を確保して薄型化された半導体パッケージのケース体の底板の歪を低減することができ、センサチップへの外力等の影響を防止することができる。
以上説明したように、本実施例では、ケース体の底板のおもて面に設けたチップ設置穴にセンサチップを設置するようにしたことによって、センサチップの厚さをそのままにして、半導体パッケージの厚さを低減することができると共に、比較的厚いチップ設置穴以外の領域の底板により、半導体パッケージのケース体の底板の剛性を確保して薄型化された半導体パッケージのケース体の底板の歪を低減することができ、センサチップへの外力等の影響を防止することができる。
また、センサチップを他の信号処理チップ等の半導体チップより一段低い位置に設置するようにしたことによって、センサチップのパッドの高さを信号処理チップのパッドの高さに近づけることができ、センサチップと信号処理チップのパッド間のワイヤによるワイヤボンディングの作業性を向上させることはできる。
なお、本実施例ではセンサチップ５の下面をチップ設置穴７の底面のセンサチップ設置領域に接合層１６により接合するとして説明したが、図６に示すように粘度の高いダイスボンド剤をチップ設置穴７に多めに充填し、このダイスボンド剤の上にセンサチップ５を置くことによりセンサチップ５の側面とチップ設置穴７の側面との間にダイスボンド剤をはみ出させ、これを硬化させて形成した厚めの接合層１６としてもよい。このようにして剛性の低い接合層１６を厚めに形成すれば、センサチップ５への外力等の影響を緩和することができる。
なお、本実施例ではセンサチップ５の下面をチップ設置穴７の底面のセンサチップ設置領域に接合層１６により接合するとして説明したが、図６に示すように粘度の高いダイスボンド剤をチップ設置穴７に多めに充填し、このダイスボンド剤の上にセンサチップ５を置くことによりセンサチップ５の側面とチップ設置穴７の側面との間にダイスボンド剤をはみ出させ、これを硬化させて形成した厚めの接合層１６としてもよい。このようにして剛性の低い接合層１６を厚めに形成すれば、センサチップ５への外力等の影響を緩和することができる。
図７は実施例２の半導体パッケージを示す上面図、図８は図７のＣ−Ｃ断面図、図９は実施例２の半導体パッケージを示す下面図である。
なお、図７は図８の密封蓋を取外した状態で示した上面図である。また上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
図７において、２１は合せマークであり、センサチップ５の設置位置、つまりセンサチップ設置領域を示すためにケース体２の底板３のおもて面３ａに設けられた位置検出用のマークである。
なお、図７は図８の密封蓋を取外した状態で示した上面図である。また上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
図７において、２１は合せマークであり、センサチップ５の設置位置、つまりセンサチップ設置領域を示すためにケース体２の底板３のおもて面３ａに設けられた位置検出用のマークである。
本実施例の底板３は、図８に示すように実施例１のチップ設置穴の底部の厚さと略同等の厚さ、つまり実施例１の底板３の厚さよりは薄く形成されている。
また、図９に示す底板３の裏面３ｂに形成される外部端子１９は、実施例１の図４に示した外部端子１９とその位置が異なり、外部端子１９の数を実施例１と同数にして底板３の裏面３ｂにおける底板３のおもて面３ａに設定されたセンサチップ設置領域の裏面２２を除く領域に配置されている。
また、図９に示す底板３の裏面３ｂに形成される外部端子１９は、実施例１の図４に示した外部端子１９とその位置が異なり、外部端子１９の数を実施例１と同数にして底板３の裏面３ｂにおける底板３のおもて面３ａに設定されたセンサチップ設置領域の裏面２２を除く領域に配置されている。
本実施例のセンサチップ５は、ケース体２の底板３のおもて面３ａ上の合せマーク２１により規定されたセンサチップ設置領域にダイスボンド剤を塗布し、センサチップ５の下面と底板３のおもて面３ａとをダイスボンド剤を介して密着させた後に、ダイスボンド剤を硬化させて形成された接合層１６によりケース体２の底板３のおもて面３ａ上にセンサチップ５を接合して設置される。
信号処理チップ９、メモリチップ１１の設置および各チップのパッド８、１０、１２と内部端子１４との接続、密封蓋１７の接合は上記実施例１と同様であるのでその説明を省略する。
これにより、密封されたチップ収納空間６にセンサチップ５、信号処理チップ９およびメモリチップ１１を収納した本実施例の比較的薄い底板３を有する半導体パッケージ１が製造される。
これにより、密封されたチップ収納空間６にセンサチップ５、信号処理チップ９およびメモリチップ１１を収納した本実施例の比較的薄い底板３を有する半導体パッケージ１が製造される。
以上説明したように、本実施例では、ケース体の底板の裏面に形成する外部端子をセンサチップ設置領域の裏面を除く領域に形成するようにしたことによって、ケース体の底板を比較的薄いものとしても、実装基板への半田接続後に実装基板から伝わる種々の外力が直接センサチップに伝わることがないので、センサチップ設置領域の底板の歪を低減してセンサチップへの外力の影響を防止することができると共に、センサチップの厚さをそのままにして半導体パッケージの厚さを低減することができる。
なお、本実施例の外部端子の配置を実施例１のケース体の底板の裏面に適用すれば、実施例１のセンサチップへの外力等の影響を更に低減することができる。つまり実施例１および実施例２の底板のおもて面側に設置されたセンサチップへの外力等の影響を低減することができるという効果が得られる。
また、上記各実施例においては、チップ収納空間にセンサチップと信号処理チップとメモリチップとからなる３つのチップを密封するとして説明したが、チップの数は前記に限らず、センサチップを含む２つまたは４つ以上のチップであっても同様に本発明を適用すれば同様の効果を得ることができる。
また、上記各実施例においては、チップ収納空間にセンサチップと信号処理チップとメモリチップとからなる３つのチップを密封するとして説明したが、チップの数は前記に限らず、センサチップを含む２つまたは４つ以上のチップであっても同様に本発明を適用すれば同様の効果を得ることができる。
更に、上記各実施例においては、センサチップは半導体加速度センサであるとして説明したが、センサチップは前記に限らず、底板の歪により影響をうける半導体チップであればどのような半導体チップであっても同様に本発明を適用すれば同様の効果を得ることができる。
１ 半導体パッケージ
２ ケース体
３ 底板
３ａ おもて面
３ｂ、２２ 裏面
４ 側壁
５ センサチップ
６ チップ収納空間
７ チップ設置穴
８、１０、１２ パッド
９ 信号処理チップ
１１ メモリチップ
１３ 端子形成板
１４ 内部端子
１５ ワイヤ
１６ 接合層
１７ 密封蓋
１９ 外部端子
２１ 合せマーク
２ ケース体
３ 底板
３ａ おもて面
３ｂ、２２ 裏面
４ 側壁
５ センサチップ
６ チップ収納空間
７ チップ設置穴
８、１０、１２ パッド
９ 信号処理チップ
１１ メモリチップ
１３ 端子形成板
１４ 内部端子
１５ ワイヤ
１６ 接合層
１７ 密封蓋
１９ 外部端子
２１ 合せマーク
Claims (3)
- 底板と、前記底板の周縁部に形成した側壁と、前記側壁に囲われたチップ収納空間に収納されるセンサチップと前記センサチップの信号を処理する信号処理チップとを備えた半導体パッケージにおいて、
前記底板のおもて面に、前記センサチップを設置するセンサチップ設置領域と、前記信号処理チップを設置する信号処理チップ設置領域とを設定し、
前記底板のおもて面の前記センサチップ設置領域に設けた有底のチップ設置穴に、前記センサチップを設置すると共に、前記底板のおもて面の前記信号処理チップ設置領域に前記信号処理チップを設置し、
前記底板の裏面の、前記センサチップ設置領域の裏面を除く領域で、かつ少なくとも前記信号処理チップ設置領域の裏面を含む領域に、外部との間の信号の送受を中継する外部端子を設けたことを特徴とする半導体パッケージ。 - 請求項１において、
前記センサチップと、前記信号処理チップとを電気的に接続するワイヤを設けたことを特徴とする半導体パッケージ。 - 請求項１において、
前記センサチップが、半導体加速度センサであることを特徴とする半導体パッケージ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005079766A JP4859016B2 (ja) | 2005-03-18 | 2005-03-18 | 半導体パッケージ |
| CN2006100024552A CN1835227B (zh) | 2005-03-18 | 2006-01-26 | 半导体封装 |
| KR1020060008896A KR101196694B1 (ko) | 2005-03-18 | 2006-01-27 | 반도체 패키지 |
| US11/350,745 US7388287B2 (en) | 2005-03-18 | 2006-02-10 | Semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005079766A JP4859016B2 (ja) | 2005-03-18 | 2005-03-18 | 半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006261560A JP2006261560A (ja) | 2006-09-28 |
| JP4859016B2 true JP4859016B2 (ja) | 2012-01-18 |
Family
ID=37002910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005079766A Active JP4859016B2 (ja) | 2005-03-18 | 2005-03-18 | 半導体パッケージ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7388287B2 (ja) |
| JP (1) | JP4859016B2 (ja) |
| KR (1) | KR101196694B1 (ja) |
| CN (1) | CN1835227B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI383129B (zh) * | 2008-11-19 | 2013-01-21 | Everlight Electronics Co Ltd | 對立式光編碼器 |
| JP2013030850A (ja) * | 2011-07-26 | 2013-02-07 | Seiko Epson Corp | 振動デバイスおよび電子機器 |
| KR20160068506A (ko) | 2014-12-05 | 2016-06-15 | 삼성전기주식회사 | 센서 패키지 모듈 |
| KR20160100606A (ko) | 2015-02-16 | 2016-08-24 | 삼성전기주식회사 | 센서 패키지 모듈 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51132765A (en) * | 1975-05-14 | 1976-11-18 | Hitachi Ltd | Semiconductor device |
| JP3346118B2 (ja) * | 1995-09-21 | 2002-11-18 | 富士電機株式会社 | 半導体加速度センサ |
| US5763943A (en) * | 1996-01-29 | 1998-06-09 | International Business Machines Corporation | Electronic modules with integral sensor arrays |
| JP3423855B2 (ja) * | 1996-04-26 | 2003-07-07 | 株式会社デンソー | 電子部品搭載用構造体および電子部品の実装方法 |
| JP3576727B2 (ja) * | 1996-12-10 | 2004-10-13 | 株式会社デンソー | 表面実装型パッケージ |
| US6559539B2 (en) * | 2001-01-24 | 2003-05-06 | Hsiu Wen Tu | Stacked package structure of image sensor |
| JP2002299492A (ja) * | 2001-03-30 | 2002-10-11 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2003028649A (ja) * | 2001-05-11 | 2003-01-29 | Murata Mfg Co Ltd | センサ回路モジュールおよびそれを用いた電子装置 |
| JP2004158604A (ja) * | 2002-11-06 | 2004-06-03 | Sony Corp | 基板の製造方法 |
| JP2004363171A (ja) * | 2003-06-02 | 2004-12-24 | Seiko Epson Corp | 配線基板及びその製造方法、チップモジュール、電気光学装置及びその製造方法、並びに電子機器 |
| JP4659488B2 (ja) * | 2005-03-02 | 2011-03-30 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
-
2005
- 2005-03-18 JP JP2005079766A patent/JP4859016B2/ja active Active
-
2006
- 2006-01-26 CN CN2006100024552A patent/CN1835227B/zh not_active Expired - Fee Related
- 2006-01-27 KR KR1020060008896A patent/KR101196694B1/ko active IP Right Grant
- 2006-02-10 US US11/350,745 patent/US7388287B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN1835227B (zh) | 2010-11-10 |
| JP2006261560A (ja) | 2006-09-28 |
| CN1835227A (zh) | 2006-09-20 |
| KR20060101222A (ko) | 2006-09-22 |
| US7388287B2 (en) | 2008-06-17 |
| US20060208181A1 (en) | 2006-09-21 |
| KR101196694B1 (ko) | 2012-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070158826A1 (en) | Semiconductor device | |
| US7372135B2 (en) | Multi-chip image sensor module | |
| KR100825784B1 (ko) | 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법 | |
| CN110194435A (zh) | 电子设备 | |
| JP4859016B2 (ja) | 半導体パッケージ | |
| JP4786328B2 (ja) | 半導体パッケージ | |
| CN109495831B (zh) | 一种mems麦克风的封装结构及其制造方法 | |
| JP2009005077A (ja) | 半導体装置及びその製造方法 | |
| JPH11126865A (ja) | 半導体素子および製造方法 | |
| JP2001177005A (ja) | 半導体装置及びその製造方法 | |
| CN112897451B (zh) | 传感器封装结构及其制作方法和电子设备 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP6487584B1 (ja) | 圧力センサーパッケージ構造 | |
| JP2007199049A (ja) | 半導体装置 | |
| JP2661115B2 (ja) | Ｉｃカード | |
| JP3317010B2 (ja) | 電子装置 | |
| CN112312678A (zh) | 无封装芯片直埋印制电路板的结构和方法、芯片封装结构 | |
| CN210168226U (zh) | 一种防水防尘硅麦克风 | |
| JP5804762B2 (ja) | 圧電デバイス | |
| JP2003318362A (ja) | 樹脂封止形半導体装置 | |
| JP2005252295A (ja) | 半導体装置およびその製造方法 | |
| KR100708050B1 (ko) | 반도체패키지 | |
| JP2007241727A (ja) | 半導体メモリカード | |
| KR100476669B1 (ko) | 칩온보드패키지용인쇄회로기판및그를이용한칩온보드패키지와칩카드 | |
| JP2006019652A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070809 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080104 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100527 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101006 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101015 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110401 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111027 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4859016 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |