JP2004158604A - 基板の製造方法 - Google Patents
基板の製造方法 Download PDFInfo
- Publication number
- JP2004158604A JP2004158604A JP2002322270A JP2002322270A JP2004158604A JP 2004158604 A JP2004158604 A JP 2004158604A JP 2002322270 A JP2002322270 A JP 2002322270A JP 2002322270 A JP2002322270 A JP 2002322270A JP 2004158604 A JP2004158604 A JP 2004158604A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- recess
- concave portion
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Weting (AREA)
Abstract
【課題】目的に応じて異なる深さの凹部を有する基板を容易に製造することができる基板の製造方法を提供する。
【解決手段】第１の凹部及び第１の凹部の深さより深い第２の凹部を基板に形成する基板の製造方法において、第１の凹部が形成される領域４に第１の微細凹凸部を形成するとともに、第２の凹部が形成される領域５に第１の微細凹凸部と略同一深さであり、かつ第１の微細凹凸部の凸部７より小さな表面積の凸部８を有する第２の微細凹凸部を形成した後、基板の研磨を行う。
【選択図】 図１
【解決手段】第１の凹部及び第１の凹部の深さより深い第２の凹部を基板に形成する基板の製造方法において、第１の凹部が形成される領域４に第１の微細凹凸部を形成するとともに、第２の凹部が形成される領域５に第１の微細凹凸部と略同一深さであり、かつ第１の微細凹凸部の凸部７より小さな表面積の凸部８を有する第２の微細凹凸部を形成した後、基板の研磨を行う。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、基板の製造方法に関する。詳しくは、第１の凹部及び第１の凹部の深さより深い第２の凹部を基板に形成する基板の製造方法に係るものである。
【０００２】
【従来の技術】
従来、高さの異なる複数の部品を実装するに際し、部品の高さ調整のため、基板に凹部を設けることが行われている。
また、近年のＩＣの素子構造は極めて複雑になり、集積度と性能の向上を図るべく１つの基板に複数のチップを混在して積載したり、チップを積層して積載したりしており、１つの基板に複数のチップを混在して積載したり、チップを積層して基板に積載したりする場合には、基板に段差が形成されている方が好ましい場合がある。
【０００３】
即ち、１つの基板に複数のチップを混在して積載する場合において、図６（ａ）で示す様に基板１０１が平坦であれば、チップ１０２間にチップの高さの差分だけ段差が生じ、チップ間の接続のためのワイヤーボンディングを行う際にその制御が困難であるのに対して、図６（ｂ）で示す様に基板にチップの高さの差分に応じた段差が形成されていれば、基板に形成された段差がチップの高さの差分を解消し、異なる高さのチップ間にワイヤーボンディングを行う際であってもその制御が容易である。
【０００４】
また、チップを積層して基板に積載する場合には、各層のチップの接続は絶縁膜１０３にコンタクト用ホール１０４を形成し、このコンタクト用ホールを利用してアルミニウム等の金属配線によって行っているのであるが、図７（ａ）で示す様に基板が平坦であれば、図７（ａ）中符号Ａで示す高さが低いチップまでのコンタクト用ホールの深さは大きく、図７（ａ）中符号Ｂで示す高さが高いチップまでのコンタクト用ホールの深さは小さく形成する必要があり、チップの高さの差分だけコンタクト用ホールの深さに差が生じてしまい、コンタクト用ホールを形成する際に深さが大きなコンタクト用ホールにあわせて絶縁膜のエッチングを行うと高さが高いチップの配線へ及ぼす悪影響が大きく、一方深さが小さなコンタクト用ホールにあわせて絶縁膜のエッチングを行うと高さが低いチップのコンタクト用ホールが未開口の状態となる恐れがあるという不具合があるのに対して、図７（ｂ）で示す様に基板にチップ高さの差分に応じた段差が形成されていれば、基板に形成された段差がチップの高さの差分を解消でき、コンタクト用ホールを形成する際にチップの高さが異なっている場合であってもコンタクト用ホールの開口条件を同一としてコンタクト用ホールの形成を行うことができ、チップの配線に悪影響を及ぼしたり開口不良が生じるといった現象を抑制することができる。
【０００５】
以上の様な理由から、上記した様に１つの基板に複数のチップを混在して積載したり、チップを積層して積載したりする場合には基板に段差を形成する場合がある。
【０００６】
以下、図面を用いて従来の基板の製造方法について説明する。
図８は従来の基板の製造方法を説明するための模式図を示しており、従来の基板の製造方法では、先ず、図８（ａ）で示す様に基板本体１０５に下部形成層１０６及び下部形成層がバリアメタル層や金属配線である場合主として絶縁膜として作用する加工層１０７を形成し、加工層の上にレジスト１０８を塗布し、第１の凹部を形成する領域１０９及び第２の凹部を形成する領域１１０が開口する様にレジストをリソグラフィー技術によりパターニングを行う。
次に、図８（ｂ）で示す様に、エッチング処理を行って第１の凹部１１１及び第２の凹部１１２を形成し、レジストの除去を行う。
続いて、図８（ｃ）で示す様に、再び加工層の上にレジストを塗布し、第２の凹部が形成された領域のみが開口する様にリソグラフィー技術によりパターニングを行う。
その後、エッチング処理を行って、第２の凹部を更にエッチングを行った後にレジストを除去することによって図８（ｄ）で示す様に基板本体に、第１の凹部及び第１の凹部の深さより深い第２の凹部が設けられた加工層が形成された基板を得ることができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記した従来の基板の製造方法では、深さの異なる凹部を形成する場合には、深さの異なる凹部の数量分だけレジストの塗布、レジストのパターニング及びエッチング処理を繰り返す必要があり、基板の製造に非常に多くの工程が必要になるという不具合があった。
【０００８】
更には、凹部を形成するためにエッチング処理を行う必要があるが、エッチングをドライエッチングで行う場合には、エッチングを行う加工層よりも下部形成層の方がエッチングの選択比が小さい場合に下部形成層を傷つけてしまうという恐れがあり、エッチングをウェットエッチングで行う場合には、サイドエッチングにより凹部の形状変化やテーパーの形成が避けられないという不具合もあった。
【０００９】
なお、上記では、基板本体に形成された加工層に凹部を形成することによって基板を製造する方法について説明を行ったが、基板本体に直接凹部を形成することによって基板を製造する場合についても上記した加工層に凹部を形成する場合と同様である。
【００１０】
本発明は、上記の点に鑑みて創案されたものであって、目的に応じて異なる深さの凹部を有する基板を容易に製造することができる基板の製造方法を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る基板の製造方法は、第１の凹部及び該第１の凹部の深さより深い第２の凹部を基板に形成する基板の製造方法において、前記第１の凹部が形成される領域に第１の微細凹凸部を形成するとともに、前記第２の凹部が形成される領域に前記第１の微細凹凸部と略同一深さであり、かつ前記第１の微細凹凸部の凸部より小さな表面積の凸部を有する第２の微細凹凸部を形成した後、当該基板を研磨するようにした。
【００１２】
ここで、第１の凹部が形成される領域に第１の微細凹凸部を形成するとともに、第２の凹部が形成される領域に第１の微細凹凸部と略同一深さであり、かつ第１の微細凹凸部の凸部より小さな表面積の凸部を有する第２の微細凹凸部を形成することによって、研磨の際に研磨パッドとの接触面積が異なる微細凹凸部を形成することができる。
また、第１の微細凹凸部及び第２の微細凹凸部を形成した基板を研磨することによって、領域毎に研磨による基板の除去量に差を生ぜしめることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明し、本発明の理解に供する。
【００１４】
図１は本発明を適用した基板の製造方法の一例を説明するための模式的な断面図であり、図２は本発明を適用した基板の製造方法の一例を説明するための模式的な斜視図である。
本発明を適用した基板の製造方法の一例では、先ず、基板本体１の上に下部形成層２及び加工層３を形成し、加工層の第１の凹部を形成する領域（以下、第１の領域と言う）４及び第１の凹部の深さより深い第２の凹部を形成する領域（以下、第２の領域と言う）５にリソグラフィー技術及びエッチング技術により図１（ａ）及び図２（ａ）で示す様な櫛型形状の溝部６を形成する。
なお、溝部は必要とされる凹部の深さに応じてその形状を定める。即ち、図３で示す様に、図３中符号ａで示す第１の領域に形成する溝部のピッチは図３中符号ｂで示す第２の領域に形成する溝部のピッチよりも大きくなる様に溝部を形成する。
更に、第１の領域に形成する溝部と第２の領域に形成する溝部とは、溝部の幅や溝部のピッチが異なるが、第１の領域に形成する溝部同士は同一幅であると共に同一ピッチとなる様に形成し、同様に第２の領域に形成する溝部同士も同一幅であると共に同一ピッチとなる様に形成する。
また、図３中符号ｃで示す第１の領域に形成する溝部の深さと図３中符号ｄで示す第２の領域に形成する溝部の深さは同一となる様に形成する。
【００１５】
ここで、第１の領域に形成する溝部のピッチを第２の領域に形成する溝部のピッチと比較して大きく形成するのは、第１の領域に形成する溝部と溝部の間の第１の凸部７を、第２の領域に形成する溝部と溝部の間の第２の凸部８と比較してその表面積が大きくなる様に形成するためであって、第１の凸部を第２の凸部と比較してその表面積が大きくなる様に形成することができるのであれば、必ずしも溝部のピッチを第１の領域と第２の領域とで異ならせる必要は無く、例えば、図４で示す様に、第１の領域に形成する溝部のピッチと第２の領域に形成する溝部のピッチは同一幅に形成し、第１の領域には図４中符号Ｘで示す方向のみに溝部を形成するのに対して、第２の領域には図４中符号Ｘで示す方向のみならず図４中符号Ｙで示す方向にも溝部を形成することによって第１の凸部を第２の凸部と比較してその表面積が大きくなるように形成しても良い。
【００１６】
また、第１の領域に形成する溝部を、溝部同士が同一幅であり、同一ピッチとなる様に形成するのは、第１の凸部同士の表面積が同一となる様に第１の凸部を形成し、後述する加工層を研磨する際の加工層の除去量を第１の領域内において略均等として、第１の凹部の平坦化を図るためであり、第１の凹部の平坦化の必要が無い場合には必ずしも第１の領域に形成する溝部を、溝部同士が同一幅であり、同一ピッチとなる様に形成する必要は無いが、第１の凹部の平坦化を行った方が基板を使用する上で好ましいと考えられる場合が多く、第１の凹部の平坦化を行う場合には第１の領域に形成する溝部を、溝部同士が同一幅であり、同一ピッチとなる様に形成する方が好ましい。
なお、第２の領域に形成する溝部についても同様であり、第２の凹部の平坦化の必要が無い場合には必ずしも第２の領域に形成する溝部を、溝部同士が同一幅であり、同一ピッチとなる様に形成する必要は無いが、第２の凹部の平坦化を行う場合には第２の領域に形成する溝部を、溝部同士が同一幅であり、同一ピッチとなる様に形成する方が好ましい。
【００１７】
また、第１の領域に形成する溝部の深さと第２の領域に形成する溝部の深さとを同一とするのは、溝部形成の際の便宜を図ったものであり、深さが異なる溝部を形成する場合には、上記したレジストの塗布、レジストのパターニング及びエッチング処理を繰り返すことによって深さの異なる凹部を形成する従来の基板の製造方法と同様の不具合が生じてしまうからである。
【００１８】
次に、溝部を形成した基板９を図５で示す様なＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）装置を用い、スラリーと称されるシリカ粒子を含んだ研磨液を基板表面に流しながら、スピンドル１０に加工層が下向きとなる様に貼り付け、回転テーブル１１表面の研磨パッド１２に接触させて研磨を行う。
【００１９】
ここで、ＣＭＰ装置で加工層の研磨を行うと、溝部を形成していない領域である第１の領域及び第２の領域以外の領域（以下、第３の領域と言う）１３については、通常の平坦化処理が行われ、溝部を形成した第１の領域及び第２の領域では第３の領域よりも研磨による加工層の除去量が多く、また、第１の領域と第２の領域とを比較すると、第２の領域では第１の領域よりも研磨による加工層の除去量が多いために、図１（ｂ）及び図２（ｂ）で示す様に、第３の領域は平坦化処理が行われ、第１の領域には第１の凹部が形成され、第２の領域には第１の凹部の深さより深い第２の凹部が形成される。
【００２０】
即ち、凸部の高さ：Ｈ、加工時間：ｔ、荷重：Ｌ、接触面積：Ａ、移動量：ｓ、所定の係数：Ｋｐとした場合に、研磨においては一般に、
δＨ／δｔ＝Ｋｐ×Ｌ／Ａ×δｓ／δｔ
で示されるＰｒｅｓｔｏｎの関係が成立し、集中荷重が加わっている個所ほど研磨が進行するために、ＣＭＰ装置の研磨パッドと接触する凸部の表面積が小さい個所ほど研磨が進行し、加工層の除去量も多いために、ＣＭＰ装置で加工層の研磨を行うと、最も表面積が小さく集中荷重が最も加わる第２の凸部が形成された第２の領域が最も加工層の除去量が多く、第２の凸部に次いで表面積が小さな第１の凸部が形成された第１の領域が第２の領域に次いで加工層の除去量が多く、最も表面積が大きな溝部を形成していない第３の領域が最も加工層の除去量が少ないために、上記した様に、第３の領域は平坦化処理が行われ、第１の領域には第１の凹部が形成され、第２の領域には第１の凹部の深さより深い第２の凹部が形成される。
【００２１】
さて、ＣＭＰ装置での研磨を続けると、図１（ｃ）及び図２（ｃ）で示す様に、加工層の除去量が最も多い第２の領域において第２の領域に形成した溝部が消失した状態となるが、加工層の除去量が第２の領域と比較すると少ない第１の領域では溝部が未だ残っている状態となり、図１（ｃ）及び図２（ｃ）の状態となった以降は、第２の領域は溝部が形成されていない第３の領域と加工層の除去量が同一となり、第２の領域についても通常の平坦化処理が行われることになる。
【００２２】
更にＣＭＰ装置での研磨を続けると、第１の領域に形成した溝部も消失し、図１（ｄ）及び図２（ｄ）で示す様な加工層に第１の凹部と第１の凹部の深さより深い第２の凹部が形成された加工層を備える基板を得ることができる。
【００２３】
なお、上記の本発明を適用した基板の製造方法の一例では、基板本体に形成された加工層に凹部を形成することによって基板を製造する方法について説明を行ったが、基板本体に直接凹部を形成することによって基板を製造する場合についても上記した加工層に凹部を形成する場合と同様である。
【００２４】
上記した本発明を適用した基板の製造方法では、溝部の形状の差を利用することによりＣＭＰの平坦化プロセスと同時に基板の段差形成が可能であると共に、異なる深さの段差を同時に得ることができ、リソグラフィーとエッチングプロセスを大幅に削減することが可能である。
また、ＣＭＰプロセスにより凹部の形成を行うために、ドライエッチングで凹部の形成を行う場合の下部形成層を傷つけてしまうという恐れや、ウェットエッチングで凹部の形成を行う場合のサイドエッチングによる不具合の心配が無く、設計時に期待した形状を得ることができる。
【００２５】
【発明の効果】
以上述べてきた如く、本発明の基板の製造方法では、目的に応じて異なる深さの凹部を有する基板を容易に製造することができる。
【図面の簡単な説明】
【図１】本発明を適用した基板の製造方法の一例を説明するための模式的な断面図である。
【図２】本発明を適用した基板の製造方法の一例を説明するための模式的な斜視図である。
【図３】溝部の形状を説明するための模式的な断面図である。
【図４】溝部の形状の他の一例を説明するための模式的な斜視図である。
【図５】ＣＭＰ装置を説明するための模式的な図である。
【図６】１つの基板に複数のチップを混在して積載する場合を説明するための図である。
【図７】チップを積層して基板に積載する場合を説明するための図である。
【図８】従来の基板の製造方法を説明するための模式的な断面図である。
【符号の説明】
１ 基板本体
２ 下部形成層
３ 加工層
４ 第１の領域
５ 第２の領域
６ 溝部
７ 第１の凸部
８ 第２の凸部
９ 基板
１０ スピンドル
１１ 回転テーブル
１２ 研磨パッド
１３ 第３の領域
【発明の属する技術分野】
本発明は、基板の製造方法に関する。詳しくは、第１の凹部及び第１の凹部の深さより深い第２の凹部を基板に形成する基板の製造方法に係るものである。
【０００２】
【従来の技術】
従来、高さの異なる複数の部品を実装するに際し、部品の高さ調整のため、基板に凹部を設けることが行われている。
また、近年のＩＣの素子構造は極めて複雑になり、集積度と性能の向上を図るべく１つの基板に複数のチップを混在して積載したり、チップを積層して積載したりしており、１つの基板に複数のチップを混在して積載したり、チップを積層して基板に積載したりする場合には、基板に段差が形成されている方が好ましい場合がある。
【０００３】
即ち、１つの基板に複数のチップを混在して積載する場合において、図６（ａ）で示す様に基板１０１が平坦であれば、チップ１０２間にチップの高さの差分だけ段差が生じ、チップ間の接続のためのワイヤーボンディングを行う際にその制御が困難であるのに対して、図６（ｂ）で示す様に基板にチップの高さの差分に応じた段差が形成されていれば、基板に形成された段差がチップの高さの差分を解消し、異なる高さのチップ間にワイヤーボンディングを行う際であってもその制御が容易である。
【０００４】
また、チップを積層して基板に積載する場合には、各層のチップの接続は絶縁膜１０３にコンタクト用ホール１０４を形成し、このコンタクト用ホールを利用してアルミニウム等の金属配線によって行っているのであるが、図７（ａ）で示す様に基板が平坦であれば、図７（ａ）中符号Ａで示す高さが低いチップまでのコンタクト用ホールの深さは大きく、図７（ａ）中符号Ｂで示す高さが高いチップまでのコンタクト用ホールの深さは小さく形成する必要があり、チップの高さの差分だけコンタクト用ホールの深さに差が生じてしまい、コンタクト用ホールを形成する際に深さが大きなコンタクト用ホールにあわせて絶縁膜のエッチングを行うと高さが高いチップの配線へ及ぼす悪影響が大きく、一方深さが小さなコンタクト用ホールにあわせて絶縁膜のエッチングを行うと高さが低いチップのコンタクト用ホールが未開口の状態となる恐れがあるという不具合があるのに対して、図７（ｂ）で示す様に基板にチップ高さの差分に応じた段差が形成されていれば、基板に形成された段差がチップの高さの差分を解消でき、コンタクト用ホールを形成する際にチップの高さが異なっている場合であってもコンタクト用ホールの開口条件を同一としてコンタクト用ホールの形成を行うことができ、チップの配線に悪影響を及ぼしたり開口不良が生じるといった現象を抑制することができる。
【０００５】
以上の様な理由から、上記した様に１つの基板に複数のチップを混在して積載したり、チップを積層して積載したりする場合には基板に段差を形成する場合がある。
【０００６】
以下、図面を用いて従来の基板の製造方法について説明する。
図８は従来の基板の製造方法を説明するための模式図を示しており、従来の基板の製造方法では、先ず、図８（ａ）で示す様に基板本体１０５に下部形成層１０６及び下部形成層がバリアメタル層や金属配線である場合主として絶縁膜として作用する加工層１０７を形成し、加工層の上にレジスト１０８を塗布し、第１の凹部を形成する領域１０９及び第２の凹部を形成する領域１１０が開口する様にレジストをリソグラフィー技術によりパターニングを行う。
次に、図８（ｂ）で示す様に、エッチング処理を行って第１の凹部１１１及び第２の凹部１１２を形成し、レジストの除去を行う。
続いて、図８（ｃ）で示す様に、再び加工層の上にレジストを塗布し、第２の凹部が形成された領域のみが開口する様にリソグラフィー技術によりパターニングを行う。
その後、エッチング処理を行って、第２の凹部を更にエッチングを行った後にレジストを除去することによって図８（ｄ）で示す様に基板本体に、第１の凹部及び第１の凹部の深さより深い第２の凹部が設けられた加工層が形成された基板を得ることができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記した従来の基板の製造方法では、深さの異なる凹部を形成する場合には、深さの異なる凹部の数量分だけレジストの塗布、レジストのパターニング及びエッチング処理を繰り返す必要があり、基板の製造に非常に多くの工程が必要になるという不具合があった。
【０００８】
更には、凹部を形成するためにエッチング処理を行う必要があるが、エッチングをドライエッチングで行う場合には、エッチングを行う加工層よりも下部形成層の方がエッチングの選択比が小さい場合に下部形成層を傷つけてしまうという恐れがあり、エッチングをウェットエッチングで行う場合には、サイドエッチングにより凹部の形状変化やテーパーの形成が避けられないという不具合もあった。
【０００９】
なお、上記では、基板本体に形成された加工層に凹部を形成することによって基板を製造する方法について説明を行ったが、基板本体に直接凹部を形成することによって基板を製造する場合についても上記した加工層に凹部を形成する場合と同様である。
【００１０】
本発明は、上記の点に鑑みて創案されたものであって、目的に応じて異なる深さの凹部を有する基板を容易に製造することができる基板の製造方法を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る基板の製造方法は、第１の凹部及び該第１の凹部の深さより深い第２の凹部を基板に形成する基板の製造方法において、前記第１の凹部が形成される領域に第１の微細凹凸部を形成するとともに、前記第２の凹部が形成される領域に前記第１の微細凹凸部と略同一深さであり、かつ前記第１の微細凹凸部の凸部より小さな表面積の凸部を有する第２の微細凹凸部を形成した後、当該基板を研磨するようにした。
【００１２】
ここで、第１の凹部が形成される領域に第１の微細凹凸部を形成するとともに、第２の凹部が形成される領域に第１の微細凹凸部と略同一深さであり、かつ第１の微細凹凸部の凸部より小さな表面積の凸部を有する第２の微細凹凸部を形成することによって、研磨の際に研磨パッドとの接触面積が異なる微細凹凸部を形成することができる。
また、第１の微細凹凸部及び第２の微細凹凸部を形成した基板を研磨することによって、領域毎に研磨による基板の除去量に差を生ぜしめることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明し、本発明の理解に供する。
【００１４】
図１は本発明を適用した基板の製造方法の一例を説明するための模式的な断面図であり、図２は本発明を適用した基板の製造方法の一例を説明するための模式的な斜視図である。
本発明を適用した基板の製造方法の一例では、先ず、基板本体１の上に下部形成層２及び加工層３を形成し、加工層の第１の凹部を形成する領域（以下、第１の領域と言う）４及び第１の凹部の深さより深い第２の凹部を形成する領域（以下、第２の領域と言う）５にリソグラフィー技術及びエッチング技術により図１（ａ）及び図２（ａ）で示す様な櫛型形状の溝部６を形成する。
なお、溝部は必要とされる凹部の深さに応じてその形状を定める。即ち、図３で示す様に、図３中符号ａで示す第１の領域に形成する溝部のピッチは図３中符号ｂで示す第２の領域に形成する溝部のピッチよりも大きくなる様に溝部を形成する。
更に、第１の領域に形成する溝部と第２の領域に形成する溝部とは、溝部の幅や溝部のピッチが異なるが、第１の領域に形成する溝部同士は同一幅であると共に同一ピッチとなる様に形成し、同様に第２の領域に形成する溝部同士も同一幅であると共に同一ピッチとなる様に形成する。
また、図３中符号ｃで示す第１の領域に形成する溝部の深さと図３中符号ｄで示す第２の領域に形成する溝部の深さは同一となる様に形成する。
【００１５】
ここで、第１の領域に形成する溝部のピッチを第２の領域に形成する溝部のピッチと比較して大きく形成するのは、第１の領域に形成する溝部と溝部の間の第１の凸部７を、第２の領域に形成する溝部と溝部の間の第２の凸部８と比較してその表面積が大きくなる様に形成するためであって、第１の凸部を第２の凸部と比較してその表面積が大きくなる様に形成することができるのであれば、必ずしも溝部のピッチを第１の領域と第２の領域とで異ならせる必要は無く、例えば、図４で示す様に、第１の領域に形成する溝部のピッチと第２の領域に形成する溝部のピッチは同一幅に形成し、第１の領域には図４中符号Ｘで示す方向のみに溝部を形成するのに対して、第２の領域には図４中符号Ｘで示す方向のみならず図４中符号Ｙで示す方向にも溝部を形成することによって第１の凸部を第２の凸部と比較してその表面積が大きくなるように形成しても良い。
【００１６】
また、第１の領域に形成する溝部を、溝部同士が同一幅であり、同一ピッチとなる様に形成するのは、第１の凸部同士の表面積が同一となる様に第１の凸部を形成し、後述する加工層を研磨する際の加工層の除去量を第１の領域内において略均等として、第１の凹部の平坦化を図るためであり、第１の凹部の平坦化の必要が無い場合には必ずしも第１の領域に形成する溝部を、溝部同士が同一幅であり、同一ピッチとなる様に形成する必要は無いが、第１の凹部の平坦化を行った方が基板を使用する上で好ましいと考えられる場合が多く、第１の凹部の平坦化を行う場合には第１の領域に形成する溝部を、溝部同士が同一幅であり、同一ピッチとなる様に形成する方が好ましい。
なお、第２の領域に形成する溝部についても同様であり、第２の凹部の平坦化の必要が無い場合には必ずしも第２の領域に形成する溝部を、溝部同士が同一幅であり、同一ピッチとなる様に形成する必要は無いが、第２の凹部の平坦化を行う場合には第２の領域に形成する溝部を、溝部同士が同一幅であり、同一ピッチとなる様に形成する方が好ましい。
【００１７】
また、第１の領域に形成する溝部の深さと第２の領域に形成する溝部の深さとを同一とするのは、溝部形成の際の便宜を図ったものであり、深さが異なる溝部を形成する場合には、上記したレジストの塗布、レジストのパターニング及びエッチング処理を繰り返すことによって深さの異なる凹部を形成する従来の基板の製造方法と同様の不具合が生じてしまうからである。
【００１８】
次に、溝部を形成した基板９を図５で示す様なＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）装置を用い、スラリーと称されるシリカ粒子を含んだ研磨液を基板表面に流しながら、スピンドル１０に加工層が下向きとなる様に貼り付け、回転テーブル１１表面の研磨パッド１２に接触させて研磨を行う。
【００１９】
ここで、ＣＭＰ装置で加工層の研磨を行うと、溝部を形成していない領域である第１の領域及び第２の領域以外の領域（以下、第３の領域と言う）１３については、通常の平坦化処理が行われ、溝部を形成した第１の領域及び第２の領域では第３の領域よりも研磨による加工層の除去量が多く、また、第１の領域と第２の領域とを比較すると、第２の領域では第１の領域よりも研磨による加工層の除去量が多いために、図１（ｂ）及び図２（ｂ）で示す様に、第３の領域は平坦化処理が行われ、第１の領域には第１の凹部が形成され、第２の領域には第１の凹部の深さより深い第２の凹部が形成される。
【００２０】
即ち、凸部の高さ：Ｈ、加工時間：ｔ、荷重：Ｌ、接触面積：Ａ、移動量：ｓ、所定の係数：Ｋｐとした場合に、研磨においては一般に、
δＨ／δｔ＝Ｋｐ×Ｌ／Ａ×δｓ／δｔ
で示されるＰｒｅｓｔｏｎの関係が成立し、集中荷重が加わっている個所ほど研磨が進行するために、ＣＭＰ装置の研磨パッドと接触する凸部の表面積が小さい個所ほど研磨が進行し、加工層の除去量も多いために、ＣＭＰ装置で加工層の研磨を行うと、最も表面積が小さく集中荷重が最も加わる第２の凸部が形成された第２の領域が最も加工層の除去量が多く、第２の凸部に次いで表面積が小さな第１の凸部が形成された第１の領域が第２の領域に次いで加工層の除去量が多く、最も表面積が大きな溝部を形成していない第３の領域が最も加工層の除去量が少ないために、上記した様に、第３の領域は平坦化処理が行われ、第１の領域には第１の凹部が形成され、第２の領域には第１の凹部の深さより深い第２の凹部が形成される。
【００２１】
さて、ＣＭＰ装置での研磨を続けると、図１（ｃ）及び図２（ｃ）で示す様に、加工層の除去量が最も多い第２の領域において第２の領域に形成した溝部が消失した状態となるが、加工層の除去量が第２の領域と比較すると少ない第１の領域では溝部が未だ残っている状態となり、図１（ｃ）及び図２（ｃ）の状態となった以降は、第２の領域は溝部が形成されていない第３の領域と加工層の除去量が同一となり、第２の領域についても通常の平坦化処理が行われることになる。
【００２２】
更にＣＭＰ装置での研磨を続けると、第１の領域に形成した溝部も消失し、図１（ｄ）及び図２（ｄ）で示す様な加工層に第１の凹部と第１の凹部の深さより深い第２の凹部が形成された加工層を備える基板を得ることができる。
【００２３】
なお、上記の本発明を適用した基板の製造方法の一例では、基板本体に形成された加工層に凹部を形成することによって基板を製造する方法について説明を行ったが、基板本体に直接凹部を形成することによって基板を製造する場合についても上記した加工層に凹部を形成する場合と同様である。
【００２４】
上記した本発明を適用した基板の製造方法では、溝部の形状の差を利用することによりＣＭＰの平坦化プロセスと同時に基板の段差形成が可能であると共に、異なる深さの段差を同時に得ることができ、リソグラフィーとエッチングプロセスを大幅に削減することが可能である。
また、ＣＭＰプロセスにより凹部の形成を行うために、ドライエッチングで凹部の形成を行う場合の下部形成層を傷つけてしまうという恐れや、ウェットエッチングで凹部の形成を行う場合のサイドエッチングによる不具合の心配が無く、設計時に期待した形状を得ることができる。
【００２５】
【発明の効果】
以上述べてきた如く、本発明の基板の製造方法では、目的に応じて異なる深さの凹部を有する基板を容易に製造することができる。
【図面の簡単な説明】
【図１】本発明を適用した基板の製造方法の一例を説明するための模式的な断面図である。
【図２】本発明を適用した基板の製造方法の一例を説明するための模式的な斜視図である。
【図３】溝部の形状を説明するための模式的な断面図である。
【図４】溝部の形状の他の一例を説明するための模式的な斜視図である。
【図５】ＣＭＰ装置を説明するための模式的な図である。
【図６】１つの基板に複数のチップを混在して積載する場合を説明するための図である。
【図７】チップを積層して基板に積載する場合を説明するための図である。
【図８】従来の基板の製造方法を説明するための模式的な断面図である。
【符号の説明】
１ 基板本体
２ 下部形成層
３ 加工層
４ 第１の領域
５ 第２の領域
６ 溝部
７ 第１の凸部
８ 第２の凸部
９ 基板
１０ スピンドル
１１ 回転テーブル
１２ 研磨パッド
１３ 第３の領域
Claims (3)
- 第１の凹部及び該第１の凹部の深さより深い第２の凹部を基板に形成する基板の製造方法において、
前記第１の凹部が形成される領域に第１の微細凹凸部を形成するとともに、
前記第２の凹部が形成される領域に前記第１の微細凹凸部と略同一深さであり、かつ前記第１の微細凹凸部の凸部より小さな表面積の凸部を有する第２の微細凹凸部を形成した後、
当該基板を研磨するようにした
基板の製造方法。 - 前記第１の微細凹凸部を２以上形成し、各々の凸部の表面積が略同一である
ことを特徴とする請求項１に記載の基板の製造方法。 - 前記第２の微細凹凸部を２以上形成し、各々の凸部の表面積が略同一である
ことを特徴とする請求項１または請求項２に記載の基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002322270A JP2004158604A (ja) | 2002-11-06 | 2002-11-06 | 基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002322270A JP2004158604A (ja) | 2002-11-06 | 2002-11-06 | 基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004158604A true JP2004158604A (ja) | 2004-06-03 |
Family
ID=32802508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002322270A Pending JP2004158604A (ja) | 2002-11-06 | 2002-11-06 | 基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004158604A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261560A (ja) * | 2005-03-18 | 2006-09-28 | Oki Electric Ind Co Ltd | 半導体パッケージ |
| US8624339B2 (en) | 2011-07-26 | 2014-01-07 | Seiko Epson Corporation | Vibrating device and electronic apparatus |
| CN108307582A (zh) * | 2017-01-11 | 2018-07-20 | 宁波舜宇光电信息有限公司 | 开窗电路板装置及其制造方法以及包埋贴装元器件的电路板装置及其制造方法 |
| JP2018528601A (ja) * | 2015-06-24 | 2018-09-27 | イーラックス・インコーポレイテッドｅＬｕｘ Ｉｎｃ． | 発光装置およびその流体製造 |
-
2002
- 2002-11-06 JP JP2002322270A patent/JP2004158604A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261560A (ja) * | 2005-03-18 | 2006-09-28 | Oki Electric Ind Co Ltd | 半導体パッケージ |
| US8624339B2 (en) | 2011-07-26 | 2014-01-07 | Seiko Epson Corporation | Vibrating device and electronic apparatus |
| JP2018528601A (ja) * | 2015-06-24 | 2018-09-27 | イーラックス・インコーポレイテッドｅＬｕｘ Ｉｎｃ． | 発光装置およびその流体製造 |
| CN108307582A (zh) * | 2017-01-11 | 2018-07-20 | 宁波舜宇光电信息有限公司 | 开窗电路板装置及其制造方法以及包埋贴装元器件的电路板装置及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3229278B2 (ja) | ダマシン金属回路パターンの平坦化方法 | |
| JP2702398B2 (ja) | 半導体構造物上に平坦な表面を形成する方法 | |
| KR100268210B1 (ko) | 반도체웨이퍼의평탄화방법 | |
| JP2005522019A5 (ja) | ||
| US5294296A (en) | Method for manufacturing a contact hole of a semiconductor device | |
| JP2001313293A (ja) | 半導体装置 | |
| KR100518150B1 (ko) | 정렬마크의콘트라스트를향상시킨반도체가공물및그상부에정렬마크를형성하는방법 | |
| JP2007005401A (ja) | 半導体装置およびその製造方法 | |
| US6025270A (en) | Planarization process using tailored etchback and CMP | |
| US6280644B1 (en) | Method of planarizing a surface on an integrated circuit | |
| JP2004158604A (ja) | 基板の製造方法 | |
| CN100378987C (zh) | 多层金属层半导体元件及其制造方法 | |
| JPH10335459A (ja) | 半導体装置およびその製造方法 | |
| KR100256055B1 (ko) | 평탄화 개선을 위한 반도체 장치 제조 방법 | |
| JPH0697159A (ja) | 半導体装置の製造方法 | |
| JP4134405B2 (ja) | 半導体素子の製造方法及び半導体素子 | |
| JP3841345B2 (ja) | 半導体素子の微細パターンの形成方法 | |
| KR100390838B1 (ko) | 반도체 소자의 랜딩 플러그 콘택 형성방법 | |
| JP3980160B2 (ja) | 半導体装置の製造方法 | |
| KR20020010937A (ko) | 함몰부 없는 구리 다마신 구조 제조 방법 | |
| KR20040065975A (ko) | 반도체장치의 제조방법 | |
| US6844237B1 (en) | Method for improving dielectric polishing | |
| KR100333378B1 (ko) | 반도체 소자의 제조방법 | |
| KR0182043B1 (ko) | 금속-절연막의 평탄화 방법 | |
| JP2001313294A (ja) | 半導体装置およびその製造方法 |