JP2018528601A - 発光装置およびその流体製造 - Google Patents

発光装置およびその流体製造 Download PDF

Info

Publication number
JP2018528601A
JP2018528601A JP2017567088A JP2017567088A JP2018528601A JP 2018528601 A JP2018528601 A JP 2018528601A JP 2017567088 A JP2017567088 A JP 2017567088A JP 2017567088 A JP2017567088 A JP 2017567088A JP 2018528601 A JP2018528601 A JP 2018528601A
Authority
JP
Japan
Prior art keywords
light emitting
opening
emitting device
micro
micro led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017567088A
Other languages
English (en)
Other versions
JP6538886B2 (ja
Inventor
佐々木 健司
健司 佐々木
シュウレ ポウル
シュウレ ポウル
クローダー マーク
クローダー マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eLux Inc
Original Assignee
eLux Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eLux Inc filed Critical eLux Inc
Publication of JP2018528601A publication Critical patent/JP2018528601A/ja
Application granted granted Critical
Publication of JP6538886B2 publication Critical patent/JP6538886B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83143Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/83486Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/83488Glasses, e.g. amorphous oxides, nitrides or fluorides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/83805Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/83815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053Bonding environment
    • H01L2224/95085Bonding environment being a liquid, e.g. for fluidic self-assembly
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】本発明は、発光装置およびその製造方法を提供する。
【解決手段】本発明は、発光素子およびその製造方法が提供される。一実施例によれば、凹部(30)を有する基板(20)、および基板上に位置する層間誘電体層(40)を含む発光装置を提供する。前記層間誘電体層(40)は、第1開口部(22)および第2開口部(24)を有し、前記第1開口部(22)は基板の凹部(30)の上方に設置される。前記発光装置はさらに第1マイクロLED(12)および第2マイクロLED(14)を含み、第1マイクロLED(12)の厚さが第2マイクロLED(14)の厚さよりも大きい。前記第1マイクロLED(12)および前記第2マイクロLED(14)はそれぞれ前記第1開口部(22)および前記第2開口部(24)に配置されてもよい。

Description

発光装置(LED)は、ディスプレイやランプなどの将来の高効率発光応用に使用されることが期待されている。近年、将来の高効率発光応用のマイクロLEDが開発されているがこれらの装置に関連する課題は、マイクロデバイスの組み立てが高価で複雑である可能性があるため、妥当な製造コストで、高精度な組み立てを達成することが困難になっている。
ウィジェットをガラスまたはポリマーのような透明基板上に分布または整列させて発光装置を生産する方法は、当技術分野において周知である。経済的で効果的な方法は、インクまたはスラリーの液体キャリア媒体が小さな発光装置で満たされ、液体キャリア媒体が基板を通って流れるような流体自己組み立てである。前記マイクロ照明装置は、流体によって基板を通って送達され、かつ製造過程において、基板上のマイクロ照明装置の機械的捕捉位置を機械的に捕捉するために重力が使用される。しかしながら、従来の流体自己組み立て方法では、異なるサイズのマイクロ装置が捕捉位置に閉じ込められると、装置はしばしば位置がずれたり、誤った位置に配置されたりする。また、装置が正確に整列され、正しい位置に設置されても、発光装置において得られる表面は平坦ではない可能性があるため、組み立て後の研磨ステップを必要とする。しかしこのような場合、製造プロセスにおける経済利益を損失し、場合によってはマイクロ照明装置の正確な位置が変更される恐れがある。
上記課題を解決するために、発光装置およびその製造方法を提供する。一実施例によれば、凹部を有する基板、および基板上に位置する層間誘電体層を含む発光装置を提供する。層間誘電体層は、第1開口部および第2開口部を有し、第1開口部は基板の凹部の上方に設置される。発光装置は、第1および第2マイクロ発光素子をさらに含むことができ、第1マイクロ発光素子の厚さは、第2マイクロ発光素子の厚さよりも大きい。第1マイクロ発光素子および第2マイクロ発光素子は、第1開口部および第2開口部にそれぞれ配置されていてもよい。
本発明の概要は、以下の「詳細な説明」でさらに説明する概念の選択を簡略化した形で紹介するために提供される。本発明の概要の部分は主張された主旨の重要な特徴または本質的な特徴を特定することを目的とせず、請求される主旨の範囲を限定するために用いられることも意図していない。さらに、請求される主旨は、本開示における任意の部分に記載の任意またはすべての欠点を解決する実施形態に限定されるものではない。
本発明の添付図面の図面は、例を示す方式により本発明を説明するが、例を限定する方式により本発明を説明しているのではない。その中で、同一の構成要素には同一符号を付してある。
本発明の第1実施例に係る発光装置を示す図である。 本発明の第2実施例に係る発光装置を示す図である。 本発明の第3実施例に係る発光装置を示す図である。 本発明の第5実施例に係る発光装置を示す図である。 本発明の第1実施例に係る発光装置を製造するためのプロセスを示す図である。 本発明の第1実施例に係る発光装置を製造するための自己整列プロセスを示す図である。 本発明の第1実施例に係る発光装置を製造するための変更プロセスを示す図である。 本発明の第4実施例に係る発光装置を示す図である。
本発明の選択された実施例を添付の図面によって説明する。当業者にとっては明らかであるが、本公開中の本発明の実施例に対する以下の説明は例示のみのために提供され、添付の特許請求の範囲およびその均等物によって定義される本発明を限定するためではない。
先ず図1Aに示すように、本発明の第1実施例によれば、発光装置10が提供される。図1Aは発光装置10(本明細書では“LED”と称する)の断面図である。発光装置10は、凹部30を有する基板20と、基板20上に位置し第1開口部22および第2開口部24を有する層間誘電体層40を含み、第1開口部22は、基板20の凹部30の上方に設置されて凹部30と連通する。発光装置10はさらに層間誘電体層40に位置する第3開口部26を含むことができ、第3開口部26は第2開口部24と異なるサイズを有する。通常、第1開口部22、第2開口部24および第3開口部26は、互いに異なるサイズを有する。開口部の横断面に対して、複数種類の形状を有することができ、サイズが異なる開口部に対して、複数種類のサイズを有することができる。具体的な例において、第1開口部22、第2開口部24および第3開口部26それぞれは、95〜115μm、70〜90μm、および45〜65μmの直径を有する円形形状に構成される。且つ、より具体的な例において、対応するサイズは105μm、80μmと55μmであってもよい。一般的に、開口部の効果的な直径のサイズは、対応するマイクロLEDよりも数マイクロメートル大きく設定(例えば、1〜6μm、並びにより一般的には3μmである)し、マイクロLEDが開口部内に組み立てられるため除去しにくい。この構成によって、開口部は、製造過程における流体送達の過程において、サイズが異なるマイクロLEDを機械的に捕捉するために用いられる。以下、より詳細に説明する。
図1Aにおいて、第3開口部26は、それぞれ点線AおよびBによって頂部および底部に示され、且つ凹部30が点線Bによって頂部に示される。点線Aは、層間誘電体層40の上表面の平面に沿って第1開口部22に延びる仮想平面を示し、点線Bは、第1凹部30と第1開口部22との間の境界を図示する仮想平面を示し、前記仮想平面は、基板20の上表面の平面に沿って第1凹部30の上方に延びる。図示された実施例において、凹部30の深さは、層間誘電体層40の厚さとほぼ等しくなるように構成されるが、他の構成でも可能であり、且つ層間誘電体層40の厚さに対して、凹部30は、より浅く又はより深くてもよく。後述するが、対応するマイクロLEDの厚さと一致するように凹部30と第1開口部22の総厚さを選択すればよい。従って、大きな装置を選択的に捕捉することができる捕捉位置が形成される。第1開口部22、第2開口部24および第3開口部26は、層間誘電体層40の厚さとほぼ等しい厚さに配置することができる。例示的な構成において、層間誘電体層40の厚さは0.1〜100μmとの間で選択し、より具体的には1〜50μmとの間で選択することができ、且つ特定の実施例においては、5μmであってもよい。図1Aにおいて、説明のためにマイクロLEDが既に除去されていることが理解できる。
凹部30は、基板20の上表面に配置され、基板20は好ましくは透明基板であり、それはプラスチック、ポリマー(例えば、ポリイミド)またはガラス(有孔ガラス、石英ガラスまたはサファイアガラス)を含むことができ、または前記材質によって形成される。あるいは、透明基板は二層の基板を含む積層体であってもよい。一般的に、凹部30の深さは0.1〜100μmとの間であり、より具体的には1〜50μmとの間であり、特定の実施例においては5μmであってもよい。凹部30は、第1開口部22に対応する形状およびサイズに構成されてもよく、具体的な例において、第1開口部22は、直径が95〜115μmとの間であり、より具体的には直径が105μmである円形であってもよい。あるいは、凹部30は、異なる深さのマイクロLED装置に適応するために、同じ基板20上に異なる深さを有するようにエンボス加工またはエッチングすることができる。
一般には、基板20の上表面に位置する層間誘電体層40は、前記実施例ではアクリル樹脂またはポリイミド樹脂のポリマー材料を含んでいるが、代替として、窒化ケイ素(SiNx)または酸化ケイ素(SiO)を含んでもよい。層間誘電体層40の厚さは、0.1〜100μmとの間、より具体的には1〜50μmの間の範囲に設定されてもよい。
図1Bを参照すると、発光装置10の最終組み立てを示すために、開口部および凹部30の中にマイクロLEDが放置されていることが示されている。第1マイクロLED12は第2マイクロLED14の厚さよりも厚く、第1開口部22に配置され、第2マイクロLED14は第2開口部24に位置する。第3マイクロLED16は第3開口部26内に位置してもよく、且つ第2マイクロLED14とは異なるサイズであってもよい。第1マイクロLED12および第2マイクロLED16は、層間誘電体層40の上表面、第1マイクロLED12の上表面および第2マイクロLED14の上表面がほぼ同一平面になるように発光装置10上に設置されてもよく、これによって組み立てた後に、CMPのような研磨プロセスの使用または付加層の追加などの方式によって、発光装置10の上表面を平坦化する必要がない。このように、光学フィルムなどのようなカバー層を発光装置10における面一面に容易に製造することができる。第1開口部22および第2開口部24それぞれは、対応するマイクロLED、即ち、第1マイクロLED12および第2マイクロLED14よりもわずかに大きくなるように設置される。例えば、マイクロLEDの直径は、第1開口部22、第2開口部24および第3開口部26のそれぞれは、前記第1マイクロLED12、前記第2マイクロLED14および第3マイクロLED14よりもそれぞれ所定距離(例えば5μm)大きい直径を有するように設置されており、以下に記載しているように、マイクロLEDは、流体送達組み立て期間において、より容易にこれらのそれぞれの開口部に沈む。あるいは、他の実施例において、第1マイクロLED12、第2マイクロLED14および第3マイクロLED16の上表面は、層間誘電体層40の上表面よりも低くてもよく、且つ必要があれば、その後続の平坦化プロセスを応用してもよい。例えばマイクロLEDの頂部に材料を追加することによって、または層間誘電体層40の上表面における材料を除去することによって組み立て体の上表面を平坦化する。
上記の開口部22、24、26のように、第1マイクロLED12、第2マイクロLED14および第3マイクロLED16も異なるサイズを有し、且つこれらの異なるサイズはそれぞれの上表面面積の差異として表してもよい。例えば、第1マイクロLED12の上表面の面積は、第2マイクロLED14の上表面の面積よりも大きく、第2マイクロLED14の上表面の面積は、第3マイクロLED16の上表面の面積よりも大きい。上表面面積の変化可能な程度の例として、第2マイクロLED14の上表面および第2開口部24に対応する頂部開口の面積は、第3マイクロLED16および第3開口部26に対応する頂部開口の面積の1.2倍以上であってもよい。より具体的には、1.5倍以上であってもよい。マイクロLED間の均一な知覚輝度を達成することが望まれるため、これらの例示的なサイズの差異は、各タイプのマイクロLEDの発光強度の差に基づいたもの、および製造プロセスのマージン、コスト、およびその他の要因を考慮したものである。マイクロLEDの形状については、図示された実施例では、マイクロLEDは円筒形に設置されている。特定の構成において、第1マイクロLED12は直径100μmを有し、第2マイクロLED14は直径75μmを有し、第3マイクロLED16は直径50μmを有してもよい。しかしながら、前記直径は1〜1000μmの範囲であってもよい。上記サイズの差異により、マイクロLEDは、連続波での流体送達によって自己組み立てすることができ、その内、最大規格のマイクロLEDは最初に送達され、且つ使用可能な位置に充填され、続いて、中型サイズのマイクロLEDが送達され、且つ中型サイズの位置に充填され、最後に最小規格のマイクロLEDが送達され、且つ残りの位置に充填される。組み立て後に、CMPなどの研磨方法または追加のレベリング方法を使用する必要がなく、発光装置10においてほぼすべての位置が充填された平坦な上表面を実現する。
第1マイクロLED12、第2マイクロLED14、および第3マイクロLED16は、それぞれ赤色光、緑色光および青色光を発するために用いることができ、且つ所望の色および強度の混合光を発する画素として機能することができる。前記赤色マイクロLEDは、一般には、ヒ化ガリウムをベースとすることができるため、窒化ガリウムをベースとする青色および緑色マイクロLEDよりも厚くすることができる。前記赤色マイクロLEDは、通常、単位面積あたりの弱い発光強度を有するので、他のマイクロLEDと類似する発光強度を達成するように、前記赤色マイクロLEDは大きな発光面積を有して補償する構成になってもよい。このように、マイクロLEDの厚さおよび面積は変化可能である。例示的な厚さとして、各第1マイクロLED12の厚さは、第2マイクロLED14および第3マイクロLED16の厚さよりも大きくてもよい。特定の実施例において、第1マイクロLED12は10μmの厚さを有し、第2マイクロLED14は5μmの厚さを有し、第3マイクロLED16は5μmの厚さを有するが、これらの厚さには差異がある可能性がある。この厚さの特定の構成によって、層間誘電体層40の上表面および第1マイクロLED12、第2マイクロLED14および第3マイクロLED16の上表面はほぼ同一平面上にあり、発光装置10の上表面を平坦化するための例えばCMPプロセスの研磨プロセスを応用する必要がない。
第1マイクロLED12、第2マイクロLED14および第3マイクロLED16は、既知のピークスペクトルを放射する発光面として用いられる上表面および接続電極として用いられる裏面を有する。例えば、第1マイクロLED12は、ピークスペクトルが630nm(赤色)であるリン化インジウムアルミニウム(AlGaInP)を含むことができ、第2マイクロLED14は、ピークスペクトルが517nm(緑色)である窒化インジウムガリウム(InGaN)を含むことができ、第3マイクロLED13は、ピークスペクトルが460nm(青色)である窒化ガリウム(GaN)を含むことができる。
第1実施例に係る発光装置10に示したように、発光装置10は基板20に形成された凹部30と、第1開口部22および第2開口部24を有する層間誘電体層40を含み、第1開口部22が基板20の凹部30の上方に設置され、第1マイクロLED12の厚さが、第2マイクロLED14の厚さよりも大きく、第1マイクロLED12および第2マイクロLED14がそれぞれ第1開口部22および第2開口部24に位置し、厚さが異なるLEDは、基板20上に容易に、且つ確実に位置決めすることができ、組み立て後に研磨方法、例えばCMPまたは追加のレベリングを使用することを必要とせずに、発光装置10に平坦な上表面を達成する。
図2に示すように、本発明の第2実施例に係る発光装置110が提供される。図2は、第1マイクロLED112の近傍における発光装置110の拡大断面図である。第2実施例の発光装置110において、横断面で示されるように、基板120の凹部130は、テーパ形状を有してもよく、且つ層間誘電体層140における第1開口部122も横断面においてテーパ形状を有する。図2において、T1およびT2は、凹部130および第1開口部122それぞれが水平面に対するテーパ角である。T3は、第1マイクロLED112が水平面に対するテーパ角である。図示された実施例では、T3はT1およびT2と同じであるが、T3はT1および/またはT1と異なってもよい。例えば、凹部130および第1開口部122は、夾角T1およびT2が30度〜60度の間の角度になるように、水平方向に対して30度〜60度となる角度で傾斜して次第に細くなる。より具体的な実施例として、図に示すように、角度T1およびT2は45度になる。図示された実施例では、T1とT2は同じ値であるように示されているが、T1とT2は、例えば30度〜60度の範囲で形成される異なる角度であってもよい。特定の代替実施例として、層間誘電体層140における第1開口部122は、テーパ(T2=90度)状を有さず、凹部は、T1が70度と85度になるようなテーパ状であり、且つ第1マイクロLED112は、T1=T3となるように、70度と85度との間のテーパ角を有する。テーパ状構造は、マイクロLEDが開口部の上方に流体送達する際に、電極およびマイクロLEDを最適な位置に位置決めし、かつ重力作用で開口部内に沈むことに役立つ。
図2では、断面図としてのみ示されているが、第1マイクロLED112の形状は、円盤状、八角形、または六角形などの多角形であり、且つ上記テーパ状の凹部および開口部と同様のテーパ状の側面を有してもよい。前記テーパ状の側面により、発光面112a(即ち、上表面)の面積は、第1マイクロLED112の電極面112b(即ち、底面)の面積よりも大きい。従って、第1開口部122および凹部130に位置する第1マイクロLED112は、第1開口部122および凹部130に容易にフィットすることを許可する形状となるように構成される。図2の発光装置110には、単一のテーパ状の開口部122および単一のテーパ状のマイクロLED112のみが示されているが、これはテーパ状の側面の可能性を説明するためのものであり、且つ本明細書に記載の他の実施例における全てまたは選択された複数の開口部、凹部、およびマイクロLEDは、図2に示されるテーパ状を形成することができ、これにより様々な配列をカバーする。この内、開口部のみが漸次縮径し、マイクロLEDは漸次縮径しない実施例を含む。従って、後述する第2マイクロLEDと第3マイクロLEDおよび、これらの対応する開口部は、第1マイクロLED112と同様の構造を有することができる。上記の円盤状または多角形は、製造過程におけるマイクロLEDの流体送達過程におけるマイクロLEDがクラスタリングすることを抑制することに役立つ。これにより、基板全体にわたるこれらの分布を促進し、基板に分散された開口部に迅速に沈む。
図3Aを参照すると、第3実施例の発光装置210のドットパターン領域244の平面図が示されている。これは画素とも称される。発光装置210は、ドットパターン領域244によって具現された複数のドットパターンを含み、例えば複数行、複数列の形式によってグリッドとして配置される、またはその他の繰り返しパターンをディスプレイ、テレビ、天井ライト、車両のライトとされる。本実施例の発光装置210は、ドットパターン領域244に配置された、赤色光を発するための第1マイクロLED212と、緑色光を発するための第2マイクロLED214と、青色光を発するための第3マイクロLED216及びまた青色光を発するための第4マイクロLED218を含む4つのマイクロLEDを有する。ドットパターン領域244における二つの青色マイクロLEDの構成は、人間のスペクトル感度が一般的に短い波長で弱いという事実を考慮して色域を改善することを目的とする(人間においては、スペクトル感度は、約三つのピークで認識され、それぞれ赤、緑色、青色にほぼ対応し、最も強いピークは緑色であり、次いで赤色と青色である)。第3マイクロLED216および第4マイクロLED218は、同じピークスペクトルを有することを必要としない可能性がある。例えば、第3マイクロLED216は、450nmのピークスペクトルを有するGaNを含むことができ、第4マイクロLED218は、470nmのピークスペクトルを有するGaNを含むことができる。
第1実施例と同様に、図3Aに示される4つのマイクロLEDは円筒状に構成されるが、他の形状を使用してもよい。具体的な例として、第1マイクロLED212は90〜110μm、例えば100μmの直径を有することができ、第2マイクロLED214は65〜85μm、例えば75μmの直径を有することができ、第3および第4マイクロLED216、218は40〜60、例えば50μmの直径を有することができる。以上に記載したように、赤色マイクロLEDは、その構成材料のために、緑色または青色マイクロLEDよりも厚く設定されることが多い。したがって、第1マイクロLED212の厚さは、第2、第3、第4マイクロLED214、216、218の厚さよりも厚く設定されることが一般的である。したがって、具体的な例では、第1マイクロLED212は、8μm〜12μm、例えば10μmの厚さを有し、第2マイクロLED214は、4μmと6μm、例えば5μmの厚さを有し、第3および第4マイクロLED218は、4μと6μm、例えば5μmの厚さを有する。
図3Bを参照すると、発光装置210のドットパターン領域244における電極242a、242b、および242cの平面図が示されている。説明のために当該図面では、マイクロLEDが既に除去されている。第1開口部222、第2開口部224、第3開口部226および第4開口部228は、層間誘電体層240中に位置する。第1電極242aは、第1開口部222に配置された第1マイクロLED212の電極面に電気的に接触するために用いられ、第2電極242bは、第2開口部224に配置された第2マイクロLED214の電極面に電気的に接触するために用いられ、第3電極242cは、第3開口部226に配置された第3マイクロLED216と第4開口部228に配置された第4マイクロLED218の電極面に電気的に接触するために用いられる。第1電極242a、第2電極242bおよび第3電極242cは互いに交差しない。第3電極14cは、第1マイクロLED212または第2マイクロLED214およびこれらのそれぞれの電極との接触を避けるために、ジグザグ状を呈する。
本実施例において、層間誘電体層240は、マイクロLEDの電極242a、242b、242cを隔離するだけでなく、配置されたデバイスを選択的に捕捉すると同時に、より大きなデバイスを排除するために用いられる開口部も提供する。はんだまたは共晶接触によって、電極と配置されたデバイスとの間の良好な電気接触を確保することができる。組み立てにおいて、はんだは液体であってもよく、且つ捕捉を助けるために素子の毛細管力との相互作用を提供してもよい。
図3Cを参照すると、第5実施例の発光装置410のドットパターン領域444(すなわち、画素)の平面図が示されている。この内、図3Aおよび図3Bの実施例と比較して、人間の分光感度を考慮するために、関連するマイクロLEDが形成される各開口部のサイズが既に調整されている。第3実施例と同様に、発光装置410は、ドットパターン領域444によって具体化された複数のこのようなドットパターンを含むことができる。説明のために、当該図面では、マイクロLEDが既に除去されている。第1開口部422a−b、第2開口部424a−cおよび第3開口部426a−dは、層間誘電体層440中に位置する。第1頂部リード電極442dおよび第1底部リード電極442aは、第1開口部422a−bに配置された赤色マイクロLEDの電極面に電気的に接触するために用いられる。これにより赤色サブ画素が形成される。第2頂部リード電極442eおよび第2底部リード電極442bは、第2開口部424a−cに配置された緑色マイクロLEDの電極面に電気的に接触するために用いられる。これにより緑色のサブ画素が形成される。第3頂部リード電極442fと第3底部リード電極442aは、第3開口部426a−dに配置された青色マイクロLEDの電極面に電気的に接触するために用いられる。これにより青色サブ画素が形成される。頂部リード電極442d−fおよび底部リード電極442a−cは、これらの互いに交差する箇所には電気的な接続が形成されず、マイクロLEDと電気的に接触する。各マイクロLEDは二つの電気リードで構成され、一方は頂部リード電極に電気的に接続され、他方は底部リード電極に電気的に接続される。該実施例では、第1開口部422a−bに配置された第1マイクロLEDは20〜75μm、例えば45μmの直径を有することができ、第2開口部424a−cに配置された第2マイクロLEDは40〜100μm、例えば70μmの直径を有することができ、第3開口部426a−dに配置された第3マイクロLEDは50〜200μm、例えば100μmの直径を有することができる。以下に記載するように、流体組み立て期間においてマイクロLEDが送達されるが、第1段階では最大直径のマイクロLEDが送達されて1番目に大きい直径の開口部が充填され、続いて第2段階では2番目に大きいマイクロLEDが送達されて2番目に大きい直径の開口部が充填され、第3段階では、3番目に大きいマイクロLEDが送達されて3番目に大きい直径の開口部が充填される。青色、赤色、および緑色のサブ画素の全てのLEDの総マイクLED面積は、6:3:2(青色:赤色:緑色に対する)の比率を有するように設定できる。赤色マイクロLEDを含む開口部422a−bの深さは、一般的に、より厚い赤色マイクロLEDを収容するように、青色および緑色マイクロLEDの開口部424a−c、426a−dよりも深く、これらの開口部の内、開口部422a−bのみが基板内に延びる凹部を含む断面構造を有し、上述の図1Aの実施例における凹部30と同様である。該実施例に埋め込まれた赤色マイクロLEDは、インジウムアルミニウムリン化物(AlGalnP)によって製造され、青色LEDおよび緑色LEDは、インジウムドーピングの量が異なる窒化ガリウム(GaN)に基づく。青色および緑色マイクロLEDの厚さは約5μmであり、赤色マイクロLEDは約10μm以上の厚さである。無論、これらは単なる例示的な測定値であり、他のサイズのLEDを利用してもよい。人間の視覚は平均して緑色光に最も敏感であり、次いで赤色光であり、青色に最も敏感ではない。従って、本実施例におけるマイクロLEDのサイズ、位置、および数は、各色のサブ画素に対して同じまたは類似の輝度を達成するように調整される。これにより、LED自体の単位面積あたりの発光強度の変化および各サブ画素によって放射される赤色、青色および緑色の波長に対する眼の視覚感度を考慮する。
図4A−Fは、本発明の第1実施例に係る図1A−Bの発光装置10を製造するための例示的方法の製造ステップを示す断面図である。
図4A−Bは、ベース上に基板20が形成された際の状況が示されている(簡略化のため、ベースは図に省略されている)。基板20上にマスク層としてバリア層[46]を堆積し、所定のパターンを形成するためにフォトリソグラフィによってそれをパターン化し、且つウェットエッチングまたはレリーフエッチングによって凹部30を基板20上に形成する。基板20に形成された凹部30の深さは、層間誘電体層40における第1開口部22の厚さ(即ち、深さ)とほぼ同じに設定される。従って、大きなデバイスを選択的に捕捉できる捕捉位置が作成される。その後、前記バリア層46は、アッシングまたは溶解によって除去される。
図4Cは、凹部30を有する基板20上に電極14を形成する際の状況を示す。電極14は、金属(例えばアルミニウム、銅)またはITO(インジウムスズ酸化物)を含むことができる。電極14は、スパッタリング、電気メッキおよびリフトオフ(lift−off)等の方法により形成することができる。電極14は、これらのそれぞれの開口部内に正確に配置され、且つ整列されたマイクロLEDの電極面に電気的に接続される。電極14の厚さがマイクロLEDのこれらのそれぞれ開口部内における配置および整列を邪魔しないように、電極14はマイクロLEDよりも薄く設定される。電極14とマイクロLEDの電極面との電気的接続をさらに向上させるために、電極14は基板20に設置された専用凹部内に形成されてもよい。
図4Dは、基板20上に層間誘電体層40が形成される際の状況を示す。第1開口部22が層間誘電体層40中に形成され、基板20の凹部30上に設置される。これにより電極14の少なくとも一部が露出する。第2開口部24および第3開口部26は、層間誘電体層40における所定の位置に形成される。これにより電極14の少なくとも一部が露出する。層間誘電体層40は感光性樹脂を含むことができ、これは単独で基板20に堆積されてもよいし、処理プロセスによって基板20の一部製造されてもよい。
図4E−Fは、第1流体送達段階を示す。大きくて重い素子は、一般的に、第1流体送達段階で流体送達される。一方、より小さくて軽い素子は、後続の段階で流体送達され、大きな素子は最初に大きな捕捉位置を充填し、且つ小さい空き捕捉位置を通過し、小さな素子は続いて小さな捕捉位置を充填する。第1流体送達段階において、第1マイクロLED12は、第1開口部22に流体送達される。図面の左側は、流体流路の上流部分を示し、黒色矢印で示しているように、マイクロLEDが前記上流部分に沿って流体送達される。図面の右側は下流部分を示す。しかしながら、上流部分および下流部分は、発光装置10における開口部および基板20に対する他の位置で特定することができる。先ず、第1マイクロLED12は流体に移されてインク又はスラリーを形成する。その後、前記スラリーは、基板20の上表面および上流部分の層間誘電体層40上に分布される。第1流体送達段階の低速捕捉工程期間において、第1流体送達段階の流動速度は、表面局部で5〜200μm/秒の持続速度であってもよいが、ここでは第1マイクロLED12は重力によって下流方向における流体送達を駆動して第1開口部22に配置される(図4Fを参照)。LEDが沈むことが許可される低速捕捉期間がまだ存在する場合、LEDが表面上に分布されている第1流体送達段階の分布周期中において、流体は高振幅(例えば、1mm/secより大きい)の振動またはパルスであってもよい。高い流体キャリーオーバーディスク速度(例えば、ディスク速度が約200μm/sを超える)で、第1マイクロLED12は、第1開口部22および凹部30または他のデバイス(第2マイクロLED14または第3マイクロLED16)に整列することができない場合があるが、第1マイクロLED12ではなく第1開口部22に設置されてもよい。自己整列が起こらない可能性があるディスクの速度は、ディスクおよびウェルのサイズによって影響される。また、ディスク速度と流体速度との間の関係は、送達流体の性質によって影響される。したがって、ディスクの表面局部の速度が5〜100μm/sの範囲であれば、第1開口部22内の第1マイクロLED12の整列および配置が改善される。第1流体送達段階は、一つの製造過程において、可変な流体速度および方向によって複数回繰り返すことができる。
図4G−Hは、それぞれ第2および第3流体送達段階を示す。第2流体送達段階において、第2マイクロLED14は第2開口部24に流体送達される。第3流体送達段階において、第3マイクロLED16は第3開口部26に流体送達される。図面の左側は、流体流路の上流部分を示し、黒色矢印で示しているように、マイクロLEDが前記上流部分に沿って流体送達される。図の右側は下流部分を示す。しかしながら、理解できるように、上流部分および下流部分は、発光装置10の開口部および基板20に対する他の位置で特定することができる。第2流体送達段階において、第2マイクロLED14は、最初に流体に移されてインクまたはスラリーを形成する。同様に、第3流体送達段階において、第3マイクロLED16は、最初に流体に移されてインクまたはスラリーを形成する。その後、前記スラリーは、基板20の上表面および上流部分上の層間誘電体層40上に分布される。第2および第3流体送達段階は、一つの製造過程において可変な流体速度および方向で複数回繰り返すことができる。
第2流体送達段階の捕捉段階期間において、第2流体送達段階の流体速度は、5〜100μm/sの範囲内の持続速度であってもよい。この内、第2マイクロLED14は、下流方向において流体送達によって第2開口部内に配置され、第2マイクロLED14以外のデバイスは第2開口部24から追い出される。第2流体送達段階の分配時間帯の期間において、沈むために、1mm/sのような高い速度を用いて、当該段階のLEDのクロスオーバー表面を分配することができる。例えば、図5Aは、流体送達が第3マイクロLED16を第2開口部24から追い出す状況が示されている。第2マイクロLED14は、100μm/sを超える流体キャリーオーバーディスク速度で、第2開口部24内に自己整列できない場合があり、または他のデバイスは第2マイクロLED14ではなく第2開口部24に設置されてもよい。例えば、図5Bは、第2マイクロLED14ではなく第3マイクロLED16が第2開口部24に配置される状況を示す。したがって、5〜100μm/sの範囲の持続流体速度は、第2開口部24における第2マイクロLED14の整列および配置を改善し、一方、特に同じ送達段階で分配される様々な装置を含む際に、第2開口部24における他のデバイスの整列および配置を悪化させる。所定の流体速度では、ミスマッチデバイスを備えた開口部の間に十分な乱流が発生するため、開口部からミスマッチデバイスが除去されると考えられている。同時に、ミスマッチデバイスの端子部分が開口部から突き出ると、LED表面に沿った層流の遮断は、十分な乱流を生じさせ、これによって、ミスマッチ素子の端子部分に上向きの力を加えて開口部から前記デバイスを除去する。同様に、第3マイクロLED16は、第3開口部26内に自己整列させることを許可する範囲(例えば持続的な5〜100μm/s)の流体速度で送達される。第1マイクロLED12の第2マイクロLED14および第3マイクロLED16に対する重い質量を考慮すると、前記第1流体送達段階の流体速度は、第2および第3流体送達段階の流体速度よりも速くなるように構成されてもよい。したがって、その質量は第2マイクロLED14および第3マイクロLED16よりも重いが、第1マイクロLED12の流体自己組み立ても可能である。流体送達段階期間において、マイクロLEDを均一に分配することをサポートするように、様々な分散技術のような他のプロセスを同時に利用して、流体送達期間においてマイクロLEDの流体送達に影響することができる。組み立て後、インクまたはスラリーは、蒸発などのプロセスによって発光装置10から除去される。
上記連続的バッチ組み立て方法によって、大きな部品は大きな開口部に位置することができると共に小さな開口部にそれらが入り込むことを防止する。その後、小さな素子は、対応する開口部中に組み立てることができる。この際、これら開口部は既により大きいデバイスと開口部の予備組み立てのサイズ排除によってそれぞれ大きな開口部と小さな開口部から排除される。このように、複数の素子タイプを単一基板上に組み立てることができ、この結果、平坦なレイアウト構造が得られ、CMPまたは過度のポリマーレベリング層の使用を必要とせずに、下流の処理および集積を容易にするため、電気接点をパターン化し、デバイスを固定及び保護し、凹部とマイクロLEDとの間の隙間をブリッジ接続するように、ポリマー(例えばポリイミド)の使用を制限することができる。
図6は、本発明の第1実施例に係る図1A−Bの発光装置10を製造するための変形例の製造方法を示す断面図である。図4G−Hに示すように、図面の左側は、流体流路の上流部分を示し、黒色矢印で示しているように、マイクロLEDが前記上流部分に沿って流体送達される。図の右側は下流部分を示す。しかしながら、理解できるように、上流部分および下流部分は、発光装置10における開口部および基板20に対する他の位置で特定することができる。図6は、変更された第2流体送達段階を示し、第2マイクロLED14は第2開口部24に流体送達され、前記第3マイクロLED16は第3開口部26に流体送達される。本質上、変更された第2流体送達段階は、図4G−Hに示す第2流体送達段階および第3流体送達段階と組み合わされて一つの段階とする。変更された第2流体送達段階において、第2マイクロLED14および第3マイクロLED16は、最初に流体に移されてインクまたはスラリーを形成する。その後、前記スラリーは、基板20の上表面および上流部分の層間誘電体層40上に分布される。図4G−図4Hに示すように、変更された第2流体送達段階の流体速度は、第2マイクロLED14および第3マイクロLED6がそれぞれ第2開口部24および第3開口部26に適切に自己整列するようにする範囲内に設定することができる。
図7Aを参照すると、本発明の第4実施例に基づき発光装置310が提供される。第4実施例の構造は、第1実施例の構造と略同じであるので、簡潔にするために、ここでの詳細な説明は省略する。全体の詳細な説明および図面において、同じ部分には同じ参照番号が付されていることに注意されたい。図7Aは、発光装置310の断面図である。前記実施例の基板320は凹部330の底部に形成され、凹部330の上方に設置された対応する第1開口部322と連通するように開口した第1貫通孔332を有する。基板320は、層間誘電体層340における第2開口部324の底部に形成された第2貫通孔334をさらに有し、第2開口部324は凹部330の上方に位置しない。第3貫通孔336も基板320上に位置し、且つ層間誘電体層340の第3開口部326の底部に形成される。
上述した発光装置を製造するための方法は、発光装置310を製造するために、変更可能であり、さらに複数の貫通孔(第1貫通孔332、第2貫通孔334、第3貫通孔336)を形成し、各貫通孔は、層間誘電体層の第1開口部322および第2開口部324のいずれか一つに対応する。第1貫通孔332は、第2貫通孔334よりも広い幅を有し、第2貫通孔334はまた第3貫通孔336よりも広い幅を有するように構成されている。基板320の凹部330が形成された後、第1貫通孔332、第2貫通孔334および第3貫通孔336がエッチングによって基板320に形成される。凹部330の底部に形成された第1貫通孔332は、層間誘電体層340における第1開口部322に予め定められる。第2貫通孔334および第3貫通孔336は、基板320に形成され、それぞれ層間誘電体層340における第2開口部324および第3開口部326に位置する底部に予め定められる。
第1貫通孔332、第2貫通孔334および第3貫通孔336は、第1流体送達段階または第2流体送達段階において送達流体の一部を取り入れるために用いられる。前記第1流体送達段階において、真空装置(図示せず)が、第1マイクロLED312を流体送達によって第1開口部322および凹部330に引っ張るように、第1貫通孔332によって送達流体の一部を取り入れる。同時に、真空装置はさらに、第2貫通孔334および第3貫通孔336によって粒子を取り入れる。マイクロLEDは非常に小さく且つ薄い。時には製造プロセス中または製造プロセスの前に割れる。したがって、第1マイクロLEDの破片は、貫通孔332を通過する粒子を形成することができる。
前記第2流体送達段階において、真空装置は、第2貫通孔334および第3貫通孔336によって一部の送達流体を取り入れる。これにより、流体送達によって、第2マイクロLED314および第3マイクロLED316をそれぞれ第2開口部324および第3開口部326に引っ張る。同時に、前記真空装置は、さらに、第1貫通孔332によって粒子を取り入れる。粒子は、第2マイクロLED314および第3マイクロLED316の破片を含むことができる。インクまたはスラリーは、その後、蒸発などのプロセスによって発光装置310から除去してもよい。
故に、貫通孔を含む各組み立て位置において、インク不純物または装置の破片などのスクラップを除去することができる。サイズが適切であれば、開口部および凹部と組み合わされる貫通孔によって、マイクロLEDの同時かつ選択的な自己組み立て、組み立てプロセスの簡略化および短縮、捕捉された配置されていない装置の再利用を実現することができる。
ここで記載された構成および/または方法は本質上例示的なものであり、これらの具体的な実施例または例は多くの変形が可能であるため、限定する意味で理解されるべきではない。ここで記載の具体的なルーチンまたは方法は、任意の数の処理戦略の内の1つまたは複数を表すことができる。このように、示されたおよび/または記載された様々な動作は、示されたおよび/または記載された順序、他の順序、同時または省略された方法によって実行されてもよい。同様に、上記プロセスの順序は変更することができる。
開示されている本願の主旨は、本明細書で開示されている様々なプロセス、システムと構成、およびその他の特徴、機能、動作および/または特性ならびにその任意と、全ての均等物の全ての新規において、明白でない組み合わせとサブコンビネーションを含む。
図1Aにおいて、第3開口部26は、それぞれ点線AおよびBによって頂部および底部に示され、且つ凹部30が点線Bによって頂部に示される。点線Aは、層間誘電体層40の上表面の平面に沿って第1開口部22に延びる仮想平面を示し、点線Bは、凹部30と第1開口部22との間の境界を図示する仮想平面を示し、前記仮想平面は、基板20の上表面の平面に沿って凹部30の上方に延びる。図示された実施例において、凹部30の深さは、層間誘電体層40の厚さとほぼ等しくなるように構成されるが、他の構成でも可能であり、且つ層間誘電体層40の厚さに対して、凹部30は、より浅く又はより深くてもよく。後述するが、対応するマイクロLEDの厚さと一致するように凹部30と第1開口部22の総厚さを選択すればよい。従って、大きな装置を選択的に捕捉することができる捕捉位置が形成される。第1開口部22、第2開口部24および第3開口部26は、層間誘電体層40の厚さとほぼ等しい厚さに配置することができる。例示的な構成において、層間誘電体層40の厚さは0.1〜100μmとの間で選択し、より具体的には1〜50μmとの間で選択することができ、且つ特定の実施例においては、5μmであってもよい。図1Aにおいて、説明のためにマイクロLEDが既に除去されていることが理解できる。
第1実施例と同様に、図3Aに示される4つのマイクロLEDは円筒状に構成されるが、他の形状を使用してもよい。具体的な例として、第1マイクロLED212は90〜110μm、例えば100μmの直径を有することができ、第2マイクロLED214は65〜85μm、例えば75μmの直径を有することができ、第3および第4マイクロLED216、218は40〜60μm、例えば50μmの直径を有することができる。以上に記載したように、赤色マイクロLEDは、その構成材料のために、緑色または青色マイクロLEDよりも厚く設定されることが多い。したがって、第1マイクロLED212の厚さは、第2、第3、第4マイクロLED214、216、218の厚さよりも厚く設定されることが一般的である。したがって、具体的な例では、第1マイクロLED212は、8μm〜12μm、例えば10μmの厚さを有し、第2マイクロLED214は、4μmと6μm、例えば5μmの厚さを有し、第3および第4マイクロLED218は、4μと6μm、例えば5μmの厚さを有する。
図3Bを参照すると、発光装置210のドットパターン領域244における電極242a、242b、および242cの平面図が示されている。説明のために当該図面では、マイクロLEDが既に除去されている。第1開口部222、第2開口部224、第3開口部226および第4開口部228は、層間誘電体層240中に位置する。第1電極242aは、第1開口部222に配置された第1マイクロLED212の電極面に電気的に接触するために用いられ、第2電極242bは、第2開口部224に配置された第2マイクロLED214の電極面に電気的に接触するために用いられ、第3電極242cは、第3開口部226に配置された第3マイクロLED216と第4開口部228に配置された第4マイクロLED218の電極面に電気的に接触するために用いられる。第1電極242a、第2電極242bおよび第3電極242cは互いに交差しない。第3電極42cは、第1マイクロLED212または第2マイクロLED214およびこれらのそれぞれの電極との接触を避けるために、ジグザグ状を呈する。
図4Cは、凹部30を有する基板20上に電極42を形成する際の状況を示す。電極42は、金属(例えばアルミニウム、銅)またはITO(インジウムスズ酸化物)を含むことができる。電極42は、スパッタリング、電気メッキおよびリフトオフ(lift−off)等の方法により形成することができる。電極42は、これらのそれぞれの開口部内に正確に配置され、且つ整列されたマイクロLEDの電極面に電気的に接続される。電極42の厚さがマイクロLEDのこれらのそれぞれ開口部内における配置および整列を邪魔しないように、電極42はマイクロLEDよりも薄く設定される。電極42とマイクロLEDの電極面との電気的接続をさらに向上させるために、電極42は基板20に設置された専用凹部内に形成されてもよい。
図4Dは、基板20上に層間誘電体層40が形成される際の状況を示す。第1開口部22が層間誘電体層40中に形成され、基板20の凹部30上に設置される。これにより電極42の少なくとも一部が露出する。第2開口部24および第3開口部26は、層間誘電体層40における所定の位置に形成される。これにより電極42の少なくとも一部が露出する。層間誘電体層40は感光性樹脂を含むことができ、これは単独で基板20に堆積されてもよいし、処理プロセスによって基板20の一部製造されてもよい。
上述した発光装置を製造するための方法は、発光装置310を製造するために、変更可能であり、さらに複数の貫通孔(第1貫通孔332、第2貫通孔334、第3貫通孔336)を形成し、各貫通孔は、層間誘電体層の第1開口部322第2開口部324および第3開口部326のいずれか一つに対応する。第1貫通孔332は、第2貫通孔334よりも広い幅を有し、第2貫通孔334はまた第3貫通孔336よりも広い幅を有するように構成されている。基板320の凹部330が形成された後、第1貫通孔332、第2貫通孔334および第3貫通孔336がエッチングによって基板320に形成される。凹部330の底部に形成された第1貫通孔332は、層間誘電体層340における第1開口部322に予め定められる。第2貫通孔334および第3貫通孔336は、基板320に形成され、それぞれ層間誘電体層340における第2開口部324および第3開口部326に位置する底部に予め定められる。

Claims (20)

  1. 発光素子であって、
    凹部を有する基板と、
    前記基板上に位置し、前記基板の前記凹部の上方に設置された第1開口部および第2開口部を有する層間誘電体層と、
    第1マイクロ発光素子および第2マイクロ発光素子と、を備え、
    前記第1マイクロ発光素子の厚さは前記第2マイクロ発光素子の厚さよりも厚く、前記第1マイクロ発光素子は前記第1開口部に配置され、
    前記第2マイクロ発光素子は、前記第2開口部内に位置することを特徴とする発光装置。
  2. 前記層間誘電体層の上表面、前記第1マイクロ発光素子の上表面および前記第2マイクロ発光素子の上表面は、ほぼ同一平面であることを特徴とする請求項1に記載の発光装置。
  3. 前記発光装置は、さらに
    前記層間誘電体層における、前記第2開口部と異なるサイズを有する第3開口部と、
    前記第2マイクロ発光素子とはサイズが異なり、前記第3開口部内に位置する第3マイクロ発光素子と、を含むことを特徴とする請求項1に記載の発光装置。
  4. 前記第2開口部および前記第2マイクロ発光素子それぞれは、前記第3開口部および前記第3マイクロ発光素子よりも1.2倍大きいことを特徴とする請求項3に記載の発光装置。
  5. 前記第1開口部、前記第2開口部および前記第3開口部は、異なるサイズを有し、前記第1マイクロ発光素子、前記第2マイクロ発光素子および前記第3マイクロ発光素子は異なるサイズを有することを特徴とする請求項3に記載の発光装置。
  6. 前記第1、第2および第3マイクロ発光素子それぞれは、赤色光、緑色光および青色光を発するために用いられ、その内、前記第1マイクロ発光素子の厚さはそれぞれ前記第2および第3マイクロ発光素子の厚さよりも大きいことを特徴とする請求項5に記載の発光装置。
  7. 前記第1マイクロ発光素子の上表面の面積は、前記第2マイクロ発光素子の上表面の面積よりも大きく、前記第2マイクロ発光素子の上表面の面積は、また第3マイクロ発光素子の上表面の面積よりも大きいことを特徴とする請求項6に記載の発光装置。
  8. 前記発光装置は、さらに
    前記層間誘電体層における第4開口部と、
    青色光を発するための前記第4開口部内に位置する第4マイクロ発光素子と、を含むことを特徴とする請求項6に記載の発光装置。
  9. 前記基板における凹部の深さは、前記層間誘電体層の厚さとほぼ等しいことを特徴とする請求項1に記載の発光装置。
  10. 前記基板は、前記凹部の底部に形成され、前記基板の前記凹部に設置された対応する第1開口部と連通する第1貫通孔、および前記凹部の底部に位置決めされてない第2開口部の底部に形成される第2貫通孔を有することを特徴とする請求項1に記載の発光装置。
  11. 前記発光素子の形状は、発光面の面積が電極の表面よりも大きい、或いは発光面の面積が電極の表面よりも大きい多角形であることを特徴とする請求項1に記載の発光装置。
  12. 前記基板の凹部は、テーパ状の形状を有することを特徴とする請求項1に記載の発光装置。
  13. 前記第1および前記第2開口部は、それぞれ対応する前記第1マイクロ発光素子および前記第2マイクロ発光素子よりもわずかに大きいことを特徴とする請求項1に記載の発光装置。
  14. 発光装置の製造方法であって、
    基板上に凹部を形成するステップと、
    前記基板上に層間誘電体層を提供するステップと、前記層間誘電体層において前記基板の前記凹部の上方に設置された第1開口部を形成するステップと、
    前記層間誘電体層に第2開口部を形成するステップと、
    第1流体送達段階において、第1マイクロ発光素子を前記第1開口部内に流体送達するステップと、および
    第2流体送達段階において、第2マイクロ発光素子を前記第2開口部に流体送達するステップと、を含むことを特徴とする発光装置の製造方法。
  15. 前記第1流体送達段階における流体速度は、前記第2流体送達段階における流体速度よりも速いことを特徴とする請求項14に記載の発光装置の製造方法。
  16. 前記第1流体送達段階の捕捉段階期間において、前記第1流体送達段階の流体速度は、5〜200μm/sの持続速度であることを特徴とする請求項14に記載の発光装置の製造方法。
  17. 前記第2流体送達段階の捕捉段階期間において、前記第2流体送達段階の流体速度は、5〜200μm/sの持続速度であることを特徴とする請求項14に記載の発光装置の製造方法。
  18. 前記基板に形成された前記凹部の深さは、前記層間誘電体層における前記第1開口部の厚さとほぼ等しいことを特徴とする請求項14に記載の発光装置の製造方法。
  19. 前記層間誘電体層に第3開口部が形成されるステップと、
    第3流体送達段階において、第3マイクロ発光素子を前記第3開口部に流体送達するステップと、をさらに含むことを特徴とする請求項14に記載の発光装置の製造方法。
  20. 前記基板内に複数の貫通孔が形成され、各前記貫通孔が、前記層間誘電体層の第1開口部および第2開口部のいずれか一方に対応するステップと、
    前記第1流体送達段階または前記第2流体送達段階において、送達流体の一部を貫通孔に取り入れるステップと、を、さらに含むことを特徴とする請求項14に記載の発光装置の製造方法。
JP2017567088A 2015-06-24 2016-06-21 発光装置およびその流体製造 Active JP6538886B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/749,569 US9722145B2 (en) 2015-06-24 2015-06-24 Light emitting device and fluidic manufacture thereof
US14/749,569 2015-06-24
PCT/US2016/038472 WO2016209792A1 (en) 2015-06-24 2016-06-21 Light emitting device and fluidic manufacture thereof

Publications (2)

Publication Number Publication Date
JP2018528601A true JP2018528601A (ja) 2018-09-27
JP6538886B2 JP6538886B2 (ja) 2019-07-03

Family

ID=57586321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017567088A Active JP6538886B2 (ja) 2015-06-24 2016-06-21 発光装置およびその流体製造

Country Status (6)

Country Link
US (4) US9722145B2 (ja)
EP (1) EP3314631B1 (ja)
JP (1) JP6538886B2 (ja)
KR (2) KR102156092B1 (ja)
CN (1) CN108028169B (ja)
WO (1) WO2016209792A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021149862A1 (ko) * 2020-01-22 2021-07-29 엘지전자 주식회사 반도체 발광소자의 자가조립 장치 및 방법

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10418527B2 (en) * 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US10516084B2 (en) * 2014-10-31 2019-12-24 eLux, Inc. Encapsulated fluid assembly emissive elements
US9722145B2 (en) * 2015-06-24 2017-08-01 Sharp Laboratories Of America, Inc. Light emitting device and fluidic manufacture thereof
TWI665800B (zh) * 2015-06-16 2019-07-11 友達光電股份有限公司 發光二極體顯示器及其製造方法
US10345589B1 (en) * 2015-06-30 2019-07-09 Google Llc Compact near-eye hologram display
US10192478B2 (en) * 2015-11-17 2019-01-29 Nthdegree Technologies Worldwide Inc. LED display with patterned pixel landings and printed LEDs
WO2017209437A1 (en) * 2016-05-31 2017-12-07 Lg Electronics Inc. Display device using semiconductor light emitting device and fabrication method thereof
US20180190614A1 (en) * 2016-12-05 2018-07-05 Ananda H. Kumar Massively parallel transfer of microLED devices
US10636837B2 (en) * 2017-01-26 2020-04-28 International Business Machines Corporation Solution deposited magnetically guided chiplet displacement
KR102060471B1 (ko) * 2017-02-01 2019-12-30 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
US10062674B1 (en) * 2017-04-28 2018-08-28 Corning Incorporated Systems and methods for display formation using photo-machinable material substrate layers
KR101970249B1 (ko) * 2017-05-29 2019-04-18 엘지전자 주식회사 차량용 램프 및 차량
TWI785052B (zh) * 2017-06-01 2022-12-01 美商康寧公司 包括穿透孔洞貫孔的組件基板及其製作方法
CN110741470A (zh) * 2017-06-02 2020-01-31 康宁股份有限公司 流体组装基片和制备方法
KR101989099B1 (ko) * 2017-06-14 2019-06-13 엘지전자 주식회사 차량용 램프 및 차량
KR101982779B1 (ko) 2017-06-21 2019-05-27 엘지전자 주식회사 차량용 램프 및 차량
KR102498252B1 (ko) * 2017-09-26 2023-02-10 삼성전자주식회사 발광 칩들을 포함하는 디스플레이 및 그 제조 방법
KR102430018B1 (ko) 2017-12-20 2022-08-05 엘지디스플레이 주식회사 이송 헤드 어셈블리 및 발광소자 이송장치
CN108538877B (zh) * 2018-05-17 2020-09-01 深圳市华星光电技术有限公司 Micro LED显示面板的制作方法
CN110580861B (zh) * 2018-06-08 2022-01-25 錼创显示科技股份有限公司 显示装置
KR102581137B1 (ko) 2018-08-29 2023-09-22 삼성디스플레이 주식회사 표시 장치
TWI676980B (zh) * 2018-09-27 2019-11-11 友達光電股份有限公司 顯示器
KR102649218B1 (ko) 2018-11-15 2024-03-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
JP6694222B1 (ja) * 2019-03-18 2020-05-13 アルディーテック株式会社 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップインクおよび半導体チップインク吐出装置
KR102221470B1 (ko) * 2019-08-08 2021-03-02 엘지전자 주식회사 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
US11038088B2 (en) 2019-10-14 2021-06-15 Lextar Electronics Corporation Light emitting diode package
JP2023515976A (ja) 2020-02-26 2023-04-17 ティコナ・エルエルシー 回路構造体
EP4110610A4 (en) 2020-02-26 2024-03-27 Ticona Llc POLYMER COMPOSITION FOR ELECTRONIC DEVICE
KR20220146567A (ko) 2020-02-26 2022-11-01 티코나 엘엘씨 전자 디바이스
CN113675108B (zh) * 2020-05-15 2024-03-29 展晶科技(深圳)有限公司 背板及流体组装的方法
KR20230011974A (ko) * 2020-06-26 2023-01-25 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법
US11764095B2 (en) 2020-07-10 2023-09-19 Samsung Electronics Co., Ltd. Wet alignment method for micro-semiconductor chip and display transfer structure
KR20220013739A (ko) 2020-07-27 2022-02-04 삼성전자주식회사 마이크로 발광 소자 전사 방법
US11728065B2 (en) 2020-07-28 2023-08-15 Ticona Llc Molded interconnect device
KR20220021325A (ko) 2020-08-13 2022-02-22 삼성전자주식회사 마이크로 발광소자 정렬 방법 및 디스플레이 전사 구조물
US11855050B2 (en) * 2020-10-08 2023-12-26 Samsung Electronics Co., Ltd. Micro-LED displays, micro-led transferring substrates, and methods of transferring micro-LEDs using the micro-LED transferring substrates
KR20220077522A (ko) 2020-12-02 2022-06-09 (주)포인트엔지니어링 미소 소자의 정렬 장치 및 정렬 방법
KR102511685B1 (ko) 2020-12-09 2023-03-21 (주)포인트엔지니어링 미소 소자, 미소 소자의 정렬 장치 및 방법
TWI752755B (zh) * 2020-12-11 2022-01-11 友達光電股份有限公司 半導體元件的承載結構、顯示面板、半導體元件的承載結構形成方法以及半導體元件之容置結構的修補方法
KR20220091262A (ko) 2020-12-23 2022-06-30 (주)포인트엔지니어링 미소 소자의 전사방법 및 이를 이용한 디스플레이의 제조방법
KR20220091263A (ko) 2020-12-23 2022-06-30 (주)포인트엔지니어링 미소 소자 및 그 제조방법, 미소 소자의 정렬 장치 및 방법
WO2022149628A1 (ko) * 2021-01-06 2022-07-14 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
WO2022169199A1 (ko) * 2021-02-03 2022-08-11 삼성전자 주식회사 마이크로 반도체 칩 전사 기판, 이를 활용하는 디스플레이 전사 구조물, 디스플레이 장치 및 디스플레이 장치 제조방법
US20220246584A1 (en) * 2021-02-03 2022-08-04 Samsung Electronics Co., Ltd. Display transferring structure and display device including the same
US20220285188A1 (en) * 2021-03-02 2022-09-08 Samsung Electronics Co., Ltd. Display transfer structure including light emitting elements and transferring method of light emitting elements
CN117378052A (zh) * 2021-05-27 2024-01-09 三星电子株式会社 将发光器件转移到基板上的引导装置和应用该引导装置的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5752073A (en) * 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Method of producing display unit
JPH05145117A (ja) * 1991-11-20 1993-06-11 Sanyo Electric Co Ltd Ledモノリシツクドツトマトリツクスの製造方法
JP2003158296A (ja) * 2001-11-22 2003-05-30 Sharp Corp 窒化物半導体発光デバイスチップとその製造方法
US20040068864A1 (en) * 1999-02-05 2004-04-15 Hadley Mark A. Web fabrication of devices
JP2004158604A (ja) * 2002-11-06 2004-06-03 Sony Corp 基板の製造方法
JP2005191488A (ja) * 2003-12-26 2005-07-14 Sony Corp 半導体発光素子およびその製造方法
JP2010044096A (ja) * 2006-12-07 2010-02-25 Alps Electric Co Ltd 導光装置
JP2014130327A (ja) * 2012-11-30 2014-07-10 Rohm Co Ltd Led表示ユニット、led表示装置およびled表示システム

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281745A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd ウエハ−規模のlsi半導体装置とその製造方法
US5355577A (en) 1992-06-23 1994-10-18 Cohn Michael B Method and apparatus for the assembly of microfabricated devices
US6864570B2 (en) 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
US6623579B1 (en) * 1999-11-02 2003-09-23 Alien Technology Corporation Methods and apparatus for fluidic self assembly
US6737801B2 (en) * 2000-06-28 2004-05-18 The Fox Group, Inc. Integrated color LED chip
US6611237B2 (en) * 2000-11-30 2003-08-26 The Regents Of The University Of California Fluidic self-assembly of active antenna
US6417025B1 (en) 2001-04-02 2002-07-09 Alien Technology Corporation Integrated circuit packages assembled utilizing fluidic self-assembly
JP2002351359A (ja) * 2001-05-22 2002-12-06 Matsushita Electric Ind Co Ltd Ledアレイおよびled表示装置
US6657289B1 (en) * 2001-07-13 2003-12-02 Alien Technology Corporation Apparatus relating to block configurations and fluidic self-assembly processes
US7230594B2 (en) 2002-12-16 2007-06-12 Eastman Kodak Company Color OLED display with improved power efficiency
US8334819B2 (en) * 2005-03-11 2012-12-18 The Invention Science Fund I, Llc Superimposed displays
US8300007B2 (en) * 2005-03-11 2012-10-30 The Invention Science Fund I, Llc Self assembling display with substrate
US20070158804A1 (en) * 2006-01-10 2007-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and RFID tag
US7528422B2 (en) 2006-01-20 2009-05-05 Hymite A/S Package for a light emitting element with integrated electrostatic discharge protection
US20080128897A1 (en) * 2006-12-05 2008-06-05 Tong Wa Chao Heat spreader for a multi-chip package
US7874474B2 (en) 2008-01-22 2011-01-25 University Of Washington Self-assembly of elements using microfluidic traps
KR100992778B1 (ko) 2008-05-23 2010-11-05 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
US8134163B2 (en) 2008-08-11 2012-03-13 Taiwan Semiconductor Manfacturing Co., Ltd. Light-emitting diodes on concave texture substrate
WO2010116422A1 (ja) * 2009-04-09 2010-10-14 パナソニック株式会社 窒化物系半導体発光素子、照明装置、液晶表示装置ならびに窒化物系半導体発光素子および照明装置の製造方法
KR101058880B1 (ko) 2010-05-07 2011-08-25 서울대학교산학협력단 액티브 소자를 구비한 led 디스플레이 장치 및 그 제조방법
US8349653B2 (en) * 2010-06-02 2013-01-08 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional metal interconnect technologies
US9196603B2 (en) 2011-05-10 2015-11-24 Imec Method for fluid guided self-assembly of microcomponents
US8794501B2 (en) 2011-11-18 2014-08-05 LuxVue Technology Corporation Method of transferring a light emitting diode
US8648328B2 (en) 2011-12-27 2014-02-11 Sharp Laboratories Of America, Inc. Light emitting diode (LED) using three-dimensional gallium nitride (GaN) pillar structures with planar surfaces
US9281451B2 (en) * 2012-02-17 2016-03-08 Industrial Technology Research Institute Light emitting element and fabricating method thereof
WO2015077609A1 (en) * 2013-11-22 2015-05-28 Glo Ab Methods of locating differently shaped or differently sized led die in a submount
US9722145B2 (en) * 2015-06-24 2017-08-01 Sharp Laboratories Of America, Inc. Light emitting device and fluidic manufacture thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5752073A (en) * 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Method of producing display unit
JPH05145117A (ja) * 1991-11-20 1993-06-11 Sanyo Electric Co Ltd Ledモノリシツクドツトマトリツクスの製造方法
US20040068864A1 (en) * 1999-02-05 2004-04-15 Hadley Mark A. Web fabrication of devices
JP2003158296A (ja) * 2001-11-22 2003-05-30 Sharp Corp 窒化物半導体発光デバイスチップとその製造方法
JP2004158604A (ja) * 2002-11-06 2004-06-03 Sony Corp 基板の製造方法
JP2005191488A (ja) * 2003-12-26 2005-07-14 Sony Corp 半導体発光素子およびその製造方法
JP2010044096A (ja) * 2006-12-07 2010-02-25 Alps Electric Co Ltd 導光装置
JP2014130327A (ja) * 2012-11-30 2014-07-10 Rohm Co Ltd Led表示ユニット、led表示装置およびled表示システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021149862A1 (ko) * 2020-01-22 2021-07-29 엘지전자 주식회사 반도체 발광소자의 자가조립 장치 및 방법

Also Published As

Publication number Publication date
EP3314631A4 (en) 2019-06-05
US20210151633A1 (en) 2021-05-20
JP6538886B2 (ja) 2019-07-03
US20190181304A1 (en) 2019-06-13
US10930819B2 (en) 2021-02-23
US10230020B2 (en) 2019-03-12
KR102042178B1 (ko) 2019-11-07
US9722145B2 (en) 2017-08-01
US20170317242A1 (en) 2017-11-02
EP3314631B1 (en) 2020-10-07
EP3314631A1 (en) 2018-05-02
WO2016209792A1 (en) 2016-12-29
US11721792B2 (en) 2023-08-08
KR102156092B1 (ko) 2020-09-16
CN108028169B (zh) 2021-11-30
US20160380158A1 (en) 2016-12-29
KR20180020239A (ko) 2018-02-27
CN108028169A (zh) 2018-05-11
KR20190111151A (ko) 2019-10-01

Similar Documents

Publication Publication Date Title
JP6538886B2 (ja) 発光装置およびその流体製造
US20230268326A1 (en) Display devices
JP6898977B2 (ja) マイクロドライバ及びマイクロledのためのバックプレーン構造及びプロセス
US11527519B2 (en) LED unit for display and display apparatus having the same
US10276764B2 (en) Micro-lensed light emitting device
TWI691046B (zh) 微發光二極體顯示器組裝體
TWI760282B (zh) 用於直接視野顯示之具有集成反射器的發光二極體及其製造方式
US10516084B2 (en) Encapsulated fluid assembly emissive elements
CN111129237A (zh) 具有发光堆叠结构的显示装置
WO2019053923A1 (ja) Ledユニット、画像表示素子およびその製造方法
US9657903B2 (en) Geometrical light extraction structures for printed LEDs
EP1482567A9 (en) Light-emitting device comprising led chip and method for manufacturing this device
JP2003029654A (ja) 表示装置
CN215118931U (zh) 显示器用发光元件以及具有该发光元件的显示装置
KR101961834B1 (ko) Led 디스플레이 장치 제조방법
US20070290613A1 (en) Backlight module including at least one luminescence element, and method of fabricating the same
TW201944145A (zh) 具有平面狀接合表面之發光二極體背板及其製造方法
US20160218245A1 (en) Top and bottom electrode design for printed vertical leds
WO2016064697A1 (en) Wafer scale integration of red, green, and blue leds
TW202111255A (zh) 發光模組及其製造方法
US8519423B2 (en) Chip
JP7381619B2 (ja) 表示装置及び表示装置の製造方法
CN111211238A (zh) 薄膜封装结构、薄膜封装方法及凹孔的设计方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190606

R150 Certificate of patent or registration of utility model

Ref document number: 6538886

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250