JPH05145117A - Ｌｅｄモノリシツクドツトマトリツクスの製造方法 - Google Patents
Ｌｅｄモノリシツクドツトマトリツクスの製造方法Info
- Publication number
- JPH05145117A JPH05145117A JP3355498A JP35549891A JPH05145117A JP H05145117 A JPH05145117 A JP H05145117A JP 3355498 A JP3355498 A JP 3355498A JP 35549891 A JP35549891 A JP 35549891A JP H05145117 A JPH05145117 A JP H05145117A
- Authority
- JP
- Japan
- Prior art keywords
- led
- type
- monolithic
- dot matrix
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 埋め込み型のＬＥＤ素子を形成することによ
り、機械的な素子分離工程を不要として、機械的切断に
伴ってＬＥＤ素子に現れる劣化を防止し、発光特性に優
れたＬＥＤモノリシックドットマトリックスを製造す
る。 【構成】 ＳｉＣ基板１の表面にマトリックス状に凹部
２，２…を形成し((a)) 、その各凹部２内にのみｐ型Ｓ
ｉＣ層３，ｎ型ＳｉＣ層４を積層形成((b),(c)) して各
ＬＥＤ素子10とし、各ＬＥＤ素子10毎にｐ型電極５, ｎ
型電極６を形成する((d)) 。
り、機械的な素子分離工程を不要として、機械的切断に
伴ってＬＥＤ素子に現れる劣化を防止し、発光特性に優
れたＬＥＤモノリシックドットマトリックスを製造す
る。 【構成】 ＳｉＣ基板１の表面にマトリックス状に凹部
２，２…を形成し((a)) 、その各凹部２内にのみｐ型Ｓ
ｉＣ層３，ｎ型ＳｉＣ層４を積層形成((b),(c)) して各
ＬＥＤ素子10とし、各ＬＥＤ素子10毎にｐ型電極５, ｎ
型電極６を形成する((d)) 。
Description
【０００１】
【産業上の利用分野】ＬＥＤプリンタのヘッドまたは小
型ディスプレイ等に利用される、基板上に複数のＬＥＤ
素子を分離してマトリックス状に配設したＬＥＤモノリ
シックドットマトリックスを製造する方法に関し、Ｓｉ
Ｃ（炭化珪素）を用いた主に青色ＬＥＤモノリシックド
ットマトリックスを製造する方法に関する。
型ディスプレイ等に利用される、基板上に複数のＬＥＤ
素子を分離してマトリックス状に配設したＬＥＤモノリ
シックドットマトリックスを製造する方法に関し、Ｓｉ
Ｃ（炭化珪素）を用いた主に青色ＬＥＤモノリシックド
ットマトリックスを製造する方法に関する。
【０００２】
【従来の技術】モノリシック型のＬＥＤドットマトリッ
クスまたはＬＥＤアレイは、高輝度で小型でしかも解像
度が良いので、ＬＥＤプリンタのヘッドに使用された
り、小型ディスプレイとして注目されている。従来、赤
色から緑色までの表示を行う、モノリシックＬＥＤアレ
イは、GaＰまたはGaAsＰを用いて実用化されている。一
方青色を発光するモノリシック型のＬＥＤドットマトリ
ックスまたはＬＥＤアレイの製造技術は開発されていな
い。GaＰ，GaAsＰ等の材料では、それらの禁制帯幅がせ
まいので、理論的に青色をつくり出すことは不可能であ
る。
クスまたはＬＥＤアレイは、高輝度で小型でしかも解像
度が良いので、ＬＥＤプリンタのヘッドに使用された
り、小型ディスプレイとして注目されている。従来、赤
色から緑色までの表示を行う、モノリシックＬＥＤアレ
イは、GaＰまたはGaAsＰを用いて実用化されている。一
方青色を発光するモノリシック型のＬＥＤドットマトリ
ックスまたはＬＥＤアレイの製造技術は開発されていな
い。GaＰ，GaAsＰ等の材料では、それらの禁制帯幅がせ
まいので、理論的に青色をつくり出すことは不可能であ
る。
【０００３】ＳｉＣの特に６Ｈ形はその禁制帯幅が約3.
0 eVと広いので、青色光を発光することが可能であり、
実際に単体のＬＥＤとしての製造技術は開発されてい
る。炭化珪素ＬＥＤ素子を用いたモノリシックドットマ
トリックスの例の報告例はなく、他の材料であるGaＰの
従来例を参考にすると、Proceeding of Japan Display
'86,p.521 に開示された緑色GaＰモノリシックディス
プレイがあげられる。図１にその構造を示す。図中22は
プリント回路基板21上に設けられたシリコン基板台座で
あり、シリコン基板台座22上には、ｐ型GaＰ層及びｎ型
GaＰ層の積層体からなるGaＰウェハ30が設けられてい
る。GaＰウェハ30は分離溝31, 31…と32,32…とにより
マトリックス状の複数のＬＥＤ素子23, 23…に分離され
ている。Ｃ方向の分離溝31, 31…はGaＰウェハ30の中途
まで形成され、Ｒ方向の分離溝32,32…はGaＰウェハ30
全域とシリコン基板台座22の一部まで形成されている。
シリコン基板台座22及びGaＰウェハ30の各下面には銀ペ
ースト25, 27が形成され、シリコン基板台座22の上面に
は薄い金属膜26が形成されている。そして、各ＬＥＤ素
子23, 23…のｐ型電極24,24…及びｎ型電極33, 33…
は、プリント回路基板21上の電極と夫々金属線28, 28…
及び金属線29, 29…により接続されている。
0 eVと広いので、青色光を発光することが可能であり、
実際に単体のＬＥＤとしての製造技術は開発されてい
る。炭化珪素ＬＥＤ素子を用いたモノリシックドットマ
トリックスの例の報告例はなく、他の材料であるGaＰの
従来例を参考にすると、Proceeding of Japan Display
'86,p.521 に開示された緑色GaＰモノリシックディス
プレイがあげられる。図１にその構造を示す。図中22は
プリント回路基板21上に設けられたシリコン基板台座で
あり、シリコン基板台座22上には、ｐ型GaＰ層及びｎ型
GaＰ層の積層体からなるGaＰウェハ30が設けられてい
る。GaＰウェハ30は分離溝31, 31…と32,32…とにより
マトリックス状の複数のＬＥＤ素子23, 23…に分離され
ている。Ｃ方向の分離溝31, 31…はGaＰウェハ30の中途
まで形成され、Ｒ方向の分離溝32,32…はGaＰウェハ30
全域とシリコン基板台座22の一部まで形成されている。
シリコン基板台座22及びGaＰウェハ30の各下面には銀ペ
ースト25, 27が形成され、シリコン基板台座22の上面に
は薄い金属膜26が形成されている。そして、各ＬＥＤ素
子23, 23…のｐ型電極24,24…及びｎ型電極33, 33…
は、プリント回路基板21上の電極と夫々金属線28, 28…
及び金属線29, 29…により接続されている。
【０００４】
【発明が解決しようとする課題】このような構成のディ
スプレイは高輝度で解像度が良いことが特長であるが、
製造工程に難点がある。それは、GaＰウェハ30を分離し
て各ＬＥＤ素子23, 23…を作成する際に、ダイシングに
てGaＰウェハ30を切断して分離溝31, 31…及び32, 32…
を形成することである。
スプレイは高輝度で解像度が良いことが特長であるが、
製造工程に難点がある。それは、GaＰウェハ30を分離し
て各ＬＥＤ素子23, 23…を作成する際に、ダイシングに
てGaＰウェハ30を切断して分離溝31, 31…及び32, 32…
を形成することである。
【０００５】一般にＬＥＤ素子への機械的ダメージがそ
の素子の性能劣化を引き起こすことが報告されている。
特に炭化珪素ＬＥＤ素子ではその傾向が顕著であり、そ
の製造工程において与えられたＬＥＤ素子周辺部分の機
械的ダメージが素子の発光劣化につながることが報告さ
れている(G.Ziegler and D.Theis：IEEE Trars. Electr
on Devices ED-28, 425 (1981)) 。従って、ダイシング
により機械的な素子分離を行うような方法は、炭化珪素
ＬＥＤモノリシックドットマトリックスの製造には適し
ていない。
の素子の性能劣化を引き起こすことが報告されている。
特に炭化珪素ＬＥＤ素子ではその傾向が顕著であり、そ
の製造工程において与えられたＬＥＤ素子周辺部分の機
械的ダメージが素子の発光劣化につながることが報告さ
れている(G.Ziegler and D.Theis：IEEE Trars. Electr
on Devices ED-28, 425 (1981)) 。従って、ダイシング
により機械的な素子分離を行うような方法は、炭化珪素
ＬＥＤモノリシックドットマトリックスの製造には適し
ていない。
【０００６】本発明は、かかる事情に鑑みてなされたも
のであり、ＬＥＤ素子の特性劣化の原因となる機械的素
子分離技術を使用せずに、埋め込み構造のＬＥＤ素子を
形成することにより、発光特性に優れたＬＥＤモノリシ
ックドットマトリックスを製造できるＬＥＤモノリシッ
クドットマトリックスの製造方法を提供することを目的
とする。
のであり、ＬＥＤ素子の特性劣化の原因となる機械的素
子分離技術を使用せずに、埋め込み構造のＬＥＤ素子を
形成することにより、発光特性に優れたＬＥＤモノリシ
ックドットマトリックスを製造できるＬＥＤモノリシッ
クドットマトリックスの製造方法を提供することを目的
とする。
【０００７】
【課題を解決するための手段】本発明に係るＬＥＤモノ
リシックドットマトリックスの製造方法は、基板上に複
数のＬＥＤ素子をマトリックス状に配設したＬＥＤモノ
リシックドットマトリックスを製造する方法において、
ＳｉＣ基板の一表面に複数の凹部をマトリックス状に形
成する工程と、該凹部内にのみｎ型ＳｉＣ層，ｐ型Ｓｉ
Ｃ層を形成する工程とを有することを特徴とする。
リシックドットマトリックスの製造方法は、基板上に複
数のＬＥＤ素子をマトリックス状に配設したＬＥＤモノ
リシックドットマトリックスを製造する方法において、
ＳｉＣ基板の一表面に複数の凹部をマトリックス状に形
成する工程と、該凹部内にのみｎ型ＳｉＣ層，ｐ型Ｓｉ
Ｃ層を形成する工程とを有することを特徴とする。
【０００８】
【作用】本発明の製造方法では、ＳｉＣ基板にマトリッ
クス状に形成した複数の凹部にｐ型ＳｉＣ層及びｎ型Ｓ
ｉＣ層からなるＬＥＤ素子を形成する。このように、Ｓ
ｉＣ基板に埋め込み型のＬＥＤ素子を形成するので、機
械的な素子分離工程を必要とせず、機械的ダメージによ
るＬＥＤ素子の劣化は防止される。また、製造されたＬ
ＥＤモノリシックドットマトリックスでは、電流の流路
が基板表面に近いので、発光部分も表面近傍になり、こ
の結果、光の吸収が少なくなって明るいレーザ光が発振
される。
クス状に形成した複数の凹部にｐ型ＳｉＣ層及びｎ型Ｓ
ｉＣ層からなるＬＥＤ素子を形成する。このように、Ｓ
ｉＣ基板に埋め込み型のＬＥＤ素子を形成するので、機
械的な素子分離工程を必要とせず、機械的ダメージによ
るＬＥＤ素子の劣化は防止される。また、製造されたＬ
ＥＤモノリシックドットマトリックスでは、電流の流路
が基板表面に近いので、発光部分も表面近傍になり、こ
の結果、光の吸収が少なくなって明るいレーザ光が発振
される。
【０００９】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて具体的に説明する。図２は本発明に係るＬＥＤモノ
リシックドットマトリックスの製造方法を工程順に示す
断面図である。まず、ＳｉＣ基板１の発光部が形成され
る部分に断面が台形状の凹部２，２…を気相エッチング
（Ｃｌ2 ）等でマトリックス状に形成する（図２
（ａ））。図３は多数の凹部２，２…が形成されたこの
段階におけるＳｉＣ基板１の斜視図である。
いて具体的に説明する。図２は本発明に係るＬＥＤモノ
リシックドットマトリックスの製造方法を工程順に示す
断面図である。まず、ＳｉＣ基板１の発光部が形成され
る部分に断面が台形状の凹部２，２…を気相エッチング
（Ｃｌ2 ）等でマトリックス状に形成する（図２
（ａ））。図３は多数の凹部２，２…が形成されたこの
段階におけるＳｉＣ基板１の斜視図である。
【００１０】次に、通常の半導体のエピタキシャル技術
を使ってｐ型ＳｉＣ層３，ｎ型ＳｉＣ層４（あるいはｎ
型ＳｉＣ層，ｐ型ＳｉＣ層）を、ＳｉＣ基板１上に順次
積層形成する（図２（ｂ））。成長方法はＬＰＥ法, Ｃ
ＶＤ法ともに可能である。形成されたｐ型ＳｉＣ層３，
ｎ型ＳｉＣ層４の凹部２，２…以外の部分を例えば研磨
により除去する（図２（ｃ））。研磨による機械的ダメ
ージは、ダイシングによるものに比べてきわめて小さ
く、１〜２μｍ程度のエッチングでダメージ層を完全に
除去できる。
を使ってｐ型ＳｉＣ層３，ｎ型ＳｉＣ層４（あるいはｎ
型ＳｉＣ層，ｐ型ＳｉＣ層）を、ＳｉＣ基板１上に順次
積層形成する（図２（ｂ））。成長方法はＬＰＥ法, Ｃ
ＶＤ法ともに可能である。形成されたｐ型ＳｉＣ層３，
ｎ型ＳｉＣ層４の凹部２，２…以外の部分を例えば研磨
により除去する（図２（ｃ））。研磨による機械的ダメ
ージは、ダイシングによるものに比べてきわめて小さ
く、１〜２μｍ程度のエッチングでダメージ層を完全に
除去できる。
【００１１】研磨・エッチング工程によって凹部２，２
…に形成されたＬＥＤ素子10，10…は分離される。基板
として高抵抗（１Ω・cm以上) のＳｉＣ基板１を使用し
ているので、各ＬＥＤ素子10のｐ型ＳｉＣ層３，ｎ型Ｓ
ｉＣ層４の抵抗(0.1Ω・cm以下) に比べて格段に大き
い。従って基板中にはほとんど電流が流れない。次に各
ｐ型電極５，各ｎ型電極６を、夫々各ｐ型ＳｉＣ層３，
各ｎ型ＳｉＣ層４に接触させて順次形成する（図２
（ｄ））。最後にｐ型電極５，５…，ｎ型電極６，６…
を金属線にてマトリックス状に結線してＬＥＤモノリシ
ックドットマトリックスとなる。
…に形成されたＬＥＤ素子10，10…は分離される。基板
として高抵抗（１Ω・cm以上) のＳｉＣ基板１を使用し
ているので、各ＬＥＤ素子10のｐ型ＳｉＣ層３，ｎ型Ｓ
ｉＣ層４の抵抗(0.1Ω・cm以下) に比べて格段に大き
い。従って基板中にはほとんど電流が流れない。次に各
ｐ型電極５，各ｎ型電極６を、夫々各ｐ型ＳｉＣ層３，
各ｎ型ＳｉＣ層４に接触させて順次形成する（図２
（ｄ））。最後にｐ型電極５，５…，ｎ型電極６，６…
を金属線にてマトリックス状に結線してＬＥＤモノリシ
ックドットマトリックスとなる。
【００１２】図４，図５夫々は、このようにして製造し
たＬＥＤモノリシックドットマトリックスの一部分の拡
大図，一部分の斜視図である。以下、両図を参照して、
本実施例における数値例，使用する材料例についてより
具体的に説明する。ＳｉＣ基板１はＳｉＣ単結晶からな
りその抵抗は10Ω・cmである。また、ＳｉＣにＡｌとＮ
とを添加してｐ型ＳｉＣ層３は形成され、ＳｉＣにＮを
添加してｎ型ＳｉＣ層４は形成される。ｐ型ＳｉＣ層
３，ｎ型ＳｉＣ層４の抵抗は夫々0.08Ω・cm, 0.05Ω・
cmである。各ＬＥＤ素子10のｐ型ＳｉＣ層３の厚さは10
μｍ、面積は約 250μｍ2 である。また各ＬＥＤ素子10
のｎ型ＳｉＣ層４の厚さは５μｍ、面積は約 200μｍ2
である。更に各ＬＥＤ素子10のｐ型電極５（ｐ型ＳｉＣ
層３のオーミック電極）はＡｌ／Ｓｉ／Ｔｉ電極からな
り、そのｎ型電極６（ｎ型ＳｉＣ層４のオーミック電
極）はＮｉ電極である。ｐ型電極５，５…の結線にはＡ
ｌ配線７を用い、ｎ型電極６，６…の結線にはＡｕワイ
ヤ８を用いる。なお、ｐ型電極５，５…のＡｌ配線後、
絶縁膜 (ＳｉＯ2 ）を形成し、ｎ型電極６，６…の結線
に他のＡｌ配線を使用することも可能である。
たＬＥＤモノリシックドットマトリックスの一部分の拡
大図，一部分の斜視図である。以下、両図を参照して、
本実施例における数値例，使用する材料例についてより
具体的に説明する。ＳｉＣ基板１はＳｉＣ単結晶からな
りその抵抗は10Ω・cmである。また、ＳｉＣにＡｌとＮ
とを添加してｐ型ＳｉＣ層３は形成され、ＳｉＣにＮを
添加してｎ型ＳｉＣ層４は形成される。ｐ型ＳｉＣ層
３，ｎ型ＳｉＣ層４の抵抗は夫々0.08Ω・cm, 0.05Ω・
cmである。各ＬＥＤ素子10のｐ型ＳｉＣ層３の厚さは10
μｍ、面積は約 250μｍ2 である。また各ＬＥＤ素子10
のｎ型ＳｉＣ層４の厚さは５μｍ、面積は約 200μｍ2
である。更に各ＬＥＤ素子10のｐ型電極５（ｐ型ＳｉＣ
層３のオーミック電極）はＡｌ／Ｓｉ／Ｔｉ電極からな
り、そのｎ型電極６（ｎ型ＳｉＣ層４のオーミック電
極）はＮｉ電極である。ｐ型電極５，５…の結線にはＡ
ｌ配線７を用い、ｎ型電極６，６…の結線にはＡｕワイ
ヤ８を用いる。なお、ｐ型電極５，５…のＡｌ配線後、
絶縁膜 (ＳｉＯ2 ）を形成し、ｎ型電極６，６…の結線
に他のＡｌ配線を使用することも可能である。
【００１３】本発明の他の実施例により製造したＬＥＤ
モノリシックドットマトリックスを図６に示す。隣合う
ＬＥＤ素子10, 10間の光クロストークが問題になる場合
には、隣合うＬＥＤ素子10, 10間のＳｉＣ基板１に溝を
形成し、その溝の中にＣｒ，Ｎｉ等の金属層からなる光
吸収層９を設置する。このような光吸収層９を設置する
ことで容易にＬＥＤ素子10毎の光のアイソレーションを
行える。
モノリシックドットマトリックスを図６に示す。隣合う
ＬＥＤ素子10, 10間の光クロストークが問題になる場合
には、隣合うＬＥＤ素子10, 10間のＳｉＣ基板１に溝を
形成し、その溝の中にＣｒ，Ｎｉ等の金属層からなる光
吸収層９を設置する。このような光吸収層９を設置する
ことで容易にＬＥＤ素子10毎の光のアイソレーションを
行える。
【００１４】
【発明の効果】本発明のＬＥＤモノリシックドットマト
リックスの製造方法では、ＳｉＣ基板にマトリックス状
に凹部を形成し、ｐ型ＳｉＣ層，ｎ型ＳｉＣ層の積層体
を各凹部にのみ選択的に形成するので、従来のようなダ
イシングによる機械的切断が不要となり、分離される各
ＬＥＤ素子の発光劣化を引き起こすことがなく、発光特
性に優れたＬＥＤモノリシックドットマトリックスを製
造することができる。
リックスの製造方法では、ＳｉＣ基板にマトリックス状
に凹部を形成し、ｐ型ＳｉＣ層，ｎ型ＳｉＣ層の積層体
を各凹部にのみ選択的に形成するので、従来のようなダ
イシングによる機械的切断が不要となり、分離される各
ＬＥＤ素子の発光劣化を引き起こすことがなく、発光特
性に優れたＬＥＤモノリシックドットマトリックスを製
造することができる。
【図１】従来のGaＰ系のＬＥＤモノリシックドットマト
リックスの構成を示す斜視図である。
リックスの構成を示す斜視図である。
【図２】本発明に係るＬＥＤモノリシックドットマトリ
ックスの製造方法を工程順に示す断面図である。
ックスの製造方法を工程順に示す断面図である。
【図３】図２（ａ）の工程に該当するＳｉＣ基板の斜視
図である。
図である。
【図４】本発明の製造方法にて製造されたＬＥＤモノリ
シックドットマトリックスの一部分の拡大図である。
シックドットマトリックスの一部分の拡大図である。
【図５】本発明の製造方法にて製造されたＬＥＤモノリ
シックドットマトリックスの一部分の斜視図である。
シックドットマトリックスの一部分の斜視図である。
【図６】本発明の他の実施例により製造したＬＥＤモノ
リシックドットマトリックスの断面図である。
リシックドットマトリックスの断面図である。
１ ＳｉＣ基板 ２ 凹部 ３ ｐ型ＳｉＣ層 ４ ｎ型ＳｉＣ層 ５ ｐ型電極 ６ ｎ型電極 ７ Ａｌ配線 ８ Ａｕワイヤ 10 ＬＥＤ素子
Claims (1)
- 【請求項１】 基板上に複数のＬＥＤ素子をマトリック
ス状に配設したＬＥＤモノリシックドットマトリックス
を製造する方法において、ＳｉＣ基板の一表面に複数の
凹部をマトリックス状に形成する工程と、該凹部内にの
みｎ型ＳｉＣ層，ｐ型ＳｉＣ層を形成する工程とを有す
ることを特徴とするＬＥＤモノリシックドットマトリッ
クスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3355498A JPH05145117A (ja) | 1991-11-20 | 1991-11-20 | Ｌｅｄモノリシツクドツトマトリツクスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3355498A JPH05145117A (ja) | 1991-11-20 | 1991-11-20 | Ｌｅｄモノリシツクドツトマトリツクスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05145117A true JPH05145117A (ja) | 1993-06-11 |
Family
ID=18444300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3355498A Pending JPH05145117A (ja) | 1991-11-20 | 1991-11-20 | Ｌｅｄモノリシツクドツトマトリツクスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05145117A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10275935A (ja) * | 1997-03-28 | 1998-10-13 | Rohm Co Ltd | 半導体発光素子 |
| US7164159B2 (en) | 2003-11-20 | 2007-01-16 | Samsung Electro-Mechanics Co., Ltd. | LED package |
| JP2007194596A (ja) * | 2005-12-20 | 2007-08-02 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置、電子機器、及び半導体装置の製造方法 |
| JP2007531267A (ja) * | 2004-03-26 | 2007-11-01 | クリー インコーポレイテッド | 発光デバイスの基板のエッチング |
| JP2009518847A (ja) * | 2005-12-08 | 2009-05-07 | 韓國電子通信研究院 | 側面反射鏡を利用したシリコン発光素子 |
| TWI404227B (zh) * | 2005-12-20 | 2013-08-01 | Semiconductor Energy Lab | 半導體裝置及其製造方法、以及顯示裝置和電子設備 |
| JP2018528601A (ja) * | 2015-06-24 | 2018-09-27 | イーラックス・インコーポレイテッドｅＬｕｘ Ｉｎｃ． | 発光装置およびその流体製造 |
-
1991
- 1991-11-20 JP JP3355498A patent/JPH05145117A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10275935A (ja) * | 1997-03-28 | 1998-10-13 | Rohm Co Ltd | 半導体発光素子 |
| US7164159B2 (en) | 2003-11-20 | 2007-01-16 | Samsung Electro-Mechanics Co., Ltd. | LED package |
| JP2007531267A (ja) * | 2004-03-26 | 2007-11-01 | クリー インコーポレイテッド | 発光デバイスの基板のエッチング |
| JP4740942B2 (ja) * | 2004-03-26 | 2011-08-03 | クリー インコーポレイテッド | 発光デバイスの基板のエッチング |
| JP2009518847A (ja) * | 2005-12-08 | 2009-05-07 | 韓國電子通信研究院 | 側面反射鏡を利用したシリコン発光素子 |
| JP2007194596A (ja) * | 2005-12-20 | 2007-08-02 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置、電子機器、及び半導体装置の製造方法 |
| TWI404227B (zh) * | 2005-12-20 | 2013-08-01 | Semiconductor Energy Lab | 半導體裝置及其製造方法、以及顯示裝置和電子設備 |
| JP2018528601A (ja) * | 2015-06-24 | 2018-09-27 | イーラックス・インコーポレイテッドｅＬｕｘ Ｉｎｃ． | 発光装置およびその流体製造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5599916B2 (ja) | 半導体装置の製造方法、半導体装置及びそれを用いた光プリントヘッド、及び画像形成装置 | |
| US7285801B2 (en) | LED with series-connected monolithically integrated mesas | |
| JP3859505B2 (ja) | ＧａＮ系のＩＩＩ−Ｖ族窒化物半導体発光素子及びその製造方法 | |
| JP2006210879A (ja) | Ｅｓｄ保護用ｌｅｄを具備した窒化ガリウム系発光素子及びその製造方法 | |
| US8866165B2 (en) | Light emitting apparatus | |
| JP4871978B2 (ja) | 半導体装置、及び光プリントヘッド | |
| JP2006313884A (ja) | フリップチップ発光ダイオード及びその製造方法 | |
| KR101949718B1 (ko) | 웨이퍼 레벨의 발광 다이오드 어레이 | |
| KR20010088929A (ko) | AlGaInN계 반도체 LED 소자 및 그 제조 방법 | |
| JP3797748B2 (ja) | 発光ダイオードアレイ | |
| JPH05145117A (ja) | Ｌｅｄモノリシツクドツトマトリツクスの製造方法 | |
| JP3916726B2 (ja) | 化合物半導体発光素子 | |
| JPH09205224A (ja) | 窒化物半導体発光素子 | |
| JP3460638B2 (ja) | 窒化物半導体発光チップの製造方法 | |
| JP3681236B2 (ja) | 半導体装置 | |
| JPH08102552A (ja) | 半導体発光素子、およびその製造方法 | |
| JP3934730B2 (ja) | 半導体発光素子 | |
| JP3571477B2 (ja) | 半導体発光素子 | |
| KR101798134B1 (ko) | 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법 | |
| JP2005136142A (ja) | 発光ダイオードアレイ装置及びそれを用いた発光ダイオードプリンタ | |
| JP2002036630A (ja) | 半導体発光装置及びそれを用いた光プリンタヘッド | |
| JP2000150958A (ja) | 半導体発光素子 | |
| KR101216940B1 (ko) | 발광 다이오드 칩 | |
| KR100665302B1 (ko) | 다수의 발광셀이 어레이된 플립칩형 발광소자 | |
| JP3488783B2 (ja) | 発光ダイオードアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20071227 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20091227 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20091227 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20101227 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20111227 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20121227 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131227 Year of fee payment: 11 |