JPH08102552A - 半導体発光素子、およびその製造方法 - Google Patents
半導体発光素子、およびその製造方法Info
- Publication number
- JPH08102552A JPH08102552A JP23642594A JP23642594A JPH08102552A JP H08102552 A JPH08102552 A JP H08102552A JP 23642594 A JP23642594 A JP 23642594A JP 23642594 A JP23642594 A JP 23642594A JP H08102552 A JPH08102552 A JP H08102552A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- type semiconductor
- semiconductor layer
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
(57)【要約】
【目的】半導体発光素子の積層部の最表面の部位から光
を出射させる場合に、この光が電極によって遮られるな
どして発光輝度が低下することを防止し、高い発光輝度
が効率よく得られるようにする。 【構成】基板２の表面上に、ｎ型半導体層３、発光層
４、およびｐ型半導体層５から構成される積層部６が形
成され、上記発光層４から発せられる光が上記積層部６
の最表面の部位から出射するように構成されている半導
体発光素子において、上記ｎ型半導体層３とｐ型半導体
層５との各層に電圧印加を行うための一対の電極８ａ，
８ｂが、上記積層部６の側面部に形成され、これら一対
の電極８ａ，８ｂは、上記ｎ型半導体層３およびｐ型半
導体層５の端面部または端縁部に導通している。
を出射させる場合に、この光が電極によって遮られるな
どして発光輝度が低下することを防止し、高い発光輝度
が効率よく得られるようにする。 【構成】基板２の表面上に、ｎ型半導体層３、発光層
４、およびｐ型半導体層５から構成される積層部６が形
成され、上記発光層４から発せられる光が上記積層部６
の最表面の部位から出射するように構成されている半導
体発光素子において、上記ｎ型半導体層３とｐ型半導体
層５との各層に電圧印加を行うための一対の電極８ａ，
８ｂが、上記積層部６の側面部に形成され、これら一対
の電極８ａ，８ｂは、上記ｎ型半導体層３およびｐ型半
導体層５の端面部または端縁部に導通している。
Description
【０００１】
【産業上の利用分野】本願発明は、高輝度特性を得るこ
とができるようにした半導体発光素子、およびその半導
体発光素子の製造方法に関する。
とができるようにした半導体発光素子、およびその半導
体発光素子の製造方法に関する。
【０００２】
【従来の技術】この種の半導体発光素子の基本的な構成
は、たとえば図８に示すように、基板２ｅの表面上に、
バッファ層９、ｎ型半導体層３ｅ、発光層４ｅ、および
ｐ型半導体層５ｅを順次積層させた積層部６ｅを形成し
た構成となっている。このような半導体発光素子を駆動
させるには、ｎ型半導体層３ｅとｐ型半導体層５ｅとの
各層に電圧印加を行う必要がある。そこで、従来では、
たとえば積層部６ｅの最表層（最上層）の位置へ一方の
電極８ｅを形成するとともに、積層部６ｅの符号Ｂで示
す部分をエッチングによって除去処理し、このエッチン
グされた領域Ｂに他方の電極８ｆを設け、これら一対の
電極８ｅ，８ｆにワイヤボンディングなどが行えるよう
にしていた。
は、たとえば図８に示すように、基板２ｅの表面上に、
バッファ層９、ｎ型半導体層３ｅ、発光層４ｅ、および
ｐ型半導体層５ｅを順次積層させた積層部６ｅを形成し
た構成となっている。このような半導体発光素子を駆動
させるには、ｎ型半導体層３ｅとｐ型半導体層５ｅとの
各層に電圧印加を行う必要がある。そこで、従来では、
たとえば積層部６ｅの最表層（最上層）の位置へ一方の
電極８ｅを形成するとともに、積層部６ｅの符号Ｂで示
す部分をエッチングによって除去処理し、このエッチン
グされた領域Ｂに他方の電極８ｆを設け、これら一対の
電極８ｅ，８ｆにワイヤボンディングなどが行えるよう
にしていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体発光素子では、電極８ｅ，８ｆを積層部６ｅ
の最表層やエッチング処理した領域Ｂに設けているため
に、次のような難点を生じていた。
来の半導体発光素子では、電極８ｅ，８ｆを積層部６ｅ
の最表層やエッチング処理した領域Ｂに設けているため
に、次のような難点を生じていた。
【０００４】すなわち、上記のような半導体発光素子が
赤色ＬＥＤや緑色ＬＥＤとして構成された場合には、た
とえば基板２ｅとして不透明なＧａＰ基板が用いられる
ことにより、発光層４ｅから発せられる光の一部は水平
方向に出射するが、それ以外の大部分の光は積層部６ｅ
の最表層の位置から矢印ａ方向に沿って外部へ出射す
る。また、青色ＬＥＤとして構成された場合には、基板
２ｅとして透光性を有するサファイア基板が用いられ、
発光層４ｅの光の一部は基板２ｅの裏面側から出射する
ものの、やはり他の残りは積層部６ｅの最表層の部位か
ら出射する。
赤色ＬＥＤや緑色ＬＥＤとして構成された場合には、た
とえば基板２ｅとして不透明なＧａＰ基板が用いられる
ことにより、発光層４ｅから発せられる光の一部は水平
方向に出射するが、それ以外の大部分の光は積層部６ｅ
の最表層の位置から矢印ａ方向に沿って外部へ出射す
る。また、青色ＬＥＤとして構成された場合には、基板
２ｅとして透光性を有するサファイア基板が用いられ、
発光層４ｅの光の一部は基板２ｅの裏面側から出射する
ものの、やはり他の残りは積層部６ｅの最表層の部位か
ら出射する。
【０００５】ところが、上記従来の半導体発光素子で
は、一方の電極８ｅを積層部６ｅの最表層に形成してい
るために、この最表層から出射される光がこの電極８ｅ
によって遮られる結果となる。また、積層部６ｅにエッ
チング処理を施した領域Ｂにおいては、発光層４ｅが形
成されておらず、当然ながら発光を行わせることができ
ない。
は、一方の電極８ｅを積層部６ｅの最表層に形成してい
るために、この最表層から出射される光がこの電極８ｅ
によって遮られる結果となる。また、積層部６ｅにエッ
チング処理を施した領域Ｂにおいては、発光層４ｅが形
成されておらず、当然ながら発光を行わせることができ
ない。
【０００６】したがって、本来ならば、積層部６ｅの形
成面積Ａのほぼ全域を発光させ得るにもかかわらず、実
際には、電極８ｅの面積Ａ１とエッチング処理された面
積Ａ２との合計の面積分だけ発光面積が減少し、狭くな
っていた。その結果、従来では、発光層４ｅの光を有効
に外部へ出射させることができず、実質的な発光強度が
低下し、高い発光輝度を効率よく得ることが困難となっ
ていた。
成面積Ａのほぼ全域を発光させ得るにもかかわらず、実
際には、電極８ｅの面積Ａ１とエッチング処理された面
積Ａ２との合計の面積分だけ発光面積が減少し、狭くな
っていた。その結果、従来では、発光層４ｅの光を有効
に外部へ出射させることができず、実質的な発光強度が
低下し、高い発光輝度を効率よく得ることが困難となっ
ていた。
【０００７】なお、従来においては、半導体発光素子を
青色ＬＥＤとして構成した場合に、この半導体発光素子
をリードフレームに対して図８に示した状態とは上下逆
さまにボンディングすることにより、基板２ｅの裏面側
から光を出射させるようにしたものもある。ところが、
このような手段は、透明基板を用いない他のタイプの発
光ＬＥＤには適用することができない。また、透明基板
を用いる青色ＬＥＤの場合であっても、電子部品の使用
条件によっては、上下逆さまにボンディングできない場
合もあり、上記した難点を適切に解消することはできな
い。
青色ＬＥＤとして構成した場合に、この半導体発光素子
をリードフレームに対して図８に示した状態とは上下逆
さまにボンディングすることにより、基板２ｅの裏面側
から光を出射させるようにしたものもある。ところが、
このような手段は、透明基板を用いない他のタイプの発
光ＬＥＤには適用することができない。また、透明基板
を用いる青色ＬＥＤの場合であっても、電子部品の使用
条件によっては、上下逆さまにボンディングできない場
合もあり、上記した難点を適切に解消することはできな
い。
【０００８】本願発明は、このような事情のもとで考え
出されたものであって、半導体発光素子の積層部の最表
面の部位から光を出射させる場合に、この光が電極によ
って遮られるなどして発光輝度が低下することを防止
し、高い発光輝度が効率よく得られるようにすることを
その課題をしている。
出されたものであって、半導体発光素子の積層部の最表
面の部位から光を出射させる場合に、この光が電極によ
って遮られるなどして発光輝度が低下することを防止
し、高い発光輝度が効率よく得られるようにすることを
その課題をしている。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
め、本願発明では、次の技術的手段を講じている。
め、本願発明では、次の技術的手段を講じている。
【００１０】すなわち、本願の請求項１に記載の発明
は、基板の表面上に、ｎ型半導体層、発光層、およびｐ
型半導体層から構成される積層部が形成され、上記発光
層から発せられる光が上記積層部の最表面の部位から出
射するように構成されている半導体発光素子において、
上記ｎ型半導体層とｐ型半導体層との各層に電圧印加を
行うための一対の電極が、上記積層部の側面部に形成さ
れ、かつ、これら一対の電極は、上記ｎ型半導体層およ
びｐ型半導体層の端面部または端縁部に導通しているこ
とを特徴としている。
は、基板の表面上に、ｎ型半導体層、発光層、およびｐ
型半導体層から構成される積層部が形成され、上記発光
層から発せられる光が上記積層部の最表面の部位から出
射するように構成されている半導体発光素子において、
上記ｎ型半導体層とｐ型半導体層との各層に電圧印加を
行うための一対の電極が、上記積層部の側面部に形成さ
れ、かつ、これら一対の電極は、上記ｎ型半導体層およ
びｐ型半導体層の端面部または端縁部に導通しているこ
とを特徴としている。
【００１１】本願の請求項２に記載の発明は、上記請求
項１に記載の半導体発光素子において、上記積層部の側
面部と上記各電極との相互間には絶縁層が形成されてい
るとともに、これら絶縁層のうち、上記ｎ型半導体層お
よびｐ型半導体層の端面部または端縁部に接触する箇所
には絶縁層の除去処理が施され、この除去処理が施され
た部位を介して上記電極がｎ型半導体層およびｐ型半導
体層に導通していることを特徴としている。
項１に記載の半導体発光素子において、上記積層部の側
面部と上記各電極との相互間には絶縁層が形成されてい
るとともに、これら絶縁層のうち、上記ｎ型半導体層お
よびｐ型半導体層の端面部または端縁部に接触する箇所
には絶縁層の除去処理が施され、この除去処理が施され
た部位を介して上記電極がｎ型半導体層およびｐ型半導
体層に導通していることを特徴としている。
【００１２】本願の請求項３に記載の発明は、上記請求
項２に記載の半導体発光素子において、上記基板の裏面
には、上記一対の電極のうち何れか一方の電極と導通す
る導電層が形成されていることを特徴としている。
項２に記載の半導体発光素子において、上記基板の裏面
には、上記一対の電極のうち何れか一方の電極と導通す
る導電層が形成されていることを特徴としている。
【００１３】本願の請求項４に記載の発明は、上記請求
項１または２に記載の半導体発光素子を製造するための
方法であって、基板の表面上に少なくともｎ型半導体
層、発光層、およびｐ型半導体層からなる積層部を形成
した後に、この積層部の側面部には、上記ｎ型半導体層
およびｐ型半導体層の端面部または端縁部に接触する箇
所の絶縁膜を一部除去処理した絶縁層を形成し、その後
この絶縁層の外表面部へ導電性膜を形成することによ
り、上記ｎ型半導体層およびｐ型半導体層の各々と導通
した一対の電極を形成することを特徴としている。
項１または２に記載の半導体発光素子を製造するための
方法であって、基板の表面上に少なくともｎ型半導体
層、発光層、およびｐ型半導体層からなる積層部を形成
した後に、この積層部の側面部には、上記ｎ型半導体層
およびｐ型半導体層の端面部または端縁部に接触する箇
所の絶縁膜を一部除去処理した絶縁層を形成し、その後
この絶縁層の外表面部へ導電性膜を形成することによ
り、上記ｎ型半導体層およびｐ型半導体層の各々と導通
した一対の電極を形成することを特徴としている。
【００１４】
【発明の作用および効果】上記請求項１に記載の発明に
おいては、一対の電極が積層部の側面部に形成され、し
かもこれら一対の電極はｎ型半導体層およびｐ型半導体
層の端面部または端縁部と導通しているために、従来と
は異なり、積層部の最表面の部位が電極によって大きな
面積で覆われるようなことはない。また、電極を設ける
ためのスペースを確保する観点から積層部の一部を大き
くエッチングするような必要もなくなり、発光層を大き
な面積に形成させておくことができる。
おいては、一対の電極が積層部の側面部に形成され、し
かもこれら一対の電極はｎ型半導体層およびｐ型半導体
層の端面部または端縁部と導通しているために、従来と
は異なり、積層部の最表面の部位が電極によって大きな
面積で覆われるようなことはない。また、電極を設ける
ためのスペースを確保する観点から積層部の一部を大き
くエッチングするような必要もなくなり、発光層を大き
な面積に形成させておくことができる。
【００１５】したがって、積層部の最表面において発光
する部位の面積を大きくとることができ、発光層から発
せられる光を積層部の最表面から効率よく外部へ出射さ
せることができる。その結果、従来に比較し、発光強度
を強めることができ、発光効率を向上させることができ
るという格別な効果が得られる。
する部位の面積を大きくとることができ、発光層から発
せられる光を積層部の最表面から効率よく外部へ出射さ
せることができる。その結果、従来に比較し、発光強度
を強めることができ、発光効率を向上させることができ
るという格別な効果が得られる。
【００１６】請求項２に記載の発明においては、積層部
の側面部と各電極との相互間に絶縁層が形成されている
ために、たとえば１つの電極がｎ型半導体層とｐ型半導
体層の双方に導通して短絡が生じるなどといった不具合
を適切に回避させた上で、各電極をｎ型半導体層やｐ型
半導体層の各端面部の面積よりも大きな面積に形成する
ことができる。
の側面部と各電極との相互間に絶縁層が形成されている
ために、たとえば１つの電極がｎ型半導体層とｐ型半導
体層の双方に導通して短絡が生じるなどといった不具合
を適切に回避させた上で、各電極をｎ型半導体層やｐ型
半導体層の各端面部の面積よりも大きな面積に形成する
ことができる。
【００１７】したがって、ｎ型半導体層やｐ型半導体層
の厚み寸法が非常に小さい場合であっても、各電極を比
較的大きな面積に形成することができる。その結果、各
電極に対してたとえばワイヤボンディングなどの配線作
業を行う場合に、その作業を容易に行うことができると
いう効果が得られる。
の厚み寸法が非常に小さい場合であっても、各電極を比
較的大きな面積に形成することができる。その結果、各
電極に対してたとえばワイヤボンディングなどの配線作
業を行う場合に、その作業を容易に行うことができると
いう効果が得られる。
【００１８】請求項３に記載の発明においては、一対の
電極のうち何れか一方の電極と導通する導電層が基板の
裏面に形成されているために、この半導体発光素子をた
とえばリードフレームへボンディングする場合には、こ
の基板の裏面の導電層をリードフレームへ接触させてボ
ンディングすることにより、実質的に、この導電層と導
通した一方の電極についての電気配線作業を行う手間が
省けることとなる。すなわち、一方の電極は上記導電層
を介してリードフレームと導通し、結局、ワイヤボンデ
ィングなどの電気配線接続は、他方の電極についてのみ
行えばよいこととなる。したがって、一対の電極に電気
配線接続を行う際の作業が簡素化され、その作業能率を
高めることができるという利点が得られる。
電極のうち何れか一方の電極と導通する導電層が基板の
裏面に形成されているために、この半導体発光素子をた
とえばリードフレームへボンディングする場合には、こ
の基板の裏面の導電層をリードフレームへ接触させてボ
ンディングすることにより、実質的に、この導電層と導
通した一方の電極についての電気配線作業を行う手間が
省けることとなる。すなわち、一方の電極は上記導電層
を介してリードフレームと導通し、結局、ワイヤボンデ
ィングなどの電気配線接続は、他方の電極についてのみ
行えばよいこととなる。したがって、一対の電極に電気
配線接続を行う際の作業が簡素化され、その作業能率を
高めることができるという利点が得られる。
【００１９】請求項４に記載の発明においては、基板の
表面部に所定の積層部を形成した後に、この積層部の側
面部に、ｎ型半導体層とｐ型半導体層の端面部または端
縁部に接触した絶縁膜を一部除去処理した絶縁層を形成
し、その後この絶縁層の外表面部に導電性膜を形成して
一対の電極を積層部の側面部に形成するために、これら
の各電極の導電性膜は上記絶縁層の除去処理が施された
部位にも形成され、各電極をｎ型半導体層およびｐ型半
導体層の端面部または端縁部に導通させることができ
る。したがって、上記請求項１または２に記載の半導体
発光素子を適切に製造することができるという効果が得
られる。
表面部に所定の積層部を形成した後に、この積層部の側
面部に、ｎ型半導体層とｐ型半導体層の端面部または端
縁部に接触した絶縁膜を一部除去処理した絶縁層を形成
し、その後この絶縁層の外表面部に導電性膜を形成して
一対の電極を積層部の側面部に形成するために、これら
の各電極の導電性膜は上記絶縁層の除去処理が施された
部位にも形成され、各電極をｎ型半導体層およびｐ型半
導体層の端面部または端縁部に導通させることができ
る。したがって、上記請求項１または２に記載の半導体
発光素子を適切に製造することができるという効果が得
られる。
【００２０】
【実施例の説明】以下、本願発明の好ましい実施例を、
図面を参照しつつ具体的に説明する。
図面を参照しつつ具体的に説明する。
【００２１】図１は本願発明に係る半導体発光素子の一
例を示す断面図である。
例を示す断面図である。
【００２２】図１に示す半導体発光素子１は、青色ＬＥ
Ｄとして構成されたものであり、絶縁基板である透明ま
たは半透明のサファイア基板２の表面に、ｎ型半導体層
３、発光層４、およびｐ型半導体層５から構成される積
層部６を形成したものである。また、この積層部６およ
びサファイア基板２の側面部には、絶縁層７ａ，７ｂ、
および一対の電極８ａ，８ｂが各々形成されている。
Ｄとして構成されたものであり、絶縁基板である透明ま
たは半透明のサファイア基板２の表面に、ｎ型半導体層
３、発光層４、およびｐ型半導体層５から構成される積
層部６を形成したものである。また、この積層部６およ
びサファイア基板２の側面部には、絶縁層７ａ，７ｂ、
および一対の電極８ａ，８ｂが各々形成されている。
【００２３】上記積層部６は、サファイア基板２の表面
上に窒化ガリウムのバッファ層９を成長させ、その表面
に順次ｎ型半導体層３などを形成したものである。積層
部６の具体的な構成としては、ｎ型半導体層３が、ｎ型
ＧａＮ層３１、およびｎ型ＡｌＧａＮ層３２（Ａｌ0.2
Ｇａ0.8 Ｎ）によって形成されている。発光層４は、Ｉ
ｎＧａＮ層（Ｉｎ0.15Ｇａ0.85Ｎ）によって形成されて
いる。また、ｐ型半導体層５は、ｐ型ＡｌＧａＮ層５１
（Ａｌ0.2 Ｇａ0.8 Ｎ）、およびｐ型ＧａＮ層５２によ
って形成されている。なお、上記各層の厚みは、下層側
から各層３１，３２，４，５１，５２の順に、たとえば
３μｍ、３００ｎｍ、５００ｎｍ、３００ｎｍ、１５０
ｎｍに設定されている。
上に窒化ガリウムのバッファ層９を成長させ、その表面
に順次ｎ型半導体層３などを形成したものである。積層
部６の具体的な構成としては、ｎ型半導体層３が、ｎ型
ＧａＮ層３１、およびｎ型ＡｌＧａＮ層３２（Ａｌ0.2
Ｇａ0.8 Ｎ）によって形成されている。発光層４は、Ｉ
ｎＧａＮ層（Ｉｎ0.15Ｇａ0.85Ｎ）によって形成されて
いる。また、ｐ型半導体層５は、ｐ型ＡｌＧａＮ層５１
（Ａｌ0.2 Ｇａ0.8 Ｎ）、およびｐ型ＧａＮ層５２によ
って形成されている。なお、上記各層の厚みは、下層側
から各層３１，３２，４，５１，５２の順に、たとえば
３μｍ、３００ｎｍ、５００ｎｍ、３００ｎｍ、１５０
ｎｍに設定されている。
【００２４】上記絶縁層７ａ，７ｂは、積層部６の両側
面部およびファイア基板２の両側面部に、たとえば酸化
シリコン（ＳｉＯ2 ）製の絶縁膜を形成することにより
形成されている。一方の絶縁層７ａは、積層部６の最表
面に位置するｐ型ＧａＮ層５２の端面部５２Ａと接触す
る箇所にエッチングが施されている。また他方の絶縁膜
７ｂは、ｎ型ＧａＮ層３１の端面部３１Ａと接触する箇
所にエッチングが施されている。
面部およびファイア基板２の両側面部に、たとえば酸化
シリコン（ＳｉＯ2 ）製の絶縁膜を形成することにより
形成されている。一方の絶縁層７ａは、積層部６の最表
面に位置するｐ型ＧａＮ層５２の端面部５２Ａと接触す
る箇所にエッチングが施されている。また他方の絶縁膜
７ｂは、ｎ型ＧａＮ層３１の端面部３１Ａと接触する箇
所にエッチングが施されている。
【００２５】上記電極８ａ，８ｂは、たとえば導電製金
属などの導電性膜を上記絶縁層７ａ，７ｂの外表面に形
成することにより構成されたものである。これらの各電
極８ａ，８ｂは、上記絶縁層７ａ，７ｂにエッチングが
施された部分にも形成されており、これらエッチングの
部位を介してｐ型ＧａＮ層５２の端面部５２Ａ、および
ｎ型ＧａＮ層３１の端面部３１Ａと相互に接触し、導通
している。
属などの導電性膜を上記絶縁層７ａ，７ｂの外表面に形
成することにより構成されたものである。これらの各電
極８ａ，８ｂは、上記絶縁層７ａ，７ｂにエッチングが
施された部分にも形成されており、これらエッチングの
部位を介してｐ型ＧａＮ層５２の端面部５２Ａ、および
ｎ型ＧａＮ層３１の端面部３１Ａと相互に接触し、導通
している。
【００２６】次に、上記構成の半導体発光素子１の製造
方法の一例について説明する。
方法の一例について説明する。
【００２７】まず、図３（ａ）に示すように、サファイ
ア基板２上に積層部６を形成するが、これは従来既知の
有機金属化学気相成長法（ＭＯＣＶＤ法）によって、上
述した各成分の単結晶層を順次成長させることにより行
うことができる。このような積層部６の形成は、所定面
積のウエハに対して行うのが通例であり、上記積層部６
を形成した後には、ダイシングにより、たとえば平面視
において一辺が０．５ｍｍ程度の正方形状のチップに分
割するという手法が採用される。
ア基板２上に積層部６を形成するが、これは従来既知の
有機金属化学気相成長法（ＭＯＣＶＤ法）によって、上
述した各成分の単結晶層を順次成長させることにより行
うことができる。このような積層部６の形成は、所定面
積のウエハに対して行うのが通例であり、上記積層部６
を形成した後には、ダイシングにより、たとえば平面視
において一辺が０．５ｍｍ程度の正方形状のチップに分
割するという手法が採用される。
【００２８】次いで、上記積層部６の形成およびダイシ
ングが終了した後には、図３（ｂ）に示すように、上記
積層部６およびサファイア基板２の側面部に絶縁層７
ａ，７ｂを形成する。また、この後には、上記絶縁層７
ａ，７ｂにエッチング処理を施し、図３（ｃ）に示すよ
うに、最表層のｐ型ＧａＮ層５２の端面部５２Ａと、ｎ
型ＧａＮ層３１の端面部３１Ａとの各箇所に接触した部
位の絶縁膜を一部除去し、スルーホールなどを形成す
る。なお、本願発明では、絶縁膜の除去処理方法はエッ
チング処理に限定されず、たとえばレーザー光の照射手
段などを採用してもよい。
ングが終了した後には、図３（ｂ）に示すように、上記
積層部６およびサファイア基板２の側面部に絶縁層７
ａ，７ｂを形成する。また、この後には、上記絶縁層７
ａ，７ｂにエッチング処理を施し、図３（ｃ）に示すよ
うに、最表層のｐ型ＧａＮ層５２の端面部５２Ａと、ｎ
型ＧａＮ層３１の端面部３１Ａとの各箇所に接触した部
位の絶縁膜を一部除去し、スルーホールなどを形成す
る。なお、本願発明では、絶縁膜の除去処理方法はエッ
チング処理に限定されず、たとえばレーザー光の照射手
段などを採用してもよい。
【００２９】さらに、上記絶縁層７ａ，７ｂの一部除去
が終了した後には、これら各絶縁層７ａ，７ｂの外表面
側に導電性膜を形成すればよい。これにより、図１に示
したように、ｐ型ＧａＮ層５２に導通した電極８ａと、
ｎ型ＧａＮ層３１に導通した電極８ｂとを形成すること
ができる。絶縁層７ａ，７ｂや電極８ａ，８ｂの形成
は、スパッタリング法、あるいはＣＶＤ法などによって
行えばよい。
が終了した後には、これら各絶縁層７ａ，７ｂの外表面
側に導電性膜を形成すればよい。これにより、図１に示
したように、ｐ型ＧａＮ層５２に導通した電極８ａと、
ｎ型ＧａＮ層３１に導通した電極８ｂとを形成すること
ができる。絶縁層７ａ，７ｂや電極８ａ，８ｂの形成
は、スパッタリング法、あるいはＣＶＤ法などによって
行えばよい。
【００３０】以上のようにして製造された半導体発光素
子１は、たとえば図２に示すように、リードフレーム１
０のリード１０ｂ上にボンディングして用いられるが、
その電気配線接続は、たとえばリード１０ａ、１０ｂに
対して、半導体発光素子１の左右両側面に形成された電
極８ａ，８ｂを金線１１ａ，１１ｂを用いてワイヤボン
ディングすればよい。電極８ａ，８ｂは、半導体発光素
子１の各一側面部の全域にわたって比較的大きな面積で
形成されているため、ワイヤボンディングを適切に行う
ことが可能である。また、電極８ａ，８ｂは比較的大き
な面積で形成されているものの、図１に示すように、こ
れら各電極８ａ，８ｂは積層部６の側面部に絶縁層７
ａ，７ｂを介して形成されていることにより、これら各
電極８ａ，８ｂがｐ型ＧａＮ層５２やｎ型ＧａＮ層３１
以外の他の層に不当に導通するようなことが適切に防止
されている。したがって、短絡を発生させるようなこと
もない。
子１は、たとえば図２に示すように、リードフレーム１
０のリード１０ｂ上にボンディングして用いられるが、
その電気配線接続は、たとえばリード１０ａ、１０ｂに
対して、半導体発光素子１の左右両側面に形成された電
極８ａ，８ｂを金線１１ａ，１１ｂを用いてワイヤボン
ディングすればよい。電極８ａ，８ｂは、半導体発光素
子１の各一側面部の全域にわたって比較的大きな面積で
形成されているため、ワイヤボンディングを適切に行う
ことが可能である。また、電極８ａ，８ｂは比較的大き
な面積で形成されているものの、図１に示すように、こ
れら各電極８ａ，８ｂは積層部６の側面部に絶縁層７
ａ，７ｂを介して形成されていることにより、これら各
電極８ａ，８ｂがｐ型ＧａＮ層５２やｎ型ＧａＮ層３１
以外の他の層に不当に導通するようなことが適切に防止
されている。したがって、短絡を発生させるようなこと
もない。
【００３１】さらに、各電極８ａ，８ｂに電圧を印加
し、電流供給を行わせると、発光層４は青色に発光する
が、その光は透明または半透明なサファイア基板２の裏
面側から下方向へ出射する他、積層部６の最表面の部位
から上方向にも出射する。
し、電流供給を行わせると、発光層４は青色に発光する
が、その光は透明または半透明なサファイア基板２の裏
面側から下方向へ出射する他、積層部６の最表面の部位
から上方向にも出射する。
【００３２】このような発光状態において、この半導体
発光素子１の積層部６の表面部に電極は形成されていな
いため、発光層４から発せられる光は効率よく上方向へ
出射することとなる。また、発光層４がエッチングによ
ってその面積が減じられているようなこともなく、発光
層４の発光面積としては、サファイア基板２と同一の大
きな面積に形成しておくことができる。したがって、積
層部６の最表面の部位から上向きに出射される光量を大
きくでき、発光強度を高めることができる。
発光素子１の積層部６の表面部に電極は形成されていな
いため、発光層４から発せられる光は効率よく上方向へ
出射することとなる。また、発光層４がエッチングによ
ってその面積が減じられているようなこともなく、発光
層４の発光面積としては、サファイア基板２と同一の大
きな面積に形成しておくことができる。したがって、積
層部６の最表面の部位から上向きに出射される光量を大
きくでき、発光強度を高めることができる。
【００３３】図４は、本願発明に係る半導体発光素子の
他の例を示す断面図である（以後、図１で示した実施例
と同一部位は同一符号で示す）。
他の例を示す断面図である（以後、図１で示した実施例
と同一部位は同一符号で示す）。
【００３４】図４に示す半導体発光素子１Ａは、その各
部の基本的な構成は、上記図１で示した実施例とその基
本的な構成が共通するが、サファイア基板２の裏面に、
導電層１２が形成されている点において、上記図１で示
した実施例とは相違している。この導電層１２の一端部
側は、ｎ型ＧａＮ層３１に導通した電極８ｂの下端部と
導通接触するように形成されている。この導電層１２の
材質としては、電極８ｂと同一の導電性材料を用いるこ
とができる。
部の基本的な構成は、上記図１で示した実施例とその基
本的な構成が共通するが、サファイア基板２の裏面に、
導電層１２が形成されている点において、上記図１で示
した実施例とは相違している。この導電層１２の一端部
側は、ｎ型ＧａＮ層３１に導通した電極８ｂの下端部と
導通接触するように形成されている。この導電層１２の
材質としては、電極８ｂと同一の導電性材料を用いるこ
とができる。
【００３５】上記構成の半導体発光素子１Ａでは、図５
に示すように、リードフレーム１０にボンディングを行
う場合に、サファイア基板２の裏面の導電層１２を、た
とえば導電性接着剤などを用いてリード１０ｂに直接ボ
ンディングさせれば、金線を用いて電極８ｂ側をリード
１０ｂにワイヤボンディングする必要がなくなる。すな
わち、他方の電極８ａ側のみ金線１１ａを用いてリード
１０ａにワイヤボンディングすればよい。したがって、
リードフレーム１０に対するボンディング作業を一層容
易に行うことができるという利点が得られる。
に示すように、リードフレーム１０にボンディングを行
う場合に、サファイア基板２の裏面の導電層１２を、た
とえば導電性接着剤などを用いてリード１０ｂに直接ボ
ンディングさせれば、金線を用いて電極８ｂ側をリード
１０ｂにワイヤボンディングする必要がなくなる。すな
わち、他方の電極８ａ側のみ金線１１ａを用いてリード
１０ａにワイヤボンディングすればよい。したがって、
リードフレーム１０に対するボンディング作業を一層容
易に行うことができるという利点が得られる。
【００３６】また、上記導電層１２は、サファイア基板
２の裏面側に配置されているため、この導電層１２が仮
に不透明であっても、積層部６の最表面の部位から上方
向へ出射される光を阻害するようなことはない。したが
って、上記図１で示した実施例の場合と同様に、やはり
高い発光輝度が得られる。また、上記導電層１２は、サ
ファイア基板２の下方へ出射する光を上方向へ反射させ
る作用を発揮するため、積層部６の最表面の部位の発光
輝度を一層高める作用も期待できる。
２の裏面側に配置されているため、この導電層１２が仮
に不透明であっても、積層部６の最表面の部位から上方
向へ出射される光を阻害するようなことはない。したが
って、上記図１で示した実施例の場合と同様に、やはり
高い発光輝度が得られる。また、上記導電層１２は、サ
ファイア基板２の下方へ出射する光を上方向へ反射させ
る作用を発揮するため、積層部６の最表面の部位の発光
輝度を一層高める作用も期待できる。
【００３７】なお、上記した各実施例では、電極８ａ，
８ｂを、積層部６の側面部のみならず、サファイア基板
２の側面部にも一連に形成しているために、各電極８
ａ，８ｂの全体の面積を厚みの小さな積層部６の側面部
の面積よりも大きくでき、ワイヤボンディングなどを行
う場合に好都合となる利点が得られる。しかし、本願発
明は必ずしもこれに限定されない。たとえば図６に示す
ように、絶縁層７ａ，７ｂ、および一対の電極８ａ，８
ｂの各々を、サファイア基板２の側面部に形成せず、積
層部６の側面部にのみ形成しても構わない。
８ｂを、積層部６の側面部のみならず、サファイア基板
２の側面部にも一連に形成しているために、各電極８
ａ，８ｂの全体の面積を厚みの小さな積層部６の側面部
の面積よりも大きくでき、ワイヤボンディングなどを行
う場合に好都合となる利点が得られる。しかし、本願発
明は必ずしもこれに限定されない。たとえば図６に示す
ように、絶縁層７ａ，７ｂ、および一対の電極８ａ，８
ｂの各々を、サファイア基板２の側面部に形成せず、積
層部６の側面部にのみ形成しても構わない。
【００３８】さらに、上記した各実施例では、絶縁層７
ａのうち最表層のｐ型ＧａＮ層５２の端面部５２Ａに接
触部位の絶縁膜をエッチングまたはレーザ光の照射など
によって一部除去したが、本願発明はこれに限定されな
い。たとえば図７に示すように、最表層のｐ型ＧａＮ層
５２の端面部５２Ａに接触する絶縁層７ａの部位にエッ
チングなどを施すことなく、電極８ａをその絶縁層７ａ
の上端よりも上側に延伸させることにより、ｐ型ＧａＮ
層５２の端縁部５２Ｂの上面５２Ｃに接触させてもよ
い。このような構成であっても、電極８ａが大きな面積
でｐ型ＧａＮ層５２を覆うようなことはないため、本願
発明の目的は達成される。
ａのうち最表層のｐ型ＧａＮ層５２の端面部５２Ａに接
触部位の絶縁膜をエッチングまたはレーザ光の照射など
によって一部除去したが、本願発明はこれに限定されな
い。たとえば図７に示すように、最表層のｐ型ＧａＮ層
５２の端面部５２Ａに接触する絶縁層７ａの部位にエッ
チングなどを施すことなく、電極８ａをその絶縁層７ａ
の上端よりも上側に延伸させることにより、ｐ型ＧａＮ
層５２の端縁部５２Ｂの上面５２Ｃに接触させてもよ
い。このような構成であっても、電極８ａが大きな面積
でｐ型ＧａＮ層５２を覆うようなことはないため、本願
発明の目的は達成される。
【００３９】また、これは他方の電極８ｂについても同
様であり、たとえば上記図７に示すように、この他方の
電極８ｂをｎ型ＧａＮ層３１の端面部３１Ａに接触させ
ず、たとえばその端縁部３１Ｂの上面３１Ｃに接触させ
て導通させてもよい。この場合、ｎ型ＧａＮ層３１より
も上方の部位Ｃをエッチングにより一部除去する手段を
採用するが、この場合のエッチングは、電極８ｂの全体
をｎ型ＧａＮ層３１の上面に形成するための処理ではな
く、あくまでも電極８ｂの一部をｎ型ＧａＮ層３１に接
触させて導通させるための僅かな領域のエッチング処理
でよい。したがって、このようなエッチング処理によっ
て発光層４の面積が大幅に減少するようなことはなく、
やはり高い発光輝度を得ることが可能である。
様であり、たとえば上記図７に示すように、この他方の
電極８ｂをｎ型ＧａＮ層３１の端面部３１Ａに接触させ
ず、たとえばその端縁部３１Ｂの上面３１Ｃに接触させ
て導通させてもよい。この場合、ｎ型ＧａＮ層３１より
も上方の部位Ｃをエッチングにより一部除去する手段を
採用するが、この場合のエッチングは、電極８ｂの全体
をｎ型ＧａＮ層３１の上面に形成するための処理ではな
く、あくまでも電極８ｂの一部をｎ型ＧａＮ層３１に接
触させて導通させるための僅かな領域のエッチング処理
でよい。したがって、このようなエッチング処理によっ
て発光層４の面積が大幅に減少するようなことはなく、
やはり高い発光輝度を得ることが可能である。
【００４０】さらに、本願発明に係る半導体発光素子
は、上記した青色の発光ＬＥＤに限定されず、これ以外
の赤色や緑色の発光ＬＥＤなどにも当然に適用すること
が可能である。したがって、基板２の具体的な材質など
が限定されないことは勿論のこと、積層部６を構成する
ｎ型半導体層、発光層、およびｐ型半導体層の具体的な
材質なども上記実施例のように限定されない。本願発明
に係る半導体発光素子の各部の具体的な構成は種々に設
計変更自在である。また、その具体的な製造方法も種々
に変更自在である。
は、上記した青色の発光ＬＥＤに限定されず、これ以外
の赤色や緑色の発光ＬＥＤなどにも当然に適用すること
が可能である。したがって、基板２の具体的な材質など
が限定されないことは勿論のこと、積層部６を構成する
ｎ型半導体層、発光層、およびｐ型半導体層の具体的な
材質なども上記実施例のように限定されない。本願発明
に係る半導体発光素子の各部の具体的な構成は種々に設
計変更自在である。また、その具体的な製造方法も種々
に変更自在である。
【図１】本願発明に係る半導体発光素子の一例を示す断
面図。
面図。
【図２】図１に示す半導体発光素子をリードフレームに
ボンディングした一例を示す説明図。
ボンディングした一例を示す説明図。
【図３】（ａ）〜（ｃ）は図１に示す半導体発光素子の
製造方法の一例を示す断面図。
製造方法の一例を示す断面図。
【図４】本願発明に係る半導体発光素子の他の例を示す
断面図。
断面図。
【図５】図４に示す半導体発光素子をリードフレームに
ボンディングした一例を示す説明図。
ボンディングした一例を示す説明図。
【図６】本願発明に係る半導体発光素子の他の例を示す
断面図。
断面図。
【図７】本願発明に係る半導体発光素子の他の例を示す
断面図。
断面図。
【図８】従来の半導体発光素子の一例を示す断面図。
１，１Ａ 半導体発光素子 ２ 基板（サファイア基板） ３ ｎ型半導体層 ４ 発光層 ５ ｐ型半導体層 ６ 積層部 ７ａ，７ｂ 絶縁層 ８ａ，８ｂ 電極
Claims (4)
- 【請求項１】 基板の表面上に、ｎ型半導体層、発光
層、およびｐ型半導体層から構成される積層部が形成さ
れ、上記発光層から発せられる光が上記積層部の最表面
の部位から出射するように構成されている半導体発光素
子において、 上記ｎ型半導体層とｐ型半導体層との各層に電圧印加を
行うための一対の電極が、上記積層部の側面部に形成さ
れ、かつ、 これら一対の電極は、上記ｎ型半導体層およびｐ型半導
体層の端面部または端縁部に導通していることを特徴と
する、半導体発光素子。 - 【請求項２】 請求項１に記載の半導体発光素子におい
て、上記積層部の側面部と上記各電極との相互間には絶
縁層が形成されているとともに、 これら絶縁層のうち、上記ｎ型半導体層およびｐ型半導
体層の端面部または端縁部に接触する箇所には絶縁層の
除去処理が施され、この除去処理が施された部位を介し
て上記電極がｎ型半導体層およびｐ型半導体層に導通し
ていることを特徴とする、半導体発光素子。 - 【請求項３】 請求項２に記載の半導体発光素子におい
て、上記基板の裏面には、上記一対の電極のうち何れか
一方の電極と導通する導電層が形成されていることを特
徴とする、半導体発光素子。 - 【請求項４】 基板の表面上に少なくともｎ型半導体
層、発光層、およびｐ型半導体層からなる積層部を形成
した後に、この積層部の側面部には、上記ｎ型半導体層
およびｐ型半導体層の端面部または端縁部に接触する箇
所の絶縁膜を一部除去処理した絶縁層を形成し、その後
この絶縁層の外表面部へ導電性膜を形成することによ
り、上記ｎ型半導体層およびｐ型半導体層の各々と導通
した一対の電極を形成することを特徴とする、半導体発
光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23642594A JP3303154B2 (ja) | 1994-09-30 | 1994-09-30 | 半導体発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23642594A JP3303154B2 (ja) | 1994-09-30 | 1994-09-30 | 半導体発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08102552A true JPH08102552A (ja) | 1996-04-16 |
| JP3303154B2 JP3303154B2 (ja) | 2002-07-15 |
Family
ID=17000571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23642594A Expired - Fee Related JP3303154B2 (ja) | 1994-09-30 | 1994-09-30 | 半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3303154B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10294493A (ja) * | 1997-02-21 | 1998-11-04 | Toshiba Corp | 半導体発光デバイス |
| WO2010095785A1 (ko) * | 2009-02-19 | 2010-08-26 | 엘지이노텍주식회사 | 발광소자 및 발광소자 패키지 |
| JP2010283125A (ja) * | 2009-06-04 | 2010-12-16 | Disco Abrasive Syst Ltd | 発光ダイオード |
| JP4644947B2 (ja) * | 2001-02-05 | 2011-03-09 | 日亜化学工業株式会社 | 窒化物半導体素子及びその製造方法 |
| JP2012089846A (ja) * | 2010-10-19 | 2012-05-10 | Lg Innotek Co Ltd | 発光素子及び該発光素子を含む映像表示装置 |
| CN103400916A (zh) * | 2013-08-21 | 2013-11-20 | 深圳市凯信光电有限公司 | 一种led晶片结构 |
| WO2014049774A1 (ja) * | 2012-09-27 | 2014-04-03 | 富士機械製造株式会社 | 半導体素子の電極構造及びその製造方法 |
| JP2016042580A (ja) * | 2007-01-17 | 2016-03-31 | ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ | 印刷ベースの組立により製作される光学システム |
| US9722162B2 (en) | 2015-09-10 | 2017-08-01 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
| DE112015000850B4 (de) | 2014-02-18 | 2022-03-24 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen und Halbleiterbauelement |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101886153B1 (ko) * | 2011-12-26 | 2018-09-11 | 엘지이노텍 주식회사 | 발광소자 |
-
1994
- 1994-09-30 JP JP23642594A patent/JP3303154B2/ja not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10294493A (ja) * | 1997-02-21 | 1998-11-04 | Toshiba Corp | 半導体発光デバイス |
| JP4644947B2 (ja) * | 2001-02-05 | 2011-03-09 | 日亜化学工業株式会社 | 窒化物半導体素子及びその製造方法 |
| JP2016042580A (ja) * | 2007-01-17 | 2016-03-31 | ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ | 印刷ベースの組立により製作される光学システム |
| US11309305B2 (en) | 2007-01-17 | 2022-04-19 | The Board Of Trustees Of The University Of Illinois | Optical systems fabricated by printing-based assembly |
| US10504882B2 (en) | 2007-01-17 | 2019-12-10 | The Board Of Trustees Of The University Of Illinois | Optical systems fabricated by printing-based assembly |
| US10424572B2 (en) | 2007-01-17 | 2019-09-24 | The Board Of Trustees Of The University Of Illinois | Optical systems fabricated by printing-based assembly |
| US10361180B2 (en) | 2007-01-17 | 2019-07-23 | The Board Of Trustees Of The University Of Illinois | Optical systems fabricated by printing-based assembly |
| CN102187483A (zh) * | 2009-02-19 | 2011-09-14 | Lg伊诺特有限公司 | Led和led封装 |
| US8680560B2 (en) | 2009-02-19 | 2014-03-25 | Lg Innotek Co., Ltd. | LED and LED package |
| EP2400565A4 (en) * | 2009-02-19 | 2015-06-03 | Lg Innotek Co Ltd | LED AND LED HOUSING |
| KR101007128B1 (ko) * | 2009-02-19 | 2011-01-10 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| WO2010095785A1 (ko) * | 2009-02-19 | 2010-08-26 | 엘지이노텍주식회사 | 발광소자 및 발광소자 패키지 |
| JP2010283125A (ja) * | 2009-06-04 | 2010-12-16 | Disco Abrasive Syst Ltd | 発光ダイオード |
| JP2012089846A (ja) * | 2010-10-19 | 2012-05-10 | Lg Innotek Co Ltd | 発光素子及び該発光素子を含む映像表示装置 |
| WO2014049774A1 (ja) * | 2012-09-27 | 2014-04-03 | 富士機械製造株式会社 | 半導体素子の電極構造及びその製造方法 |
| JPWO2014049774A1 (ja) * | 2012-09-27 | 2016-08-22 | 富士機械製造株式会社 | 半導体素子の電極構造及びその製造方法 |
| CN103400916A (zh) * | 2013-08-21 | 2013-11-20 | 深圳市凯信光电有限公司 | 一种led晶片结构 |
| DE112015000850B4 (de) | 2014-02-18 | 2022-03-24 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen und Halbleiterbauelement |
| US9722162B2 (en) | 2015-09-10 | 2017-08-01 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
| US10134806B2 (en) | 2015-09-10 | 2018-11-20 | Alpad Corporation | Semiconductor light emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3303154B2 (ja) | 2002-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10326059B2 (en) | Thin film light emitting diode | |
| US7514720B2 (en) | White light emitting device | |
| US6812502B1 (en) | Flip-chip light-emitting device | |
| JP4148494B2 (ja) | 窒化物系化合物半導体発光素子およびその製造方法 | |
| JP3627822B2 (ja) | 半導体発光素子、およびその製造方法 | |
| JPH08102549A (ja) | 半導体発光素子 | |
| JPH0883929A (ja) | 半導体発光素子、およびその製造方法 | |
| JP4393306B2 (ja) | 半導体発光素子およびその製造方法並びに半導体装置 | |
| JP3303154B2 (ja) | 半導体発光素子 | |
| KR100890468B1 (ko) | 도전성 인터커넥션부를 이용한 발광다이오드 소자 | |
| JP4277583B2 (ja) | 半導体発光装置 | |
| JP2000049376A (ja) | 発光素子 | |
| KR20030073054A (ko) | 반도체 엘이디 소자 및 그 제조 방법 | |
| KR20060069375A (ko) | 반도체 엘이디 소자 및 그 제조 방법 | |
| KR100447029B1 (ko) | 반도체 엘이디 소자 및 그 제조 방법 | |
| JP2002094116A (ja) | 化合物半導体発光素子及びその製造方法 | |
| JP2000150958A (ja) | 半導体発光素子 | |
| JP3938337B2 (ja) | 半導体発光素子、およびその製造方法 | |
| KR100463957B1 (ko) | 발광 다이오드 장치를 제조하는 방법 | |
| JP2003031852A (ja) | 半導体発光素子、およびその製造方法 | |
| JP3938350B2 (ja) | 半導体発光素子のマウント方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |