JP3303154B2 - 半導体発光素子 - Google Patents

半導体発光素子

Info

Publication number
JP3303154B2
JP3303154B2 JP23642594A JP23642594A JP3303154B2 JP 3303154 B2 JP3303154 B2 JP 3303154B2 JP 23642594 A JP23642594 A JP 23642594A JP 23642594 A JP23642594 A JP 23642594A JP 3303154 B2 JP3303154 B2 JP 3303154B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
type semiconductor
laminated portion
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23642594A
Other languages
English (en)
Other versions
JPH08102552A (ja
Inventor
雅之 園部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP23642594A priority Critical patent/JP3303154B2/ja
Publication of JPH08102552A publication Critical patent/JPH08102552A/ja
Application granted granted Critical
Publication of JP3303154B2 publication Critical patent/JP3303154B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本願発明は、高輝度特性を得るこ
とができるようにした半導体発光素子に関する。
【０００２】
【従来の技術】この種の半導体発光素子の基本的な構成
は、たとえば図８に示すように、基板２ｅの表面上に、
バッファ層９、ｎ型半導体層３ｅ、発光層４ｅ、および
ｐ型半導体層５ｅを順次積層させた積層部６ｅを形成し
た構成となっている。このような半導体発光素子を駆動
させるには、ｎ型半導体層３ｅとｐ型半導体層５ｅとの
各層に電圧印加を行う必要がある。そこで、従来では、
たとえば積層部６ｅの最表層（最上層）の位置へ一方の
電極８ｅを形成するとともに、積層部６ｅの符号Ｂで示
す部分をエッチングによって除去処理し、このエッチン
グされた領域Ｂに他方の電極８ｆを設け、これら一対の
電極８ｅ，８ｆにワイヤボンディングなどが行えるよう
にしていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体発光素子では、電極８ｅ，８ｆを積層部６ｅ
の最表層やエッチング処理した領域Ｂに設けているため
に、次のような難点があった。
【０００４】すなわち、上記半導体発光素子が赤色ＬＥ
Ｄや緑色ＬＥＤとして構成された場合には、たとえば基
板２ｅとして不透明なＧａＰ基板が用いられることによ
り、発光層４ｅから発せられる光の一部は水平方向に出
射するが、それ以外の大部分の光は積層部６ｅの最表層
の位置から矢印ａ方向に沿って外部へ出射する。また、
青色ＬＥＤとして構成された場合には、基板２ｅとして
透光性を有するサファイア基板が用いられ、発光層４ｅ
の光の一部は基板２ｅの裏面側から出射するものの、や
はり他の残りは積層部６ｅの最表層の部位から出射す
る。
【０００５】ところが、上記従来の半導体発光素子で
は、一方の電極８ｅを積層部６ｅの最表層に形成してい
るために、この最表層から出射される光がこの電極８ｅ
によって遮られる。また、積層部６ｅにエッチング処理
を施した領域Ｂにおいては、発光層４ｅが形成されてお
らず、当然ながら発光を行わせることができない。
【０００６】したがって、本来ならば、積層部６ｅの形
成面積Ａのほぼ全域を発光させ得るにもかかわらず、実
際には、電極８ｅの面積Ａ１とエッチング処理された面
積Ａ２との合計の面積分だけ発光面積が減少し、狭くな
っていた。その結果、従来では、実質的な発光強度が低
いものとなっていた。
【０００７】本願発明は、このような事情のもとで考え
出されたものであって、半導体発光素子の積層部の最表
面の部位から光を出射させる場合に、この光が電極によ
って遮られるなどして発光輝度が低下することを防止
し、高い発光輝度が効率よく得られるようにすることを
その課題としている。
【０００８】
【課題を解決するための手段】上記の課題を解決するた
め、本願発明では、次の技術的手段を講じている。
【０００９】本願発明は、基板の表面上に、ｎ型半導体
層、発光層、およびｐ型半導体層から構成される積層部
が形成され、上記発光層から発せられる光が上記積層部
の最表面の部位から出射するように構成されている半導
体発光素子において、上記積層部の側面部には、上記ｎ
型半導体層とｐ型半導体層との各層に電圧印加を行うた
めの一対の電極と、これら一対の電極と上記側面部との
間に挟まれた絶縁層と、が形成されているとともに、上
記絶縁層のうち、上記ｎ型半導体層およびｐ型半導体層
の端面部または端縁部に接触する箇所には絶縁層の除去
処理が施され、この除去処理が施された部位を介して上
記一対の電極がｎ型半導体層およびｐ型半導体層に導通
しており、上記基板の裏面には、上記一対の電極のいず
れか一方と導通する導電層が形成されていることを特徴
としている。
【００１０】本願発明においては、一対の電極が積層部
の側面部に形成され、しかもこれら一対の電極はｎ型半
導体層およびｐ型半導体層の端面部または端縁部と導通
しているために、従来とは異なり、積層部の最表面の部
位が電極によって大きな面積で覆われるようなことはな
い。また、電極を設けるためのスペースを確保する観点
から積層部の一部を大きくエッチングするような必要も
なくなり、発光層を大きな面積に形成することができ
る。したがって、積層部の最表面において発光する部位
の面積を大きくとることができ、発光層から発せられる
光を積層部の最表面から効率よく外部へ出射させること
ができる。その結果、従来に比較し、発光強度を強める
ことができ、発光効率を向上させることができる。
【００１１】また、積層部の側面部と各電極との相互間
に絶縁層が形成されているために、たとえば１つの電極
がｎ型半導体層とｐ型半導体層の双方に導通して短絡が
生じるなどといった不具合を適切に回避させた上で、各
電極をｎ型半導体層やｐ型半導体層の各端面部の面積よ
りも大きな面積に形成することができる。したがって、
ｎ型半導体層やｐ型半導体層の厚みが小さい場合であっ
ても、各電極を比較的大きな面積に形成することができ
る。その結果、各電極に対してたとえばワイヤボンディ
ングなどの配線作業を行う場合に、その作業を容易に行
うことができる。
【００１２】さらに、一対の電極のうち何れか一方の電
極と導通する導電層が基板の裏面に形成されているため
に、この半導体発光素子をたとえばリードフレームにボ
ンディングする場合には、この基板の裏面の導電層をリ
ードフレームに接触させてボンディングすることによ
り、実質的に、この導電層と導通した一方の電極につい
ての電気配線作業を行う手間が省けることとなる。すな
わち、一方の電極は上記導電層を介してリードフレーム
と導通し、結局、ワイヤボンディングなどの電気配線接
続は、他方の電極についてのみ行えばよいこととなる。
したがって、一対の電極に電気配線接続を行う際の作業
が簡素化され、その作業能率を高めることができる。
【００１３】
【実施例の説明】以下、本願発明の好ましい実施例を、
図面を参照しつつ具体的に説明する。
【００１４】図１に示す半導体発光素子１は、青色ＬＥ
Ｄとして構成されており、絶縁基板である透明または半
透明のサファイア基板２の表面に、ｎ型半導体層３、発
光層４、およびｐ型半導体層５から構成される積層部６
を形成したものである。この積層部６およびサファイア
基板２の側面部には、絶縁層７ａ，７ｂ、および一対の
電極８ａ，８ｂが各々形成されている。
【００１５】積層部６は、サファイア基板２の表面上に
窒化ガリウムのバッファ層９を成長させ、その表面に順
次ｎ型半導体層３などを形成したものである。積層部６
の具体的な構成としては、ｎ型半導体層３が、ｎ型Ｇａ
Ｎ層３１、およびｎ型ＡｌＧａＮ層３２（Ａｌ0.2 Ｇａ
0.8 Ｎ）によって形成されている。発光層４は、ＩｎＧ
ａＮ層（Ｉｎ0.15Ｇａ0.85Ｎ）によって形成されてい
る。また、ｐ型半導体層５は、ｐ型ＡｌＧａＮ層５１
（Ａｌ0.2 Ｇａ0.8 Ｎ）、およびｐ型ＧａＮ層５２によ
って形成されている。なお、上記各層の厚みは、下層側
から各層３１，３２，４，５１，５２の順に、たとえば
３μｍ、３００ｎｍ、５００ｎｍ、３００ｎｍ、１５０
ｎｍに設定されている。
【００１６】絶縁層７ａ，７ｂは、積層部６の両側面部
およびファイア基板２の両側面部に、たとえば酸化シリ
コン（ＳｉＯ2 ）製の絶縁膜を形成することにより形成
されている。一方の絶縁層７ａは、積層部６の最表面に
位置するｐ型ＧａＮ層５２の端面部５２Ａと接触する箇
所にエッチングが施されている。また他方の絶縁膜７ｂ
は、ｎ型ＧａＮ層３１の端面部３１Ａと接触する箇所に
エッチングが施されている。
【００１７】電極８ａ，８ｂは、たとえば導電製金属な
どの導電性膜を絶縁層７ａ，７ｂの外表面に形成するこ
とにより構成されたものである。これらの各電極８ａ，
８ｂは、上記絶縁層７ａ，７ｂにエッチングが施された
部分にも形成されており、これらエッチングの部位を介
してｐ型ＧａＮ層５２の端面部５２Ａ、およびｎ型Ｇａ
Ｎ層３１の端面部３１Ａと相互に接触し、導通してい
る。
【００１８】次に、上記した半導体発光素子１の製造方
法の一例を説明する。
【００１９】まず、図３（ａ）に示すように、サファイ
ア基板２上に積層部６を形成するが、これは従来既知の
有機金属化学気相成長法（ＭＯＣＶＤ法）によって、上
述した各成分の単結晶層を順次成長させることにより行
うことができる。このような積層部６の形成は、所定面
積のウエハに対して行うのが通例であり、積層部６を形
成した後には、ダイシングにより、たとえば平面視にお
いて一辺が０．５ｍｍ程度の正方形状のチップに分割す
るという手法が採用される。
【００２０】次いで、上記した積層部６の形成およびダ
イシングが終了した後には、図３（ｂ）に示すように、
積層部６およびサファイア基板２の側面部に絶縁層７
ａ，７ｂを形成する。この後には、絶縁層７ａ，７ｂに
エッチング処理を施し、図３（ｃ）に示すように、最表
層のｐ型ＧａＮ層５２の端面部５２Ａと、ｎ型ＧａＮ層
３１の端面部３１Ａとの各箇所に接触した部位の絶縁膜
を一部除去し、スルーホールなどを形成する。絶縁膜の
除去処理方法はエッチング処理に限定されず、レーザー
光の照射手段などを採用してもよい。
【００２１】絶縁層７ａ，７ｂの一部除去が終了した後
には、これら絶縁層７ａ，７ｂの外表面に導電性膜を形
成する。これにより、図１に示したように、ｐ型ＧａＮ
層５２に導通した電極８ａと、ｎ型ＧａＮ層３１に導通
した電極８ｂとを形成することができる。絶縁層７ａ，
７ｂや電極８ａ，８ｂの形成は、スパッタリング法、あ
るいはＣＶＤ法などによって行うことができる。
【００２２】以上のようにして製造された半導体発光素
子１は、たとえば図２に示すように、リードフレーム１
０のリード１０ｂ上にボンディングして用いられるが、
その電気配線接続は、たとえばリード１０ａ、１０ｂに
対して、半導体発光素子１の左右両側面に形成された電
極８ａ，８ｂを金線１１ａ，１１ｂを用いてワイヤボン
ディングすればよい。電極８ａ，８ｂは、半導体発光素
子１の各一側面部の全域にわたって比較的大きな面積で
形成されているため、ワイヤボンディングを適切に行う
ことが可能である。また、電極８ａ，８ｂは比較的大き
な面積で形成されているものの、図１に示すように、こ
れら各電極８ａ，８ｂは積層部６の側面部に絶縁層７
ａ，７ｂを介して形成されていることにより、これら各
電極８ａ，８ｂがｐ型ＧａＮ層５２やｎ型ＧａＮ層３１
以外の他の層に不当に導通するようなことが適切に防止
されている。したがって、短絡を発生させるようなこと
もない。
【００２３】さらに、各電極８ａ，８ｂに電圧を印加
し、電流供給を行わせると、発光層４は青色に発光する
が、その光は透明または半透明なサファイア基板２の裏
面側から下方向へ出射する他、積層部６の最表面の部位
から上方向にも出射する。
【００２４】このような発光状態において、この半導体
発光素子１の積層部６の表面部に電極は形成されていな
いため、発光層４から発せられる光は効率よく上方向へ
出射することとなる。また、発光層４がエッチングによ
ってその面積が減じられているようなこともなく、発光
層４の発光面積としては、サファイア基板２と同一の大
きな面積に形成しておくことができる。したがって、積
層部６の最表面の部位から上向きに出射される光量を多
くすることができる。
【００２５】図４は、本願発明に係る半導体発光素子の
一例を示す断面図である（以後、図１で示した実施例と
同一部位は同一符号で示す）。
【００２６】図４に示す半導体発光素子１Ａは、その各
部の基本的な構成は、図１で示した半導体発光素子１と
その基本的な構成が共通する。ただし、サファイア基板
２の裏面に、導電層１２が形成されている点において、
半導体発光素子１とは相違している。この導電層１２の
一端部側は、ｎ型ＧａＮ層３１に導通した電極８ｂの下
端部と導通接触するように形成されている。この導電層
１２の材質としては、電極８ｂと同一の導電性材料を用
いることができる。
【００２７】この半導体発光素子１Ａでは、図５に示す
ように、リードフレーム１０にボンディングを行う場合
に、サファイア基板２の裏面の導電層１２を、たとえば
導電性接着剤を用いてリード１０ｂに直接ボンディング
させれば、金線を用いて電極８ｂ側をリード１０ｂにワ
イヤボンディングする必要がなくなる。すなわち、他方
の電極８ａ側のみ金線１１ａを用いてリード１０ａにワ
イヤボンディングすればよい。したがって、リードフレ
ーム１０へのボンディング作業が一層容易化される。
【００２８】また、導電層１２は、サファイア基板２の
裏面側に配置されているため、この導電層１２が仮に不
透明であっても、積層部６の最表面の部位から上方向へ
出射される光を阻害することはない。したがって、上記
図１で示した半導体発光素子１と同様に、高い発光輝度
が得られる。導電層１２は、サファイア基板２の下方へ
出射する光を上方向へ反射させる作用を発揮するため、
積層部６の最表面の部位の発光輝度を一層高める作用も
期待できる。
【００２９】なお、上記した実施例では、電極８ａ，８
ｂを、積層部６の側面部のみならず、サファイア基板２
の側面部にも一連に形成しているために、各電極８ａ，
８ｂの全体の面積を厚みの小さな積層部６の側面部の面
積よりも大きくすることができ、ワイヤボンディングな
どを行う場合に好都合となる。しかし、本願発明は必ず
しもこれに限定されない。たとえば図６に示すように、
絶縁層７ａ，７ｂ、および一対の電極８ａ，８ｂを、サ
ファイア基板２の側面部に形成しない構成とすることも
可能である。
【００３０】本願発明においては、たとえば図７に示す
ように、最表層のｐ型ＧａＮ層５２の端面部５２Ａに接
触する絶縁層７ａの部位にエッチングを施すことなく、
電極８ａをその絶縁層７ａの上端よりも上側に延伸させ
ることにより、ｐ型ＧａＮ層５２の端縁部５２Ｂの上面
５２Ｃに接触させてもよい。このような構成であって
も、電極８ａが大きな面積でｐ型ＧａＮ層５２を覆うよ
うなことはないため、本願発明の目的は達成される。
【００３１】このことは、他方の電極８ｂについても同
様であり、たとえば上記図７に示すように、この他方の
電極８ｂをｎ型ＧａＮ層３１の端面部３１Ａに接触させ
ず、たとえばその端縁部３１Ｂの上面３１Ｃに接触させ
て導通させてもよい。この場合、ｎ型ＧａＮ層３１より
も上方の部位Ｃをエッチングにより一部除去する手段を
採用するが、この場合のエッチングは、電極８ｂの全体
をｎ型ＧａＮ層３１の上面に形成するための処理ではな
く、あくまでも電極８ｂの一部をｎ型ＧａＮ層３１に接
触させて導通させるための僅かな領域のエッチング処理
でよい。したがって、このようなエッチング処理によっ
て発光層４の面積が大幅に減少するようなことはなく、
やはり高い発光輝度を得ることが可能である。
【００３２】本願発明に係る半導体発光素子は、上記し
た青色の発光ＬＥＤに限定されず、これ以外の赤色や緑
色の発光ＬＥＤなどにも当然に適用することが可能であ
る。したがって、基板２の具体的な材質などが限定され
ないことは勿論のこと、積層部６を構成するｎ型半導体
層、発光層、およびｐ型半導体層の具体的な材質なども
上記実施例に限定されない。本願発明に係る半導体発光
素子の各部の具体的な構成は種々に設計変更自在であ
る。また、その具体的な製造方法も種々に変更自在であ
る。
【図面の簡単な説明】
【図１】半導体発光素子の一例を示す断面図である。
【図２】図１に示す半導体発光素子をリードフレームに
ボンディングした一例を示す説明図である。
【図３】（ ａ）〜（ｃ）は、図１に示す半導体発光素
子の製造方法の一例を示す断面図である。
【図４】本願発明に係る半導体発光素子の一例を示す断
面図である。
【図５】図４に示す半導体発光素子をリードフレームに
ボンディングした一例を示す説明図である。
【図６】半導体発光素子の他の例を示す断面図である。
【図７】半導体発光素子の他の例を示す断面図。
【図８】従来の半導体発光素子の一例を示す断面図。
【符号の説明】
１，１Ａ 半導体発光素子 ２ 基板（サファイア基板） ３ ｎ型半導体層 ４ 発光層 ５ ｐ型半導体層 ６ 積層部 ７ａ，７ｂ 絶縁層 ８ａ，８ｂ 電極

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板の表面上に、ｎ型半導体層、発光
    層、およびｐ型半導体層から構成される積層部が形成さ
    れ、上記発光層から発せられる光が上記積層部の最表面
    の部位から出射するように構成されている半導体発光素
    子において、上記積層部の側面部には、 上記ｎ型半導体層とｐ型半導
    体層との各層に電圧印加を行うための一対の電極と、こ
    れら一対の電極と上記側面部との間に挟まれた絶縁層
    と、が形成されているとともに、 上記絶縁層のうち、上記ｎ型半導体層およびｐ型半導体
    層の端面部または端縁部に接触する箇所には絶縁層の除
    去処理が施され、この除去処理が施された部位を介して
    上記一対の電極がｎ型半導体層およびｐ型半導体層に導
    通しており、 上記基板の裏面には、上記一対の電極のいずれか一方と
    導通する導電層が形成されて いることを特徴とする、半
    導体発光素子。
JP23642594A 1994-09-30 1994-09-30 半導体発光素子 Expired - Fee Related JP3303154B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23642594A JP3303154B2 (ja) 1994-09-30 1994-09-30 半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23642594A JP3303154B2 (ja) 1994-09-30 1994-09-30 半導体発光素子

Publications (2)

Publication Number Publication Date
JPH08102552A JPH08102552A (ja) 1996-04-16
JP3303154B2 true JP3303154B2 (ja) 2002-07-15

Family

ID=17000571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23642594A Expired - Fee Related JP3303154B2 (ja) 1994-09-30 1994-09-30 半導体発光素子

Country Status (1)

Country Link
JP (1) JP3303154B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130074037A (ko) * 2011-12-26 2013-07-04 엘지이노텍 주식회사 발광소자

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294493A (ja) * 1997-02-21 1998-11-04 Toshiba Corp 半導体発光デバイス
JP4644947B2 (ja) * 2001-02-05 2011-03-09 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
WO2008143635A1 (en) 2007-01-17 2008-11-27 The Board Of Trustees Of The University Of Illinois Optical systems fabricated by printing-based assembly
KR101007128B1 (ko) * 2009-02-19 2011-01-10 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP2010283125A (ja) * 2009-06-04 2010-12-16 Disco Abrasive Syst Ltd 発光ダイオード
KR101707118B1 (ko) * 2010-10-19 2017-02-15 엘지이노텍 주식회사 발광소자 및 그 발광 소자의 제조 방법
JP6032823B2 (ja) * 2012-09-27 2016-11-30 富士機械製造株式会社 半導体装置及びその製造方法
CN103400916A (zh) * 2013-08-21 2013-11-20 深圳市凯信光电有限公司 一种led晶片结构
DE102014102029A1 (de) 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
JP6637703B2 (ja) 2015-09-10 2020-01-29 アルパッド株式会社 半導体発光装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130074037A (ko) * 2011-12-26 2013-07-04 엘지이노텍 주식회사 발광소자
KR101886153B1 (ko) * 2011-12-26 2018-09-11 엘지이노텍 주식회사 발광소자

Also Published As

Publication number Publication date
JPH08102552A (ja) 1996-04-16

Similar Documents

Publication Publication Date Title
JP4699287B2 (ja) 白色発光素子およびその製造方法
US9337175B2 (en) Light emitting device and method of fabricating the same
KR101017395B1 (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
US8288787B2 (en) Thin film light emitting diode
JP4148494B2 (ja) 窒化物系化合物半導体発光素子およびその製造方法
US6812502B1 (en) Flip-chip light-emitting device
US8937327B2 (en) Light emitting device having plurality of light emitting cells and method of fabricating the same
JP3627822B2 (ja) 半導体発光素子、およびその製造方法
JPH1140854A (ja) 半導体発光素子
JPH10200159A (ja) 半導体発光素子
JPH0883929A (ja) 半導体発光素子、およびその製造方法
JP3068914U (ja) フリップ―チップ発光デバイス
JP3303154B2 (ja) 半導体発光素子
KR20100108906A (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
JP4393306B2 (ja) 半導体発光素子およびその製造方法並びに半導体装置
JP2770717B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP4474892B2 (ja) フリップチップ型ｌｅｄ
KR20100075420A (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
JP4719244B2 (ja) 窒化物系化合物半導体発光素子およびその製造方法
JP4277583B2 (ja) 半導体発光装置
JP3916726B2 (ja) 化合物半導体発光素子
JP2002094117A (ja) 発光ダイオード素子及びその製造方法
JP3460638B2 (ja) 窒化物半導体発光チップの製造方法
JP2000049376A (ja) 発光素子
JP2002094116A (ja) 化合物半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees