JP2002094117A - 発光ダイオード素子及びその製造方法 - Google Patents

発光ダイオード素子及びその製造方法

Info

Publication number
JP2002094117A
JP2002094117A JP2001003295A JP2001003295A JP2002094117A JP 2002094117 A JP2002094117 A JP 2002094117A JP 2001003295 A JP2001003295 A JP 2001003295A JP 2001003295 A JP2001003295 A JP 2001003295A JP 2002094117 A JP2002094117 A JP 2002094117A
Authority
JP
Japan
Prior art keywords
layer
gan
semiconductor layer
type
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001003295A
Other languages
English (en)
Inventor
Meitoku Rin
明徳 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RENYU KAGI KOFUN YUGENKOSHI
Original Assignee
RENYU KAGI KOFUN YUGENKOSHI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RENYU KAGI KOFUN YUGENKOSHI filed Critical RENYU KAGI KOFUN YUGENKOSHI
Publication of JP2002094117A publication Critical patent/JP2002094117A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body

Landscapes

  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 ワイヤーボンディングの製造工程を１回
で済み、電流を均一に広げる発光ダイオード素子及びそ
の製造方法を提供する。 【解決手段】 本発明の発光ダイオード素子は、絶縁基
板上に形成されるＧａＮ系半導体積層構造を有する。こ
のＧａＮ系半導体積層構造は、底部にあるｎ型層と、最
上部にあるｐ型層と、ｎ型層とｐ型層の間に挟まれ光を
発生する活性層と、を備えている。ＧａＮ系半導体積層
構造に環状の間隔部、例えば、トレンチ又はイオン注入
によって形成された高抵抗部が形成されることにより、
ｐ型層が中央部のｐ型層と周辺部のｐ型層に分離され、
活性層が中央部の活性層と周辺部の活性層に分離され
る。中央部のｐ型層上には周辺部のｐ型電極と電気的に
接続しないｐ型電極が形成される。絶縁基板の側壁及び
底部の表面を覆うと共にｎ型電極とオーミック接触する
導電層が塗布される。絶縁基板の側壁及び底部の表面と
導電層との間に、粘着性を強くするための附着層が挟ま
れる。また、本発明の導電層は、反射ミラーまたは透光
層に形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、発光ダイオード素
子及びその製造方法に関し、特に、ＧａＮ系の発光化合
物半導体で形成され、側壁と底部表面が塗布導電層に覆
われる発光ダイオード素子及びその製造方法に関する。
【０００２】
【従来の技術】近年、例えば青色ＬＥＤまたは青色レー
ザーダイオード（Laser diode，ＬＤ）のような青色、
緑色または青／緑色発光素子の製造材料として、ＧａＮ
系化合物半導体が脚光を浴びている。従来の青色ＬＥＤ
は、一般に、基板上に、少なくとも一つのｎ型ＧａＮ系
化合物半導体層と、本質またはドープされたＧａＮ系化
合物半導体材料で形成される活性層と、少なくとも一つ
のｐ型ＧａＮ系化合物半導体層と、を順に積層して構成
される。
【０００３】従来の青色ＬＥＤの製造において、基板材
料として透明なサファイアがよく使われる。他の半導体
発光素子に用いられる半導体基板と異なり、サファイア
は電気絶縁材料であるため、ｎ型電極をサファイア基板
上に直接に形成することができない。この問題を解決す
るために、青色ＬＥＤをエッチングしてｎ型ＧａＮ系化
合物半導体層を部分的に露出させることによりｎ型電極
を効率よく形成できる導電の表面が提供される。
【０００４】図１は、従来の青色ＬＥＤを示す断面図で
ある。図１に示すように、従来の青色ＬＥＤは、サファ
イア基板１０１と、ｎ型ＧａＮ系化合物半導体層１０２
と、本質またはドープされたＧａＮ系化合物半導体材料
で形成される活性層１０３と、ｐ型ＧａＮ系化合物半導
体層１０４と、ｎ型ＧａＮ系化合物半導体層１０２の露
出表面に形成されるｎ型電極１０５と、ｐ型ＧａＮ系化
合物半導体層１０４上に形成されるｐ型電極１０６と、
を備えている。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の青色ＬＥＤは、以下のような欠点がある。ま
ず、青色ＬＥＤの絶縁サファイア基板１０１がカップ形
状のリードフレーム１０７の表面上に載置される際に、
青色ＬＥＤの絶縁サファイア基板１０１はカップ形状の
リードフレーム１０７と電気的に接続されていない。青
色ＬＥＤをカップ形状のリードフレーム１０７と電気的
に接続するために、図２に示すように、金属接続ワイヤ
ー１０８によって、ｎ型電極１０５をカップ形状のリー
ドフレーム１０７と電気的に接続させることが必要であ
る。そして、金属接続ワイヤー１０９によって、ｐ型電
極１０６を分離リードフレーム１１０と電気的に接続す
るため、ワイヤーボンディングの製造工程を２回行わな
ければならない。また、金属ボンディングワイヤー１０
９は、ボンディングパッド１１１を介して、ｐ型電極１
０６と電気的に接続することが好ましい。従って、従来
の青色ＬＥＤの製造において、このように、ワイヤーボ
ンディング工程を２回も行うため、製造工程が複雑で、
チップサイズも大きく、高コストの原因になる。
【０００６】図３は、図１に示した従来の青色ＬＥＤに
おける電極の配置を示す平面図である。図３に示すよう
に、従来の青色ＬＥＤは、ｎ型電極１０５とｐ型電極１
０６との構造及び配列が非対称的であるため、電流が上
下方向に対称的に流れない。このため、従来の青色ＬＥ
Ｄは、電流を均一に広げることができない。従って、従
来の青色ＬＥＤには、作動中に容易に損害をもたらす高
電流密度点が幾つか存在する。
【０００７】さらに、従来の青色ＬＥＤは、周知の静電
気放電（ＥＳＤ）問題が絶縁のサファイア基板１０１に
発生する。以上の欠点を有するため、従来の青色ＬＥＤ
は、機能と信頼性が低い。
【０００８】ここで、ワイヤーボンディングの製造工程
を１回で済み、製造工程が簡単なローコストの青色ＬＥ
Ｄが期待される。また、電流が均一に分散し、ＥＳＤ問
題の発生しない青色ＬＥＤも期待される。さらに、底部
の表面上に発光効率をアップするための反射ミラーを設
ける青色ＬＥＤも期待される。
【０００９】
【課題を解決するための手段】本発明の目的は、上述の
問題を鑑みてなされたものであって、ワイヤーボンディ
ングの製造工程を１回で済み、製造工程が簡単でローコ
ストの発光ダイオード素子及びその製造方法を提供する
ことにある。
【００１０】本発明のもう一つの目的は、電流を均一に
広げる発光ダイオード素子及びその製造方法を提供する
ことにある。
【００１１】本発明のさらに一つの目的は、静電気放電
問題の発生しない発光ダイオード素子及びその製造方法
を提供することにある。
【００１２】本発明のさらにまた一つの目的は、底部表
面上に形成される反射ミラーを持つ発光ダイオード素子
及びその製造方法を提供することにある。
【００１３】本発明の第１の実施形態による発光ダイオ
ード素子は、絶縁基板と、前記絶縁基板の上部表面に形
成される第１ＧａＮ系半導体層と、前記第１ＧａＮ系半
導体層上に形成され、光を発生する活性層と、前記活性
層上に形成される第２ＧａＮ系半導体層と、を有し、環
状の間隔部を形成することにより、前記第２ＧａＮ系半
導体層が中央部の第２ＧａＮ系半導体層と周辺部の第２
ＧａＮ系半導体層に分離され、前記活性層が中央部の活
性層と周辺部の活性層に分離される積層状の半導体構造
と、前記中央部の第２ＧａＮ系半導体層上に形成され、
前記周辺部の第２ＧａＮ系半導体層と電気的に接続しな
い第１電極と、前記絶縁基板の側壁と底部表面に塗布さ
れ、前記第１ＧａＮ系半導体層の側壁とオーミック接触
する導電層と、を備えている。
【００１４】本発明の第１の実施形態による発光ダイオ
ード素子の製造方法は、絶縁基板を提供する工程と、前
記絶縁基板上に第１ＧａＮ系半導体層を形成する工程
と、前記第１ＧａＮ系半導体層上に光の発生する活性層
を形成する工程と、前記活性層上に第２ＧａＮ系半導体
層を形成する工程と、前記第２ＧａＮ系半導体層が中央
部の第２ＧａＮ系半導体層と周辺部の第２ＧａＮ系半導
体層に分離され、前記活性層が中央部の活性層と周辺部
の活性層に分離されるように、環状の間隔部を形成する
工程と、前記中央部の第２ＧａＮ系半導体層上に形成さ
れ、前記周辺部の第２ＧａＮ系半導体層と電気的に接続
しない第１電極を形成する工程と、前記絶縁基板の側壁
と底部表面を覆うとともに、前記第１ＧａＮ系半導体層
の側壁とオーミック接触する導電層を塗布する工程と、
を備えている。
【００１５】本発明の第２の実施形態によると、前記絶
縁基板の側壁及び底部表面に、前記第１電極と前記導電
層との間の粘着性を増強するための付着層が形成されて
から、この付着層上に前記塗布導電層が形成される。
【００１６】本発明の第３の実施形態によると、前記導
電層は透光性であり、ＩＴＯ酸化物層、ＣＴＯ酸化物
層、ＺｎＯ酸化物層または薄金属層で形成される。前記
薄金属層は、厚みが0.001μｍから１μｍの範囲内であ
り、Ａｕ、Ｎｉ、Ｐｔ、Ａｌ、Ｓｎ、Ｉｎ、Ｃｒ、Ｔ
ｉ、またはそれらの合金で形成される。
【００１７】本発明の第４の実施形態によると、本発明
の第１の実施形態における環状のトレンチの代わりに、
必要な電気絶縁性を有する高抵抗性の環状部がイオン注
入によって形成される。
【００１８】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について詳しく説明する。
【００１９】（第１の実施形態）図４〜図８は、本発明
の第１の実施形態における青色ＬＥＤ４００の製造工程
を示す断面図である。
【００２０】まず、図４に示すように、絶縁基板４０１
上に厚さ３μｍ〜５μｍのｎ型層４０２が形成される。
絶縁基板４０１は、通常サファイアで形成される。その
後、ｎ型層４０２上には、厚さ0.1μｍ〜0.3μｍのｎ型
拘束層４０３と、厚さ５００Å〜２０００Åの発光用の
活性層４０４と、厚さ0.1μｍ〜0.3μｍのｐ型拘束層４
０５と、厚さ0.2μｍ〜１μｍのｐ型層４０６とが、順
に形成される。４０２から４０６の各層は、ＧａＮ系化
合物半導体材料で形成される。例えば、４元素化合物半
導体材料ＩｎxＡｌyＧａ1-x-yＮ（ｘ,ｙはモル分率で、
０≦ｘ＜１、０≦ｙ＜１、ｘ＋ｙ＝１）によって、導電
形態及びドーパント濃度の異なる４０２〜４０６の各層
を形成することができる。
【００２１】次に、図５に示すように、従来のフォトリ
ソグラフィク及びエッチングにより、青色ＬＥＤ４００
に環状のトレンチ４０が形成される。環状のトレンチ４
０の深さは、エッチングの時間を精確に制御することに
より、ｐ型層４０６が中央部のｐ型層４０６ａと周辺部
のｐ型層４０６ｂに分離され、ｐ型拘束層４０５が中央
部のｐ型拘束層４０５ａと周辺部のｐ型拘束層４０５ｂ
に分離され、活性層４０４が中央部の活性層４０４ａと
周辺部の活性層４０４ｂに分離され、ｎ型拘束層４０３
が中央部のｎ型拘束層４０３ａと周辺部のｎ型拘束層４
０３ｂに分離され、ｎ型層４０２を露出させるように、
形成される。ｎ型層４０２は、周辺部の露出表面４０２
ａが覆われられた表面４０２ｂ（即ちｎ型層４０２と中
央部のｎ型拘束層４０３ａとの間のインターフェース）
より低くになるように軽くエッチングされることが好ま
しい。本実施例において、エッチング工程がドライエッ
チングを利用することが好ましい。
【００２２】続いて、図６に示すように、ｐ型層４０６
の表面上にｐ型電極４０９が形成される。ｐ型電極４０
９は、ｐ型ＧａＮ系化合物半導体材料とｐ型オーミック
接触を形成できる如何なる金属で形成される。本実施例
において、ｐ型電極４０９は、例えばＮｉ、Ｔｉ、Ａ
ｌ、Ａｕまたはそれらの合金で形成される。ｐ型電極４
０９を形成する際に、厚さ５０Å〜２５０Åの透明接触
層（transparent contact layer, ＴＣＬ）４０７をｐ
型層４０６とｐ型電極４０９との間に入れてｐ型層４０
６の全表面を覆うことにより、青色ＬＥＤ４００の発光
効率及び電流分散均一度を同時に増やすことが好まし
い。ＴＣＬ４０７は、透光性オーミック接触層であり、
例えばＡｕ、Ｎｉ、Ｐｔ、Ａｌ、Ｓｎ、Ｉｎ、Ｃｒ、Ｔ
ｉまたはそれらの合金のような導電材料で形成される。
【００２３】その後、図７に示すように、青色ＬＥＤ４
００上に、青色ＬＥＤ４００の頂面を覆うように、ＰＶ
Ｃ(polyvinyl chloride)で形成する弾性巻きシート４１
０が配置される。よって、青色ＬＥＤ４００の側壁４０
０ａと底部表面４００ｂのみが露出することになった。
【００２４】最後に、図８に示すように、ｎ型電極とし
て、青色ＬＥＤ４００の側壁４００ａと底部表面４００
ｂを直接に覆うための導電層４１１が塗布される。青色
ＬＥＤの頂面は、弾性巻きシート４１０に保護されるた
め、導電層４１１と接触しない。導電層４１１は、ｎ型
層４０２とｎ型オーミック接触を形成できる如何なる金
属、例えば、Ａｕ、Ａｌ、Ｔｉ、Ｃｒ、またはそれらの
合金で形成される。導電層４１１を形成した後、弾性巻
きシート４１０を取り除いて、青色ＬＥＤ４００の頂面
を露出させる。導電層４１１はｎ型層４０２の側壁にｎ
型層４０２と電気的に接続するため、ｎ型電極として機
能する。これにより、本発明の第１の実施形態による青
色ＬＥＤが完成される。
【００２５】図９は、図４〜図８に示す本発明の第１の
実施形態における青色ＬＥＤ４００を示す平面図であ
る。図９に示すように、青色ＬＥＤ４００のｐ型電極４
０９とｎ型電極としての導電層４１１は、構造と配列が
対称的である。従って、青色ＬＥＤ４００における電流
は、上下方向に沿ってｐ型電極４０９から導電層４１１
に流れ、しかも、図９の矢印に示すように、外側に向い
て均一に広がる。よって、本発明の青色ＬＥＤ４００
は、効率よく電流を均一に広げる、高電流密度点が存在
しない。また、青色ＬＥＤ４００の信頼性及び使用寿命
が格段に改善される。もちろん、ｐ型電極４０９及び導
電層４１１は図９の特定形状に限定されることなく、種
々の変更が可能である。
【００２６】図１０は、本発明の第１の実施形態におけ
る青色ＬＥＤ４００をカップ形状のリードフレーム１０
７及び分離リードフレーム１１０に接続する方式を示す
断面図である。導電層４１１がｎ型層４０２とオーミッ
ク接触し、青色ＬＥＤ４００の底部表面４００ｂを覆っ
ているため、青色ＬＥＤ４００がカップ形状のリードフ
レーム１０７上に載置されると、ｎ型層４０２は、導電
層４１１を介してカップ形状のリードフレーム１０７の
表面と電気的に接続する。言い換えれば、接続ワイヤー
を使わずにｎ型層４０２とカップ形状のリードフレーム
１０７とを電気的に接続することができる。従って、ｐ
型電極４０９と分離リードフレーム１１０との間のみ、
接続線１０９を使って電気的に接続する。よって、本発
明の青色ＬＥＤ４００は、ワイヤーボンディングの製造
工程を１回で済むため、製造工程を簡素化し、製造コス
トも下げる。
【００２７】さらに、青色ＬＥＤ４００の側壁４００ａ
及び底部表面４００ｂを覆っている導電層４１１は、Ｅ
ＳＤの保護経路を提供するのみならず、活性層４０４か
ら発生した光を反射することによって、青色ＬＥＤ４０
０の発光効率を向上させる反射ミラーとして機能する。
【００２８】（第２の実施形態）図１１は、本発明の第
２の実施形態における青色ＬＥＤ７００を示す断面図で
ある。図１１における青色ＬＥＤ７００は、図４〜図８
に示す青色ＬＥＤ４００と同一の部分には、同一の符号
を付すことにより、説明を省略する。以下、第２の実施
形態が第１の実施形態と異なる部分のみを説明する。
【００２９】青色ＬＥＤ７００の製造工程において、Ｌ
ＥＤ７００の側壁４００ａ及び底部表面４００ｂを覆う
ための付着層７０１を導電層４１１形成の前に形成させ
る工程以外は、全ての工程が図１１に示す青色ＬＥＤ７
００の製造工程と同じである。付着層７０１は、絶縁基
板４０１の側壁及び底部表面が導電層４１１との粘着性
を強化するために設けられる。付着層７０１は、Ｔｉ、
Ｎｉ、Ａｌ、Ｃｒ、Ｐｄ、または絶縁基板４０１の側壁
及び底部表面が導電層４１１との粘着性を強化できる金
属で形成される。
【００３０】（第３の実施形態）図１２は、本発明の第
３の実施形態における青色ＬＥＤ８００を示す断面図で
ある。図１２における青色ＬＥＤ８００は、図４〜図８
に示す青色ＬＥＤ４００と同一の部分には、同一の符号
を付すことにより、説明を省略する。以下、第３の実施
形態が第１の実施形態又は第２の実施形態と異なる部分
のみを説明する。
【００３１】第１の実施形態と第２の実施形態で説明し
たように、中央部の活性層４０４ａに発生した光は、青
色ＬＥＤ４００の上層部、即ち中央部のｐ型層４０６ａ
を通して光を青色ＬＥＤ４００の外に射出する。しか
し、第３の実施形態では、中央部の活性層４０４ａに発
生した光は、青色ＬＥＤ８００の底部、即ち絶縁基板４
０１から射出する。
【００３２】第３の実施形態の青色ＬＥＤ８００を実現
するために、導電層８０１を中央部の活性層４０４ａに
発生した光を透過できる透光層に形成させる。透光性導
電層８０１は、ＩＴＯ(Indium-tin-oxide)酸化物層、Ｃ
ＴＯ(Cadmium-tin-oxide)酸化物層、ＺｎＯ(Zinc oxid
e)層または薄金属層を使用する。前記薄金属層は、厚み
が0.001μｍから１μｍの範囲内であり、Ａｕ、Ｎｉ、
Ｐｔ、Ａｌ、Ｓｎ、Ｉｎ、Ｃｒ、Ｔｉ、またはそれらの
合金で形成される。
【００３３】さらに、中央部のｐ型層４０６ａの全表面
を覆うようにｐ型電極８０２が形成される。第３の実施
形態では、青色ＬＥＤ８００の発光効率を上げるため
に、ｐ型電極８０２が反射ミラーとして中央部の活性層
４０４ａに発生した光を反射する。
【００３４】図１２に示すように、第３の実施形態の青
色ＬＥＤ８００がカップ形状のリードフレーム１０７上
に載置されると、青色ＬＥＤ８００の正面が反転して下
向きになり、ｐ型電極８０２をカップ形状のリードフレ
ーム１０７の表面と電気的に接続する。続いて、透光性
導電層８０１は、ボンディングワイヤー１０９を介して
分離リードフレーム１１０と電気的に接続する。透光性
導電層８０１とボンディングワイヤー１０９との間のボ
ンディング強度を強化するために、ボンディングパッド
８０３を使うのが好ましい。
【００３５】設置の方向が異なるが、第３の実施形態の
青色ＬＥＤ８００は、第１の実施形態、第２の実施形態
と同じように、ワイヤーボンディングの製造工程を１回
で済むため、製造工程を簡素化し、製造コストも下げ
る。さらに、青色ＬＥＤ８００の絶縁基板４０１の側壁
及び底部表面を覆う透光性導電層８０１がＥＳＤの保護
経路を提供する。
【００３６】（第４の実施の形態）図１３は、本発明の
第４の実施形態における青色ＬＥＤ９００を示す断面図
である。図１３において、青色ＬＥＤ９００と図５に示
す青色ＬＥＤ４００と同一の部分には、同一の符号を付
すことにより、説明を省略する。以下、第４の実施形態
が第１の実施形態と異なる部分のみを説明する。
【００３７】図５に示すように、第１の実施形態におい
ては、環状のトレンチ４０を形成することにより、ｐ型
層４０６が中央部のｐ型層４０６ａと周辺部のｐ型層４
０６ｂに分離され、ｐ型拘束層４０５が中央部のｐ型拘
束層４０５ａと周辺部のｐ型拘束層４０５ｂに分離さ
れ、活性層４０４が中央部の活性層４０４ａと周辺部の
活性層４０４ｂに分離され、ｎ型拘束層４０３が中央部
のｎ型拘束層４０３ａと周辺部のｎ型拘束層４０３ｂに
分離される。ここで、環状のトレンチ４０は、高抵抗性
を有する環状の空気間隔とみなし、電気絶縁性を提供す
る。従って、本発明において、環状のトレンチ４０の代
わりに、必要な電気絶縁性を有する高抵抗性素子が利用
することができる。
【００３８】第４の実施形態において、図１３に示すよ
うに、イオン注入９０により、青色ＬＥＤ９００に環状
のイオン注入部９１が形成される。イオンのエネルギを
精確に制御することにより、イオン注入部９１の深さ
が、ｎ型層４０２まで延ばすように設定される。環状の
イオン注入部９１における結晶構造がイオンによって破
壊されたため、抵抗性が格段に向上される。よって、環
状のイオン注入部９１を形成することにより、ｐ型層４
０６が中央部のｐ型層４０６ａと周辺部のｐ型層４０６
ｂに分離され、ｐ型拘束層４０５が中央部のｐ型拘束層
４０５ａと周辺部のｐ型拘束層４０５ｂに分離され、活
性層４０４が中央部の活性層４０４ａと周辺部の活性層
４０４ｂに分離され、ｎ型拘束層４０３が中央部のｎ型
拘束層４０３ａと周辺部のｎ型拘束層４０３ｂに分離さ
れる。
【００３９】以上の実施形態では、本発明の技術を簡単
に説明するために、提出された具体例であり、本発明を
前記実施形態に限定されることなく、本発明の請求する
範囲で、種々の変更が可能である。
【図面の簡単な説明】
【図１】従来の青色ＬＥＤを示す断面図である。
【図２】図１に示した従来の青色ＬＥＤがカップ形状の
リードフレーム上に載置された状態を示す断面図であ
る。
【図３】図１に示した従来の青色ＬＥＤにおける電極の
配置を示す平面図である。
【図４】本発明の第１の実施形態における青色ＬＥＤの
製造工程を示す断面図である。
【図５】本発明の第１の実施形態における青色ＬＥＤの
製造工程を示す断面図である。
【図６】本発明の第１の実施形態における青色ＬＥＤの
製造工程を示す断面図である。
【図７】本発明の第１の実施形態における青色ＬＥＤの
製造工程を示す断面図である。
【図８】本発明の第１の実施形態における青色ＬＥＤの
製造工程を示す断面図である。
【図９】図８に示した青色ＬＥＤの電極の配置を示す平
面図である。
【図１０】図８の青色ＬＥＤがカップ形状のリードフレ
ーム上に載置された状態を示す断面図である。
【図１１】本発明の第２の実施形態におけるにおける青
色ＬＥＤを示す断面図である。
【図１２】本発明の第３の実施形態における青色ＬＥＤ
がカップ形状のリードフレーム上に載置された状態を示
す断面図である。
【図１３】本発明の第４の実施形態におけるにおける青
色ＬＥＤを示す断面図である。
【符号の説明】
１０１ サファイア基板 １０２ ｎ型ＧａＮ系化合物半導体層 １０３ 活性層 １０４ ｐ型ＧａＮ系化合物半導体層 １０５ ｎ型電極 １０６ ｐ型電極 １０７ カップ形状リードフレーム １０８ 金属ボンディングワイヤー １０９ 金属ボンディングワイヤー １１０ 分離リードフレーム １１１ ボンディングパッド ４０ 環状のトレンチ ４００ 青色ＬＥＤ ４００ａ 側壁 ４００ｂ 底部表面 ４０１ 絶縁基板 ４０２ ｎ型層 ４０２ａ 露出表面 ４０２ｂ 覆われられた表面 ４０３ ｎ型拘束層 ４０３ａ 中央部のｎ型拘束層 ４０３ｂ 周辺部のｎ型拘束層 ４０４ 活性層 ４０４ａ 中央部の活性層 ４０４ｂ 周辺部の活性層 ４０５ ｐ型拘束層 ４０５ａ 中央部のｐ型拘束層 ４０５ｂ 周辺部のｐ型拘束層 ４０６ ｐ型層 ４０６ａ 中央部のｐ型層 ４０６ｂ 周辺部のｐ型層 ４０７ 透光性接触層 ４０９ ｐ型電極 ４１０ 弾性巻きシート ４１１ 導電層 ７００ 青色ＬＥＤ ７０１ 付着層 ８００ 青色ＬＥＤ ８０１ 導電層 ８０２ ｐ型電極 ８０３ ボンディングパッド ９０ イオン注入 ９１ 環状のイオン注入部 ９００ 青色ＬＥＤ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基板と、 前記絶縁基板の上部表面に形成される第１ＧａＮ系半導
    体層と、前記第１ＧａＮ系半導体層上に形成され、光を
    発生する活性層と、前記活性層上に形成される第２Ｇａ
    Ｎ系半導体層と、を有し、環状の間隔部を形成すること
    により、前記第２ＧａＮ系半導体層が中央部の第２Ｇａ
    Ｎ系半導体層と周辺部の第２ＧａＮ系半導体層に分離さ
    れ、前記活性層が中央部の活性層と周辺部の活性層に分
    離される積層状の半導体構造と、 前記中央部の第２ＧａＮ系半導体層上に形成され、前記
    周辺部の第２ＧａＮ系半導体層と電気的に接続しない第
    １電極と、 前記絶縁基板の側壁と底部表面に塗布され、前記第１Ｇ
    ａＮ系半導体層の側壁とオーミック接触する導電層と、
    を備えていることを特徴とする発光ダイオード素子。
  2. 【請求項２】 前記環状の間隔部は、トレンチであるこ
    とを特徴とする請求項１記載の発光ダイオード素子。
  3. 【請求項３】 前記環状の間隔部は、イオン注入によっ
    て形成される抵抗性部であることを特徴とする請求項１
    記載の発光ダイオード素子。
  4. 【請求項４】 前記導電層が反射ミラーに形成されるこ
    とを特徴とする請求項１記載の発光ダイオード素子。
  5. 【請求項５】 前記導電層は、ＩＴＯ酸化物層、ＣＴＯ
    酸化物層、ＺｎＯ酸化物層または薄金属層で形成され、
    前記薄金属層は、厚みが0.001μｍから１μｍの範囲内
    であり、Ａｕ、Ｎｉ、Ｐｔ、Ａｌ、Ｓｎ、Ｉｎ、Ｃｒ、
    Ｔｉ、またはそれらの合金で形成されることを特徴とす
    る請求項１記載の発光ダイオード素子。
  6. 【請求項６】 絶縁基板を提供する工程と、 前記絶縁基板上に第１ＧａＮ系半導体を形成する工程
    と、 前記第１ＧａＮ系半導体層上に光を発生する活性層を形
    成する工程と、 前記活性層上に第２ＧａＮ系半導体層を形成する工程
    と、 前記第２ＧａＮ系半導体層が中央部の第２ＧａＮ系半導
    体層と周辺部の第２ＧａＮ系半導体層に分離され、前記
    活性層が中央部の活性層と周辺部の活性層に分離される
    ように、環状の間隔部を形成する工程と、 前記中央部の第２ＧａＮ系半導体層上に形成され、前記
    周辺部の第２ＧａＮ系半導体層と電気的に接続しない第
    １電極を形成する工程と、 前記絶縁基板の側壁と底部表面を覆うとともに、前記第
    １ＧａＮ系半導体層の側壁とオーミック接触する導電層
    を塗布する工程とを備えていることを特徴とする発光ダ
    イオード素子の製造方法。
JP2001003295A 2000-09-06 2001-01-11 発光ダイオード素子及びその製造方法 Pending JP2002094117A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW89118294A TW493284B (en) 2000-09-06 2000-09-06 LED device and the manufacturing method thereof
TW89118294 2000-09-06

Publications (1)

Publication Number Publication Date
JP2002094117A true JP2002094117A (ja) 2002-03-29

Family

ID=21661067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001003295A Pending JP2002094117A (ja) 2000-09-06 2001-01-11 発光ダイオード素子及びその製造方法

Country Status (2)

Country Link
JP (1) JP2002094117A (ja)
TW (1) TW493284B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327708A (ja) * 2003-04-24 2004-11-18 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005203765A (ja) * 2003-12-17 2005-07-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子およびその負極
CN100364119C (zh) * 2003-07-25 2008-01-23 夏普株式会社 氮化物基化合物半导体发光器件及其制造方法
JP2011049609A (ja) * 2003-12-17 2011-03-10 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子およびその負極
JP2011510493A (ja) * 2008-01-19 2011-03-31 鶴山麗得電子實業有限公司 Ｌｅｄ、ｌｅｄを有するパッケージ構造体、およびｌｅｄを製作する方法
JP2011187966A (ja) * 2003-05-09 2011-09-22 Cree Inc イオン・インプラント・アイソレーションによるｌｅｄ製作
JP2018200978A (ja) * 2017-05-29 2018-12-20 富士電機株式会社 半導体装置
CN110112125A (zh) * 2013-07-09 2019-08-09 三星显示有限公司 利用超小型发光二极管电极组件的发光二极管灯
JP2019201198A (ja) * 2018-05-18 2019-11-21 オプト テック コーポレーション 発光チップ及び関連するパッケージ構造
CN114388673A (zh) * 2021-12-08 2022-04-22 华灿光电（浙江）有限公司 微型发光二极管芯片及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI416758B (zh) * 2008-12-12 2013-11-21 Everlight Electronics Co Ltd 發光二極體結構及其製作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291368A (ja) * 1993-04-03 1994-10-18 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体発光素子及びその製造方法
JPH07297447A (ja) * 1994-04-20 1995-11-10 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子
JPH0927639A (ja) * 1995-07-12 1997-01-28 Toshiba Corp 半導体装置
JPH10107316A (ja) * 1996-10-01 1998-04-24 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子
JPH10107384A (ja) * 1996-10-02 1998-04-24 Nichia Chem Ind Ltd 窒化物半導体発光素子
JPH10294491A (ja) * 1997-04-22 1998-11-04 Toshiba Corp 半導体発光素子およびその製造方法ならびに発光装置
JPH10303460A (ja) * 1997-02-27 1998-11-13 Toshiba Corp 半導体素子およびその製造方法
JPH11354845A (ja) * 1998-06-10 1999-12-24 Matsushita Electron Corp ＧａＮ系化合物半導体発光素子
JP2001085750A (ja) * 1999-09-16 2001-03-30 Nichia Chem Ind Ltd 窒化物半導体発光チップ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291368A (ja) * 1993-04-03 1994-10-18 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体発光素子及びその製造方法
JPH07297447A (ja) * 1994-04-20 1995-11-10 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子
JPH0927639A (ja) * 1995-07-12 1997-01-28 Toshiba Corp 半導体装置
JPH10107316A (ja) * 1996-10-01 1998-04-24 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子
JPH10107384A (ja) * 1996-10-02 1998-04-24 Nichia Chem Ind Ltd 窒化物半導体発光素子
JPH10303460A (ja) * 1997-02-27 1998-11-13 Toshiba Corp 半導体素子およびその製造方法
JPH10294491A (ja) * 1997-04-22 1998-11-04 Toshiba Corp 半導体発光素子およびその製造方法ならびに発光装置
JPH11354845A (ja) * 1998-06-10 1999-12-24 Matsushita Electron Corp ＧａＮ系化合物半導体発光素子
JP2001085750A (ja) * 1999-09-16 2001-03-30 Nichia Chem Ind Ltd 窒化物半導体発光チップ

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327708A (ja) * 2003-04-24 2004-11-18 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2011187966A (ja) * 2003-05-09 2011-09-22 Cree Inc イオン・インプラント・アイソレーションによるｌｅｄ製作
CN100364119C (zh) * 2003-07-25 2008-01-23 夏普株式会社 氮化物基化合物半导体发光器件及其制造方法
JP2005203765A (ja) * 2003-12-17 2005-07-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子およびその負極
JP2011049609A (ja) * 2003-12-17 2011-03-10 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子およびその負極
JP2011510493A (ja) * 2008-01-19 2011-03-31 鶴山麗得電子實業有限公司 Ｌｅｄ、ｌｅｄを有するパッケージ構造体、およびｌｅｄを製作する方法
CN110112125B (zh) * 2013-07-09 2023-10-13 三星显示有限公司 利用超小型发光二极管电极组件的发光二极管灯
CN110112125A (zh) * 2013-07-09 2019-08-09 三星显示有限公司 利用超小型发光二极管电极组件的发光二极管灯
JP2018200978A (ja) * 2017-05-29 2018-12-20 富士電機株式会社 半導体装置
JP7004233B2 (ja) 2017-05-29 2022-01-21 富士電機株式会社 半導体装置
JP2019201198A (ja) * 2018-05-18 2019-11-21 オプト テック コーポレーション 発光チップ及び関連するパッケージ構造
CN114388673A (zh) * 2021-12-08 2022-04-22 华灿光电（浙江）有限公司 微型发光二极管芯片及其制备方法
CN114388673B (zh) * 2021-12-08 2023-11-14 华灿光电（浙江）有限公司 微型发光二极管芯片及其制备方法

Also Published As

Publication number Publication date
TW493284B (en) 2002-07-01

Similar Documents

Publication Publication Date Title
US6255129B1 (en) Light-emitting diode device and method of manufacturing the same
JP5512493B2 (ja) 白色発光素子
US8643054B2 (en) Light-emitting device
KR101552366B1 (ko) 개선된 ｌｅｄ 구조
US8759847B2 (en) White LED assembly with LED string and intermediate node substrate terminals
JPH11191641A (ja) 半導体発光素子とこれを用いた半導体発光装置及びその製造方法
KR101239857B1 (ko) 반도체 발광 소자 및 그 제조 방법
CN104868030A (zh) 发光器件
KR102588170B1 (ko) 다층 구조의 반사막을 구비한 반도체 발광 소자
KR20160149827A (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
US8936957B2 (en) Light emitting device with planar current block structure
CN110600597A (zh) 微led芯片、显示面板和显示面板的制备方法
JP2002094117A (ja) 発光ダイオード素子及びその製造方法
KR20160010176A (ko) 열 방출 효율이 향상된 발광 장치 및 그 제조 방법
CN114512592A (zh) 倒装led芯片及其制备方法、led封装体及显示装置
JP3303154B2 (ja) 半導体発光素子
TWI661584B (zh) 發光晶粒、封裝結構及其相關製造方法
KR101246733B1 (ko) 분할된 전극구조를 갖는 발광다이오드
US9698305B2 (en) High voltage LED flip chip
KR102465400B1 (ko) 발광 소자 및 이의 제조 방법
JPH11214747A (ja) 半導体発光装置
CN100364120C (zh) 具有黏结层的发光元件阵列
JP2002094116A (ja) 化合物半導体発光素子及びその製造方法
US20210111310A1 (en) Light emitting chip and associated package structure
KR20160071854A (ko) 발광 소자

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050330