JP7004233B2

JP7004233B2 - 半導体装置

Info

Publication number: JP7004233B2
Application number: JP2017105632A
Authority: JP
Inventors: 啓輔山城
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2017-05-29
Filing date: 2017-05-29
Publication date: 2022-01-21
Anticipated expiration: 2037-05-29
Also published as: JP2018200978A

Description

本発明は、半導体装置に関する。本発明は、特には、絶縁耐圧が大きく向上した半導体装置に関する。

パワー半導体は多くのパワエレ機器に用いられ、電力変換を必要とするモーター駆動や電源などの家庭から各種産業、電力用途に至る高効率の電力制御に必要不可欠となっている。ひとつひとつのパワー半導体は、各々スイッチや整流を行う役割を持ち、これらを複数まとめて制御を行うことで電力変換をなす。パワー半導体は、そのニーズに応じて高電圧用途での適用も増加してきており、６．５ｋＶ定格まで対応できるものが市販されている。

また、パワー半導体は非常にコンパクトな構造体であり、パワー半導体のチップの内部はもとより、その周辺の封止構造であっても他の電力機器に比べても極めて高い電界で使用されている。例えば百ｋＶ超の高電圧を扱う電力機器であっても、扱う電界はせいぜい十ｋＶ／ｍｍ以下であるのに対し、パワー半導体ではその一桁上の電界となる。そのため、絶縁性および信頼性の確保は非常に難易度が高い。

こうしたパワー半導体はチップの表裏に電圧が印加されるため、その端部にはチップ表裏の電圧に耐えるための構造が構成されている。図１６に、従来技術に係る半導体装置の構成例を示す。図１６に示す半導体装置は、半導体基板１０２と、半導体基板１０２の一方の主面に設けられた裏面電極１０１と、半導体基板の他方の主面に設けられた活性部１０３及び電界緩和構造１０４とから構成される半導体チップを含み、この半導体チップが、はんだなどの導電性接合材１０５により導電性板１０６に接合されている。半導体チップの側面Ｓは、ダイシング面が露出した構造となっている。このような従来の半導体装置において、チップおもて面の端部構造である電界緩和構造１０４は、半導電層が段階的に形成されることによって、端部に局部的に電界が集中するのを回避している。電界緩和構造としては従来、接合終端（ＪＴＥ：ＪｕｎｃｔｉｏｎＴｅｒｍｉｎａｔｉｏｎＥｘｔｅｎｓｉｏｎ）構造や、フィールドリミッティングリング（ＦＬＲ：ＦｉｅｌｄＬｉｍｉｔｉｎｇＲｉｎｇ）構造などが知られている。

シリコン（Ｓｉ）のチップではこのような電界緩和のための領域を十分に確保することができたため、エッヂの電界緩和に必要な距離を確保する事によって絶縁性を保つことができた。一方、炭化ケイ素（ＳｉＣ）は、元来Ｓｉに比べて数桁高い内部の耐電界強度を備える特長を保有している。これを活かすためにチップ上面の封止構造などの周囲の絶縁構造も高電界に耐えることが求められる。さらにもうひとつのＳｉＣの特長として、高温で安定な特性を保有しているため、これを活かすためには従来のシリコーンゲル封止では困難な２００℃以上の高温条件下で高電界に耐えることが求められる。

ＳｉＣは優れた特長を有しているにもかかわらず、内在する問題としてウエハの良品率確保が難しいため、活性面積を確保する必要性が高く、より小さな端部構造幅で絶縁性能を確保することが求められている。その幅はＳｉに比べても格段に狭い幅で高電界に耐える構造の確保が求められている。こうした状況から、各半導体メーカにおいても、そのチップ端部の電界緩和構造を最適化することによる、チップ耐電圧に関する検討がなされている（例えば、特許文献１、２、３を参照）。

チップ端部の電界集中が厳しくなると、チップ内部は耐圧を十分確保していて問題ないが、チップ外部で絶縁破壊が発生するようになる。具体的には、チップおもて面を被覆しているコーティング材、例えばポリイミドの上面の封止材との界面、すなわち現行使われている封止材としてはシリコーンゲルやエポキシ樹脂とコーティング材であるポリイミド界面の耐圧が厳しく、絶縁破壊が生じることとなる。

特開2010-3762号公報特開2013-251407号公報特開2011-40431号公報

こうした状況下において、チップ表裏間に掛かる電圧に耐えるためには、チップの端部の電界緩和構造１０４にて非常に狭い幅で高電界に耐える必要がある。しかし現状では、チップの表裏面には電界を緩和する構造をパターンニングすることが出来るものの、チップの表裏の間の厚さ（図１６のｈ）に相当する部位（図１６のＳ、以下、側面とも指称する）はダイシング加工の結果として生成する面であるため、電界を緩和するパターンを形成することが難しい。仮にパターンを形成することができても、非常に加工が難しく、工程が煩雑になる場合がある。

特に問題となるのは、このチップの表裏間の厚さに相当する部位とは、ダイシング面Ｓが露出し、同部位は電位が不定の浮遊構造となっている点である。この浮き電位が存在すると、チップ端部に形成された電界緩和構造１０４の前段で印加される電圧の極性に応じて不定な電位を生じる部位が直列に存在することとなる。その結果、チップの側面が高電界を背負った場合にはチップのから絶縁破壊、すなわち部分放電破壊や全路破壊の起点が発生することとなる。電界緩和構造１０４のおもて面のエッヂ端部には電界が集中するため、同部位にはポリイミドや窒化膜などの封止材による絶縁性コーティング層１１４を簡便に施すことができる。しかし、絶縁性コーティング層１１４を形成した後にダイシングを行うため、チップの表裏間の厚さに相当する部位Ｓは、封止材が施されておらず、ダイシング面が露出してしまっていた。

よってこのチップ表裏間の厚さｈに相当する部位の浮き電位がチップの絶縁上の弱点となり、絶縁破壊の大きな要因のひとつとなり得るため、信頼性の高いチップを確保するためには、同部分に対する絶縁対策を施すことが課題となっている。

本発明者は、半導体チップ表裏間の厚さに相当する部位が浮き電位を持つこと自体が弱点となると考えた。そして、これを取り除くため、浮き電位部の電位を半導体チップ裏面側の電位に固定することを考えて、本発明を完成するに至った。すなわち、本発明は、一実施形態によれば、
［１］半導体装置であって、半導体基板と、前記半導体基板の一方の主面に設けられる活性部と、前記活性部の周囲に設けられる電界緩和構造と、前記半導体基板の他方の主面に設けられる裏面電極と、前記半導体基板の側面に設けられ、前記裏面電極と電気的に接続可能な側面導体構造とを含む。
［２］前述の［１］の半導体装置において、前記側面導体構造が、前記裏面電極と連続的に設けられる金属膜であることが好ましい。
［３］前述の［１］の半導体装置において、前記側面導体構造が、前記裏面電極と離間して設けられる金属膜あるいは金属線であることが好ましい。
［４］前述の［１］の半導体装置において、前記側面導体構造が、前記半導体基板の側面に接触して設けられる角柱状導電部材であることが好ましい。
［５］前述の［１］または［２］の半導体装置において、前記裏面電極に接する導電性接合層と、前記導電性接合層を介して前記裏面電極に接続された導電性板とをさらに含むことが好ましい。
［６］前述の［３］の半導体装置において、前記裏面電極に接する導電性接合層と、前記導電性接合層を介して前記裏面電極に接続された導電性板とをさらに含み、前記導電性接合層が、前記側面導体構造と接触していることが好ましい。
［７］前述の［４］の半導体装置において、前記裏面電極に接する導電性接合層と、前記導電性接合層を介して前記裏面電極に接続された導電性板とをさらに含み、前記導電性接合層が、前記側面導体構造の一部と接触しており、かつ、前記側面導体構造と前記半導体基板の側面との間、及び／または前記側面導体構造と前記導電性接合層との間に空隙が設けられることが好ましい。
［８］前述の［１］～［７］のいずれかの半導体装置において、前記電界緩和構造を被覆する絶縁性おもて面コーティング層と、前記半導体基板の側面及び前記側面導体構造を被覆する絶縁性側面コーティング層とをさらに備えることが好ましい。
［９］前述の［８］の半導体装置において、前記おもて面コーティング層と前記側面コーティング層とが異なる材料であることが好ましい。
［１０］前述の［８］の半導体装置において、前記おもて面コーティング層と前記側面コーティング層とが同一材料であり、かつ、連続した層を形成することが好ましい。
［１１］前述の［１］～［１０］のいずれかの半導体装置において、前記半導体基板が、ワイドギャップ半導体基板であることが好ましい。
［１２］本発明はまた別の実施形態によれば電子機器に関し、［１］～［１１］のいずれかに記載の半導体装置を備える電子機器に関する。

本発明に係る半導体装置によれば、半導体チップ表裏間の厚さに相当する側面の浮き電位部位を無くし、浮遊電位の発生を回避できる。また、この部位に絶縁性コーティング層を設けることで、さらに半導体チップ表裏間の絶縁耐圧を大きく向上させることができる。

図１は、本発明の第１態様による半導体装置の模式的な構成を示す断面図である。図２は、本発明の第１態様による半導体装置の模式的な構成を示す平面図である。図３は、本発明の第２態様による半導体装置の模式的な構成を示す断面図である。図４は、本発明の第２態様による半導体装置の模式的な構成を示す平面図である。図５は、本発明の第３態様による半導体装置の模式的な構成を示す断面図である。図６は、本発明の第３態様による半導体装置の模式的な構成を示す平面図である。図７は、本発明の第４態様による半導体装置の模式的な構成を示す断面図である。図８は、本発明の第５態様による半導体装置の模式的な構成を示す断面図である。図９は、本発明の第６態様による半導体装置の模式的な構成を示す断面図である。図１０は、本発明の第７態様による半導体装置の模式的な構成を示す断面図である。図１１は、本発明の第８態様による半導体装置の模式的な構成を示す断面図である。図１２は、本発明の第９態様による半導体装置の模式的な構成を示す断面図である。図１３は、本発明の第１０態様による半導体装置の模式的な構成を示す断面図である。図１４は、本発明の第１１態様による半導体装置の模式的な構成を示す断面図である。図１５は、本発明の第１２態様による半導体装置の模式的な構成を示す断面図である。図１６は、従来技術による半導体装置の模式的な構成を示す断面図である。

以下に、図面を参照して本発明の実施の形態を説明する。ただし、本発明は、以下に説明する実施の形態によって限定されるものではない。添付の図面は概念図であり、各部材の相対的な寸法等は、本発明を限定するものではない。また、以下の明細書においては、発明の説明の目的で、図面の上下に基づいて、上面、下面と指称する場合があるが、本発明の半導体装置の使用態様等との関係で上下を限定するものではない。さらに、以下の明細書において、同じ部材には同じ符号を付して説明する。

［第１実施形態：半導体装置］
本発明は第１実施形態によれば、半導体装置である。半導体装置は、半導体基板と、活性部と、電界緩和構造と、裏面電極と、側面導体構造とを含む、いわゆる半導体チップを含んで構成される。半導体装置は、前記半導体チップに加え、任意選択的に、導電性板と、前記半導体チップと導電性板との間に設けられた導電性接合層を備えていてもよい。

半導体基板は、対向する２つの主面と側面から構成される直方体の半導体材料の積層体から構成される。半導体基板は、Ｓｉ（シリコン）半導体であってもよく、ＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）などのワイドギャップ半導体であってもよく、ダイオードとして構成することができる。特には、ＳｉＣ、ＧａＮ半導体であることが好ましい。半導体基板は、一般的に、ｎ型あるいはｎ^＋型の基板の一方もしくは両方の主面に半導体堆積層が形成されたものであってもよい。半導体堆積層は、一般的に、ｎ型領域、ｐ型領域、あるいは、ｎ^＋型領域、ｎ^－型領域、ｐ^＋型領域、ｐ^－型領域等の１以上の積層構造あるいは部分的な積層構造や環状領域構造から構成されるが、本発明は、これらの構造については特に限定されず、任意の既知の構造であってよい。なお、ｎ型領域とは電子が多数キャリアである領域を、ｐ型領域とは正孔が多数キャリアである領域をいい、また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。

裏面電極は、半導体基板の一方の主面の実質的に全面に設けられる。裏面電極は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）においては、コレクタ電極ともいう。なお、「裏面」とは、半導体チップにおいて、活性部及び電界緩和構造が設けられる面をおもて面と定義した場合の裏面であって、裏面電極の表面は、はんだ面と指称する場合もある。裏面電極の材料としては、アルミニウム（Ａｌ）等が挙げられるが、これらには限定されない一般的な材料から形成することができる。活性部は、半導体基板の他方の主面であって、裏面電極の対向面の一部、より詳細には、他方の主面の中央部に設けられる。活性部は、電極を含むダイオードの素子構造を備えているが、特定の構造には限定されない。ＩＧＢＴにおいては、活性部に、エミッタ電極及びゲート電極が設けられる。

活性部の周囲には、電界緩和構造が設けられる。電界緩和構造としては、ＪＴＥ構造や、ガードリング構造が挙げられるが、これらには限定されない。特には、ＪＴＥ構造を設けることが好ましい。

側面導体構造は、半導体基板の側面に少なくとも接触して設けられ、かつ、前記裏面電極と電気的に接続可能に構成されて、半導体基板側面の電位を、前記裏面電極と同電位に固定する。側面導体構造は、好ましくは、半導体基板の４つの側面のそれぞれにおいて少なくとも部分的に半導体基板に接触し、かつ、４つの側面のそれぞれにおいて少なくとも部分的に裏面電極と電気的に接続可能に構成されていることが好ましい。

導電性板は、導電性接合層を介して裏面電極と電気的に接続可能な導電性板であってよく、例えば、Ｃｕ板等が挙げられるが、特定の材料には限定されない。また、導電性接合層は、一般的にははんだ材を溶融して形成される接合層であってよいが、これには限定されず、任意の導電性材料からなる接合層であってよい。

側面導体構造の態様、側面導体構造と裏面電極との電気的接続態様、並びに半導体基板の側面と側面導体構造との接触態様は種々ある。以下に、各態様について、図面を参照して説明する。しかし、本発明は以下の構造には限定されない。

［第１態様］
図１は、本実施形態の第１態様による半導体装置の一方の端部を概念的に示す断面図である。図１に示す半導体装置は、裏面電極１と、半導体基板２と、活性部３と、電界緩和構造４と、側面導体構造１０ａとを含む半導体チップと、任意選択的な構成要素である、導電性接合層５と、導電性板６から構成される。側面導体構造１０ａ以外の各構成要素は、上記において説明したとおりであり、ここでは説明を省略する。また、図２は、第１態様による半導体装置の、活性部３及び電界緩和構造４が形成されたおもて面からの平面図である。

図１及び２を参照すると、第１態様においては、側面導体構造１０ａが、裏面電極１と連続的に、４つの側面にわたって形成されている。側面導体構造１０ａは、４つの側面のそれぞれについて、実質的に側面全体に接触して、側面を覆うように構成されることが好ましい。したがって、裏面電極１の表面（はんだ面）から電界緩和構造４の上面までに至る高さｈ_ａにわたって、側面導体構造１０ａが形成されていることが好ましい。しかしながら、半導体基板２の側面全体に均等に側面導体構造が存在すれば、半導体基板２の側面が部分的に露出して、側面導体構造に被覆されていない面が存在してもよい。例えば、半導体基板２の側面に、格子状、網目状、あるいは縞状等の部分的かつ均一な被覆態様でパターン形成された側面導体構造が存在してもよい。

側面導体構造１０ａの材料は、裏面電極１と電気的に接続することができ、かつ半導体基板２の側面に安定的に接続できる導体材料であれば、特に限定されないが、例えば、アルミニウムなど、裏面電極１と同一の材料により形成することができる。例えば、側面導体構造１０ａは、半導体基板（ウエハ）のパターニング段階で形成することができる。この場合、側面導体構造１０ａの形成後にダイシングを行うことになる。あるいは、ダイシング後にスパッタリングにより、アルミニウム等の層からなる側面導体構造１０ａを形成することもできるが、特定の材料及び施工方法には限定されない。側面導体構造１０ａの厚みｄ_ａは、裏面電極１の厚みと同程度であってもよく、例えば、数十ｎｍ～数μｍ程度であってよいが、特定の値には限定されない。なお、厚みｄ_ａは、ダイシング面から側面導体構造１０ａ表面までの最短距離をいうものとする。この厚みｄ_ａは、４つの側面において略均一であってもよく、異なっていてもよい。

本実施形態の第１態様による半導体装置は、このような構成にすることにより、チップの厚さに相当する部位、すなわち半導体基板２側面の浮き電位をなくして、絶縁耐性を向上させることができる。

［第２態様］
図３は、本実施形態の第２態様による半導体装置の一方の端部を概念的に示す断面図である。図３に示す半導体装置は、裏面電極１と、半導体基板２と、活性部３と、電界緩和構造４と、側面導体構造１０ｂとを含む半導体チップと、任意選択的な構成要素である、導電性接合層５と、導電性板６から構成される。側面導体構造１０ｂ以外の各構成要素は、上記において説明したとおりであり、ここでは説明を省略する。図４は、第２態様による半導体装置の、活性部３及び電界緩和構造４が形成されたおもて面からの平面図である。

図３及び４を参照すると、第２態様においては、側面導体構造１０ｂが、裏面電極１とは物理的に接触せず、離間して設けられる。そして、側面導体構造１０ｂは、半導体基板２の側面Ｓの略中央部から電界緩和構造４に至るまでの領域に形成される。ここでいう中央部とは、電界緩和構造の上面と、裏面電極の表面（はんだ面）との中央部をいうものとする。そして、側面導体構造１０ｂも、４つの側面にわたって連続的に形成されていることが好ましい。あるいは、図示する実施形態に限定されず、第１態様と同様に、側面導体構造１０ｂも、網目状あるいは縞状に構成されていてもよい。

側面導体構造１０ｂは、導体材料であれば、特に限定されず、任意の材料であってよく、例えば、銀ペーストなどの導電性ペーストにより形成された帯状あるいは線状のコーティングであってもよく、同様の形状をもつテープ状の導電性材料であってもよく、少なくとも部分的に半導体基板２の側面に固定された導電性ワイヤであってもよく、アルミなどの金属蒸着膜であってもよい。側面導体構造１０ｂの厚みｄ_ｂは、側面導体構造１０ａの厚みｄ_ａと同程度であってもよく、側面導体構造１０ａの厚みｄ_ａよりも大きくてもよく、特定の値には限定されない。なお、厚みｄ_ｂは、ダイシング面から側面導体構造１０ｂ表面までの最短距離をいうものとする。この厚みｄ_ｂは、４つの側面において略均一であってもよく、異なっていてもよい。側面導体構造１０ｂの高さｈ_ｂは、側面導体構造１０ｂの下部と、裏面電極１とのあいだを、はんだなどの導電性接合層５で接合可能であり、かつ、側面導体構造１０ｂが電界緩和構造４の側面に達する程度であることが好ましいが、特定の値には限定されない。電界緩和構造４の側面にまで至らない高さであってもよい。

本態様においては、半導体チップ単体としては、側面導体構造１０ｂと裏面電極１とは離間しており、電気的に接続されていない。しかし、図３に示すように、半導体チップを導電性板６に実装した状態の半導体装置において、はんだ接合時に形成されるフィレットの濡れ広がりによって、側面導体構造１０ｂと裏面電極１がはんだによって接続され、それにより電気的に接続することができる。これにより、第１態様と同様に、半導体基板２側面を、裏面電極１と同じ電位に固定することができ、半導体基板２側面Ｓを起点とした絶縁破壊を抑制することができる。

［第３態様］
図５は、本実施形態の第３態様による半導体装置の一方の端部を概念的に示す断面図である。図５に示す半導体装置は、裏面電極１と、半導体基板２と、活性部３と、電界緩和構造４と、側面導体構造１０ｃとを含む半導体チップと、任意選択的な構成要素である、導電性接合層５と、導電性板６から構成される。側面導体構造１０ｃ以外の各構成要素は、上記において説明したとおりであり、ここでは説明を省略する。図６は、第３態様による半導体装置の、活性部３及び電界緩和構造４が形成されたおもて面からの平面図である。

第３態様においては、側面導体構造１０ｃが、裏面電極１とは物理的に接触せず、半導体基板２の側面に部分的に接触している。側面導体構造１０ｃと半導体基板２の側面との間に空隙１３ａを形成する。側面導体構造１０ｃは、導電性接合層５ａによって導電性板６に接合されており、半導体基板２の側面との接触状態を保持する。導電性接合層５ａと、裏面電極１と接合される導電性接合層５ｂは、離間して配置し、導電性接合層５ａ、５ｂ、側面導体構造１０ｃの間に空隙１３ｂを形成する。

側面導体構造１０ｃも、導体材料であれば、特に限定されず、任意の材料であってよく、第１態様あるいは第２態様と同様の材料であってよいが、例えば、ＳＵＳ、アルミニウムおよびその合金、インジウムおよびその合金、ニッケルおよびその合金、銅および層の合金などを用いることができる。側面導体構造１０ｃは、好ましくは、五角柱状の材料である。詳細には、四角柱の材料のひとつの角を長手方向に沿って切り落としてできる、五角柱状部材であってよい。側面導体構造１０ｃ、導電性接合層５ａ、５ｂにより囲まれた空隙１３ｂを形成して自由度のある構造とすることで、リジッドな構造に起因しうる欠陥を防止し、長期間にわたる絶縁信頼性を得るためである。図６に示すように、４本の五角柱状部材が、半導体基板２の４つの側面に接触して配置されればよく、また、隣り合った五角柱状部材は、電気的に接続可能な程度に接触していればよい。側面導体構造１０ｃの厚みｄ_ｃも、側面導体構造１０ａの厚みｄ_ａと同程度であってもよく、側面導体構造１０ａの厚みｄ_ａよりも大きくてもよいが、特定の値には限定されない。側面導体構造１０ｃの高さｈ_ｃは、半導体チップおよび導電性接合層５ｂの総厚みと同程度であってよく、導電性板６と接合時に、電界緩和構造４の上面（半導体チップのおもて面）と、側面導体構造１０ｃの上面とが略平坦になる程度の高さであることが好ましい。

本態様によれば、半導体基板２の側面の電位を、裏面電極１と同電位に固定することができる。また、同電位となる側面導体構造１０ｃ、導電性接合層５ａ、５ｂが形成する空隙１３ａ、１３ｂにより、自由度と絶縁性とを兼ね備えた構造とすることができる。

［第４態様］
図７は、本実施形態の第４態様による半導体装置の一方の端部を概念的に示す断面図である。第４態様による半導体装置は、第１態様による半導体装置において、側面導体構造１０ａにさらに絶縁性コーティング層を被覆した態様である。したがって、側面導体構造１０ａの態様については、第１態様と同様であり、説明を省略する。

第４態様においては、側面導体構造１０ａ、電界緩和構造４、及び活性部３の端部を被覆する連続的な絶縁性コーティング層１４が形成される。絶縁性コーティング層１４は、側面導体構造１０ａ及び電界緩和構造４の実質的に全面を覆うように形成されることが好ましい。

絶縁性コーティング層１４は、比誘電率が低い材料から形成することが好ましい。特には、絶縁性コーティング層１４をさらに被覆する封止材（図示せず）よりも比誘電率が低いと、絶縁性を確保するうえで有効である。封止材としては、一般的に、シリコーンゲルやエポキシ樹脂が用いられているため、シリコーンゲルの比誘電率３．０前後、エポキシの比誘電率４．０前後よりも、比誘電率が低いポリイミドや窒化膜（窒化ホウ素など）を用いることが好ましい。また、用途に応じて、比誘電率が低く、高耐熱温度の材料を用いることができる。そのような材料としては、ガラス転移温度Ｔｇが、１４０℃以上の材料、例えば、ジシクロペンタジエン樹脂が挙げられるが、特定の樹脂には限定されない。絶縁性コーティング層１４の厚みｄ_１４は、例えば、表面は上層界面間の絶縁耐圧に応じて、少なくとも数μｍ以上であることが必要であり、側面も同様であるが、側面は施工性に応じてそれよりも数桁大きいオーダのｍｍ単位であって良い。薄すぎると絶縁性確保の効果が十分ではなく、厚すぎると剥離しやすくなる場合がある。

本態様による半導体装置の製造においては、ダイシング後、好ましくは半導体チップを導電性板６に実装した後に、半導体チップの側面導体構造１０ａ及び電界緩和構造４を覆うように、プリント印刷法、スクリーン印刷法などにより、絶縁性コーティング層１４を形成することができる。

本態様によれば、浮き電位をなくすための側面導体構造１０ａと、半導体チップのおもて面及び側面を封止する絶縁性コーティング層とを組み合わせることで、半導体チップ端部の絶縁破壊を確実に抑制することが可能となる。

［第５態様］
図８は、本実施形態の第５態様による半導体装置の一方の端部を概念的に示す断面図である。第５態様による半導体装置は、第１態様による半導体装置において、側面導体構造１０ａにさらに絶縁性コーティング層を被覆した態様である。したがって、側面導体構造１０ａの態様については、第１態様と同様であり、説明を省略する。

第５態様においては、半導体チップのおもて面と側面に、異なる材料からなる絶縁性コーティング層１４ａ、１４ｂがそれぞれ設けられる。具体的には、電界緩和構造４及び側面導体構造１０ａの上面に第１の絶縁性コーティング層（絶縁性おもて面コーティング層とも指称する）１４ａが設けられ、側面導体構造１０ａの側面に第２の絶縁性コーティング層（絶縁性側面コーティング層とも指称する）１４ｂが設けられる。第１の絶縁性コーティング層１４ａは、電界緩和構造４の実質的に全面を覆うように形成されることが好ましい。第２の絶縁性コーティング層１４ｂは、側面導体構造１０ａの側面の実質的に全体を覆うように形成されることが好ましい。

本態様においても、第４態様と同様の観点から絶縁性コーティング層の材料、厚みｄ_１４を決定することができる。一例として、第１の絶縁性コーティング層１４ａとして、ポリイミド膜を、第２の絶縁性コーティング層１４ｂとして窒化ホウ素膜を形成することができるが、これらには限定されない。

本実施態様による半導体装置は、特に、ダイシング前にスピンコート法等により第１の絶縁性コーティング層１４ａを形成し、実装前に印刷法等で第２の絶縁性コーティング層１４ｂを形成する方法によって製造することができる。

［第６態様］
図９は、本実施形態の第６態様による半導体装置の一方の端部を概念的に示す断面図である。第６態様による半導体装置は、第１態様による半導体装置において、側面導体構造１０ａにさらに絶縁性コーティング層を被覆した態様である。したがって、側面導体構造１０ａの態様については、第１態様と同様であり、説明を省略する。

第６態様においては、半導体チップのおもて面と側面に、同一の材料からなる第１の絶縁性コーティング層１４ｃと、第２の絶縁性コーティング層１４ｄが別個に形成される。この場合には、おもて面の第１の絶縁性コーティング層１４ｃを、側面の第２の絶縁性コーティング層１４ｄが包含する形で塗布することが好ましい。絶縁性コーティング層の材料は、第４、第５態様と同様であってよい。一方、第６態様における第２の絶縁性コーティング層の厚みｄ_１４は、第１の絶縁性コーティング層１４ｃの端部を確実に包みこむために、第４、第５態様と比較して、厚くすることが好ましい。本実施態様による半導体装置は、特に、ダイシング前にスピンコート法等により第１の絶縁性コーティング層１４ｃを形成し、半導体チップの実装後に第２の絶縁性コーティング層１４ｄを形成する方法を用いる場合の例示である。同一材料を時間的に離間した別個の工程で形成するため、継ぎ目から絶縁破壊が起きないように、後に形成される第２の絶縁性コーティング層１４ｄの端部を、厚く形成することが好ましい。したがって、おもて面と、側面に異種材料をコーティングする場合であっても、半導体チップの実装後に絶縁性側面コーティング層を形成する施工方法とする場合は、図９に示すように、側面を厚く形成することができる。

［第７態様］
図１０は、本実施形態の第７態様による半導体装置の一方の端部を概念的に示す断面図である。第７態様による半導体装置は、第２態様による半導体装置において、側面導体構造１０ｂにさらに絶縁性コーティング層を被覆した態様である。したがって、側面導体構造１０ｂの態様については、第２態様と同様であり、説明を省略する。

第７態様においては、側面導体構造１０ｂ、電界緩和構造４、及び活性部３の端部を被覆する連続的な絶縁性コーティング層１４が形成される。絶縁性コーティング層１４による電界緩和構造４及び側面導体構造１０ｂの被覆態様、絶縁性コーティング層１４の材料、厚みｄ_１４、及び施工方法については、第４態様と同様であり、説明を省略する。側面導体構造１０ｂの表面から、コーティング層表面までの本態様においても、側面導体構造１０ｂをさらに絶縁性コーティング層１４で被覆することにより、浮き電位をなくし、かつ絶縁性を高めることができる。

［第８態様］
図１１は、本実施形態の第８態様による半導体装置の一方の端部を概念的に示す断面図である。第８態様による半導体装置は、第２態様による半導体装置において、側面導体構造１０ｂにさらに絶縁性コーティング層１４ａ、１４ｂを被覆した態様である。したがって、側面導体構造１０ｂの態様については、第２態様と同様であり、説明を省略する。

第８態様においては、半導体チップのおもて面と側面に、それぞれ異なる材料からなる絶縁性コーティング層１４ａ、１４ｂがそれぞれ設けられる。具体的には、電界緩和構造４及び側面導体構造１０ｂの上面に第１の絶縁性コーティング層１４ａが設けられ、側面導体構造１０ｂの側面に第２の絶縁性コーティング層１４ｂが設けられる。絶縁性コーティング層１４ａ、１４ｂによる電界緩和構造４及び側面導体構造１０ｂの被覆態様、絶縁性コーティング層１４ａ、１４ｂの材料、厚みｄ_１４、及び施工方法については、第５態様と同様であり、説明を省略する。

［第９態様］
図１２は、本実施形態の第９態様による半導体装置の一方の端部を概念的に示す断面図である。第９態様による半導体装置は、第２態様による半導体装置において、側面導体構造１０ｂにさらに絶縁性コーティング層１４ｃ、１４ｄを被覆した態様である。したがって、側面導体構造１０ｂの態様については、第２態様と同様であり、説明を省略する。

第９態様においては、半導体チップのおもて面と側面に、同一の材料からなる第１の絶縁性コーティング層１４ｃと、第２の絶縁性コーティング層１４ｄが別個に形成される。絶縁性コーティング層１４ｃ、１４ｄによる電界緩和構造４及び側面導体構造１０ｂの被覆態様、絶縁性コーティング層１４ｃ、１４ｄの材料、厚み、及び施工方法については、第６態様と同様であり、説明を省略する。

［第１０態様］
図１３は、本実施形態の第１０態様による半導体装置の一方の端部を概念的に示す断面図である。第１０態様による半導体装置は、第３態様による半導体装置において、側面導体構造１０ｃにさらに絶縁性コーティング層１４を被覆した態様である。したがって、側面導体構造１０ｃの態様については、第３態様と同様であり、説明を省略する。

第１０態様においては、側面導体構造１０ｃ、電界緩和構造４、及び活性部３の端部を被覆する連続的な絶縁性コーティング層１４が形成される。絶縁性コーティング層１４による電界緩和構造４及び側面導体構造１０ｃの被覆態様、絶縁性コーティング層１４の材料、厚みｄ_１４、及び施工方法については、第４態様と同様であり、説明を省略する。本態様においても、側面導体構造１０ｃをさらに絶縁性材料で被覆することにより、浮き電位をなくし、かつ絶縁性を高めることができる。

［第１１態様］
図１４は、本実施形態の第１１態様による半導体装置の一方の端部を概念的に示す断面図である。第１１態様による半導体装置は、第３態様による半導体装置において、側面導体構造１０ｃにさらに絶縁性コーティング層を被覆した態様である。したがって、側面導体構造１０ｃの態様については、第３態様と同様であり、説明を省略する。

第１１態様においては、半導体チップのおもて面と側面に、それぞれ異なる材料からなる絶縁性コーティング層１４ａ、１４ｂがそれぞれ設けられる。具体的には、電界緩和構造４及び側面導体構造１０ｃの上面に第１の絶縁性コーティング層１４ａが設けられ、側面導体構造１０ｃの側面に第２の絶縁性コーティング層１４ｂが設けられる。絶縁性コーティング層１４ａ、１４ｂによる電界緩和構造４及び側面導体構造１０ｂの被覆態様、絶縁性コーティング層１４ａ、１４ｂの材料、厚みｄ_１４、及び施工方法については、第５態様と同様であり、説明を省略する。

［第１２態様］
図１５は、本実施形態の第１２態様による半導体装置の一方の端部を概念的に示す断面図である。第１２態様による半導体装置は、第３態様による半導体装置において、側面導体構造１０ｃにさらに絶縁性コーティング層を被覆した態様である。したがって、側面導体構造１０ｃの態様については、第３態様と同様であり、説明を省略する。

第１２態様においては、半導体チップのおもて面と側面に、同一の材料からなる第１の絶縁性コーティング層１４ｃと、第２の絶縁性コーティング層１４ｄが別個に形成される。絶縁性コーティング層１４ｃ、１４ｄによる電界緩和構造４及び側面導体構造１０ｃの被覆態様、絶縁性コーティング層１４ｃ、１４ｄの材料、厚みｄ_１４、及び施工方法については、第６態様と同様であり、説明を省略する。

本発明の第１実施形態によれば、第１から第１２態様のいずれによっても、浮き電位を裏面電極の電位と同電位に固定することができ、部分放電開始電圧を大幅に上げることができる。また、第１から第１２態様のいずれかの構成を備えた半導体装置は、必要な配線を行い、封止材で封止することにより、半導体モジュールとすることができる。

［第２実施形態：電子機器］
本発明は、第２実施形態によれば、電子機器に関する。具体的には、第１実施形態による半導体装置を備える電子機器に関する。電子機器としては、インバータ、メガソーラー、燃料電池、エレベータ、冷却装置、車載用半導体装置などの電気・電力機器、特には電力変換装置が挙げられるが、これらには限定されない。

図５及び図６に示す半導体装置を製造し、部分放電開始電圧を評価した。具体的には、ＳＵＳ３０４製で、厚みｄ_ｃが３００μｍの五角柱状部材を、半導体基板の４側面に配置し、はんだ材で導電性板に接合した。チップ上面をポリイミド樹脂にてコーティングし、側面の絶縁性コーティング層は設けることなく、その外部をシリコーンゲルからなる封止材で封止して、半導体装置を製造した。比較例として、側面を露出して、図１６に示す構成とした以外は実施例と同様にして半導体装置を製造した。これらの半導体装置について、部分放電開始電圧を測定した。部分放電開始電圧は、コレクタ－エミッタ間に逆バイアスを印加して測定した。その結果、実施例の半導体装置では、比較例の半導体装置と比較して、部分放電開始電圧が２倍程度になった。このことから、本発明の側面導体構造により、絶縁性が大きく向上していることが示された。

本発明による半導体装置は、半導体モジュールの構成要素として、電子機器に用いることができる。

１裏面電極
２半導体基板
３活性部
４電界緩和構造
５導電性接合層
６導電性板
１０ａ、１０ｂ、１０ｃ側面導体構造
１４絶縁性コーティング層
Ｓ側面（ダイシング面）
ｄ_ａ、ｄ_ｂ、ｄ_ｃ側面導体構造の厚み
ｈ_ａ、ｈ_ｂ、ｈ_ｃ側面導体構造の高さ

Claims

半導体基板と、
前記半導体基板の一方の主面に設けられる活性部と、前記活性部の周囲に設けられる電界緩和構造と、
前記半導体基板の他方の主面に設けられる裏面電極と、
前記半導体基板の側面に設けられ、前記裏面電極と電気的に接続可能な側面導体構造と
を含み、
前記電界緩和構造を被覆する絶縁性おもて面コーティング層と、前記半導体基板の側面及び前記側面導体構造を被覆する絶縁性側面コーティング層とをさらに備える、半導体装置。
前記側面導体構造が、前記裏面電極と連続的に設けられる金属膜である、請求項１に記載の半導体装置。
半導体基板と、
前記半導体基板の一方の主面に設けられる活性部と、前記活性部の周囲に設けられる電界緩和構造と、
前記半導体基板の他方の主面に設けられる裏面電極と、
前記半導体基板の側面に設けられ、前記裏面電極と電気的に接続可能な側面導体構造と
を含み、
前記側面導体構造が、前記裏面電極と離間して設けられる金属膜あるいは金属線である、半導体装置。
半導体基板と、
前記半導体基板の一方の主面に設けられる活性部と、前記活性部の周囲に設けられる電界緩和構造と、
前記半導体基板の他方の主面に設けられる裏面電極と、
前記半導体基板の側面に設けられ、前記裏面電極と電気的に接続可能な側面導体構造と
を含み、
前記側面導体構造が、前記半導体基板の側面に接触して設けられる角柱状導電部材である、半導体装置。
前記裏面電極に接する導電性接合層と、前記導電性接合層を介して前記裏面電極に接続された導電性板とをさらに含む、請求項１または２に記載の半導体装置。
前記裏面電極に接する導電性接合層と、前記導電性接合層を介して前記裏面電極に接続された導電性板とをさらに含み、前記導電性接合層が、前記側面導体構造の一部と接触しており、かつ、前記側面導体構造と前記半導体基板の側面との間、及び／または前記側面導体構造と前記導電性接合層との間に空隙が設けられる、請求項４に記載の半導体装置。
前記電界緩和構造を被覆する絶縁性おもて面コーティング層と、前記半導体基板の側面及び前記側面導体構造を被覆する絶縁性側面コーティング層とをさらに備える、請求項３、４または６のいずれか１項に記載の半導体装置。
前記おもて面コーティング層と前記側面コーティング層とが異なる材料である、請求項１、２、または７のいずれか１項に記載の半導体装置。
前記おもて面コーティング層と前記側面コーティング層とが同一材料であり、かつ、連続した層を形成する、請求項１、２、または７のいずれか１項に記載の半導体装置。
前記半導体基板が、ワイドギャップ半導体基板である、請求項１～９のいずれか１項に記載の半導体装置。
請求項１～１０のいずれか１項に記載の半導体装置を備える電子機器。