CN110600597A - 微led芯片、显示面板和显示面板的制备方法 - Google Patents
微led芯片、显示面板和显示面板的制备方法 Download PDFInfo
- Publication number
- CN110600597A CN110600597A CN201910774949.XA CN201910774949A CN110600597A CN 110600597 A CN110600597 A CN 110600597A CN 201910774949 A CN201910774949 A CN 201910774949A CN 110600597 A CN110600597 A CN 110600597A
- Authority
- CN
- China
- Prior art keywords
- layer
- gallium nitride
- micro led
- type gallium
- led chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Abstract
本发明公开了一种微LED芯片、显示面板和显示面板的制备方法。其中,微LED芯片包括LED外延结构和阴极,所述LED外延结构包括依次层叠的p型氮化镓层、发光层和n型氮化镓层;其中,所述LED外延结构上包括第一开孔,所述n型氮化镓层包括靠近所述发光层的镓极性面,所述第一开孔贯穿所述p型氮化镓层以及所述发光层并暴露出所述镓极性面,所述阴极经所述第一开孔与所述镓极性面直接接触,且所述阴极与所述p型氮化镓层及所述发光层绝缘。本发明解决了微LED芯片的阴极与n型氮化镓层难形成欧姆接触,以及微LED芯片发光效率低的问题。
Description
技术领域
本发明实施例涉及显示技术领域,尤其涉及微LED芯片、显示面板和显示面板的制备方法。
背景技术
近年来,半导体微LED芯片芯片作为主动发光的微型显示技术发展迅速,微LED芯片显示技术应用的场景涵盖了所有的显示范围,例如电视、手机、车载显示、AR和VR等。特别是作为应用在AR和VR等微型显示上的微LED芯片显示技术相比其他显示技术有着无可比拟的优势,例如高亮度和高像素密度超出了其他微型显示技术的理论极限。
目前,微LED芯片显示技术通常是将微LED芯片和背板连接,由背板驱动微LED芯片发光,形成微显示面板。其中,微LED芯片和背板可通过晶元键合的方式连接,但该方式中使用的微LED芯片为垂直结构,微LED芯片的阴极与n 型氮化镓难形成欧姆接触,导致微显示面板发热严重;另外,微LED芯片的发光效率低。
发明内容
有鉴于此,本发明的目的是提出了微LED芯片、显示面板和显示面板的制备方法,以解决微LED芯片的阴极与n型氮化镓层难形成欧姆接触,以及微LED 芯片发光效率低的问题。
为实现上述目的,本发明采用如下技术方案:
第一方面,本发明实施例提供了一种微LED芯片,包括LED外延结构和阴极,所述LED外延结构包括依次层叠的p型氮化镓层、发光层和n型氮化镓层;
其中,所述LED外延结构上包括第一开孔,所述n型氮化镓层包括靠近所述发光层的镓极性面,所述第一开孔贯穿所述p型氮化镓层以及所述发光层并暴露出所述镓极性面,所述阴极经所述第一开孔与所述镓极性面直接接触,且所述阴极与所述p型氮化镓层及所述发光层绝缘。
可选地,所述微LED芯片包括出光面,所述第一开孔在所述出光面上的正投影面积为所述微LED芯片在所述出光面上的正投影面积的4%~9%。由此,在保证微LED芯片的发光强度的情况下,使得微LED芯片的电流密度较大,可有效提高微LED芯片的发光亮度。
可选地,所述阴极包括连为一体的接触电极和键合电极,所述接触电极位于所述第一开孔内,所述键合电极位于所述p型氮化镓层远离所述发光层的一侧;由此,本实施例的阴极既可以作为n型氮化镓层的欧姆接触层,又可以作为与背板邦定的键合层。
优选地,所述阴极的材料为金属叠层结构,包括第一金属层和第二金属层,其中,第一金属层包括铬铝叠层、镍铝叠层或铝层,第二金属层包括钛金叠层。
可选地,所述微LED芯片还包括具有反射特性和/或吸光特性的阳极,所述阳极与所述p型氮化镓层电连接,所述阳极围绕所述微LED芯片的发光区设置,且所述阳极的高度大于或等于所述微LED芯片的出光面的高度;由此,利用各微LED芯片的阳极的反射特性和/或吸光特性,可阻挡各微LED芯片中非垂直于出光面出射的部分光,进而可防止相邻微LED芯片的光串扰。
优选地,所述阳极材料包括铬、铝、钛和金的叠层金属、铝或金。
可选地,所述阳极高出所述微LED芯片的出光面的高度为0-100微米。由此,可在改善相邻微LED芯片的光串扰的情况下,增大用户的观看视角,实现显示设备较大视角的显示。
可选地,所述微LED芯片还包括欧姆接触层,所述欧姆接触层位于所述p 型氮化镓层和所述键合电极之间,所述欧姆接触层与所述p型氮化镓层电接触,且与所述阴极绝缘;
所述欧姆接触层对应所述第一开孔处设置有第二开孔,所述第二开孔与所述第一开孔相连通,所述阴极经所述第二开孔及所述第一开孔与所述镓极性面直接接触;
所述欧姆接触层包括向四周延伸出所述发光区的延伸部,所述阳极位于所述延伸部靠近所述LED外延结构的表面;由此,可使得阳极与p型氮化镓层形成良好的欧姆接触,同时,可阻挡各微LED芯片中非垂直于出光面出射的部分光,进而可防止相邻微LED芯片的光串扰。
优选地,所述第一开孔在出光面上的正投影位于所述第二开孔在出光面上的正投影所在区域内。
可选地,所述欧姆接触层包括层叠的氧化铟锡层和反射层,所述氧化铟锡层与所述p型氮化镓层电接触;由此,既可以使欧姆接触层与p型氮化镓层形成良好的欧姆接触,又可保证LED外延结构朝向欧姆接触层发射的光反射至出光面,进一步提高微LED芯片的光取出效率。
优选地,所述反射层包括所述反射层包括金属叠层、铝层或银层;所述金属叠层包括铝、钛和钨的金属叠层或者银、钛和钨的金属叠层。
第二方面,本发明实施例提供了一种显示面板,包括背板和多个本发明实施例提供的微LED芯片,多个所述微LED芯片设置于所述背板上。
可选地,各所述微LED芯片的所述阳极通过金属线相互电连接,或者各所述微LED芯片的所述阳极上设置纳米银线层或氧化铟锡层以实现相互电连接。使得各微LED芯片形成共阳极结构。
第三方面,本发明实施例还提供了一种显示面板的制备方法,包括:
提供背板以及形成有LED外延层的衬底,其中,所述LED外延层包括层叠的n型氮化镓层、发光层和p型氮化镓层,所述n型氮化镓层位于所述发光层靠近所述衬底的一侧;
在所述LED外延层上形成多个贯穿所述p型氮化镓层和所述发光层的第一开孔,暴露出所述n型氮化镓层的第一表面,其中,所述第一表面为所述n型氮化镓层靠近所述发光层的表面;
整面沉积金属,形成与所述第一表面直接接触的阴极,其中,所述阴极与所述p型氮化镓层及所述发光层绝缘;
将形成有所述阴极的所述衬底邦定于所述背板上;
去除所述衬底;
进行像素隔离,得到多个微LED芯片。
可选地,在所述LED外延层上形成多个贯穿所述p型氮化镓层和所述发光层的第一开孔之前,还包括:
在所述p型氮化镓层远离所述发光层一侧的表面形成欧姆接触层;
在所述欧姆接触层上形成多个贯穿所述欧姆接触层的第二开孔;
在所述LED外延层上形成多个贯穿所述p型氮化镓层和所述发光层的第一开孔,包括:
刻蚀由所述第二开孔暴露出的所述p型氮化镓层至贯穿所述发光层,形成所述第一开孔;
优选地,进行像素隔离包括:
刻蚀预先设定的发光区外围的所述LED外延层至暴露出所述欧姆接触层;
在暴露出的所述欧姆接触层的表面形成围绕所述发光区的阳极,其中,所述阳极具有反射特性和/或吸光特性,且所述阳极的高度大于或等于所述微LED 芯片的出光面的高度。
本发明的有益效果是:本发明提供的微LED芯片、显示面板和显示面板的制备方法,通过在微LED芯片的LED外延结构上形成贯穿p型氮化镓层以及发光层的第一开孔,阴极经第一开孔与n型氮化镓层的镓极性面电接触,使得阴极与n型氮化镓层形成良好的欧姆接触,降低了阴极与n型氮化镓层做欧姆接触的难度。同时,由于LED外延结构上形成有第一开孔,使得微LED芯片发光区的面积减小,从而增大了微LED芯片工作的电流密度,进而提高了微LED芯片的发光效率。
附图说明
下面将通过参照附图详细描述本发明的示例性实施例,使本领域的普通技术人员更清楚本发明的上述及其他特征和优点,附图中:
图1是本发明实施例提供的微LED芯片的剖面结构示意图;
图2是本发明实施例提供的另一种微LED芯片的剖面结构示意图;
图3是本发明实施例提供的另一种微LED芯片的剖面结构示意图;
图4是本发明实施例提供的一种显示面板的剖面结构示意图;
图5是本发明实施例提供的另一种显示面板的剖面结构示意图;
图6是本发明实施例提供的另一种显示面板的剖面结构示意图;
图7是本发明实施例提供的显示面板的制备方法的流程图;
图8-图20为本发明实施例提供的显示面板的制备方法的主要步骤对应形成的结构示意图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术中提到的微LED芯片存在发热严重以及发光效率低的问题,发明人经过研究发现,在制备垂直结构的微LED芯片时,在衬底上先生长n型氮化镓层,形成的n型氮化镓层的氮原子位于下层,镓原子位于上层,以致于n 型氮化镓层靠近衬底的一面为氮极性面,远离衬底的一面为镓极性面;之后形成阴极时需去除衬底,暴露出n型氮化镓层的氮极性面,在n型氮化镓层的氮极性面上形成阴极,但阴极与氮极性面较难形成欧姆接触,导致阴极与n型氮化镓层难做欧姆接触,进而造成阴极与n型氮化镓层的接触电阻增大,使得微 LED芯片工作时产生的热量增加。另外,由于微LED芯片的驱动电流较小,使得微LED芯片工作时的电流密度较小,而对于微LED芯片,其量子效率或光电转化效率与电流密度正相关,即电流密度越小量子效率也越小,因此,微LED芯片工作时的电流密度较小时,其量子效率也较小,造成微LED芯片的发光效率低。
基于上述技术问题,本实施例提供了以下解决方案:
图1是本发明实施例提供的微LED芯片的剖面结构示意图。如图1所示,本发明实施例提供的微LED芯片,包括LED外延结构10和阴极20,LED外延结构10包括依次层叠的p型氮化镓层11、发光层12和n型氮化镓层13;
其中,LED外延结构10上包括第一开孔100,n型氮化镓层13包括靠近发光层12的镓极性面131,第一开孔100贯穿p型氮化镓层11以及发光层12并暴露出镓极性面131,阴极20经第一开孔100与镓极性面131直接接触,且阴极20与p型氮化镓层11及发光层12绝缘。
本实施例中,发光层可包括单量子阱层或多量子阱层,量子阱层的材料可为InxGa1-xN(0<X<1),其中,多量子阱层一般包括交替设置的量子垒层和量子阱层,一层量子垒层和一层量子阱层为一个周期,量子垒层的材料可以为氮化镓GaN,多量子阱层可包括3~20个周期的量子垒层和量子阱层。微LED芯片的形状可以为矩形或圆形等,第一开孔100的形状也可以为矩形或圆形等。另外,第一开孔100的内侧壁以及p型氮化镓层11远离发光层12的一侧可形成有第一钝化层101,以实现阴极20与p型氮化镓层11及发光层12绝缘。其中,第一钝化层101的材料可以是二氧化硅、氮化硅或三氧化铝等具有绝缘特性的材料。
发明人经实践验证得到:阴极20(材料可以为透明金属氧化物如ITO等,或金属如金等,或金属叠层)在n型氮化镓层13的氮极性面(与镓极性面131 相对的一面)上很难做欧姆接触,导致现有的微LED的垂直结构中阴极在n型氮化镓层13上很难做欧姆接触;然而,当阴极20制备在n型氮化镓层13的镓极性面131上时,阴极20与n型氮化镓层13之间可形成良好的欧姆接触,由此可知,阴极20在n型氮化镓层13的镓极性面131上容易做欧姆接触,因此,可通过将阴极20形成于n型氮化镓层13的镓极性面131上,来降低阴极20在 n型氮化镓层13上做欧姆接触的难度。基于此,考虑到在制备LED外延结构时,需在衬底上依次生长n型氮化镓层13、发光层12和p型氮化镓层11,且由于生长n型氮化镓层13时氮原子位于下层,镓原子位于上层,因此n型氮化镓层 13的镓极性面131位于氮化镓层13的远离衬底的一面,进而本发明实施例可通过形成贯穿p型氮化镓层11以及发光层12的第一开孔100,暴露出n型氮化镓层13的镓极性面131,经第一开孔100形成与镓极性面131电接触的阴极20,实现阴极与n型氮化镓层13的欧姆接触。
此外,根据氮化镓发光材料的量子效率与电流密度的关系,量子效率在电流密度为1A/cm2~10A/cm2之间的一个值时达到最大值,对于传统白光照明元件,其工作的电流密度通常大于最大量子效率对应的电流密度,且传统白光照明元件的量子效率随电流密度的减小而增大,而电流密度为驱动电流与发光面积之比,因此,在传统白光照明元件的驱动电流一定的情况下,可通过增大传统白光照明元件的发光面积来降低电流密度,从而提高传统白光照明元件的量子效率,进而提高传统白光照明元件的发光效率。然而,对于应用于主动式显示领域的微LED芯片,其工作的电流密度远小于最大量子效率对应的电流密度,一般在10-3A/cm2数量级以下,且微LED芯片的量子效率随电流密度的增大而增大,因此,本实施例通过形成贯穿p型氮化镓层11以及发光层12的第一开孔100,使得微LED芯片对应第一开孔100的区域无法发光,减少了微LED芯片对应第一开孔100区域的发光面积,从而减小了微LED芯片的发光面积,在驱动电流一定的情况下,微LED芯片工作的电流密度增大,进而提高了微LED芯片的量子效率,而且微LED芯片的量子效率随电流密度的增大而急剧增大,因此,即使在微LED芯片工作的电流密度增大较小时,微LED芯片的量子效率也会明显提高,进而有效提高了微LED芯片的发光效率。
需要说明的是,本实施例仅对微LED芯片的部分主要结构进行了描述,众所周知,微LED芯片通常还包括阳极,而本实施例对阳极的具体形状及其构造不作限定,只要可以实现阳极与p型氮化镓层11的电连接即可。
本实施例提供的微LED芯片,通过在微LED芯片的LED外延结构上形成贯穿p型氮化镓层以及发光层的第一开孔,阴极经第一开孔与n型氮化镓层的镓极性面电接触,使得阴极与n型氮化镓层直接接触,从而可形成良好的欧姆接触,降低了阴极与n型氮化镓层做欧姆接触的难度。同时,由于LED外延结构上包括第一开孔,使得微LED芯片发光区的面积减小,从而增大了微LED芯片工作的电流密度,进而提高了微LED芯片的发光效率。
可选地,微LED芯片包括出光面,第一开孔在出光面上的正投影面积为微 LED芯片在出光面上的正投影面积的4%~9%。
继续参考图1,微LED芯片的出光面可以为n型氮化镓层13远离发光层12 的一面;而在n型氮化镓层13远离发光层一侧的表面还设置有其他光学功能层 (如保护层或光取出层等)时,微LED芯片的出光面为最顶层光学功能层的上表面。示例性地,微LED芯片的出光面为n型氮化镓层13远离发光层12的一面,第一开孔100在出光面上的正投影面积S1为微LED芯片在出光面上的正投影面积S2的4%~9%,由此,在保证微LED芯片的发光强度的情况下,使得微 LED芯片的电流密度较大,可有效提高微LED芯片的发光亮度。
可选地,阴极包括一体的接触电极和键合电极,接触电极位于第一开孔内,键合电极位于p型氮化镓层远离发光层的一侧,微LED芯片后续可通过键合电极与背板连接。
继续参考图1,阴极20包括连为一体的接触电极21和键合电极22,接触电极21位于第一开孔100内,实现与n型氮化镓层13的欧姆接触,键合电极 22位于p型氮化镓层11远离发光层12的一侧,实现与背板的键合。本实施例可通过在p型氮化镓层11远离发光层12的一侧整面沉积阴极材料,一体形成接触电极21和键合电极22,由此,本实施例的阴极20既可以作为n型氮化镓层13的欧姆接触层,又可以作为与背板邦定的键合层。
优选地,阴极20为包括第一金属层和第二金属层的金属叠层结构,其中,第一金属层包括铬铝叠层(铬层和铝层层叠)、镍铝叠层(镍层和铝层层叠)或铝层,第二金属层包括钛金叠层(钛层和金层层叠)。即阴极20可以为铬层、铝层、钛层和金层的金属叠层,铬层、铝层、钛层和金层依次层叠。其中,铬层与n型氮化镓层13电接触,进一步降低阴极20在n型氮化镓层13上做欧姆接触的难度;金层用于与背板进行金属键合,使得金金键合易于实现;铝层具有反射作用,可将由发光层12发出的到达铝层的光的至少一部分反射回出光面,提高微LED芯片的光取出效率;钛层作为粘附层,用于粘合铝层和金层,保证阴极20的导电性。另外,阴极20也可以为镍层、铝层、钛层和金层的金属叠层,或者铝层、钛层和金层的金属叠层,本实施例对阴极20的具体材料不作限制。
可选地,基于上述实施例,在本发明另一实施例中,如图2所示,微LED 芯片还包括具有反射特性和/或吸光特性的阳极30,阳极30与p型氮化镓层11 电连接,阳极20围绕微LED芯片的发光区(对应出光面的区域)设置,且阳极 30的高度大于或等于微LED芯片的出光面的高度。
示例性地,本实施例以微LED芯片的出光面为n型氮化镓层13远离发光层 12的一面为例进行说明。本实施例中,图2仅示出了一种可实施的优选的微LED 芯片结构,即本实施例中,阳极30可通过一层导电层与p型氮化镓层11电连接。在其他实施例中,p型氮化镓层可相对于发光层及n型氮化镓层向周围延伸出一部分,阳极设置于p型氮化镓层靠近发光层一侧的表面,实现阳极直接与p 型氮化镓层电接触,阳极与p型氮化镓层电接触的方式可根据实际情况进行限定。无论阳极30与p型氮化镓层如何电连接,在该技术方案中,通过将阳极20 围绕微LED芯片的发光区设置,且阳极30的高度大于或等于微LED芯片的出光面的高度,使得非垂直于出光面出射的部分光被阳极30遮挡。而对于微LED显示面板,由于微LED芯片的尺寸小,制备的显示面板的像素密度高,相邻的微 LED芯片存在较严重的光串扰的问题。因此,在由本实施例提供的上述多个该微 LED芯片形成的显示面板中,利用各微LED芯片的阳极30的反射特性和/或吸光特性,可阻挡各微LED芯片中非垂直于出光面出射的部分光,进而可防止相邻微LED芯片的光串扰。
优选地,阳极材料包括铬、铝、钛和金的叠层金属、铝或金。其中,铝具有较好的反射特性,金具有较好的吸光特性;在阳极的材料为铬、铝、钛和金的叠层金属时,阳极包括依次层叠的铬、铝、钛和金,铬层与p型氮化镓层直接电接触或通过导电层与p型氮化镓层电连接,可形成良好的欧姆接触,铝层和金层位于铬层远离p型氮化镓层的一侧,可分别实现对非垂直于出光面出射的部分光的反射和吸收作用。
可选地,阳极30高出微LED芯片的出光面的高度Δh为0-100微米。对于显示设备,为实现较大视角的观看,微LED芯片中非垂直于出光面出射的光的出光亮不能太少,因此,阳极30高出微LED芯片的出光面的高度Δh不能太大。本实施例通过设置阳极30高出微LED芯片的出光面的高度Δh为0-100微米,可在改善相邻微LED芯片的光串扰的情况下,增大用户的观看视角,实现显示设备较大视角的显示。
可选地,在本发明一具体实施例中,参考图2,微LED芯片还包括欧姆接触层40,欧姆接触层40位于p型氮化镓层11和键合电极22之间,欧姆接触层 40与p型氮化镓层11电接触,且与阴极20绝缘;欧姆接触层40对应第一开孔100处包括第二开孔200,第二开孔200与第一开孔100相连通,阴极20经第二开孔200及第一开孔100与镓极性面131直接接触;欧姆接触层40包括向四周延伸出发光区的延伸部401,阳极30位于延伸部401靠近LED外延结构10的表面。本实施例通过在p型氮化镓层11和键合电极22之间形成欧姆接触层40,使得欧姆接触层40位于p型氮化镓层11的镓极性面上,进而可使得阳极30与 p型氮化镓层11形成良好的欧姆接触;同时,欧姆接触层40包括向四周延伸出发光区的延伸部401,阳极30位于延伸部401靠近LED外延结构10的表面,此时阳极30的高度大于或等于微LED芯片的出光面的高度,可阻挡各微LED芯片中非垂直于出光面出射的部分光,进而可防止相邻微LED芯片的光串扰。
优选地,第一开孔在出光面上的正投影位于第二开孔在出光面上的正投影所在区域内。由于实际产品中LED外延结构10很薄,p型氮化镓层11与n型氮化镓层13之间的距离很小,在刻蚀欧姆接触层40形成第二开孔200时,如果有刻蚀残留的欧姆接触层40很容易造成p型氮化镓层11与n型氮化镓层13短接,因此在刻蚀形成第二开孔200后,需要在显微镜下进行刻蚀残留物的检测,而在第一开孔100和第二开孔200重叠时,很难检测出刻蚀残留物。因此,本实施例设置第一开孔100在出光面上的正投影位于第二开孔200在出光面上的正投影所在区域内,由图2可以看出,第二开孔200的尺寸大于第一开孔100 的尺寸,第一开孔100的孔边缘到第二开孔200的孔边缘具有一定距离,由此,在进行刻蚀残留物检测时,容易看到刻蚀残留物,进而可避免p型氮化镓层11 与n型氮化镓层13短接。
可选地,基于上述实施例,如图3所示,欧姆接触层40包括层叠的氧化铟锡层41和反射层42,氧化铟锡层41与p型氮化镓层11电接触。本实施例通过设置氧化铟锡层41与p型氮化镓层11电接触,可以形成良好的欧姆接触,同时通过设置反射层,可保证LED外延结构10朝向欧姆接触层40发射的光反射至出光面,进一步提高微LED芯片的光取出效率。
优选地,反射层42包括铝、钛和钨的金属叠层,或者反射层包括银、钛和钨的金属叠层。其中,铝层或银层具有反射特性,钛层和钨层一方面可以起到对铝层或银层的保护和钝化作用,另一方面,可以防止铝层或银层在微LED芯片工作时因温度升高而产生的载流子迁移。另外,反射层42还可以仅包括铝层或者银层,本实施例对反射层42的具体材料不作限制。
基于上述各实施例,本发明实施例还提供了一种显示面板,图4是本发明实施例提供的一种显示面板的剖面结构示意图。本发明实施例提供的显示面板可应用于电视、手机、车载显示、AR和VR等显示设备,具体地,如图4所示,本实施例提供的显示面板包括背板1和多个本发明实施例提供的微LED芯片2,多个微LED芯片2设置于背板1上,背板1用于驱动各微LED芯片2。其中,微 LED芯片,包括LED外延结构10和阴极20,LED外延结构10包括层叠的p型氮化镓层11、发光层12和n型氮化镓层13;LED外延结构10上形成有第一开孔 100,n型氮化镓层13包括靠近发光层12的镓极性面,第一开孔100贯穿p型氮化镓层11以及发光层12并暴露出镓极性面,阴极20经第一开孔100与镓极性面直接接触,且阴极20与p型氮化镓层11及发光层12绝缘;p型氮化镓层 11位于发光层12靠近背板1的一侧,各微LED芯片2的阴极20相互绝缘。
本实施例中,各微LED芯片2的阴极20整面覆盖于LED外延结构10靠近背板1的一侧,背板1可以为设置有CMOS驱动电路的硅基背板,背板1上形成有与阴极20对应设置的键合层102,通过阴极20与键合层102的键合将微LED 芯片2邦定于背板1上,实现阴极20与背板1上的CMOS驱动电路一一对应电连接,以单独驱动各微LED芯片2发光。
本实施例提供的显示面板包括本发明实施例提供的微LED芯片,具备相应的功能和有益效果。
可选地,显示面板中的各微LED芯片2还包括具有反射特性和/或吸光特性的阳极30,阳极30与p型氮化镓层11电连接,阳极30围绕微LED芯片的发光区设置,且阳极30的高度大于或等于微LED芯片的出光面的高度。由此可防止相邻微LED芯片2的光串扰。
示例性地,显示面板中的各微LED芯片2还包括欧姆接触层40,欧姆接触层40位于p型氮化镓层11和阴极20的键合电极之间,欧姆接触层40与p型氮化镓层11电接触,且与阴极20绝缘;欧姆接触层40对应第一开孔100处包括第二开孔,第二开孔与第一开孔100相连通,阴极20经第二开孔及第一开孔 100与镓极性面直接接触;欧姆接触层40包括向四周延伸出发光区的延伸部,阳极30位于延伸部靠近LED外延结构10的表面。由此在解决相邻微LED芯片的光串扰问题的同时,使得阳极30与p型氮化镓层11形成良好的欧姆接触。
优选地,上述第一开孔在出光面上的正投影位于第二开孔在出光面上的正投影所在区域内,以便于检测出因刻蚀欧姆接触层40形成的刻蚀残留物,避免 p型氮化镓层11与n型氮化镓层13短接。
可选地,上述欧姆接触层40包括层叠的氧化铟锡层和反射层,氧化铟锡层与p型氮化镓层11电接触。由此通过设置氧化铟锡层与p型氮化镓层11电接触,可以形成良好的欧姆接触,同时通过设置反射层,可保证LED外延结构10 朝向欧姆接触层40发射的光反射至出光面,进一步提高微LED芯片2的光取出效率,从而提高了显示面板的发光强度。
需要说明的是,本实施例提供的显示面板包括上述任一实施例提供的微LED 芯片,在本实施例中未详尽描述的内容可参考上述实施例,此处不再赘述。
另外,上述实施例提供的显示面板中,各微LED芯片的阳极可以相互电连接,形成共阳极结构。示例性地,如图5所示,显示面板还包括整面覆盖各微 LED芯片的平坦化层50,平坦化层50填充于微LED芯片之间,可防止相邻的微 LED芯片短接。其中,平坦化层50的高度小于或等于阳极30的高度,以露出阳极30的一部分,此时,参考图5,可通过在平坦化层50上整面形成ITO层61 (或纳米银线)实现各微LED芯片的阳极30相互电连接;或者,参考图6,在任意相邻两个微LED芯片之间的平坦化层50上形成电连接对应微LED芯片阳极的导线,实现任意相邻两个微LED芯片的阳极的电连接,即实现各微LED芯片的阳极30相互电连接。
相应地,基于上述实施例提供的微LED芯片以及显示面板,本发明实施例还提供了一种显示面板的制备方法,如图7所示,该显示面板的制备方法包括:
步骤701,提供背板以及形成有LED外延层的衬底。
参考图8,可在背板1一侧的表面整面沉积第二钝化层103,通过光刻和刻蚀工艺去除部分第二钝化层103,限定出键合层的区域,其中键合层的区域可以为圆形或多边形;然后在整面沉积金属,如钛和金的叠层金属,且金位于钛远离背板1一侧的表面,通过光刻及刻蚀工艺或金属剥离工艺去除部分金属,保留键合层的区域的金属,形成键合层102,其中键合层102的厚度大于或等于第二钝化层103的厚度。参考图9,提供的衬底3中,衬底3的一侧生长有LED外延层,LED外延层包括层叠的n型氮化镓层13、发光层12和p型氮化镓层11, n型氮化镓层13位于发光层12靠近衬底3的一侧。
步骤702,在LED外延层上形成多个贯穿p型氮化镓层和发光层的第一开孔,暴露出n型氮化镓层的第一表面。
可选地,在LED外延层上形成多个贯穿p型氮化镓层和发光层的第一开孔之前,还包括:在p型氮化镓层远离发光层一侧的表面形成欧姆接触层;在欧姆接触层上形成多个贯穿欧姆接触层的第二开孔。
示例性地,参考图10,在p型氮化镓层11远离发光层12一侧的表面沉积第三钝化层104,通过光刻和刻蚀工艺去除部分第三钝化层104,限定出与上述键合层的区域的位置与形状相对应的阴极区域。参考图11,整面沉积ITO,通过光刻和刻蚀工艺刻蚀部分ITO,保留位于阴极区域的ITO且在阴极区域的ITO 上刻蚀出开孔,形成氧化铟锡层,对氧化铟锡层进行退火,退火温度为600℃;再整面溅射或蒸镀具有反射特性的金属叠层,如铝、钛和钨的金属叠层或者银、钛和钨的金属叠层再或者单独的铝层或银层,通过光刻及刻蚀工艺或者金属剥离工艺去除部分金属叠层,保留对应上述氧化铟锡层所在区域的金属叠层,形成反射层,以此由氧化铟锡层及反射层形成欧姆接触层40,且欧姆接触层40上形成有第二开孔200。需要说明的是,由于对氧化铟锡层的退火温度为600℃,会影响反射层中铝或者银的反射特性,如会使铝的表面形成黑色的麻点,使银发生团聚作用,因此需要在形成反射层之前对ITO进行退火,以保证反射层的反射效果。
接着,参考图12,刻蚀由第二开孔200暴露出的p型氮化镓层11至贯穿发光层12,形成第一开孔100,由此暴露出n型氮化镓层13的第一表面,其中,第一表面为n型氮化镓层13靠近发光层12的表面。此时,第一表面即为n型氮化镓层13的镓极性面,以便后续形成的阴极与n型氮化镓层13形成镓极性面的欧姆接触。另外,第一开孔100在出光面上的正投影位于第二开孔200在出光面上的正投影所在区域内,以便于检测出因刻蚀欧姆接触层40形成的刻蚀残留物,避免p型氮化镓层11与n型氮化镓层13短接。
步骤703,整面沉积金属,形成与第一表面直接接触的阴极。
其中,阴极与p型氮化镓层及发光层绝缘。
示例性地,参考图13,可先整面沉积第一钝化层101,通过光刻和刻蚀工艺刻蚀第一开孔100和第二开孔200内的第一钝化层,露出n型氮化镓层13的第一表面,保留开孔内侧壁和欧姆接触层40及第三钝化层104表面的第一钝化层101。参考图14,整面沉积金属,形成阴极20,且位于第一开孔100和第二开孔200内的金属与n型氮化镓层13的镓极性面直接接触,位于第一钝化层101 表面的金属用于与背板键合,从而使得阴极20既实现了与n型氮化镓层13形成欧姆接触,又增大了与背板键合的面积,易于实现微LED芯片与背板的邦定。
步骤704,将形成有阴极的衬底通过阴极邦定于背板上。
示例性地,参考图15,将背板1上的第二钝化层103与衬底3上的第三钝化层104进行对位,通过阴极20和键合层102的键合,将形成有阴极20的衬底3邦定于背板1上。
步骤705,去除衬底。
参考图16,本实施例中的衬底可以是蓝宝石衬底,也可以是硅基衬底。当衬底为蓝宝石衬底时,可以通过激光剥离技术去除蓝宝石衬底;当衬底为硅基衬底时,可以通过研磨、干法刻蚀或湿法刻蚀等工艺去除硅基衬底。
步骤706,进行像素隔离,得到多个微LED芯片。
可选地,基于上述步骤,进行像素隔离具体可包括:参考图17,刻蚀预先设定的发光区外围的LED外延层(n型氮化镓层13、发光层12和p型氮化镓层 11)至暴露出欧姆接触层40,其中欧姆接触层40中的反射层可以作为刻蚀截止层。结合图17和图18,刻蚀第三钝化层104至露出第二钝化层103,此时第二钝化层103可以作为刻蚀截止层;该步骤需要说明的是,在步骤702中形成第三钝化层来限制形成欧姆接触层40的区域,而并未整层形成欧姆接触层40,这是因为,若整层形成欧姆接触层40,则在步骤706中,需对欧姆接触层40进行刻蚀,而欧姆接触层40具有导电性,欧姆接触层40的刻蚀残留物可能会短接相邻的微LED芯片的p型氮化镓层11,造成无法彻底实现像素之间的隔离;而本实施例先形成第三钝化层104,在刻蚀第三钝化层104后,即使存在第三钝化层104的刻蚀残留物也不会影响微LED芯片的电性能。之后,参考图19,整面沉积第四钝化层105,刻蚀发光区外围的欧姆接触层40之上的第四钝化层,在暴露出的欧姆接触层40的表面形成围绕发光区的阳极30,其中,阳极30具有反射特性和/或吸光特性,且阳极30的高度大于或等于微LED芯片的出光面的高度。阳极材料可以包括铬、铝、钛和金的叠层金属、铝或金,由此可防止相邻微LED芯片的光串扰。该步骤通过进行像素隔离,实现了在背板上多个微LED 芯片的制备。
基于上述方案,在完成像素隔离之后,还可以包括:参考图20,整面沉积平坦化层50,其中平坦化层50的材料为透光材料,平坦化层50的高度低于或等于阳极30的高度,以便于实现各微LED芯片的阳极30相互电连接。
最后,可参考图5,在平坦化层50上整面形成ITO层61(或纳米银线),以实现各微LED芯片的阳极30相互电连接;或者,参考图6,在任意相邻两个微LED芯片之间的平坦化层50上形成电连接对应微LED芯片阳极的导线,以实现各微LED芯片的阳极30相互电连接。本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种微LED芯片,其特征在于,包括LED外延结构和阴极,所述LED外延结构包括依次层叠的p型氮化镓层、发光层和n型氮化镓层;
其中,所述LED外延结构上包括第一开孔,所述n型氮化镓层包括靠近所述发光层的镓极性面,所述第一开孔贯穿所述p型氮化镓层以及所述发光层并暴露出所述镓极性面,所述阴极经所述第一开孔与所述镓极性面直接接触,且所述阴极与所述p型氮化镓层及所述发光层绝缘。
2.根据权利要求1所述的微LED芯片,其特征在于,所述微LED芯片包括出光面,所述第一开孔在所述出光面上的正投影面积为所述微LED芯片在所述出光面上的正投影面积的4%~9%。
3.根据权利要求1所述的微LED芯片,其特征在于,所述阴极包括连为一体的接触电极和键合电极,所述接触电极位于所述第一开孔内,所述键合电极位于所述p型氮化镓层远离所述发光层的一侧;
优选地,所述阴极为金属叠层结构,包括第一金属层和第二金属层,其中,第一金属层包括铬铝叠层、镍铝叠层或铝层,第二金属层包括钛金叠层。
4.根据权利要求3所述的微LED芯片,其特征在于,所述微LED芯片还包括具有反射特性和/或吸光特性的阳极,所述阳极与所述p型氮化镓层电连接,所述阳极围绕所述微LED芯片的发光区设置,且所述阳极的高度大于或等于所述微LED芯片的出光面的高度;
优选地,所述阳极材料包括铬、铝、钛和金的叠层金属、铝或金。
5.根据权利要求4所述的微LED芯片,其特征在于,所述阳极高出所述微LED芯片的出光面的高度为0-100微米。
6.根据权利要求4所述的微LED芯片,其特征在于,所述微LED芯片还包括欧姆接触层,所述欧姆接触层位于所述p型氮化镓层和所述键合电极之间,所述欧姆接触层与所述p型氮化镓层电接触,且与所述阴极绝缘;
所述欧姆接触层对应所述第一开孔处设置有第二开孔,所述第二开孔与所述第一开孔相连通,所述阴极经所述第二开孔及所述第一开孔与所述镓极性面直接接触;
所述欧姆接触层包括向四周延伸出所述发光区的延伸部,所述阳极位于所述延伸部靠近所述LED外延结构的表面;
优选地,所述第一开孔在出光面上的正投影位于所述第二开孔在出光面上的正投影所在区域内。
7.根据权利要求6所述的微LED芯片,其特征在于,所述欧姆接触层包括层叠的氧化铟锡层和反射层,所述氧化铟锡层与所述p型氮化镓层电接触;
优选地,所述反射层包括金属叠层、铝层或银层;所述金属叠层包括铝、钛和钨的金属叠层或者银、钛和钨的金属叠层。
8.一种显示面板,其特征在于,包括背板和多个如权利要求1-7任一所述的微LED芯片,多个所述微LED芯片设置于所述背板上。
9.根据权利要求8所述的显示面板,其特征在于,各所述微LED芯片的所述阳极通过金属线相互电连接,或者各所述微LED芯片的所述阳极上设置纳米银线层或氧化铟锡层以实现相互电连接。
10.一种显示面板的制备方法,其特征在于,包括:
提供背板以及形成有LED外延层的衬底,其中,所述LED外延层包括层叠的n型氮化镓层、发光层和p型氮化镓层,所述n型氮化镓层位于所述发光层靠近所述衬底的一侧;
在所述LED外延层上形成多个贯穿所述p型氮化镓层和所述发光层的第一开孔,暴露出所述n型氮化镓层的第一表面,其中,所述第一表面为所述n型氮化镓层靠近所述发光层的表面;
整面沉积金属,形成与所述第一表面直接接触的阴极,其中,所述阴极与所述p型氮化镓层及所述发光层绝缘;
将形成有所述阴极的所述衬底邦定于所述背板上;
去除所述衬底;
进行像素隔离,得到多个微LED芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910774949.XA CN110600597A (zh) | 2019-08-21 | 2019-08-21 | 微led芯片、显示面板和显示面板的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910774949.XA CN110600597A (zh) | 2019-08-21 | 2019-08-21 | 微led芯片、显示面板和显示面板的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110600597A true CN110600597A (zh) | 2019-12-20 |
Family
ID=68855069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910774949.XA Pending CN110600597A (zh) | 2019-08-21 | 2019-08-21 | 微led芯片、显示面板和显示面板的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110600597A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111161641A (zh) * | 2019-12-30 | 2020-05-15 | 重庆康佳光电技术研究院有限公司 | 一种窄边框显示器背板及其制备方法、显示器 |
CN112259572A (zh) * | 2020-10-26 | 2021-01-22 | 錼创显示科技股份有限公司 | 微型发光二极管显示器 |
CN112349819A (zh) * | 2020-11-04 | 2021-02-09 | 厦门乾照光电股份有限公司 | 一种通孔填充式led芯片及其制作方法 |
CN113421953A (zh) * | 2021-06-24 | 2021-09-21 | 马鞍山杰生半导体有限公司 | 深紫外发光二极管及其制作方法 |
CN114843383A (zh) * | 2022-07-01 | 2022-08-02 | 季华实验室 | Led结构及其制造方法、led显示屏 |
WO2022261980A1 (zh) * | 2021-06-18 | 2022-12-22 | 苏州晶湛半导体有限公司 | 显示面板 |
CN115799233A (zh) * | 2022-11-30 | 2023-03-14 | 深圳市思坦科技有限公司 | 一种发光芯片阵列结构、制备方法及显示结构 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102169940A (zh) * | 2010-02-17 | 2011-08-31 | 丰田合成株式会社 | 半导体发光元件 |
US20170012175A1 (en) * | 2015-07-06 | 2017-01-12 | Lextar Electronics Corporation | Light-emitting element and light-emitting device |
CN107680960A (zh) * | 2017-09-26 | 2018-02-09 | 上海天马微电子有限公司 | 一种显示面板及其制造方法、显示装置 |
CN207116466U (zh) * | 2017-08-15 | 2018-03-16 | 广东省半导体产业技术研究院 | 一种GaN基倒装薄膜结构近紫外LED芯片 |
TW201826517A (zh) * | 2017-01-10 | 2018-07-16 | 錼創科技股份有限公司 | 顯示面板 |
-
2019
- 2019-08-21 CN CN201910774949.XA patent/CN110600597A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102169940A (zh) * | 2010-02-17 | 2011-08-31 | 丰田合成株式会社 | 半导体发光元件 |
US20170012175A1 (en) * | 2015-07-06 | 2017-01-12 | Lextar Electronics Corporation | Light-emitting element and light-emitting device |
TW201826517A (zh) * | 2017-01-10 | 2018-07-16 | 錼創科技股份有限公司 | 顯示面板 |
CN207116466U (zh) * | 2017-08-15 | 2018-03-16 | 广东省半导体产业技术研究院 | 一种GaN基倒装薄膜结构近紫外LED芯片 |
CN107680960A (zh) * | 2017-09-26 | 2018-02-09 | 上海天马微电子有限公司 | 一种显示面板及其制造方法、显示装置 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111161641A (zh) * | 2019-12-30 | 2020-05-15 | 重庆康佳光电技术研究院有限公司 | 一种窄边框显示器背板及其制备方法、显示器 |
CN111161641B (zh) * | 2019-12-30 | 2021-11-23 | 重庆康佳光电技术研究院有限公司 | 一种窄边框显示器背板及其制备方法、显示器 |
CN112259572A (zh) * | 2020-10-26 | 2021-01-22 | 錼创显示科技股份有限公司 | 微型发光二极管显示器 |
CN112259572B (zh) * | 2020-10-26 | 2022-11-08 | 錼创显示科技股份有限公司 | 微型发光二极管显示器 |
CN112349819A (zh) * | 2020-11-04 | 2021-02-09 | 厦门乾照光电股份有限公司 | 一种通孔填充式led芯片及其制作方法 |
CN112349819B (zh) * | 2020-11-04 | 2022-01-25 | 厦门乾照光电股份有限公司 | 一种通孔填充式led芯片及其制作方法 |
WO2022261980A1 (zh) * | 2021-06-18 | 2022-12-22 | 苏州晶湛半导体有限公司 | 显示面板 |
CN113421953A (zh) * | 2021-06-24 | 2021-09-21 | 马鞍山杰生半导体有限公司 | 深紫外发光二极管及其制作方法 |
CN113421953B (zh) * | 2021-06-24 | 2022-12-13 | 马鞍山杰生半导体有限公司 | 深紫外发光二极管及其制作方法 |
CN114843383A (zh) * | 2022-07-01 | 2022-08-02 | 季华实验室 | Led结构及其制造方法、led显示屏 |
CN115799233A (zh) * | 2022-11-30 | 2023-03-14 | 深圳市思坦科技有限公司 | 一种发光芯片阵列结构、制备方法及显示结构 |
CN115799233B (zh) * | 2022-11-30 | 2023-11-28 | 深圳市思坦科技有限公司 | 一种发光芯片阵列结构、制备方法及显示结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110600597A (zh) | 微led芯片、显示面板和显示面板的制备方法 | |
US10297722B2 (en) | Micro-light emitting diode with metal side mirror | |
US6255129B1 (en) | Light-emitting diode device and method of manufacturing the same | |
JP5032017B2 (ja) | 半導体発光素子及びその製造方法並びに半導体発光装置 | |
TW201828500A (zh) | 發光元件 | |
EP2244309A1 (en) | Led package structure having the led and method for fabricating the led | |
CN108878468B (zh) | 一种显示基板及其制作方法、显示面板、显示装置 | |
JP2697572B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
JP3068914U (ja) | フリップ―チップ発光デバイス | |
WO2023071910A1 (zh) | Micro-LED芯片结构及其制作方法 | |
JP7307077B2 (ja) | 発光素子及び電子機器 | |
JP2014112731A (ja) | 発光素子、発光素子製造方法 | |
CN113903836B (zh) | 倒装发光二极管和发光装置 | |
WO2018129697A1 (zh) | 半导体器件及其制造方法 | |
WO2018129696A1 (zh) | 半导体器件及其制造方法 | |
CN110429098B (zh) | 一种显示面板及其制作方法、显示装置 | |
JP2770717B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
US20120168715A1 (en) | Semiconductor light emitting device and method for manufacturing the same | |
JP2002094117A (ja) | 発光ダイオード素子及びその製造方法 | |
CN116960252A (zh) | 一种led芯片及其制备方法 | |
CN103489980A (zh) | 一种发光元件及其制作方法 | |
KR20230053014A (ko) | 표시 장치 및 그 제조 방법 | |
CN113270522A (zh) | 一种微发光二极管芯片、其制作方法及显示装置 | |
EP3852154A1 (en) | Light-emitting element | |
EP3989281A1 (en) | Display device using micro led, and method for manufacturing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20201215 Address after: No.146 Tianying Road, high tech Zone, Chengdu, Sichuan Province Applicant after: Chengdu CHENXIAN photoelectric Co.,Ltd. Address before: 065500 new industrial demonstration area of Guan County, Langfang, Hebei Applicant before: Yungu (Gu'an) Technology Co.,Ltd. |
|
TA01 | Transfer of patent application right | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191220 |
|
RJ01 | Rejection of invention patent application after publication |