CN112349819B - 一种通孔填充式led芯片及其制作方法 - Google Patents
一种通孔填充式led芯片及其制作方法 Download PDFInfo
- Publication number
- CN112349819B CN112349819B CN202011214208.5A CN202011214208A CN112349819B CN 112349819 B CN112349819 B CN 112349819B CN 202011214208 A CN202011214208 A CN 202011214208A CN 112349819 B CN112349819 B CN 112349819B
- Authority
- CN
- China
- Prior art keywords
- layer
- epitaxial
- filling
- hole
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 82
- 238000003475 lamination Methods 0.000 claims abstract description 62
- 229910052751 metal Inorganic materials 0.000 claims description 104
- 239000002184 metal Substances 0.000 claims description 104
- 239000000758 substrate Substances 0.000 claims description 98
- 238000000034 method Methods 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 20
- 239000011810 insulating material Substances 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 13
- 239000002131 composite material Substances 0.000 claims description 10
- 150000002739 metals Chemical class 0.000 claims description 8
- 238000009826 distribution Methods 0.000 abstract description 7
- 238000009825 accumulation Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 255
- 230000009286 beneficial effect Effects 0.000 description 8
- 229910002601 GaN Inorganic materials 0.000 description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 239000000945 filler Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种通孔填充式LED芯片及其制作方法,其所述外延叠层具有裸露所述第一型半导体层部分表面的通孔,所述通孔内设有填充结构;所述填充结构通过不同实施方式呈现。在保证接触的前提下,减少了由于开孔导致的表面高度差以及由此产生的空洞,进而解决因其导致的应力失配、热量聚集及电流分布不均匀的技术问题。
Description
技术领域
本发明涉及发光二极管领域,尤其涉及一种通孔填充式LED芯片及其制作方法。
背景技术
随着LED芯片技术的发展,垂直结构芯片和倒装结构芯片等均取得较大进步,尤其是采用通孔式的设计,可以极大提高垂直芯片和倒装芯片的发光效率。所谓通孔式,即是通过在外延表面开孔至N型半导体,通过电连接将N型接触引至芯片表面,以便于做键合或者固晶。
如专利公开号为CN102479912A,专利名称为:一种通孔式高散热LED芯片及其制作方法,其主要将LED芯片以晶圆键合方式形成一高散热底板,从而在芯片端改善热传和散热问题,并将部份N型电极透过通孔和底板相连接,部份N型电极透过侧壁化和底板相连接。使芯片垂直上下各成正负极,减少封装打线数量,增加出光面积和效率。
然而,本发明人在实验过程中发现:由于开孔过程造成LED芯片表面存在高度差别,使得在固晶和键合的界面容易产生空洞(其中,空洞的示意图如说明书附图的图1所示)。这些空洞容易导致应力失配、热量聚集及电流分布不均匀,进而导致功能层和整颗芯片的失效。尽管可以通过优化键合或者固晶的工艺来减少空洞的产生,但由于高度差的存在,空洞依然无法避免。
有鉴于此,本发明人专门设计了一种通孔填充式LED芯片及其制作方法,本案由此产生。
发明内容
本发明的目的在于提供一种通孔填充式LED芯片及其制作方法,以解决现有技术中因开孔过程造成LED芯片表面存在高度差别,使得在固晶和键合的界面容易产生空洞,进而导致应力失配、热量聚集及电流分布不均匀的技术问题。
为了实现上述目的,本发明采用的技术方案如下:
一种通孔填充式LED芯片,包括:
基板;
外延叠层,设置于所述基板上,所述外延叠层至少包括沿第一方向依次堆叠的第二型半导体层、有源区以及第一型半导体层,且所述外延叠层具有裸露所述第一型半导体层部分表面的通孔,所述通孔内设有填充结构;第一方向垂直于所述基板,并由所述基板指向所述外延叠层;
第二金属层,其层叠于所述第二型半导体层背离所述有源区的一侧表面,且所述第二金属层具有用于电连接的裸露面;
绝缘层,其设置所述外延叠层朝向所述基板的一侧,且覆盖所述第二金属层及外延结构并延伸至所述通孔侧壁;
第一金属层,其层叠于所述基板朝向所述外延叠层的一侧表面;并与所述第一型半导体层形成电接触。
在本发明的一种实施方式中,所述填充结构包括在外延叠层中通过蚀刻形成独立的外延台柱。
优选地,在所述外延台柱表面设有填充层。
优选地,所述填充层包括一种或多种绝缘材料叠层,或所述填充层包括一种或多种金属叠层,或所述填充层包括绝缘材料与所述金属的复合结构。
针对上述结构,本发明还提供了该通孔填充式LED芯片的制作方法,其包括如下步骤:
B01、提供一生长衬底;
B02、层叠一外延叠层于所述生长衬底表面,所述外延叠层包括沿第一方向依次堆叠第一型半导体层、有源区以及第二型半导体层,所述第一方向垂直于所述生长衬底,并由所述生长衬底指向所述外延叠层;
B03、通过蚀刻工艺,在所述外延叠层上形成一凹槽及对应的独立外延台柱,所述凹槽裸露所述第一型半导体层;
B04、在所述外延叠层表面形成第二金属层;
B05、沉积一绝缘层,所述绝缘层覆盖所述第二金属层及外延结构并延伸至所述通孔侧壁;
B06、制作第一金属层,所述第一金属层层叠于所述绝缘层及所述填充层的表面,并嵌入所述凹槽与所述第一型半导体层形成电接触;
B07、通过键合工艺,将步骤B06所形成的芯片结构固定于基板,且所述基板形成于所述第一金属层的表面;
B08、剥离所述生长衬底;
B09、蚀刻部分所述外延叠层,使所述第二金属层具有用于电连接的裸露面。
优选地,可以进一步地在所述外延台柱表面沉积填充层,所述填充层包括一种或多种绝缘材料叠层,或所述填充层包括一种或多种金属叠层,或所述填充层包括绝缘材料与所述金属的复合结构。
在本发明的另一种实施方式中,所述填充结构包括直接层叠于所述通孔底部的填充层。
优选地,所述填充层通过凹槽与所述外延叠层相互隔离,且所述第一金属层嵌入所述凹槽与所述第一型半导体层形成电接触。
优选地,所述填充层包括一种或多种绝缘材料叠层,或所述填充层包括一种或多种金属叠层,或所述填充层包括绝缘材料与所述金属的复合结构。
针对上述结构,本发明还提供了另一种通孔填充式LED芯片的制作方法,其包括如下步骤:
A01、提供一生长衬底;
A02、层叠一外延叠层于所述生长衬底表面,所述外延叠层包括沿第一方向依次堆叠第一型半导体层、有源区以及第二型半导体层,所述第一方向垂直于所述生长衬底,并由所述生长衬底指向所述外延叠层;
A03、通过蚀刻工艺在所述外延叠层形成通孔,所述通孔裸露所述第一型半导体层的部分表面;
A04、在所述外延叠层表面形成第二金属层;
A05、沉积一绝缘层,所述绝缘层覆盖所述第二金属层及外延结构并延伸至所述通孔侧壁;
A06、在所述通孔内沉积形成填充层,所述填充层通过凹槽与所述外延叠层相互隔离;
A07、制作第一金属层,所述第一金属层层叠于所述绝缘层及所述填充层的表面,并嵌入所述凹槽与所述第一型半导体层形成电接触;
A08、通过键合工艺,将步骤A07所形成的芯片结构固定于基板,且所述基板形成于所述第一金属层的表面;
A09、剥离所述生长衬底;
A10、蚀刻部分所述外延叠层,使所述第二金属层具有用于电连接的裸露面。
在本发明的又一种实施方式中,所述填充结构包括直接层叠于所述通孔底部的填充层。
优选地,所述填充层完全填充所述通孔,且所述填充层包括一种或多种金属叠层。
针对该结构,本发明提供了一种通孔填充式LED芯片的制作方法,其包括如下步骤:
S01、提供一生长衬底;
S02、层叠一外延叠层于所述生长衬底表面,所述外延叠层包括沿第一方向依次堆叠第一型半导体层、有源区以及第二型半导体层,所述第一方向垂直于所述生长衬底,并由所述生长衬底指向所述外延叠层;
S03、通过蚀刻工艺在所述外延叠层形成通孔,所述通孔裸露所述第一型半导体层的部分表面;
S04、在所述外延叠层表面形成第二金属层;
S05、沉积一绝缘层,所述绝缘层覆盖所述第二金属层及外延结构并延伸至所述通孔侧壁;
S06、在所述通孔内沉积形成填充层,所述填充层完全填充所述通孔,且所述填充层包括一种或多种金属叠层,所述填充层能够与所述第一型半导体形成欧姆接触;
S07、制作第一金属层,所述第一金属层层叠于所述绝缘层及所述填充层的表面;
S08、通过键合工艺,将步骤S07所形成的LED芯片固定于基板,且所述基板形成于所述第一金属层的表面;
S09、剥离所述生长衬底;
S10、蚀刻部分所述外延叠层,使所述第二金属层具有用于电连接的裸露面。
经由上述的技术方案可知,本发明提供的通孔填充式LED芯片,其所述外延叠层具有裸露所述第一型半导体层部分表面的通孔,所述通孔内设有填充结构;所述填充结构通过上述不同实施方式呈现。在保证接触的前提下,减少了由于开孔导致的表面高度差以及由此产生的空洞,进而解决因其导致的应力失配、热量聚集及电流分布不均匀的技术问题。
本发明提供的通孔填充式LED芯片的制作方法,在实现上述通孔填充式LED芯片的有益效果的同时,其工艺制作简单、便捷,便于生产化。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为背景技术中所提供的通孔式LED芯片在固晶和键合的界面所产生的空洞的示意图;
图2为本发明实施例所提供的一种通孔填充式LED芯片的结构俯视图;
图2.1至图2.9为本发明实施例中图2所提供的通孔填充式LED芯片的制作方法步骤所对应的结构示意图;
图3为本发明实施例所提供的另一种通孔填充式LED芯片的结构俯视图;
图3.1至图3.9为本发明实施例中图3所提供的通孔填充式LED芯片的制作方法步骤所对应的结构示意图;
图4为本发明实施例所提供的又一种通孔填充式LED芯片的结构俯视图;
图4.1至图4.9为本发明实施例中图4所提供的通孔填充式LED芯片的制作方法步骤所对应的结构示意图;
图中符号说明:A、空洞,1、基板,2、生长衬底,31、第一型半导体层,32、有源区,33、第二型半导体层,34、凹槽,35、通孔,36、外延台柱,4、第二金属层,5、绝缘层,6、填充层,7、第一金属层。
具体实施方式
为使本发明的内容更加清晰,下面结合附图对本发明的内容作进一步说明。本发明不局限于该具体实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一
如图2所示,一种通孔填充式LED芯片,包括:
基板1;
外延叠层,设置于基板1上,外延叠层至少包括沿第一方向依次堆叠的第二型半导体层33、有源区32以及第一型半导体层31,且外延叠层具有裸露第一型半导体层31部分表面的通孔35,通孔35内设有填充结构;第一方向垂直于基板1,并由基板1指向外延叠层;
第二金属层4,其层叠于第二型半导体层33背离有源区32的一侧表面,且第二金属层4具有用于电连接的裸露面;
绝缘层5,其设置外延叠层朝向基板1的一侧,且覆盖第二金属层4及外延结构并延伸至通孔35侧壁;
第一金属层7,其层叠于基板1朝向外延叠层的一侧表面;并与第一型半导体层31形成电接触。
值得一提的是,基板1的类型在本实施例中不受限制,例如,衬底可以是但不限于导电基板1、蓝宝石衬底、硅衬底等。另外,外延叠层的第一型半导体层31、有源区32以及第二型半导体层33的类型在本实施例中也可以不受限制,例如,第一型半导体层31可以是但不限于氮化镓层,相应地,第二型半导体层33可以是但不限于氮化镓层;
同时,本实施例不限定绝缘层5、第一金属层7及第二金属层4的具体类型,只要满足上述要求即可。
本实施例中,填充结构包括在外延叠层中通过蚀刻形成独立的外延台柱36。
本实施例中,在外延台柱36表面设有填充层6。
本实施例中,填充层6包括一种或多种绝缘材料叠层,或所述填充层包括一种或多种金属叠层,或所述填充层包括绝缘材料与所述金属的复合结构。
本发明实施例还提供了又一种通孔填充式LED芯片的制作方法,图2.1至图2.9所示,其包括如下步骤:
B01、提供一生长衬底2;
B02、层叠一外延叠层于生长衬底2表面,外延叠层包括沿第一方向依次堆叠第一型半导体层31、有源区32以及第二型半导体层33,第一方向垂直于生长衬底2,并由生长衬底2指向外延叠层;
B03、通过蚀刻工艺,在外延叠层上形成一凹槽34及对应的独立外延台柱36,凹槽34裸露第一型半导体层31;
B04、在外延叠层表面形成第二金属层4;
B05、沉积一绝缘层5,绝缘层5覆盖第二金属层4及外延结构并延伸至凹槽34侧壁;
B06、制作第一金属层7,第一金属层7层叠于外延叠层及填充层6的表面,并嵌入凹槽34与第一型半导体层31形成电接触;
B07、通过键合工艺,将步骤B06所形成的芯片结构固定于基板1,且基板1形成于第一金属层7的表面;
B08、剥离生长衬底2;
B09、蚀刻部分外延叠层,使第二金属层4具有用于电连接的裸露面。
本实施例中,可以进一步地在外延台柱36表面沉积填充层6,填充层6包括一种或多种绝缘材料叠层,或所述填充层包括一种或多种金属叠层,或所述填充层包括绝缘材料与所述金属的复合结构。
经由上述的技术方案可知,本发明实施例提供的通孔填充式LED芯片,其外延叠层具有裸露第一型半导体层31部分表面的通孔35,通孔35内设有填充层结构;进一步地,填充结构包括在外延叠层中通过蚀刻形成独立的外延台柱36,在外延台柱36表面设有填充层6。在保证接触的前提下,减少了由于开孔导致的表面高度差以及由此产生的空洞,进而解决因其导致的应力失配、热量聚集及电流分布不均匀的技术问题。
本实施例提供的通孔填充式LED芯片的制作方法,在实现上述通孔填充式LED芯片的有益效果的同时,其工艺制作简单、便捷,便于生产化。
实施例二
如图3所示,一种通孔填充式LED芯片,包括:
基板1;
外延叠层,设置于基板1上,外延叠层至少包括沿第一方向依次堆叠的第二型半导体层33、有源区32以及第一型半导体层31,且外延叠层具有裸露第一型半导体层31部分表面的通孔35,通孔35内设有填充结构;第一方向垂直于基板1,并由基板1指向外延叠层;
第二金属层4,其层叠于第二型半导体层33背离有源区32的一侧表面,且第二金属层4具有用于电连接的裸露面;
绝缘层5,其设置外延叠层朝向基板1的一侧,且覆盖第二金属层4及外延结构并延伸至通孔35侧壁;
第一金属层7,其层叠于基板1朝向外延叠层的一侧表面;并与第一型半导体层31形成电接触。
值得一提的是,基板1的类型在本实施例中不受限制,例如,衬底可以是但不限于导电基板1、蓝宝石衬底、硅衬底等。另外,外延叠层的第一型半导体层31、有源区32以及第二型半导体层33的类型在本实施例中也可以不受限制,例如,第一型半导体层31可以是但不限于氮化镓层,相应地,第二型半导体层33可以是但不限于氮化镓层;
同时,本实施例不限定绝缘层5、第一金属层7及第二金属层4的具体类型,只要满足上述要求即可。
同时,本实施例不限定通孔35的面积。
本实施例中,填充结构包括直接层叠于通孔35底部的填充层6。本实施例中,填充层6通过凹槽34与外延叠层相互隔离,第一金属层7嵌入凹槽34与第一型半导体层31形成电接触。
本实施例中,填充层6包括一种或多种绝缘材料叠层,或填充层6包括一种或多种金属叠层,或填充层6包括绝缘材料与金属的复合结构。
本实施例还提供了一种通孔填充式LED芯片的制作方法,如图3.1至图3.9所示,其包括如下步骤:
A01、提供一生长衬底2;
A02、层叠一外延叠层于生长衬底2表面,外延叠层包括沿第一方向依次堆叠第一型半导体层31、有源区32以及第二型半导体层33,第一方向垂直于生长衬底2,并由生长衬底2指向外延叠层;
A03、通过蚀刻工艺在外延叠层形成通孔35,通孔35裸露第一型半导体层31的部分表面;
A04、在外延叠层表面形成第二金属层4;
A05、沉积一绝缘层5,绝缘层5覆盖第二金属层4及外延结构并延伸至通孔35侧壁;
A06、在通孔35内沉积形成填充层6,填充层6通过凹槽34与外延叠层相互隔离;
A07、制作第一金属层7,第一金属层7层叠于绝缘层5及填充层6的表面,并嵌入凹槽34与第一型半导体层31形成电接触;
A08、通过键合工艺,将步骤A07所形成的芯片结构固定于基板1,且基板1形成于第一金属层7的表面;
A09、剥离生长衬底2;
A10、蚀刻部分外延叠层,使第二金属层4具有用于电连接的裸露面。
本实施例中,填充层6包括一种或多种绝缘材料叠层,或填充层6包括一种或多种金属叠层,或填充层6包括绝缘材料与金属的复合结构。
在本发明的其他实施方式中,可对换步骤A04与步骤A06的顺序。
经由上述的技术方案可知,本实施例提供的通孔填充式LED芯片,其外延叠层具有裸露第一型半导体层31部分表面的通孔35,通孔35内设有填充结构,填充结构包括直接层叠于通孔35底部的填充层6,填充层6通过凹槽34与外延叠层相互隔离,且第一金属层7嵌入凹槽34与第一型半导体层31形成电接触;在保证接触的前提下,减少了由于开孔导致的表面高度差以及由此产生的空洞,进而解决因其导致的应力失配、热量聚集及电流分布不均匀的技术问题。
本实施例提供的通孔填充式LED芯片的制作方法,在实现上述通孔填充式LED芯片的有益效果的同时,其工艺制作简单、便捷,便于生产化。
实施例三
如图4所示,一种通孔填充式LED芯片,包括:
基板1;
外延叠层,设置于基板1上,外延叠层至少包括沿第一方向依次堆叠的第二型半导体层33、有源区32以及第一型半导体层31,且外延叠层具有裸露第一型半导体层31部分表面的通孔35,通孔35内设有填充结构;第一方向垂直于基板1,并由基板1指向外延叠层;
第二金属层4,其层叠于第二型半导体层33背离有源区32的一侧表面,且第二金属层4具有用于电连接的裸露面;
绝缘层5,其设置外延叠层朝向基板1的一侧,且覆盖第二金属层4及外延结构并延伸至通孔35侧壁;
第一金属层7,其层叠于基板1朝向外延叠层的一侧表面;并与第一型半导体层31形成电接触。
值得一提的是,基板1的类型在本实施例中不受限制,例如,衬底可以是但不限于导电基板1、蓝宝石衬底、硅衬底等。另外,外延叠层的第一型半导体层31、有源区32以及第二型半导体层33的类型在本实施例中也可以不受限制,例如,第一型半导体层31可以是但不限于氮化镓层,相应地,第二型半导体层33可以是但不限于氮化镓层;
同时,本实施例不限定绝缘层5、第一金属层7及第二金属层4的具体类型,只要满足上述要求即可。
同时,本实施例不限定通孔35的面积。
本实施例中,填充结构包括直接层叠于通孔35底部的填充层6。
本实施例中,填充层6完全填充通孔35,且填充层6包括一种或多种金属叠层。
本实施例还提供了一种通孔填充式LED芯片的制作方法,如图4.1至图4.9所示,其包括如下步骤:
S01、提供一生长衬底2;
S02、层叠一外延叠层于生长衬底2表面,外延叠层包括沿第一方向依次堆叠第一型半导体层31、有源区32以及第二型半导体层33,第一方向垂直于生长衬底2,并由生长衬底2指向外延叠层;
S03、通过蚀刻工艺在外延叠层形成通孔35,通孔35裸露第一型半导体层31的部分表面;
S04、在外延叠层表面形成第二金属层4;
S05、沉积一绝缘层5,绝缘层5覆盖第二金属层4及外延结构并延伸至通孔35侧壁;
S06、在通孔35内沉积形成填充层6,填充层6完全填充通孔35,且填充层6包括一种或多种金属叠层,所述填充层能够与所述第一型半导体形成欧姆接触;
S07、制作第一金属层7,第一金属层7层叠于绝缘层5及填充层6的表面;
S08、通过键合工艺,将步骤S07所形成的LED芯片固定于基板1,且基板1形成于第一金属层7的表面;
S09、剥离生长衬底2;
S10、蚀刻部分外延叠层,使第二金属层4具有用于电连接的裸露面。
在本发明的其他实施方式中,可对换步骤S04与步骤S06的顺序。
经由上述的技术方案可知,本实施例提供的通孔填充式LED芯片,其外延叠层具有裸露第一型半导体层31部分表面的通孔35,通孔35内设有填充结构,填充结构包括直接层叠于通孔35底部的填充层6,填充层6完全填充通孔35,且填充层6包括一种或多种金属叠层;在保证接触的前提下,减少了由于开孔导致的表面高度差以及由此产生的空洞,进而解决因其导致的应力失配、热量聚集及电流分布不均匀的技术问题。
本实施例提供的通孔填充式LED芯片的制作方法,在实现上述通孔填充式LED芯片的有益效果的同时,其工艺制作简单、便捷,便于生产化。
本发明实施例所提供的装置,其实现原理及产生的技术效果和前述方法实施例相同,为简要描述,装置实施例部分未提及之处,可参考前述方法实施例中相应内容。所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,前述描述的系统、装置和单元的具体工作过程,均可以参考上述方法实施例中的对应过程,在此不再赘述。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (7)
1.一种通孔填充式LED芯片,其特征在于,包括:
基板;
外延叠层,设置于所述基板上,所述外延叠层至少包括沿第一方向依次堆叠的第二型半导体层、有源区以及第一型半导体层,且所述外延叠层具有裸露所述第一型半导体层部分表面的通孔,所述通孔内设有填充结构;第一方向垂直于所述基板,并由所述基板指向所述外延叠层;
第二金属层,其层叠于所述第二型半导体层背离所述有源区的一侧表面,且所述第二金属层具有用于电连接的裸露面;
绝缘层,其设置所述外延叠层朝向所述基板的一侧,且覆盖所述第二金属层及外延结构并延伸至所述通孔侧壁;
第一金属层,其层叠于所述基板朝向所述外延叠层的一侧表面;并与所述第一型半导体层形成电接触;
其中,所述填充结构包括在外延叠层中通过蚀刻形成的独立外延台柱,所述独立外延台柱通过凹槽与所述外延叠层相互隔离,且所述第一金属层嵌入所述凹槽与所述第一型半导体层形成电接触;
或所述填充结构包括直接层叠于所述通孔底部的填充层;所述填充层通过凹槽与所述外延叠层相互隔离,且所述第一金属层嵌入所述凹槽与所述第一型半导体层形成电接触。
2.根据权利要求1所述的通孔填充式LED芯片,其特征在于,在所述外延台柱表面设有填充层。
3.根据权利要求1或2所述的通孔填充式LED芯片,其特征在于,所述填充层包括一种或多种绝缘材料叠层,或所述填充层包括一种或多种金属叠层,或所述填充层包括绝缘材料与所述金属的复合结构。
4.一种通孔填充式LED芯片的制作方法,其特征在于,其包括如下步骤:
B01、提供一生长衬底;
B02、层叠一外延叠层于所述生长衬底表面,所述外延叠层包括沿第一方向依次堆叠第一型半导体层、有源区以及第二型半导体层,所述第一方向垂直于所述生长衬底,并由所述生长衬底指向所述外延叠层;
B03、通过蚀刻工艺,在所述外延叠层上形成一凹槽及对应的独立外延台柱,所述凹槽裸露所述第一型半导体层;
B04、在所述外延叠层表面形成第二金属层;
B05、沉积一绝缘层,所述绝缘层覆盖所述第二金属层及外延结构并延伸至所述通孔侧壁;
B06、制作第一金属层,所述第一金属层层叠于所述绝缘层及所述外延台柱的表面,并嵌入所述凹槽与所述第一型半导体层形成电接触;
B07、通过键合工艺,将步骤B06所形成的芯片结构固定于基板,且所述基板形成于所述第一金属层的表面;
B08、剥离所述生长衬底;
B09、蚀刻部分所述外延叠层,使所述第二金属层具有用于电连接的裸露面。
5.根据权利要求4所述的一种通孔填充式LED芯片的制作方法,其特征在于,可以进一步地在所述外延台柱表面沉积填充层,所述填充层包括一种或多种绝缘材料叠层,或所述填充层包括一种或多种金属叠层,或所述填充层包括绝缘材料与所述金属的复合结构。
6.一种通孔填充式LED芯片的制作方法,其特征在于,其包括如下步骤:
A01、提供一生长衬底;
A02、层叠一外延叠层于所述生长衬底表面,所述外延叠层包括沿第一方向依次堆叠第一型半导体层、有源区以及第二型半导体层,所述第一方向垂直于所述生长衬底,并由所述生长衬底指向所述外延叠层;
A03、通过蚀刻工艺在所述外延叠层形成通孔,所述通孔裸露所述第一型半导体层的部分表面;
A04、在所述外延叠层表面形成第二金属层;
A05、沉积一绝缘层,所述绝缘层覆盖所述第二金属层及外延结构并延伸至所述通孔侧壁;
A06、在所述通孔内沉积形成填充层,所述填充层通过凹槽与所述外延叠层相互隔离;
A07、制作第一金属层,所述第一金属层层叠于所述绝缘层及所述填充层的表面,并嵌入所述凹槽与所述第一型半导体层形成电接触;
A08、通过键合工艺,将步骤A07所形成的芯片结构固定于基板,且所述基板形成于所述第一金属层的表面;
A09、剥离所述生长衬底;
A10、蚀刻部分所述外延叠层,使所述第二金属层具有用于电连接的裸露面。
7.根据权利要求6所述的一种通孔填充式LED芯片的制作方法,其特征在于,所述填充层包括一种或多种绝缘材料叠层,或所述填充层包括一种或多种金属叠层,或所述填充层包括绝缘材料与所述金属的复合结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011214208.5A CN112349819B (zh) | 2020-11-04 | 2020-11-04 | 一种通孔填充式led芯片及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011214208.5A CN112349819B (zh) | 2020-11-04 | 2020-11-04 | 一种通孔填充式led芯片及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112349819A CN112349819A (zh) | 2021-02-09 |
CN112349819B true CN112349819B (zh) | 2022-01-25 |
Family
ID=74356149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011214208.5A Active CN112349819B (zh) | 2020-11-04 | 2020-11-04 | 一种通孔填充式led芯片及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112349819B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113328017B (zh) * | 2021-05-24 | 2022-06-21 | 厦门乾照光电股份有限公司 | 一种通孔式垂直结构led芯片及其制作方法 |
CN113363370A (zh) * | 2021-06-02 | 2021-09-07 | 厦门乾照光电股份有限公司 | 一种垂直结构led芯片及其制作方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014126438A1 (ko) * | 2013-02-18 | 2014-08-21 | 전남대학교산학협력단 | 반도체 발광 소자 및 그 제조방법 |
CN204348750U (zh) * | 2014-10-23 | 2015-05-20 | 北京中科天顺信息技术有限公司 | 发光二极管以及包括其的发光二极管模块 |
CN105489721A (zh) * | 2015-09-21 | 2016-04-13 | 大连德豪光电科技有限公司 | 一种含有反射层的led倒装芯片及其制备方法 |
CN109326702A (zh) * | 2017-07-31 | 2019-02-12 | 山东浪潮华光光电子股份有限公司 | 一种具有环形电极结构的led芯片及其制备方法 |
CN109545935A (zh) * | 2018-12-27 | 2019-03-29 | 佛山市国星半导体技术有限公司 | 一种高亮度led芯片及其制作方法 |
CN110600597A (zh) * | 2019-08-21 | 2019-12-20 | 云谷(固安)科技有限公司 | 微led芯片、显示面板和显示面板的制备方法 |
CN111430522A (zh) * | 2020-05-09 | 2020-07-17 | 东莞市中晶半导体科技有限公司 | Led芯片、led显示屏模组及制作方法 |
CN111640830A (zh) * | 2020-06-11 | 2020-09-08 | 厦门乾照光电股份有限公司 | 一种倒装led芯片及其制备方法 |
CN211629134U (zh) * | 2020-03-11 | 2020-10-02 | 朗明纳斯光电(厦门)有限公司 | 一种led芯片及封装结构 |
-
2020
- 2020-11-04 CN CN202011214208.5A patent/CN112349819B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014126438A1 (ko) * | 2013-02-18 | 2014-08-21 | 전남대학교산학협력단 | 반도체 발광 소자 및 그 제조방법 |
CN204348750U (zh) * | 2014-10-23 | 2015-05-20 | 北京中科天顺信息技术有限公司 | 发光二极管以及包括其的发光二极管模块 |
CN105489721A (zh) * | 2015-09-21 | 2016-04-13 | 大连德豪光电科技有限公司 | 一种含有反射层的led倒装芯片及其制备方法 |
CN109326702A (zh) * | 2017-07-31 | 2019-02-12 | 山东浪潮华光光电子股份有限公司 | 一种具有环形电极结构的led芯片及其制备方法 |
CN109545935A (zh) * | 2018-12-27 | 2019-03-29 | 佛山市国星半导体技术有限公司 | 一种高亮度led芯片及其制作方法 |
CN110600597A (zh) * | 2019-08-21 | 2019-12-20 | 云谷(固安)科技有限公司 | 微led芯片、显示面板和显示面板的制备方法 |
CN211629134U (zh) * | 2020-03-11 | 2020-10-02 | 朗明纳斯光电(厦门)有限公司 | 一种led芯片及封装结构 |
CN111430522A (zh) * | 2020-05-09 | 2020-07-17 | 东莞市中晶半导体科技有限公司 | Led芯片、led显示屏模组及制作方法 |
CN111640830A (zh) * | 2020-06-11 | 2020-09-08 | 厦门乾照光电股份有限公司 | 一种倒装led芯片及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112349819A (zh) | 2021-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI473246B (zh) | 發光二極體晶粒等級封裝 | |
US8236584B1 (en) | Method of forming a light emitting diode emitter substrate with highly reflective metal bonding | |
TWI623113B (zh) | 光電配置及用於產生光電配置之方法 | |
CN105637636B (zh) | 用于制造光电子半导体器件的方法和光电子半导体器件 | |
US20130248922A1 (en) | Flip-chip semiconductor optoelectronic device and method for fabricating the same | |
CN112349819B (zh) | 一种通孔填充式led芯片及其制作方法 | |
TWI683457B (zh) | 發光二極體(led)結構及形成覆晶led結構之方法 | |
TW201230407A (en) | Method of fabricating light emitting diode package and light emitting diode device | |
CN103311261A (zh) | 集成led发光器件及其制作方法 | |
EP2715813B1 (en) | P-n separation metal fill for flip chip leds | |
JP4930548B2 (ja) | 発光装置及びその製造方法 | |
KR101281081B1 (ko) | 수직형 발광 다이오드 셀 어레이 및 그의 제조 방법 | |
WO2023155444A1 (zh) | 倒装led芯片及其制备方法、led封装体及显示装置 | |
EP2221889B1 (en) | Light emitting diode package | |
CN110429098B (zh) | 一种显示面板及其制作方法、显示装置 | |
US20120168715A1 (en) | Semiconductor light emitting device and method for manufacturing the same | |
KR101411256B1 (ko) | 반도체 발광소자 및 그의 제조방법 | |
US20220294185A1 (en) | Vertical cavity surface emitting laser device and method for manufacturing the same | |
CN113328017B (zh) | 一种通孔式垂直结构led芯片及其制作方法 | |
CN115881711A (zh) | MicroLED显示器件及其制备方法 | |
KR20130136260A (ko) | 반도체 발광소자 패키지 및 그 제조방법 | |
CN111883480A (zh) | 一种芯片互连方法 | |
CN218039255U (zh) | 一种led芯片 | |
CN219917207U (zh) | 一种led芯片 | |
CN217507341U (zh) | 一种集成式led芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |