CN111883480A - 一种芯片互连方法 - Google Patents

一种芯片互连方法 Download PDF

Info

Publication number
CN111883480A
CN111883480A CN202010739131.7A CN202010739131A CN111883480A CN 111883480 A CN111883480 A CN 111883480A CN 202010739131 A CN202010739131 A CN 202010739131A CN 111883480 A CN111883480 A CN 111883480A
Authority
CN
China
Prior art keywords
layer
main
chip
connection structure
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010739131.7A
Other languages
English (en)
Other versions
CN111883480B (zh
Inventor
陶玉娟
姜艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Tongfu Microelectronics Co ltd
Original Assignee
Nantong Tongfu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Tongfu Microelectronics Co ltd filed Critical Nantong Tongfu Microelectronics Co ltd
Priority to CN202010739131.7A priority Critical patent/CN111883480B/zh
Publication of CN111883480A publication Critical patent/CN111883480A/zh
Application granted granted Critical
Publication of CN111883480B publication Critical patent/CN111883480B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请公开了一种芯片互连方法，属于半导体技术领域。本申请公开的芯片互连方法在主芯片功能面一侧形成与功能面上的焊盘电连接的电连接结构，该电连接结构从包含单颗主芯片的第一封装元件的上下表面露出，以使主芯片功能面上的焊盘引出，进而与其他第一封装元件以及封装基板电连接。本申请未在主芯片上开设通孔，保障了主芯片结构的完整性，并且通过焊料与堆叠设置的多个第一封装元件及封装基板电连接，使主芯片之间实现互连，该方式相较于打线的方式连接更可靠，相较于开设通孔的方式主芯片的结构强度更高，提高了封装器件的可靠性。

Description

一种芯片互连方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种芯片互连方法。
背景技术
随着电子产品的更新换代，愈发要求电子产品的功能更多元化而体积更精小化，因此对于能够实现不能功能的芯片的堆叠方式需要尽可能压缩其堆叠后的体积。
现有技术中，在3D堆叠时，通常采用硅通孔技术(TSV，Through Silicon Via)在堆叠后的芯片上打一个贯穿的通孔，在通孔内填充导电材料以使芯片上的焊盘能够与其他芯片的焊盘电连接；或者，采用交错层叠的方式，将芯片正面的焊盘露出，进而通过打线的方式使芯片与芯片之间的焊盘能够电连接。
但是，硅通孔技术的对于工艺的精度要求极高，且会降低芯片的良品率，减小芯片的强度，而交错层叠再打线的方式，芯片交错层叠后所占的体积较大，并且打线连接存在不牢固的问题。
发明内容
本申请主要解决的技术问题是提供一种芯片互连方法，能够将主芯片功能面上的焊盘从包含主芯片的封装元件的上下表面引出，进而与其他电气元件电连接。
为解决上述技术问题，本申请采用的一个技术方案是：
提供一种芯片互连方法，包括：提供多个第一封装元件，所述第一封装元件包括主芯片和电连接结构，所述电连接结构与所述主芯片的功能面上的焊盘电连接，且具有从所述第一封装元件的上下表面外露的部分；将所述多个第一封装元件层叠设置在封装基板上，其中，在层叠方向上，相邻所述第一封装元件中外露的所述电连接结构通过焊料相互电连接，且最靠近所述封装基板的所述第一封装元件中外露的所述电连接结构与所述封装基板通过焊料电连接。
其中，所述提供多个第一封装元件，包括：在多个所述主芯片的侧面和功能面一侧形成第一塑封层，其中，所述主芯片的功能面上的所述焊盘从所述第一塑封层中露出，且相邻所述主芯片之间的所述第一塑封层上形成有一个第一开口，其中，所述第一开口的底部相对所述主芯片的功能面靠近所述主芯片的非功能面；在所述第一塑封层上形成所述电连接结构，所述电连接结构与所述焊盘电连接且覆盖所述第一开口表面；从所述主芯片的所述非功能面一侧进行减薄，直至位于所述第一开口底部的所述电连接结构露出；切割掉所述第一开口位置处的部分所述电连接结构，以获得包含单颗所述主芯片的所述第一封装元件，且所述电连接结构具有分布于所述主芯片两侧的部分。
或者，所述提供多个第一封装元件，包括：在多个所述主芯片的侧面和功能面一侧形成第一塑封层，其中，所述主芯片的功能面上的所述焊盘从所述第一塑封层中露出，且相邻所述主芯片之间的所述第一塑封层上形成有两个第一开口，其中，所述第一开口的底部相对所述主芯片的功能面靠近所述主芯片的非功能面；在所述第一塑封层上形成所述电连接结构，所述电连接结构与所述焊盘电连接且覆盖所述第一开口表面；从所述主芯片的所述非功能面一侧进行减薄，直至位于所述第一开口底部的所述电连接结构露出；切割掉相邻所述第一开口之间的所述第一塑封层，以获得包含单颗所述主芯片的所述第一封装元件，且所述电连接结构具有分布于所述主芯片两侧的部分。
其中，所述在多个所述主芯片的侧面和功能面一侧形成第一塑封层，包括：将多个所述主芯片的非功能面一侧黏贴于第一载板上；在多个所述主芯片的功能面一侧设置第一模具，其中，所述第一模具面向所述主芯片一侧设有多个第一凸部，且相邻所述主芯片之间的区域对应一个所述第一凸部；在所述主芯片的侧面和功能面一侧形成所述第一塑封层，所述主芯片的功能面上的所述焊盘从所述第一塑封层中露出，且相邻所述主芯片之间的所述第一塑封层上形成有一个所述第一开口；移除所述第一模具和所述第一载板。
或者，所述在多个所述主芯片的侧面和功能面一侧形成第一塑封层，包括：将多个所述主芯片的非功能面一侧黏贴于第一载板上；在所述第一载板设有所述主芯片的一侧形成所述第一塑封层，所述主芯片的功能面上的所述焊盘从所述第一塑封层中露出；在所述第一塑封层对应相邻所述主芯片之间的位置处形成两个所述第一开口；移除所述第一载板。
其中，所述在所述第一塑封层上形成电连接结构，包括：在所述第一塑封层上形成第一溅射金属层；在所述第一溅射金属层上形成第一绝缘层，所述第一绝缘层对应所述第一开口的位置处设置有第二开口；在所述第一开口内形成第一导电柱，所述电连接结构包括所述第一导电柱和所述第一溅射金属层。
其中，所述第一绝缘层形成保护层。
其中，所述第一绝缘层为光刻胶层，所述在所述第一开口内形成第一导电柱之后，还包括：去除所述光刻胶层；在未被所述第一导电柱覆盖的所述第一溅射金属层表面刷胶形成保护层。
其中，所述第一绝缘层为光刻胶层，所述在所述第一开口内形成第一导电柱之后，还包括：去除所述光刻胶层；在未被所述第一导电柱覆盖的所述第一溅射金属层表面形成第一平坦化层；在所述第一平坦化层上形成第二塑封层，所述第一平坦化层和所述第二塑封层形成保护层。
其中，所述将多个第一封装元件层叠设置在封装基板上，包括：将所述多个第一封装元件和多个散热片依次交替层叠设置于所述封装基板上，其中，相邻所述第一封装元件之间设置有一个所述散热片，所述散热片未覆盖所述电连接结构从所述第一封装元件的所述上下表面外露的部分。
本申请的有益效果是：区别于现有技术的情况，本申请在主芯片功能面一侧形成与功能面上的焊盘电连接的电连接结构，该电连接结构从包含单颗主芯片的第一封装元件的上下表面露出，以使主芯片功能面上的焊盘引出，进而与其他第一封装元件以及封装基板电连接。本申请未在主芯片上开设通孔，保障了主芯片结构的完整性，并且通过焊料与堆叠设置的多个第一封装元件及封装基板电连接，使主芯片之间实现互连，该方式相较于打线的方式连接更可靠，相较于开设通孔的方式主芯片的结构强度更高，提高了封装器件的可靠性。
附图说明
为了更清楚地说明本申请实施方式中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1为本申请芯片互连方法一实施方式的流程示意图；
图2a为图1中步骤S11对应的一实施方式的结构示意图；
图2b为图1中步骤S12对应的一实施方式的结构示意图；
图3为本申请芯片互连方法形成的封装器件一实施方式的结构示意图；
图4为图1中步骤S11包括的步骤一实施方式的流程示意图；
图5a为图4中步骤S21对应的一实施方式的结构示意图；
图5b为图4中步骤S22对应的一实施方式的结构示意图；
图5c为图4中步骤S23对应的一实施方式的结构示意图；
图6为图4中步骤S21包括的步骤一实施方式的流程示意图；
图7a为图6中步骤S41对应的一实施方式的结构示意图；
图7b为图6中步骤S42对应的一实施方式的结构示意图；
图7c为图6中步骤S43对应的一实施方式的结构示意图；
图8为图1上步骤S11包括的步骤另一实施方式的流程示意图；
图9a为图8中步骤S51对应的一实施方式的结构示意图；
图9b为图8中步骤S52对应的一实施方式的结构示意图；
图9c为图8中步骤S53对应的一实施方式的结构示意图；
图9d为图8中步骤S54对应的一实施方式的结构示意图；
图10为本申请芯片互连方法形成的封装器件另一实施方式的结构示意图；
图11为图8中步骤S51包括的步骤一实施方式的流程示意图；
图12a为图11中步骤S62对应的一实施方式的结构示意图；
图12b为图11中步骤S63对应的一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
请参阅图1，图1是本申请芯片互连方法一实施方式的流程示意图，该方法包括如下步骤：
S11，提供多个第一封装元件，第一封装元件包括主芯片和电连接结构，电连接结构与主芯片的功能面上的焊盘电连接，且具有从第一封装元件的上下表面外露的部分。
具体地，请参阅图2a，图2a为图1中步骤S11对应的一实施方式的结构示意图。首先提供多个第一封装元件100，该第一封装元件100包括主芯片11和电连接结构12，电连接结构12与主芯片11的功能面上的焊盘111电连接，且具有从第一封装元件100的上下表面外露的部分，例如图2a中箭头A1和A2所指的部分即为电连接结构12从第一封装元件100的上下表面外露的部分，通过该外露的部分可与其他电气元件电连接。关于第一封装元件100的具体形成方法在下文中描述。
S12，将多个第一封装元件层叠设置在封装基板上，其中，在层叠方向上，相邻第一封装元件中外露的电连接结构通过焊料相互电连接，且最靠近封装基板的第一封装元件中外露的电连接结构与封装基板通过焊料电连接。
具体地，请结合图2a参阅图2b，图2b为图1中步骤S12对应的一实施方式的结构示意图。将多个第一封装元件100层叠设置在封装基板101上，其中，在层叠方向上，相邻第一封装元件100中外露的电连接结构12通过焊料102相互电连接，且最靠近封装基板101的第一封装元件100中外露的电连接结构12与封装基板101通过焊料102电连接。
其中，多个第一封装元件100层叠设置在封装基板101上可节省横向空间，减小形成的封装器件的体积。图2b仅是示意性画出四个第一封装元件100与封装基板101电连接的情况，还可根据实际需要选择第一封装元件100的数量，其中，第一封装元件100的主芯片11的种类也可根据实际需要选择，比如主芯片11可以是ASIC芯片、CPU芯片、GPU芯片、FPGA芯片、MCU芯片中的一种或者几种。
可选地，将多个第一封装元件100和多个散热片103依次交替层叠设置于封装基板101上，其中，相邻第一封装元件100之间设置有一个散热片103，例如图2b中，四个第一封装元件100与三个散热片103依次交替层叠，散热片103未覆盖电连接结构12从第一封装元件100的上下表面外露的部分。散热片103具体可为双面带凹槽的金属片，或者双面带倾斜角的金属片使散热效果更佳，以使主芯片11工作时产生的热量能尽快散出，提高主芯片11的可靠性，延长其使用寿命。其中，在固定散热片103时，通过在散热片103的两侧与第一封装元件100接触的表面涂覆非导电胶，使相邻的第一封装元件100固定。
本实施方式在主芯片功能面一侧形成与功能面上的焊盘电连接的电连接结构，该电连接结构从包含单颗主芯片的第一封装元件的上下表面露出，以使主芯片功能面上的焊盘引出，进而与其他第一封装元件以及封装基板电连接。本实施方式未在主芯片上开设通孔，保障了主芯片结构的完整性，并且通过焊料与堆叠设置的多个第一封装元件及封装基板电连接，使主芯片之间实现互连，该方式相较于打线的方式连接更可靠，相较于开设通孔的方式主芯片的结构强度更高，提高了封装器件的可靠性。
进一步，请参阅图3，图3为本申请芯片互连方法形成的封装器件一实施方式的结构示意图，将多个第一封装元件100与封装基板101电连接之后，可在最靠近封装基板的第一封装元件100与封装基板101之间设置底填胶104，起到保护焊料102的作用，同时使封装器件整体的结构更加稳定。还可以进一步在堆叠设置的多个第一封装元件100的侧面和上表面设置塑封层105，保护侧面和上表面外露的电连接结构12，避免封装器件与其他电气元件横向导通，提高封装器件的可靠性。
其中，请参阅图4，图4为图1中步骤S11包括的步骤一实施方式的流程示意图，即提供多个第一封装元件100的步骤可以包括如下步骤：
S21，在多个主芯片的侧面和功能面一侧形成第一塑封层，其中，主芯片的功能面上的焊盘从第一塑封层中露出，且相邻主芯片之间的第一塑封层上形成有一个第一开口，其中，第一开口的底部相对主芯片的功能面靠近主芯片的非功能面。
具体地，请参阅图5a，图5a为图4中步骤S21对应的一实施方式的结构示意图。首先在多个主芯片11的侧面和功能面一侧形成第一塑封层13，其中，主芯片11的功能面上的焊盘111从第一塑封层13中露出，且相邻主芯片11之间的第一塑封层13上形成有一个第一开口(未标示)，其中，第一开口的底部相对主芯片11的功能面靠近主芯片11的非功能面，即在垂直于主芯片11的功能面的方向上，第一开口的底部位于主芯片11的功能面与非功能面之间。为了清楚示意，图5a中第一开口的尺寸较大，实际制备过程中需要考虑器件整体的强度而设计第一开口的尺寸。为了将焊盘111引出，可在焊盘111位置处形成金属凸块112，该金属凸块112的上表面从第一塑封层13中露出。图5a示意性画出两个主芯片11的情况，因此第一塑封层13的边缘区域也形成有第一开口。在其他实施方式中，也可直接在完成主芯片制造工艺的晶圆上进行这一步骤。
S22，在第一塑封层上形成电连接结构，电连接结构与焊盘电连接且覆盖第一开口表面。
具体地，请结合图5a参阅图5b，图5b为图4中步骤S22对应的一实施方式的结构示意图。形成第一塑封层13之后，在第一塑封层13上形成电连接结构12，电连接结构12与焊盘111电连接且覆盖第一开口表面。当如图5b所示的在焊盘111位置处形成有金属凸块112时，电连接结构12与金属凸块112电连接。
其中，电连接结构12包括第一溅射金属层121和第一导电柱122，当第一溅射金属层121和第一导电柱122的材质相同(例如均为铜)时，两者之间没有明显的分界线，本申请附图中仅是示意性地画出第一溅射金属层121和第一导电柱122之间的分界线。且第一溅射金属层121的金属较为细密，和树脂材料的第一塑封层13有良好的接触，界面结合较强。具体可通过如下步骤形成电连接结构12：
S31，在第一塑封层13上形成第一溅射金属层121。随后将焊盘111之间的第一溅射金属层121刻蚀掉，避免内部短路。
S32，在第一溅射金属层121上形成第一绝缘层14，第一绝缘层14对应第一开口的位置处设置有第二开口(未标示)。
S33，在第一开口内形成第一导电柱122，电连接结构12包括相互电连接的第一导电柱122和第一溅射金属层121。
通过上述步骤S31-S33之后，得到如图5b所示的结构。其中，第一绝缘层14形成保护层，例如氧化硅、氮化硅等绝缘材料，保护未被第一导电柱122覆盖的第一溅射金属层121，避免不必要的导通，提高封装器件的可靠性。
在其他实施方式中，第一绝缘层为光刻胶层，在第一开口内形成第一导电柱122之后，还需要先去除光刻胶层，再在未被第一导电柱122覆盖的第一溅射金属层121表面刷胶(例如绝缘胶)形成保护层。或者，去除光刻胶层之后，再在未被第一导电柱122覆盖的第一溅射金属层121表面形成第一平坦化层，然后在第一平坦化层上形成第二塑封层，第一平坦化层和第二塑封层形成保护层。
S23，从主芯片的非功能面一侧进行减薄，直至位于第一开口底部的电连接结构露出。
具体地，请结合图5b参阅图5c，图5c为图4中步骤S23对应的一实施方式的结构示意图。形成电连接结构12之后，从主芯片11的非功能面一侧进行减薄，直至位于第一开口底部的电连接结构12露出。即从图5b所示结构的下表面进行减薄，研磨或刻蚀掉部分主芯片11和部分第一塑封层13，使电连接结构12从下表面露出，其中，第一导电柱122底部的第一溅射金属层121也被研磨去除。主芯片11的剩余厚度可根据实际需求进行设计，即要最大限度地减小器件的厚度，又要保证主芯片11的功能性不受损。
S24，切割掉第一开口位置处的部分电连接结构，以获得包含单颗主芯片的第一封装元件，且电连接结构具有分布于主芯片两侧的部分。
具体地，请结合图5c继续参阅图2a，减薄至电连接结构12从下表面露出之后，切割掉第一开口位置处的部分电连接结构12，例如沿图5c中虚线B进行切割，以获得包含单颗主芯片11的第一封装元件100，且电连接结构12具有分布于主芯片11两侧的部分，如图2a所示。
本实施方式在主芯片功能面一侧形成与功能面上的焊盘电连接的电连接结构，该电连接结构从包含单颗主芯片的第一封装元件的上下表面露出，以使主芯片功能面上的焊盘引出。本实施方式未在主芯片上开设通孔，保障了主芯片结构的完整性，相较于开设通孔的方式主芯片的结构强度更高，提高了第一封装元件的可靠性。
其中，请参阅图6，图6为图4中步骤S21包括的步骤一实施方式的流程示意图，即在多个主芯片11的侧面和功能面一侧形成第一塑封层13的步骤可以包括如下步骤：
S41，将多个主芯片的非功能面一侧黏贴于第一载板上。
具体地，请参阅图7a，图7a为图6中步骤S41对应的一实施方式的结构示意图。首先将多个主芯片11的非功能面一侧黏贴于第一载板10上。图7a中的第一载板10仅仅是示意性的表示其中一个区域，实际应用中第一载板10可为一较大的区域，划分成多个小区域，在每个小区域内用可剥离胶将主芯片11的非功能面一侧黏贴在第一载板10上。
S42，在多个主芯片的功能面一侧设置第一模具，其中，第一模具面向主芯片一侧设有多个第一凸部，且相邻主芯片之间的区域对应一个第一凸部。
具体地，请结合图7a参阅图7b，图7b为图6中步骤S42对应的一实施方式的结构示意图。在多个主芯片11上设置第一模具15后，第一模具15上的第一凸部150将主芯片11间隔开来。图7b仅仅是示意性的，当设置有N个主芯片11时，第一模具15上对应主芯片11之间的第一凸部150为N-1个，第一模具15上最边缘的第一凸部150为两个，并且优选第一模具15对应主芯片11之间的第一凸部150的宽度是最边缘的第一凸部150宽度的两倍。第一凸部150与第一载板10之间具有一定距离。
S43，在主芯片的侧面和功能面一侧形成第一塑封层，主芯片的功能面上的焊盘从第一塑封层中露出，且相邻主芯片之间的第一塑封层上形成有一个第一开口。
具体地，请结合图7b参阅图7c，图7c为图6中步骤S43对应的一实施方式的结构示意图。将第一载板10、主芯片11以及第一模具15设置在塑封腔内进行塑封，形成第一塑封层13，图7c上已示意性地将第一模具15向远离主芯片11的方向移开，以使图示更清晰。如图7b中所示，第一凸部150与第一载板10之间具有一定距离，使得第一塑封层13上的第一开口的底部与第一载板10之间具有间隔，且第一开口的底部相比主芯片11的功能面更靠近主芯片11的非功能面。具体可根据实际需要选择第一模具15的尺寸以及设置第一模具15的位置。
S44，移除第一模具和第一载板。
具体地，请结合图7c继续参阅图5a，当如图7c所示的第一塑封层13未覆盖金属凸块112的上表面时，将第一模具15和第一载板10移除后即可形成如图5a所示的结构。在其他实施方式中，当第一塑封层13覆盖金属凸块112的上表面时，在移除第一模具15后，直接研磨主芯片11功能面一侧的第一塑封层13，直至金属凸块112的上表面露出即可形成如图5a所示的结构。
本实施方式利用第一模具形成带有第一开口的第一塑封层，操作方便，工艺成熟，能够提高第一封装元件的结构稳定性。在其他实施方式中，也可以不利用第一模具，直接形成表面平整的第一塑封层之后，再在第一塑封层的上表面形成需要的第一开口。
在另一实施方式中，请参阅图8，图8为图1上步骤S11包括的步骤另一实施方式的流程示意图，即提供多个第一封装元件的步骤还可以包括如下步骤：
S51，在多个主芯片的侧面和功能面一侧形成第一塑封层，其中，主芯片的功能面上的焊盘从第一塑封层中露出，且相邻主芯片之间的第一塑封层上形成有两个第一开口，其中，第一开口的底部相对主芯片的功能面靠近主芯片的非功能面。
具体地，请参阅图9a，图9a为图8中步骤S51对应的一实施方式的结构示意图。首先在多个主芯片21的侧面和功能面一侧形成第一塑封层23，其中，主芯片21的功能面上的焊盘211从第一塑封层23中露出，且相邻主芯片21之间的第一塑封层23上形成有两个第一开口(未标示)，其中，第一开口的底部相对主芯片21的功能面靠近主芯片21的非功能面，即在垂直于主芯片21的功能面的方向上，第一开口的底部位于主芯片21的功能面与非功能面之间。为了清楚示意，图9a中第一开口的尺寸较大，实际制备过程中需要考虑器件整体的强度而设计第一开口的尺寸。为了将焊盘211引出，可在焊盘211位置处形成金属凸块212，该金属凸块212的上表面从第一塑封层23中露出。图9a示意性画出两个主芯片21的情况，因此第一塑封层13的边缘区域各形成有一个第一开口。在其他实施方式中，也可直接在完成主芯片制造工艺的晶圆上进行这一步骤。
S52，在第一塑封层上形成电连接结构，电连接结构与焊盘电连接且覆盖第一开口表面。
具体地，请结合图9a参阅图9b，图9b为图8中步骤S52对应的一实施方式的结构示意图。形成第一塑封层23之后，在第一塑封层23上形成电连接结构22，电连接结构22与焊盘211电连接且覆盖第一开口表面。当如图9b所示的在焊盘211位置处形成有金属凸块212时，电连接结构22与金属凸块212电连接。
其中，电连接结构22包括第一溅射金属层221和第一导电柱222，当第一溅射金属层221和第一导电柱222的材质相同(例如均为铜)时，两者之间没有明显的分界线，本申请附图中仅是示意性地画出第一溅射金属层221和第一导电柱222之间的分界线。且第一溅射金属层221的金属较为细密，和树脂材料的第一塑封层23有良好的接触，界面结合较强。其形成方法可参阅上述实施方式中的步骤S31-S33。
其中，在形成第一溅射金属层221之后，形成第一导电柱222之前，在第一溅射金属层221上形成有图案化的第一绝缘层24，第一绝缘层24对应第一开口的位置处设置有第二开口(未标示)。本实施方式中，第一绝缘层24形成保护层，例如氧化硅、氮化硅等绝缘材料，保护未被第一导电柱222覆盖的第一溅射金属层221，避免不必要的导通，提高封装器件的可靠性。
在其他实施方式中，第一绝缘层为光刻胶层，在第一开口内形成第一导电柱222之后，还需要先去除光刻胶层，再在未被第一导电柱222覆盖的第一溅射金属层221表面刷胶(例如绝缘胶)形成保护层。或者，去除光刻胶层之后，再在未被第一导电柱222覆盖的第一溅射金属层221表面形成第一平坦化层，然后在第一平坦化层上形成第二塑封层，第一平坦化层和第二塑封层形成保护层。
S53，从主芯片的非功能面一侧进行减薄，直至位于第一开口底部的电连接结构露出。
具体地，请结合图9b参阅图9c，图9c为图8中步骤S53对应的一实施方式的结构示意图。形成电连接结构22之后，从主芯片21的非功能面一侧进行减薄，直到位于第一开口底部的电连接结构22露出。即从图9b所示结构的下表面进行减薄，研磨或刻蚀掉部分主芯片21和部分第一塑封层23，使电连接结构22从下表面露出，其中，第一导电柱222下表面的第一溅射金属层221被减薄去除。主芯片21的剩余厚度可根据实际需求进行设计，即要最大限度地减小器件的厚度，又要保证主芯片21的功能性不受损。
S54，切割掉相邻第一开口之间的第一塑封层，以获得包含单颗主芯片的第一封装元件，且电连接结构具有分布于主芯片两侧的部分。
具体地，请结合图9c参阅图9d，图9d为图8中步骤S54对应的一实施方式的结构示意图。减薄至电连接结构22从下表面露出之后，切割掉相邻第一开口之间的第一塑封层23和保护层24，例如沿图9c中虚线C进行切割，以获得包含单颗主芯片21的第一封装元件200，且电连接结构22具有分布于主芯片21两侧的部分，如图9d所示。
本实施方式在主芯片功能面一侧形成与功能面上的焊盘电连接的电连接结构，该电连接结构从包含单颗主芯片的第一封装元件的上下表面露出，以使主芯片功能面上的焊盘引出。本实施方式未在主芯片上开设通孔，保障了主芯片结构的完整性，相较于开设通孔的方式主芯片的结构强度更高，提高了第一封装元件的可靠性。
进一步地，请参阅图10，图10为本申请芯片互连方法形成的封装器件另一实施方式的结构示意图，形成第一封装元件200之后，可将其替换上述实施方式中的第一封装元件100，即将多个第一封装元件200堆叠设置，并与封装基板201电连接。其中，在层叠方向上，相邻第一封装元件200中外露的电连接结构22通过焊料202相互电连接，且最靠近封装基板201的第一封装元件200中外露的电连接结构22与封装基板201通过焊料202电连接。
其中，相邻第一封装元件200之间设置有散热片203，散热片203未覆盖电连接结构22从第一封装元件200的上下表面外露的部分，散热片203使主芯片21工作时产生的热量能尽快散出，提高主芯片21的可靠性，延长其使用寿命。其中，在固定散热片203时，通过在散热片203的两侧与第一封装元件200接触的表面涂覆非导电胶，使相邻的第一封装元件200固定。
进一步地，可在最远离封装基板201的一个第一封装元件200的上表面形成塑封层205，以覆盖其上表面外露的电连接结构22，提高封装器件的可靠性。
本实施方式在主芯片功能面一侧形成与功能面上的焊盘电连接的电连接结构，该电连接结构从包含单颗主芯片的第一封装元件的上下表面露出，以使主芯片功能面上的焊盘引出，进而与其他第一封装元件以及封装基板电连接。本实施方式未在主芯片上开设通孔，保障了主芯片结构的完整性，并且通过焊料与堆叠设置的多个第一封装元件及封装基板电连接，使主芯片之间实现互连，该方式相较于打线的方式连接更可靠，相较于开设通孔的方式主芯片的结构强度更高，提高了封装器件的可靠性。
其中，请参阅图11，图11为图8中步骤S51包括的步骤一实施方式的流程示意图，即在多个主芯片21的侧面和功能面一侧形成第一塑封层23的步骤包括如下步骤：
S61，将多个主芯片的非功能面一侧黏贴于第一载板上。
步骤S61与上述实施方式中的步骤S41相似，此处不再赘述。
S62，在第一载板设有主芯片的一侧形成第一塑封层，主芯片的功能面上的焊盘从第一塑封层中露出。
具体地，请参阅图12a，图12a为图11中步骤S62对应的一实施方式的结构示意图。先将多个主芯片21的非功能面一侧黏贴于第一载板20上，再在第一载板20设有主芯片21的一侧形成第一塑封层23，主芯片21的功能面上的焊盘211从第一塑封层中露出。当如图12a所示的焊盘211位置处设置有金属凸块212时，该金属凸块212的上表面从第一塑封层23中露出。具体可先形成较厚的第一塑封层23，覆盖金属凸块212的上表面，再研磨第一塑封层23的上表面，直至金属凸块212的上表面露出，得到如图12a所示的结构。
S63，在第一塑封层对应相邻主芯片之间的位置处形成两个第一开口。
具体地，请结合图12a参阅图12b，图12b为图11中步骤S63对应的一实施方式的结构示意图。形成第一塑封层23之后，通过刻蚀或者激光开孔的方式在第一塑封层23对应相邻主芯片21之间的位置处形成两个第一开口，可控制第一开口的深度，使其底部相较主芯片21的功能面更靠近主芯片21的非功能面。图12b仅示意性画出两个主芯片21位于第一载板20上的情况，因此第一塑封层23的边缘区域各有一个第一开口。
S64，移除第一载板。
具体地，请结合图12b继续参阅图9a，形成第一开口之后，移除第一载板20即得到如图9a所示的结构。
本实施方式利用刻蚀或者激光开孔的方式形成带有第一开口的第一塑封层，操作方便，工艺成熟，能够提高第一封装元件的结构稳定性。在其他实施方式中，也可以利用模具，直接形成表面带有第一开口的第一塑封层，具体可参阅上述实施方式中的步骤S41-S44，此处不再赘述。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种芯片互连方法，其特征在于，包括：
提供多个第一封装元件，所述第一封装元件包括主芯片和电连接结构，所述电连接结构与所述主芯片的功能面上的焊盘电连接，且具有从所述第一封装元件的上下表面外露的部分；
将所述多个第一封装元件层叠设置在封装基板上，其中，在层叠方向上，相邻所述第一封装元件中外露的所述电连接结构通过焊料相互电连接，且最靠近所述封装基板的所述第一封装元件中外露的所述电连接结构与所述封装基板通过焊料电连接。
2.根据权利要求1所述的芯片互连方法，其特征在于，所述提供多个第一封装元件，包括：
在多个所述主芯片的侧面和功能面一侧形成第一塑封层，其中，所述主芯片的功能面上的所述焊盘从所述第一塑封层中露出，且相邻所述主芯片之间的所述第一塑封层上形成有一个第一开口，其中，所述第一开口的底部相对所述主芯片的功能面靠近所述主芯片的非功能面；
在所述第一塑封层上形成所述电连接结构，所述电连接结构与所述焊盘电连接且覆盖所述第一开口表面；
从所述主芯片的所述非功能面一侧进行减薄，直至位于所述第一开口底部的所述电连接结构露出；
切割掉所述第一开口位置处的部分所述电连接结构，以获得包含单颗所述主芯片的所述第一封装元件，且所述电连接结构具有分布于所述主芯片两侧的部分。
3.根据权利要求1所述的芯片互连方法，其特征在于，所述提供多个第一封装元件，包括：
在多个所述主芯片的侧面和功能面一侧形成第一塑封层，其中，所述主芯片的功能面上的所述焊盘从所述第一塑封层中露出，且相邻所述主芯片之间的所述第一塑封层上形成有两个第一开口，其中，所述第一开口的底部相对所述主芯片的功能面靠近所述主芯片的非功能面；
在所述第一塑封层上形成所述电连接结构，所述电连接结构与所述焊盘电连接且覆盖所述第一开口表面；
从所述主芯片的所述非功能面一侧进行减薄，直至位于所述第一开口底部的所述电连接结构露出；
切割掉相邻所述第一开口之间的所述第一塑封层，以获得包含单颗所述主芯片的所述第一封装元件，且所述电连接结构具有分布于所述主芯片两侧的部分。
4.根据权利要求2所述的芯片互连方法，其特征在于，所述在多个所述主芯片的侧面和功能面一侧形成第一塑封层，包括：
将多个所述主芯片的非功能面一侧黏贴于第一载板上；
在多个所述主芯片的功能面一侧设置第一模具，其中，所述第一模具面向所述主芯片一侧设有多个第一凸部，且相邻所述主芯片之间的区域对应一个所述第一凸部；
在所述主芯片的侧面和功能面一侧形成所述第一塑封层，所述主芯片的功能面上的所述焊盘从所述第一塑封层中露出，且相邻所述主芯片之间的所述第一塑封层上形成有一个所述第一开口；
移除所述第一模具和所述第一载板。
5.根据权利要求3所述的芯片互连方法，其特征在于，所述在多个所述主芯片的侧面和功能面一侧形成第一塑封层，包括：
将多个所述主芯片的非功能面一侧黏贴于第一载板上；
在所述第一载板设有所述主芯片的一侧形成所述第一塑封层，所述主芯片的功能面上的所述焊盘从所述第一塑封层中露出；
在所述第一塑封层对应相邻所述主芯片之间的位置处形成两个所述第一开口；
移除所述第一载板。
6.根据权利要求2或者3所述的芯片互连方法，其特征在于，所述在所述第一塑封层上形成电连接结构，包括：
在所述第一塑封层上形成第一溅射金属层；
在所述第一溅射金属层上形成第一绝缘层，所述第一绝缘层对应所述第一开口的位置处设置有第二开口；
在所述第一开口内形成第一导电柱，所述电连接结构包括所述第一导电柱和所述第一溅射金属层。
7.根据权利要求6所述的芯片封装方法，其特征在于，
所述第一绝缘层形成保护层。
8.根据权利要求6所述的芯片封装方法，其特征在于，所述第一绝缘层为光刻胶层，所述在所述第一开口内形成第一导电柱之后，还包括：
去除所述光刻胶层；
在未被所述第一导电柱覆盖的所述第一溅射金属层表面刷胶形成保护层。
9.根据权利要求6所述的芯片封装方法，其特征在于，所述第一绝缘层为光刻胶层，所述在所述第一开口内形成第一导电柱之后，还包括：
去除所述光刻胶层；
在未被所述第一导电柱覆盖的所述第一溅射金属层表面形成第一平坦化层；
在所述第一平坦化层上形成第二塑封层，所述第一平坦化层和所述第二塑封层形成保护层。
10.根据权利要求1所述的芯片互连方法，其特征在于，所述将多个第一封装元件层叠设置在封装基板上，包括：
将所述多个第一封装元件和多个散热片依次交替层叠设置于所述封装基板上，其中，相邻所述第一封装元件之间设置有一个所述散热片，所述散热片未覆盖所述电连接结构从所述第一封装元件的所述上下表面外露的部分。
CN202010739131.7A 2020-07-28 2020-07-28 一种芯片互连方法 Active CN111883480B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010739131.7A CN111883480B (zh) 2020-07-28 2020-07-28 一种芯片互连方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010739131.7A CN111883480B (zh) 2020-07-28 2020-07-28 一种芯片互连方法

Publications (2)

Publication Number Publication Date
CN111883480A true CN111883480A (zh) 2020-11-03
CN111883480B CN111883480B (zh) 2022-04-01

Family

ID=73202007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010739131.7A Active CN111883480B (zh) 2020-07-28 2020-07-28 一种芯片互连方法

Country Status (1)

Country Link
CN (1) CN111883480B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114783883A (zh) * 2022-06-21 2022-07-22 威海市泓淋电力技术股份有限公司 一种功率封装结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887291A (zh) * 2014-04-02 2014-06-25 华进半导体封装先导技术研发中心有限公司 三维扇出型PoP封装结构及制造工艺
CN103904057A (zh) * 2014-04-02 2014-07-02 华进半导体封装先导技术研发中心有限公司 PoP封装结构及制造工艺
CN108922856A (zh) * 2018-07-13 2018-11-30 江苏长电科技股份有限公司 单体双金属板封装结构及其封装方法
CN110690178A (zh) * 2019-10-29 2020-01-14 中国电子科技集团公司第五十八研究所 一种dram存储芯片三维集成封装方法及结构
CN110943041A (zh) * 2019-12-16 2020-03-31 山东砚鼎电子科技有限公司 一种侧面引出的半导体结构及其制造方法、堆叠结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887291A (zh) * 2014-04-02 2014-06-25 华进半导体封装先导技术研发中心有限公司 三维扇出型PoP封装结构及制造工艺
CN103904057A (zh) * 2014-04-02 2014-07-02 华进半导体封装先导技术研发中心有限公司 PoP封装结构及制造工艺
CN108922856A (zh) * 2018-07-13 2018-11-30 江苏长电科技股份有限公司 单体双金属板封装结构及其封装方法
CN110690178A (zh) * 2019-10-29 2020-01-14 中国电子科技集团公司第五十八研究所 一种dram存储芯片三维集成封装方法及结构
CN110943041A (zh) * 2019-12-16 2020-03-31 山东砚鼎电子科技有限公司 一种侧面引出的半导体结构及其制造方法、堆叠结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114783883A (zh) * 2022-06-21 2022-07-22 威海市泓淋电力技术股份有限公司 一种功率封装结构及其制造方法
CN114783883B (zh) * 2022-06-21 2022-08-23 威海市泓淋电力技术股份有限公司 一种功率封装结构及其制造方法

Also Published As

Publication number Publication date
CN111883480B (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
US6239496B1 (en) Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same
US7906842B2 (en) Wafer level system in package and fabrication method thereof
US7948089B2 (en) Chip stack package and method of fabricating the same
TWI517322B (zh) 半導體元件及其製作方法
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
US20230335540A1 (en) Semiconductor package and method of fabricating the same
KR20110081097A (ko) 웨이퍼 레벨의 적층형 다이 패키지
US10312194B2 (en) Stacked electronics package and method of manufacturing thereof
CN111192858B (zh) 半导体封装件及其制造方法
KR101709635B1 (ko) 반도체 장치 및 그 제조 방법
US10699988B2 (en) Chip packaging method and package structure
CN110943041A (zh) 一种侧面引出的半导体结构及其制造方法、堆叠结构
US20040124513A1 (en) High-density multichip module package
WO2014074933A2 (en) Microelectronic assembly with thermally and electrically conductive underfill
KR101494414B1 (ko) 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법
US9299650B1 (en) Integrated circuit packaging system with single metal layer interposer and method of manufacture thereof
CN111883480B (zh) 一种芯片互连方法
CN114005812A (zh) 一种扇出型封装结构及其构造方法
US20230238294A1 (en) Semiconductor package including a chip-substrate composite semiconductor device
CN112420641A (zh) 一种功率元件封装结构及其制备方法
CN115312406A (zh) 芯片封装结构及制备方法
CN111863790A (zh) 一种半导体封装器件
CN114171402A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN112151457A (zh) 封装结构及其制作方法和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant