CN114005812A - 一种扇出型封装结构及其构造方法 - Google Patents

一种扇出型封装结构及其构造方法 Download PDF

Info

Publication number
CN114005812A
CN114005812A CN202111267187.8A CN202111267187A CN114005812A CN 114005812 A CN114005812 A CN 114005812A CN 202111267187 A CN202111267187 A CN 202111267187A CN 114005812 A CN114005812 A CN 114005812A
Authority
CN
China
Prior art keywords
layer
chip
metal
fan
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111267187.8A
Other languages
English (en)
Inventor
孙鹏
张凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd, Shanghai Xianfang Semiconductor Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN202111267187.8A priority Critical patent/CN114005812A/zh
Publication of CN114005812A publication Critical patent/CN114005812A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及半导体先进封装技术领域，提出一种扇出型封装结构及其构造方法。该结构包括：布线层；芯片，其包括第一至第六面，所述第一面与所述布线层连接；金属屏蔽层，其与所述第一芯片的第二至第六面覆盖接触；以及金属散热层，其与所述金属屏蔽层连接。

Description

一种扇出型封装结构及其构造方法
技术领域
本发明总的来说涉及半导体先进封装技术领域。具体而言，本发明涉及一种扇出型封装结构及其构造方法。
背景技术
随着5G时代的到来，高频大功率电子器件的应用频次也越来越高。而对于传统的封装结构来说，由于所述高频大功率电子器件具有频率高和功率大的特点，将导致电磁干扰以及发热等电子器件异常问题逐渐凸显，不仅会影响产品的性能也会严重缩短产品的使用寿命，进而影响产品的可靠性。
发明内容
为至少部分解决现有技术中的上述问题，本发明提出一种扇出型封装结构，可以很好地适用于高频大功率电子器件，该结构包括：
布线层；
芯片，其包括第一至第六面，所述第一面与所述布线层连接；
金属屏蔽层，其与所述第一芯片的第二至第六面覆盖接触；以及
金属散热层，其与所述金属屏蔽层连接。
在本发明一个实施例中规定，所述布线层包括多层布线层，所述多层布线层包括：
上层布线层，其包括钝化层，所述钝化层与所述芯片的第一面接触，并且所述钝化层具有钝化层开口；
中层布线层，其包括金属布线层，所述金属布线层与所述芯片通过所述钝化层开口连接；以及
下层布线层，其包括金属焊盘，所述金属焊盘设置在金属布线层的外侧，通过所述金属布线层与芯片电连接。
在本发明一个实施例中规定，所述扇出型封装结构还包括焊球，所述焊球布置于所述金属焊盘上。
在本发明一个实施例中规定，所述芯片的衬底材料包括砷化镓或者氮化镓。
在本发明一个实施例中规定，所述芯片的厚度小于100μm。
在本发明一个实施例中规定，所述扇出型封装结构还包括：
散热片；以及
导热胶，其连接所述散热片以及所述金属散热层。
在本发明一个实施例中规定，所述扇出型封装结构还包括塑封料，其填充于所述芯片以及金属散热层之间。
本发明还提出一种构造所述扇出型封装结构的方法，其特征在于，包括下列步骤：
在所述第一衬底上构造第一开口以便使得所述第一粘合层的上表面露出；
在所述第一粘合层上布置所述芯片；
构造所述金属屏蔽层；
在所述第一开口处填充塑封料以便构造第一塑封层，其中所述第一塑封层的上表面与所述第一衬底的上表面持平；
在所述第一塑封层上构造第二开口以便使得所述芯片的背面从所述第一塑封层中露出；
构造所述金属散热层；。
布置第二临时键合层以及第二载片；
去除所述第一载片以及第一临时粘合层，并且在所述芯片的下方构造多层布线层以及焊球；
去除所述第二临时键合层以及第二载片；以及
进行划片，填充导热胶并且覆盖散热片。
在本发明一个实施例中规定，所述第一衬底的材料包括：
半导体材料，其中包括硅、锗、砷化镓以及磷化铟；以及
电学非导电材料，其中包括玻璃、塑料以及蓝宝石晶片。
本发明至少具有如下有益效果：本发明通过电磁屏蔽层和金属散热层连接，可以实现芯片的五个面上电磁屏蔽，并且可以实现芯片的五个面上的高效率导热，在有效屏蔽各器件芯片之间的电测干扰，同时也能极大提高整体结构的散热效率。另外本发明可以实现多芯片系统级扇出封装，利用衬底凹槽减小贴片封装时的芯片偏移，从而提高布线精度。
附图说明
为进一步阐明本发明的各实施例中具有的及其它的优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出了本发明一个实施例中扇出型封装结构的结构示意图。
图2示出了本发明一个实施例中构造扇出型封装结构的方法的流程示意图。
图3-14示出了本发明一个实施例中示出了本发明一个实施例中构造扇出型封装结构的过程结构示意图。
具体实施方式
应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。在各附图中，给相同或功能相同的组件配备了相同的附图标记。
在本发明中，除非特别指出，“布置在…上”、“布置在…上方”以及“布置在…之上”并未排除二者之间存在中间物的情况。此外，“布置在…上或上方”仅仅表示两个部件之间的相对位置关系，而在一定情况下、如在颠倒产品方向后，也可以转换为“布置在…下或下方”，反之亦然。
在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。
在本发明中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。
在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。另外，除非另行说明，本发明的不同实施例中的特征可以相互组合。例如，可以用第二实施例中的某特征替换第一实施例中相对应或功能相同或相似的特征，所得到的实施例同样落入本申请的公开范围或记载范围。
在此还应当指出，在本发明的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。以此类推，在本发明中，表方向的术语“垂直于”、“平行于”等等同样涵盖了“基本上垂直于”、“基本上平行于”的含义。
另外，本发明的各方法的步骤的编号并未限定所述方法步骤的执行顺序。除非特别指出，各方法步骤可以以不同顺序执行。
下面结合具体实施方式参考附图进一步阐述本发明。
图1示出了本发明一个实施例中一个扇出型封装结构的结构示意图。如图1所示，该结构可以包括：焊球101、多层布线层102、第一芯片103、第一金属屏蔽层104、第一金属散热层105、导热胶106、散热片107以及塑封料108。
焊球101可以布置于多层布线层102的最下层的金属焊盘上以便实现与多层布线层102内部的金属布线层的电连接。
多层布线层102可以包括钝化层、金属布线层以及金属焊盘。所述钝化层位于所述多层布线层的最上层，并且所述钝化层构造有钝化层开口。所述金属布线层位于所述多层布线层的中层，该金属布线层包括一层或多层金属导体及设置在金属导体之间的绝缘介质。所述金属布线层中的导体可以通过所述钝化层开口与第一芯片103的下表面的芯片焊盘以及第一金属屏蔽层104实现电连通。所述金属焊盘位于所述多层布线层的最下层，所述金属焊盘上可以布置所述焊球101。
第一芯片103的数量可以是一个或者多个，多个第一芯片103的种类可以是一种或者多种。所述第一芯片103的衬底材料可以是砷化镓(GaAs)或者氮化镓(GaN)。所述第一芯片103的厚度可以小于100μm。所述第一芯片包括第一至第六面，其中第一面上具有芯片焊盘并且与所述多层布线层102连接，第二至第六面都被第一金属屏蔽层104覆盖。在此，术语“第一至第六面”是指第一芯片所呈现的立方体的六个面。
第一金属屏蔽层104布置于所述第一芯片103上方，与所述第一芯片的第二至第六面覆盖接触。
第一金属散热层105布置于所述第一金属屏蔽层104上方与所述第一金属屏蔽层104接触并且连通。
导热胶106以及散热片107布置于所述第一金属散热层105的上方，当高频大功率的电子器件工作时，所述第一芯片103产生热量通过所述第一金属屏蔽层104以及第一金属散热层105导出，并且进一步的通过所述导热胶106以及散热片107实现散热。
塑封料108填充于多个第一芯片103以及第一金属散热层105之间的空隙处。
当高频大功率的电子器件工作时，采用本技术方案可以通过所述第一金属屏蔽层104和第一金属散热层105连接，可以实现第一芯片103在五个面上的电磁屏蔽，第一芯片103发出的电磁信号只通过第一面传送至多层布线层102，可以有效避免多个第一芯片103之间的电磁干扰并且还可以实现第一芯片103的五个面上高效率导热，提高散热效率。
图2示出了本发明一个实施例中一个构造扇出型封装结构的方法的流程示意图。如图2所示，该方法可以包括下列步骤：
步骤100：如图3所示，在该步骤中可以提供第一载片301，在所述第一载片301的上表面覆盖第一临时粘合层302，并且在所述第一临时粘合层302上布置第一衬底303。在本发明的实施例中，第一衬底303可以选用硅片或者其它任何材料，例如，包括多种多样的半导体材料，如硅、锗、砷化镓、磷化铟等；可替代地，衬底也可由电学非导电材料，如玻璃、塑料、或蓝宝石晶片制成。该第一临时粘合层302可以是热塑或热固型有机材料，也可以是含有Cu、Ni、Cr、Co等成分的无机材料，该第一临时粘合层302可以通过加热、机械、化学、激光、冷冻等方式拆除。
步骤200：如图4所示，在该步骤中可以在所述第一衬底303上构造第一开口401以便使得所述第一粘合层302的上表面露出。
步骤300：如图5所示，在该步骤中可以在所述第一粘合层302的上表面上布置一个或者多个第一芯片103。其中所述多个第一芯片103的种类可以是一种或者多种，所述第一芯片103的衬底材料可以是砷化镓(GaAs)或者氮化镓(GaN)。第一芯片103的厚度可以小于100μm。采用本发明的技术方案可以实现多芯片系统级的扇出型封装，可以利用衬底凹槽减小贴片封装时的芯片偏移，从而提高布线精度。
步骤400：如图6所示，在该步骤中可以在图5所示的结构表面进一步构造第一金属屏蔽层104，其中通过所述第一金属屏蔽层104可以实现所述第一芯片103的五个面上的电磁屏蔽。
步骤500：如图7所示，在该步骤中可以在所述第一开口处填充塑封料108以便构造第一塑封层701，其中所述第一塑封层701的上表面与所述第一衬底303的上表面持平。
步骤600：如图8所示，在该步骤中可以在所述第一塑封层701上构造第二开口801以便使得所述第一芯片103的背面从所述第一塑封层701中露出。
步骤700：如图9所示，在该步骤中可以构造图形化的第一金属散热层105，其中所述第一金属散热层105与所述第一芯片103背面的所述第一金属屏蔽层104接触并且连通。
步骤800：如图10所示，在该步骤中可以在图9所示的结构的上表面进一步布置第二临时键合层1001，并且通过所述第二临时键合层1001与第二载片1002结合。该第二临时键合层1001可以是热塑或热固型有机材料，也可以是含有Cu、Ni、Cr、Co等成分的无机材料，该第二临时键合层1001可以通过加热、机械、化学、激光、冷冻等方式拆除。
步骤900：如图11所示，在该步骤中可以去除图10所示的结构中的所述第一载片1102以及第一临时粘合层1101，然后在所述第一芯片的下方构造多层布线层102以及焊球101。所述多层布线层102的最上层为钝化层，并且所述钝化层构造有开口，使得所述多层布线层102中间的金属布线层可以与所述第一芯片103的下表面的焊盘以及与所述第一金属屏蔽层104实现电连通。所述焊球101布置于所述多层布线层102的最下层的金属焊盘上以便实现与所述多层布线层102内部的金属布线层的电连接。
步骤1000：如图12所示，在该步骤中可以去除图11所示的结构中的所述第二临时键合层1001与第二载片1002。
步骤1100：如图13所示，在该步骤中可以对图12所示的结构进行划片以便得到图13所示的第一封装体1300。
步骤1200：在该步骤中可以在所述第一封装体1300的上表面中的凹槽内填充导热胶106，以及进一步地覆盖散热片107以便获得如图1所示的扇出型封装结构。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (9)

1.一种扇出型封装结构，其特征在于，包括：
布线层；
芯片，其包括第一至第六面，所述第一面与所述布线层连接；
金属屏蔽层，其与所述第一芯片的第二至第六面覆盖接触；以及
金属散热层，其与所述金属屏蔽层连接。
2.根据权利要求1所述的扇出型封装结构，其特征在于，所述布线层包括多层布线层，所述多层布线层包括：
钝化层，所述钝化层与所述芯片的第一面接触，并且所述钝化层具有钝化层开口；
金属布线层，所述金属布线层与所述芯片通过所述钝化层开口连接；以及
金属焊盘，所述金属焊盘设置在金属布线层的外侧，通过所述金属布线层与芯片电连接。
3.根据权利要求2所述的扇出型封装结构，其特征在于，还包括焊球，所述焊球布置于所述金属焊盘上。
4.根据权利要求1所述的扇出型封装结构，其特征在于，所述芯片的衬底材料包括砷化镓或者氮化镓。
5.根据权利要求1所述的扇出型封装结构，其特征在于，所述芯片的厚度小于100μm。
6.根据权利要求1所述的扇出型封装结构，其特征在于，还包括：
散热片；以及
导热胶，其连接所述散热片以及所述金属散热层。
7.根据权利要求1所述的扇出型封装结构，其特征在于，还包括塑封料，其填充于所述芯片以及金属散热层之间。
8.一种构造权利要求1-7之一所述的扇出型封装结构的方法，其特征在于，包括下列步骤：
在所述第一衬底上构造第一开口以便使得所述第一粘合层的上表面露出；
在所述第一粘合层上布置所述芯片；
构造所述金属屏蔽层；
在所述第一开口处填充塑封料以便构造第一塑封层，其中所述第一塑封层的上表面与所述第一衬底的上表面持平；
在所述第一塑封层上构造第二开口以便使得所述芯片的背面从所述第一塑封层中露出；
构造所述金属散热层；。
布置第二临时键合层以及第二载片；
去除所述第一载片以及第一临时粘合层，并且在所述芯片的下方构造多层布线层以及焊球；
去除所述第二临时键合层以及第二载片；以及
进行划片，填充导热胶并且覆盖散热片。
9.根据权利要求8所述的构造扇出型封装结构的方法，其特征在于，所述第一衬底的材料包括：
半导体材料，其中包括硅、锗、砷化镓以及磷化铟；以及
电学非导电材料，其中包括玻璃、塑料以及蓝宝石晶片。
CN202111267187.8A 2021-10-28 2021-10-28 一种扇出型封装结构及其构造方法 Pending CN114005812A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111267187.8A CN114005812A (zh) 2021-10-28 2021-10-28 一种扇出型封装结构及其构造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111267187.8A CN114005812A (zh) 2021-10-28 2021-10-28 一种扇出型封装结构及其构造方法

Publications (1)

Publication Number Publication Date
CN114005812A true CN114005812A (zh) 2022-02-01

Family

ID=79924754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111267187.8A Pending CN114005812A (zh) 2021-10-28 2021-10-28 一种扇出型封装结构及其构造方法

Country Status (1)

Country Link
CN (1) CN114005812A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114334672A (zh) * 2022-03-08 2022-04-12 上海泰矽微电子有限公司 一种扇出型封装结构及封装方法
CN114582731A (zh) * 2022-05-05 2022-06-03 华进半导体封装先导技术研发中心有限公司 一种层叠封装的下封装体结构及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114334672A (zh) * 2022-03-08 2022-04-12 上海泰矽微电子有限公司 一种扇出型封装结构及封装方法
CN114582731A (zh) * 2022-05-05 2022-06-03 华进半导体封装先导技术研发中心有限公司 一种层叠封装的下封装体结构及其形成方法

Similar Documents

Publication Publication Date Title
CN210182362U (zh) 芯片结构
US6856007B2 (en) High-frequency chip packages
US10204882B2 (en) Stacked package module having an exposed heat sink surface from the packaging
US20080315396A1 (en) Mold compound circuit structure for enhanced electrical and thermal performance
CN104733419A (zh) 三维空间封装结构及其制造方法
US7786571B2 (en) Heat-conductive package structure
US10312194B2 (en) Stacked electronics package and method of manufacturing thereof
US20090243079A1 (en) Semiconductor device package
CN114005812A (zh) 一种扇出型封装结构及其构造方法
JP2019071412A (ja) チップパッケージ
CN111180434A (zh) 封装结构及封装方法
CN112368830A (zh) 电力组件、功率模块、用于制造功率模块和电力组件的方法
CN114765151A (zh) 在层合物和导热载体之间具有包封的电子部件的封装体
EP3989268B1 (en) Method for the fabrication of a leadless power amplifier package including topside terminations
US11830784B2 (en) Leadframe spacer for double-sided power module
US10937767B2 (en) Chip packaging method and device with packaged chips
US8288863B2 (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
EP4160668A1 (en) Leadless power amplifier package including topside termination arrangements
CN106876350B (zh) 功率模块及其制造方法
US20220199602A1 (en) Dual cool power module with stress buffer layer
US11521921B2 (en) Semiconductor device package assemblies and methods of manufacture
CN112259463A (zh) 扇出芯片的封装方法及扇出芯片封装结构
US20240170473A1 (en) Chip package structure and manufacturing method thereof
WO2022064678A1 (ja) 半導体装置およびその製造方法
CN108305858B (zh) 增强散热型封装体及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination