CN104733419A - 三维空间封装结构及其制造方法 - Google Patents

三维空间封装结构及其制造方法 Download PDF

Info

Publication number
CN104733419A
CN104733419A CN201410782796.0A CN201410782796A CN104733419A CN 104733419 A CN104733419 A CN 104733419A CN 201410782796 A CN201410782796 A CN 201410782796A CN 104733419 A CN104733419 A CN 104733419A
Authority
CN
China
Prior art keywords
substrate
dimensions
discrete type
conductive pattern
discrete
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410782796.0A
Other languages
English (en)
Inventor
吕保儒
吴明佳
吕绍维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cyntec Co Ltd
Original Assignee
Cyntec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cyntec Co Ltd filed Critical Cyntec Co Ltd
Publication of CN104733419A publication Critical patent/CN104733419A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H05K5/0247—Electrical details of casings, e.g. terminals, passages for cables or wiring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/065—Hermetically-sealed casings sealed by encapsulation, e.g. waterproof resin forming an integral casing, injection moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20509—Multiple-component heat spreaders; Multi-component heat-conducting support plates; Multi-component non-closed heat-conducting structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/60—Securing means for detachable heating or cooling arrangements, e.g. clamps
    • H10W40/611—Bolts or screws
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/10—Configurations of laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明揭示一种三维空间封装结构及其制造方法，其可达到较高的内部空间使用，因此可降低电子封装结构的尺寸。该三维空间封装结构包含一基板、复数个离散式(discrete)第一导电元件和一连接结构。该基板具有一上表面和一下表面。该复数个离散式第一导电元件配置在该基板的该下表面上方。该连接结构配置在该基板的该下表面上方，用以包覆(encapsulate)该复数个离散式第一导电元件。该连接结构包含至少一绝缘层和被该至少一绝缘层所分离的复数个导电图案。该复数个导电图案配置在该复数个离散式第一导电元件上方，用以电性连接该复数个离散式第一导电元件。

Description

三维空间封装结构及其制造方法
技术领域
本发明涉及一种封装结构，特别涉及一种三维空间封装结构。
背景技术
电子封装结构凭借复杂的封装制程所形成。不同的电子封装结构具有不同的电性和散热能力，因此设计者根据设计需求可选择具有理想电性和散热能力的电子封装结构。
图1例示传统电子封装结构10的剖面示意图。参阅图1，多个电子元件12(例如萧特基二极管(SBD)或绝缘闸极双极性电晶体(IGBT))通过焊垫15配置在印刷电路板(PCB)11的上表面上且电性连接印刷电路板11。第一铜金属化片材16可配置于电子元件12和印刷电路板11的上表面之间。施加打线(wire bond)17用于内部电性连接。包覆(encapsulating)材料14包覆电子元件12。对于外部电性连接来说，以双列直插式封装(DIP)的形式，组装引脚(assembly pins)18(例如汇流排连接)露出于包覆材料14的外部。外壳(housing)19可覆盖包覆材料14。第二铜金属化片材21、基板附着材22、底座(base plate)23、导热胶(thermal grease)24和散热件(heat-sink)25可配置在印刷电路板11的下表面上(例如用于较佳散热)。因为制程容易、成熟且信赖性良好，为目前最主要制程的一。
然而，这种传统制电子封装结构具有许多缺点。举例来说，如果引脚设计改变时，需要开发新模具，因此单一模具不能适用于所有产品。此外，由于设计上需要打线高度与退刀(knife-retracting)距离，这种传统电子封装结构具有较大的尺寸。
发明内容
因此，本发明提出了一种三维空间封装结构以克服上述的缺点，达到较高的内部空间使用，降低电子封装结构的尺寸。
本发明提供一种三维空间封装结构，包含：一基板，具有一上表面和一下表面；复数个离散式第一导电元件，配置在该基板的该下表面上方；以及一连接结构，配置在该基板的该下表面上方，用以包覆该复数个离散式第一导电元件，其中该连接结构包含至少一绝缘层和被该至少一绝缘层所分离的复数个导电图案，其中该复数个导电图案配置在该复数个离散式第一导电元件上方，用以电性连接该复数个离散式第一导电元件。
至少一部分的该复数个导电图案电性连接该复数个离散式第一导电元件中至少两个。一绝缘层配置在该基板上以形成在该复数个离散式第一导电元件上方的一实质水平面，其中该复数个导电图案配置在该实质水平面上方。在一个实施例中，该复数个离散式第一导电元件的至少一接点配置在该实质水平面上。在另一个实施例中，该复数个离散式第一导电元件的多个接点配置在该实质水平面上。
在本发明的一个实施例中，该基板包含一凹洞，其中该复数个离散式第一导电元件中至少一个配置在该凹洞中。
在本发明的一个实施例中，该三维空间封装结构进一步包含配置在该基板旁的另一个导电元件。
在本发明的一个实施例中，该基板为一散热基板。
在本发明的一个实施例中，该复数个导电图案配置在该复数个离散式第一导电元件上方以热(thermally)连接该复数个离散式第一导电元件，以使由该复数个离散式第一导电元件所产生的热通过该复数个导电图案散逸至该三维空间封装结构的外部。
本发明的另一个目的提供包含至少两个封装结构的一多重基板三维空间封装结构。在一个实施例中，多重基板三维空间封装结构含一第一封装结构和配置在该第一封装结构上的一第二封装结构。第一封装结构可为前述的三维空间封装结构。第二封装结构可为任何适合的封装结构。第一封装结构可通过焊接或点胶结合至第二封装结构。
本发明的另一个目的提供制造三维空间封装结构的一方法。该方法包含：(a)提供具有一上表面和一下表面的一基板；(b)在该基板的该下表面上方配置复数个离散式第一导电元件；以及(c)在该基板的该下表面上方配置一连接结构，用以包覆该复数个离散式第一导电元件，其中该连接结构包含至少一绝缘层和被该至少一绝缘层所分离的复数个导电图案，其中该复数个导电图案配置在该复数个离散式第一导电元件上方，用以电性连接该复数个离散式第一导电元件。
本发明的封装结构及其制造方法可提供许多优点，包含：1.相较于传统使用铝线的电路配置(线距较长)，可缩短线路距离以降低阻抗且增加电性效率(例如使用铜线)；2.连接线路和元件的强度和可靠度优于传统的焊接或打线；3.可降低封装结构的高度；4.凭借黄光制程形成电路图案，因此适合量产；5.三维空间封装结构且有双面散热的功能。
附图说明
本发明的前面所述的态样及所伴随之优点将借着参阅以下的详细说明及结合图式更加被充分了解，其中：
图1例示传统电子封装结构的剖面示意图；
图2A根据本发明例示一三维空间封装结构的剖面示意图；
图2B根据本发明例示一三维空间封装结构的剖面示意图，其中一第二导电元件配置在基板旁；
图2C根据本发明例示一三维空间封装结构的剖面示意图，其中该三维空间封装结构结合至一电路基板；
图2D根据本发明例示一三维空间封装结构的剖面示意图，其中该三维空间封装结构具有在基板中的一凹洞(recess)；
图3A根据本发明例示一三维空间封装结构的剖面示意图，其中基板为由绝缘导热材料制成的一单一本体(unitary body)；
图3B根据本发明例示一三维空间封装结构的剖面示意图，其中基板为由高导电导热材料制成的一单一金属片材；
图3C根据本发明例示一三维空间封装结构的剖面示意图，其中基板为一载板和一上金属片材的组合；
图3D根据本发明例示一三维空间封装结构的剖面示意图，其中基板具有连接上金属片材和离散式第一导电元件的复数个导孔(via)图案；
图4A根据本发明例示一三维空间封装结构的剖面示意图，其中导电图案包含配置在离散式第一导电元件上方的一屏蔽层；
图4B根据本发明例示一三维空间封装结构的剖面示意图，其中导孔图案配置在屏蔽层和离散式第一导电元件之间；
图5根据本发明例示一三维空间封装结构的剖面示意图，其中外壳配置在基板周围；
图6A根据本发明例示一三维空间封装结构的剖面示意图，其中复数个引脚(pin)配置在导电图案上；
图6B根据本发明例示一三维空间封装结构的剖面示意图，其中外壳向下延伸至导电图案以露出引脚；
图6C根据本发明例示一三维空间封装结构的剖面示意图，其中各个引角插入在基板的对应的凹洞(recess)或该穿开口中；
图6D根据本发明例示一三维空间封装结构的剖面示意图，其中各个引角插入在下金属片材的对应的凹洞或贯穿开口中；
图7根据本发明例示一三维空间封装结构的剖面示意图，其中导电图案的各个导孔图案直接配置在对应的第一导电元件上；
图8A根据本发明例示一三维空间封装结构的剖面示意图，其中第一散热件(heat-sink)可配置在基板的上表面上方；
图8B根据本发明例示一三维空间封装结构的剖面示意图，其中第二散热件配置在导电图案上方；
图8C至图8D根据本发明例示一三维空间封装结构的剖面示意图，其中导线架配置在导电图案和第二散热件之间以形成系统级封装(SIP)结构、双列直插式封装(DIP)结构或任何其它形式的封装结构；
图8E至图8F根据本发明例示一三维空间封装结构的剖面示意图，其中导线架配置在前述的多个三维空间封装结构之间以形成系统级封装结构、双列直插式封装结构或任何其它形式的封装结构；
图9A至图9B根据本发明例示一多重基板三维空间封装结构的剖面示意图；
图10根据本发明例示一三维空间封装结构的剖面示意图，其中下金属片材的表面具有复数突出物、凹洞或贯穿孔；
图11为制造三维空间封装结构的制造流程。
附图标记说明：10传统电子封装结构；11印刷电路板；12电子元件；14包覆材料；15焊垫；17打线；18组装引脚；19外壳；21第二铜金属化片材；22基板附着材；23底座；24导热胶；25散热件；100三维空间封装结构；101基板；101A第一基板；101AX第一上表面；101AY第一下表面；101B第二基板；101BX第二上表面；101BY第二下表面；101X上表面；101Y下表面；102离散式第一导电元件；102A离散式第一导电元件；102B离散式第二导电元件；103第一导电图案；103A第一导电图案；103B第二导电图案；104绝缘层；104A第一包覆材料；104B第二包覆材料；105下金属片材；106第二导电元件；110电路基板；111凹洞；113载板；113X第二表面；113Y第一表面；114上金属片材；115导孔图案；116屏蔽层；117导孔图案；118外壳；119引脚；121导孔图案；125第一散热件；126第二散热件；127导线架；131突出物；132凹洞；133贯穿孔；200多重基板三维空间封装结构；801步骤；802步骤；803步骤。
具体实施方式
本发明的详细说明于随后描述，这里所描述的较佳实施例是作为说明和描述的用途，并非用来限定本发明的范围。
下面的多个实施例揭示一三维空间封装结构和用于制造该三维空间封装结构的一方法。该三维空间封装结构具有较高的内部空间使用。因此可降低电子封装结构的尺寸。三维空间封装结构指一封装结构，在该封装结构上的导电元件不仅建构成为平面且在高度上堆积，用以增进空间效率。
图2A根据本发明例示一三维空间封装结构100的剖面示意图。三维空间封装结构100一般适用于电压调节器模块、动力模块、网路配接器、绘图处理单元、直流/直流转换器或负载端转换器。三维空间封装结构100包含一基板101、复数个离散式(discrete)第一导电元件102和一连接结构103、104。连接结构103、104包含复数个第一导电图案103和至少一绝缘层104。基板101具有一上表面101X和一下表面101Y。复数个离散式第一导电元件102(例如积体电路晶片、金氧半场效电晶体(MOSFET)、绝缘闸双极电晶体(IGBT)、二极管、电阻、电感、扼流圈(choke)或电容，较佳为绝缘闸双极电晶体)配置在基板101的下表面101Y上方。连接结构103、104配置在基板101的下表面101Y上方，用以包覆(encapsulate)复数个离散式第一导电元件102。连接结构103、104包含至少一绝缘层104和被该至少一绝缘层104所分离的复数个第一导电图案103。复数个第一导电图案103配置在复数个离散式第一导电元件102上方，用以电性连接复数个离散式第一导电元件102。选择性地，一第二导电元件106(例如积体电路晶片、金氧半场效电晶体、绝缘闸双极电晶体、二极管、电阻、电感、扼流圈或电容，较佳为绝缘闸双极电晶体)可配置在基板101旁(见图2B)。较佳来说，一下金属片材105(可为一图案化金属片材)(较佳由铜制成)配置在离散式第一导电元件102和基板101之间，作为离散式第一导电元件102的电路设计和配置之用。在一个实施例中，至少两个离散式第一导电元件102通过一部分的导电图案103电性连接。
图2C根据本发明例示一三维空间封装结构100的剖面示意图，其中该三维空间封装结构100结合至一电路基板110。在凭借任何适合的图案化制程(例如黄光制程)在离散式第一导电元件102上方形成导电图案103后，将三维空间封装结构100翻转且通过导电图案103(例如表面粘着技术)将三维空间封装结构100结合至一电路基板110(例如印刷电路板)(未图示)。从上至下的堆迭顺序为”基板101、离散式第一导电元件102、导电图案103、电路基板110”。导电图案103可包含配置在翻转三维空间封装结构100的连接结构103、104下表面的至少一垫片(未图示)，用以连接一外部电路。导电图案103连接离散式第一导电元件102的至少一接点至翻转三维空间封装结构100的连接结构103、104下表面的垫片，用以连接一外部电路，例如电路基板。换句话说，导电图案103将离散式第一导电元件102的多个接点引导至未翻转三维空间封装结构100的上表面，用以结合至电路基板110。各个离散式第一导电元件102的一或多个接点可配置在对应的翻转第一导电元件102的下表面上。换句话说，各个离散式第一导电元件102的多个接点的至少一部分面向电路基板110。较佳来说，各个离散式第一导电元件102的多个接点面向电路基板110，并且通过导电图案103电性连接至电路基板110。
一绝缘层104配置在基板101上以在离散式第一导电元件102上方形成一实质水平面，其中导电图案103配置在该实质水平面上方。在一个实施例中，离散式第一导电元件102的至少一接点配置在实质水平面上。在另一个实施例中，离散式第一导电元件102的所有接点配置在实质水平面上。
图2D根据本发明例示一三维空间封装结构100的剖面示意图，其中该三维空间封装结构100具有在基板中的一凹洞(recess)111。基板101可具有在其中的一凹洞111，且离散式第一导电元件102可配置在该凹洞111中以进一步降低三维空间封装结构的100的高度。凹洞111以不同的方式实现；在一个实施例中，凹洞111形成于基板101的内部；在另一个实施例中，凹洞111的一边和基板101的一边对齐，在更另一个实施例中；凹洞111的两边分别和基板101的两边对齐。
基板101具有一露出的上表面101X，因此由离散式第一导电元件102所产生的热可经由散热基板101散逸至三维空间封装结构100的外部。此外，导电图案103也可热(thermally)连接至离散式第一导电元件102，以使由离散式第一导电元件102所产生的热经由导电图案103散逸至三维空间封装结构100的外部。因此，三维空间封装结构100由于散热基板101的故而具有双面散热的功能。
基板101可为陶瓷基板、印刷电路板(PCB)、金属基板、导线架等等。基板101可包含任何适合的绝缘导热材料，例如氮化铝(AIN)、陶瓷、石墨、环氧化合物等等。下金属片材105(例如电路图案层)可包含任何适合的高导电导热材料，例如石墨、铜、金、银、铝等等。在一个实施例中，基板101可为由绝缘导热材料(例如氮化铝、陶瓷、石墨、环氧化合物)制成的一单一本体(unitary body)，因此在基板101的上表面101X和下表面101Y上不需要金属片材作为散热的用(见图3A)。在一个实施例中，基板101可为由高导电导热材料(例如石墨、铜、金、银、铝)制成的一单一金属片材(例如电路图案层)，因此不需要绝缘导热材料作为散热的用(见图3B)。
基板101可为一复合基板。在一个实施例中，基板101为一载板113和一上金属片材114(可为一图案化金属片材)(较佳由铜制成)的组合；该载板113具有一第一表面113Y和相对于该第一表面113Y的一第二表面113X，复数个离散式第一导电元件102配置在该载板113的该第一表面113Y上方；以及该上金属片材114配置在该载板113的该第二表面113X上(见图3C)。较佳来说，一下金属片材105(可为一图案化金属片材)(较佳由铜制成)配置在离散式第一导电元件102和载板113之间，作为离散式第一导电元件102的电路设计和配置之用。载板113可为陶瓷基板、印刷电路板(PCB)、金属基板、导线架等等。载板113可包含任何适合的绝缘导热材料，例如氮化铝(AIN)、陶瓷、石墨、环氧化合物等等。上金属片材114可包含任何适合的高导电导热材料，例如石墨、铜、金、银、铝等等。载板113具有连接上金属片材114和离散式第一导电元件102(或下金属片材105)的复数个导孔(via)图案115以增进散热性能(见图3D)。
导电图案103可凭借薄膜技术形成，例如黄光、溅镀、电镀或化学气相沉积制程。导电图案103也可配置成多层作为不同功能之用。举例来说，导电图案103包含复数个导孔层和线路层。
至少一绝缘层104(例如ABF(Ajinomoto Build-up Film))包覆离散式第一导电元件102。在一个实施例中，为了包覆离散式第一导电元件102，凭借将ABF压至基板101的下表面101Y，ABF依附于基板101的下表面101Y，用以包覆离散式第一导电元件102。请注意可使用非ABF的其它绝缘材料，并且不同层可包含不同的绝缘材料。在一个实施例中，一环氧模造物(EMC/epoxy moldingcompound)层配置在基板101的下表面101Y上，其中离散式第一导电元件102和一些导电图案可配置在该环氧模造物层上，其中连接结构103、104可配置在环氧模造物层上以包覆离散式第一导电元件102和该些导电图案，其中该些导电图案可电性连接结构103、104中的导电图案103。
在传统的封装结构中，一屏蔽层无法凭借打线(wire-bonding)形成在导电元件上方。在本发明中，导电图案103包含配置在离散式第一导电元件102上方的一屏蔽层116(即全面屏蔽)(见图4A)。导孔图案117可配置在屏蔽层116和离散式第一导电元件102之间(即局部屏蔽)(见图4B)。
外壳118可配置在基板101周围以露出一部分的基板101的上表面101X和一部分的复数个导电图案103(见图5)。外壳118也可具有屏蔽物件的功能以避免外部干扰。
三维空间封装结构100可包含配置在导电图案103上的复数个引脚(pin)119以作为三维空间封装结构100的外部连接端(见图6A)。外壳118可向下延伸至导电图案103以露出引脚119(见图6B)。在引脚119焊接在导电图案103上的前，引脚119可插入在外壳118中。引脚119也可通过导线架或排针(alignment)焊接，然后在制作半成品后决定是否需要外壳118。三维空间封装结构100可结合至一电路基板110(例如双列直插式封装)。在一个实施例中，基板101包含在其中的复数个凹洞或贯穿开口(through-opening)，其中各个引角119插入在对应的该凹洞或该贯穿开口中(见图6C)。在一个实施例中，下金属片材105包含在其中的复数个凹洞或贯穿开口，其中各个引角119插入在对应的该凹洞或该贯穿开口中(见图6D)。
为了快速导电和导热，导电图案103可包含复数导孔图案121，其中各个导孔图案直接配置在对应的第一导电元件102上，因此单位面积上的散热功率较大且双面散热可大大地提升(见图7)。
第一散热件(heat-sink)125可配置在基板101的上表面101X上方，用于提升散热(见图8A)。螺丝通过形成在外壳118中的圆洞(round-hole)中可用来固定第一散热件125。此外，客户通过形成在基板101中贯穿孔可使用螺丝固定第一散热件125。为了增加绝缘耐压距离，在使用螺丝固定第一散热件125后，可在螺丝上涂上绝缘胶。在一个实施例中，第二散热件126可配置在导电图案103上方以大大地提升双面散热(见图8B)。导线架127可配置在导电图案103和第二散热件126之间以形成系统级封装(SIP)结构、双列直插式封装(DIP)结构或任何其它形式的封装结构(见图8C至图8D)。此外，导线架127可配置在前述的多个三维空间封装结构100之间以形成系统级封装(SIP)结构、双列直插式封装(DIP)结构或任何其它形式的封装结构(见图8E至图8F)。
本发明也揭示了一多重基板三维空间封装结构200，该多重基板三维空间封装结构200具有许多优点，包含：a.可以缩小在印刷电路板(PCB)的设计面积；b.模块电路可分成在多个基板中所设计的多个次电路；c.电路图案可形成在基板的相反面上或基板的贯穿孔中；d.在制作半成品后可先测试半成品的电性性能；如果电性性通过测试，多个电路基板可堆迭组装以提高产品合格率，并减少电路图案制程的次数。多重基板三维空间封装结构200包含至少两个封装结构。在一个实施例中，多重基板三维空间封装结构200包含一第一封装结构和配置在该第一封装结构上的一第二封装结构。第一封装结构可为前述的三维空间封装结构100。第二封装结构可为任何适合的封装结构。第一封装结构可通过焊接或点胶(dispensing)结合至第二封装结构。
图9A至图9B根据本发明例示一多重基板三维空间封装结构200的剖面示意图。第一封装结构和第二封装结构中每一个封装结构可为前述的三维空间封装结构100。多重基板三维空间封装结构200包含一第一基板101A、复数个离散式第一导电元件102A、复数个第一导电图案103A、一第一包覆材料104A、一第二基板101B、复数个离散式第二导电元件102B、复数个第二导电图案103B、一第二包覆材料104B。多重基板三维空间封装结构200包含一第一基板101A，具有一第一上表面101AX和一第一下表面101AY；复数个离散式第一导电元件102A，配置在该第一基板101A的该第一下表面101AY上方；复数个第一导电图案103A，配置在该复数个离散式第一导电元件102A上方以电性连接该复数个离散式第一导电元件102A；一第二基板101B，具有一第二上表面101BX和一第二下表面101BY；复数个离散式第二导电元件102B，配置在该第二基板101B的该第二下表面101BY上方；复数个第二导电图案103B，配置在该复数个离散式第二导电元件102B上方以电性连接该复数个离散式第二导电元件102B；其中该复数个第一导电图案103A电性连接该第二基板101B。
下金属片材105的表面可具有复数突出物131、凹洞132或贯穿孔133，不仅增加元件配置的精准度，也增加表面积使金属片材和绝缘材料之间存在较佳的附着力(见图10)。
图11为制造三维空间封装结构100的制造流程。在步骤801中，提供具有一上表面101X和一下表面101Y的一基板101。在步骤802中，在该基板101的该下表面101Y上方配置复数个离散式第一导电元件102。在步骤803中，在该基板101的该下表面101Y上方配置一连接结构103、104，用以包覆该复数个离散式第一导电元件102，其中该连接结构103、104包含至少一绝缘层104和被该至少一绝缘层104所分离的复数个导电图案103，其中该复数个导电图案103配置在该复数个离散式第一导电元件102上方，用以电性连接该复数个离散式第一导电元件102。
从上面多个实施例的叙述中，本发明的封装结构及其制造方法可提供许多优点，包含：1.相较于传统使用铝线的电路配置(线距较长)，可缩短线路距离以降低阻抗且增加电性效率(例如使用铜线)；2.连接线路和元件的强度和可靠度优于传统的焊接或打线；3.可降低封装结构的高度；4.凭借黄光制程形成电路图案，因此适合量产；5.三维空间封装结构且有双面散热的功能。
以上说明对本发明而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离权利要求所限定的精神和范围的情况下，可作出许多修改、变化或等效，但都将落入本发明的保护范围的内。

Claims (26)

1.一种三维空间封装结构，其特征在于，包含：
一基板，具有一上表面和一下表面；一复数个离散式第一导电元件，配置在该基板的该下表面上方；以及
一连接结构，配置在该基板的该下表面上方，用以包覆该复数个离散式第一导电元件，其中该连接结构包含至少一绝缘层和被该至少一绝缘层所分离的复数个第一导电图案，其中该复数个第一导电图案配置在该复数个离散式第一导电元件上方，用以电性连接该复数个离散式第一导电元件。
2.根据权利要求1所述的三维空间封装结构，其特征在于，至少一部分的该复数个第一导电图案电性连接该复数个离散式第一导电元件中至少两个。
3.根据权利要求1所述的三维空间封装结构，其特征在于，一绝缘层配置在该基板上以形成在该复数个离散式第一导电元件上方的一实质水平面，其中该复数个第一导电图案配置在该实质水平面上方。
4.根据权利要求3所述的三维空间封装结构，其特征在于，该复数个离散式第一导电元件的至少一接点配置在该实质水平面上。
5.根据权利要求3所述的三维空间封装结构，其特征在于，该复数个离散式第一导电元件的多个接点配置在该实质水平面上。
6.根据权利要求1所述的三维空间封装结构，其特征在于，该复数个第一导电图案包含配置在该连接结构的下表面上的至少一垫片，用以连接外部电路。
7.根据权利要求1所述的三维空间封装结构，其特征在于，进一步包含一环氧模造物层，其中该环氧模造物层配置在该基板的该下表面上，其中该复数个离散式第一导电元件和复数个第二导电图案配置在该环氧模造物层上，其中该复数个第二导电图案电性连接该复数个第一导电图案。
8.根据权利要求1所述的三维空间封装结构，其特征在于，该基板包含一凹洞，其中该复数个离散式第一导电元件中至少一个配置在该凹洞中。
9.根据权利要求1所述的三维空间封装结构，其特征在于，进一步包含配置在该基板旁的复数个第二导电元件。
10.根据权利要求1所述的三维空间封装结构，其特征在于，该基板为一散热基板。
11.根据权利要求1所述的三维空间封装结构，其特征在于，该复数个第一导电图案配置在该复数个离散式第一导电元件上方以热连接该复数个离散式第一导电元件，以使由该复数个离散式第一导电元件所产生的热通过该复数个第一导电图案散逸至该三维空间封装结构的外部。
12.根据权利要求1所述的三维空间封装结构，其特征在于，该基板为由一绝缘导热材料制成的一单一本体。
13.根据权利要求1所述的三维空间封装结构，其特征在于，该基板为由一导电导热材料制成的一单一金属片材。
14.根据权利要求1所述的三维空间封装结构，其特征在于，该基板包含：一载板，具有一第一表面和相对于该第一表面的一第二表面，其中该复数个离散式第一导电元件配置在该载板的该第一表面上方；以及一金属片材，配置在该载板的该第二表面上。
15.根据权利要求14所述的三维空间封装结构，其特征在于，该载板具有连接该金属片材和该复数个离散式第一导电元件的复数个导孔图案。
16.根据权利要求1所述的三维空间封装结构，其特征在于，该复数个第一导电图案包含配置在该复数个离散式第一导电元件上方的一屏蔽层。
17.根据权利要求1所述的三维空间封装结构，其特征在于，进一步包含在该基板周围的一外壳以露出一第一部分的该基板的该上表面和一第二部分的该复数个第一导电图案。
18.根据权利要求1所述的三维空间封装结构，其特征在于，进一步包含配置在该复数个第一导电图案上的复数个引脚。
19.根据权利要求18所述的三维空间封装结构，其特征在于，该基板包含进一步包含在其中的复数个凹洞或贯穿开口，其中各个该引脚插入在对应的该凹洞或该贯穿开口中。
20.根据权利要求1所述的三维空间封装结构，其特征在于，进一步包含配置在该基板的该上表面上方的一第一散热件。
21.根据权利要求20所述的三维空间封装结构，其特征在于，进一步包含配置在该复数个第一导电图案上方的一第二散热件。
22.根据权利要求21所述的三维空间封装结构，其特征在于，进一步包含配置在该复数个第一导电图案和该第二散热件之间的一导线架以形成一系统级封装结构或一双列直插式封装结构。
23.一种制造三维空间封装结构的方法，其特征在于，包含：
提供具有一上表面和一下表面的一基板；在该基板的该下表面上方配置一复数个离散式第一导电元件；以及
在该基板的该下表面上方配置一连接结构，用以包覆该复数个离散式第一导电元件，其中该连接结构包含至少一绝缘层和被该至少一绝缘层所分离的复数个导电图案，其中该复数个导电图案配置在该复数个离散式第一导电元件上方，用以电性连接该复数个离散式第一导电元件。
24.根据权利要求23所述的制造三维空间封装结构的方法，其特征在于，该至少一绝缘层包含一ABF层，其中该ABF层被压至该基板的该下表面，用以包覆该复数个离散式第一导电元件。
25.根据权利要求23所述的制造三维空间封装结构的方法，其特征在于，该复数个导电图案凭借一薄膜制程形成在一绝缘层上，其中该绝缘层包覆该复数个离散式第一导电元件。
26.根据权利要求24所述的制造三维空间封装结构的方法，其特征在于，该复数个导电图案凭借一薄膜制程形成在该ABF上。
CN201410782796.0A 2013-12-20 2014-12-16 三维空间封装结构及其制造方法 Pending CN104733419A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361918684P 2013-12-20 2013-12-20
US61/918,684 2013-12-20

Publications (1)

Publication Number Publication Date
CN104733419A true CN104733419A (zh) 2015-06-24

Family

ID=53400900

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201810327490.4A Active CN108447857B (zh) 2013-12-20 2014-12-16 三维空间封装结构及其制造方法
CN201410781471.0A Active CN104733450B (zh) 2013-12-20 2014-12-16 三维空间封装结构及其制造方法
CN201410782812.6A Active CN104733423B (zh) 2013-12-20 2014-12-16 基板、包含该基板的三维空间封装结构及制造基板的方法
CN201410782796.0A Pending CN104733419A (zh) 2013-12-20 2014-12-16 三维空间封装结构及其制造方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN201810327490.4A Active CN108447857B (zh) 2013-12-20 2014-12-16 三维空间封装结构及其制造方法
CN201410781471.0A Active CN104733450B (zh) 2013-12-20 2014-12-16 三维空间封装结构及其制造方法
CN201410782812.6A Active CN104733423B (zh) 2013-12-20 2014-12-16 基板、包含该基板的三维空间封装结构及制造基板的方法

Country Status (3)

Country Link
US (6) US9859250B2 (zh)
CN (4) CN108447857B (zh)
TW (3) TWI567896B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170723A (zh) * 2016-03-07 2017-09-15 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN107785334A (zh) * 2016-08-24 2018-03-09 矽品精密工业股份有限公司 电子封装结构及其制法
CN108109973A (zh) * 2016-11-25 2018-06-01 同欣电子工业股份有限公司 芯片封装结构及其制造方法
CN108447829A (zh) * 2017-02-16 2018-08-24 矽品精密工业股份有限公司 封装结构及其制法
CN108807294A (zh) * 2017-04-28 2018-11-13 矽品精密工业股份有限公司 封装结构及其制法
CN108962840A (zh) * 2017-05-25 2018-12-07 矽品精密工业股份有限公司 电子封装件及其制法
CN112117251A (zh) * 2020-09-07 2020-12-22 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
CN115148606A (zh) * 2021-03-30 2022-10-04 无锡华润华晶微电子有限公司 半导体封装方法及半导体封装结构

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859250B2 (en) * 2013-12-20 2018-01-02 Cyntec Co., Ltd. Substrate and the method to fabricate thereof
US9480185B2 (en) * 2014-01-08 2016-10-25 Enphase Energy, Inc. Double insulated heat spreader
JP6354600B2 (ja) * 2015-01-16 2018-07-11 株式会社オートネットワーク技術研究所 回路構成体、電気接続箱及び回路構成体の製造方法
CN105470409A (zh) * 2016-01-04 2016-04-06 京东方科技集团股份有限公司 一种oled封装结构及其制作方法、显示器件
DE102016110862B4 (de) * 2016-06-14 2022-06-30 Snaptrack, Inc. Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
US9984995B1 (en) * 2016-11-13 2018-05-29 Nanya Technology Corporation Semiconductor package and manufacturing method thereof
CN109964548B (zh) * 2016-11-17 2021-08-27 Lg伊诺特有限公司 Dc-dc转换器
EP3542395A4 (en) * 2016-11-18 2020-06-17 Samtec, Inc. Filling materials and methods of filling through holes of a substrate
TWI607540B (zh) * 2016-11-25 2017-12-01 同欣電子工業股份有限公司 Chip package structure and manufacturing method thereof
US10293478B2 (en) 2017-06-06 2019-05-21 Larry Mitchell Grela Storage hutch assembly
CN110959191B (zh) * 2017-08-24 2023-10-20 新电元工业株式会社 半导体装置
EP3659177B1 (en) * 2017-08-25 2023-10-25 Huawei Technologies Co., Ltd. Semiconductor module and method for manufacturing the same
US10002821B1 (en) * 2017-09-29 2018-06-19 Infineon Technologies Ag Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
US10453705B2 (en) * 2018-01-09 2019-10-22 Intel Corporation Multi-voltage apparatus for electronics package including magnetic inductor and capacitor and manufacturing thereof
US12009225B2 (en) 2018-03-30 2024-06-11 Samtec, Inc. Electrically conductive vias and methods for producing same
JP2019193466A (ja) * 2018-04-26 2019-10-31 株式会社オートネットワーク技術研究所 電力変換装置
US11515237B2 (en) * 2018-08-08 2022-11-29 Agency For Science, Technology And Research Plurality of heat sinks for a semiconductor package
US10985537B2 (en) * 2018-09-14 2021-04-20 Ge Aviation Systems Llc Power overlay architecture
FR3088137B1 (fr) * 2018-11-06 2020-11-27 Inst Polytechnique Grenoble Systeme electronique de puissance
US10954696B2 (en) 2018-11-19 2021-03-23 Larry Mitchell Grela Storage assembly with a drawer having a drawer pull assembly and a method for locking a drawer
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
US11616295B2 (en) 2019-03-12 2023-03-28 Epirus, Inc. Systems and methods for adaptive generation of high power electromagnetic radiation and their applications
US11211703B2 (en) 2019-03-12 2021-12-28 Epirus, Inc. Systems and methods for dynamic biasing of microwave amplifier
US11658410B2 (en) 2019-03-12 2023-05-23 Epirus, Inc. Apparatus and method for synchronizing power circuits with coherent RF signals to form a steered composite RF signal
US11495519B2 (en) 2019-06-07 2022-11-08 Dana Canada Corporation Apparatus for thermal management of electronic components
US11282791B2 (en) * 2019-06-27 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a heat dissipation structure connected chip package
US11908840B2 (en) 2019-08-02 2024-02-20 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US11462515B2 (en) * 2019-08-02 2022-10-04 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US11469163B2 (en) * 2019-08-02 2022-10-11 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
TW202529284A (zh) 2019-09-30 2025-07-16 美商山姆科技公司 導電通孔和其製造方法
DE102019219238A1 (de) * 2019-12-10 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mehrlagiges 3D-Folienpackage
TWI717170B (zh) * 2019-12-26 2021-01-21 財團法人工業技術研究院 半導體裝置及其製作方法
CN113053833A (zh) * 2019-12-26 2021-06-29 财团法人工业技术研究院 一种半导体装置及其制作方法
US11088093B1 (en) * 2020-05-28 2021-08-10 X-Celeprint Limited Micro-component anti-stiction structures
US12381523B2 (en) 2020-06-22 2025-08-05 Epirus, Inc. Systems and methods for radio frequency power systems
US12068618B2 (en) 2021-07-01 2024-08-20 Epirus, Inc. Systems and methods for compact directed energy systems
US12003223B2 (en) 2020-06-22 2024-06-04 Epirus, Inc. Systems and methods for modular power amplifiers
EP3934401B1 (en) * 2020-06-30 2023-05-24 Solaredge Technologies Ltd. Cooling mechanism for multi-compartment power device
US11444002B2 (en) * 2020-07-29 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
CN112839437B (zh) * 2020-12-31 2022-04-15 广州金升阳科技有限公司 一种双面塑封电源产品
TWI746391B (zh) * 2021-03-15 2021-11-11 群豐科技股份有限公司 積體電路封裝系統
DE102021115845A1 (de) 2021-06-18 2022-12-22 Rolls-Royce Deutschland Ltd & Co Kg Leiterplattenanordnung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1649149A (zh) * 2004-01-29 2005-08-03 恩益禧电子股份有限公司 三维半导体封装,以及用于其中的间隔芯片
US20080308928A1 (en) * 2007-06-13 2008-12-18 Industrial Technology Research Institute Image sensor module with a three-dimensional die-stacking structure
US20100059870A1 (en) * 2008-09-10 2010-03-11 Cyntec Co., Ltd. Chip package structure
US20120236519A1 (en) * 2008-02-18 2012-09-20 Cyntec Co., Ltd Electronic package structure
CN103151316A (zh) * 2011-12-06 2013-06-12 北京大学深圳研究生院 一种基于mcp封装形式的可重构算子阵列结构的规模扩展方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61239649A (ja) * 1985-04-13 1986-10-24 Fujitsu Ltd 高速集積回路パツケ−ジ
TW409377B (en) * 1999-05-21 2000-10-21 Siliconware Precision Industries Co Ltd Small scale ball grid array package
US6847282B2 (en) * 2001-10-19 2005-01-25 Broadcom Corporation Multiple layer inductor and method of making the same
JP4337326B2 (ja) * 2002-10-31 2009-09-30 千住金属工業株式会社 鉛フリーはんだおよびはんだ付け物品
US20050027081A1 (en) * 2003-07-29 2005-02-03 Ube Industries, Ltd., A Corporation Of Japan Polyoxalate resin and shaped articles and resin compositions comprising same
US20090115042A1 (en) * 2004-06-04 2009-05-07 Zycube Co., Ltd. Semiconductor device having three-dimensional stacked structure and method of fabricating the same
TWI256092B (en) * 2004-12-02 2006-06-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
US7786486B2 (en) * 2005-08-02 2010-08-31 Satcon Technology Corporation Double-sided package for power module
WO2007034629A1 (ja) * 2005-09-20 2007-03-29 Murata Manufacturing Co., Ltd. 部品内蔵モジュールの製造方法および部品内蔵モジュール
CN100524717C (zh) * 2005-11-25 2009-08-05 全懋精密科技股份有限公司 芯片内埋的模块化结构
CN100392849C (zh) * 2005-12-09 2008-06-04 威盛电子股份有限公司 封装体及封装体模块
KR100755658B1 (ko) * 2006-03-09 2007-09-04 삼성전기주식회사 발광다이오드 패키지
CN100459077C (zh) * 2006-03-15 2009-02-04 日月光半导体制造股份有限公司 基板的制造方法
CN100505244C (zh) * 2006-05-12 2009-06-24 乾坤科技股份有限公司 封装结构
CN100416827C (zh) * 2006-05-18 2008-09-03 威盛电子股份有限公司 封装元件
US7531893B2 (en) * 2006-07-19 2009-05-12 Texas Instruments Incorporated Power semiconductor devices having integrated inductor
US20080180921A1 (en) * 2007-01-31 2008-07-31 Cyntec Co., Ltd. Electronic package structure
US9601412B2 (en) * 2007-06-08 2017-03-21 Cyntec Co., Ltd. Three-dimensional package structure
TWI376774B (en) * 2007-06-08 2012-11-11 Cyntec Co Ltd Three dimensional package structure
US7786837B2 (en) * 2007-06-12 2010-08-31 Alpha And Omega Semiconductor Incorporated Semiconductor power device having a stacked discrete inductor structure
TWI362102B (en) * 2007-07-11 2012-04-11 Ind Tech Res Inst Three-dimensional dice-stacking package structure and method for manufactruing the same
US7438558B1 (en) * 2007-11-13 2008-10-21 International Business Machines Corporation Three-dimensional stackable die configuration for an electronic circuit board
US7868431B2 (en) * 2007-11-23 2011-01-11 Alpha And Omega Semiconductor Incorporated Compact power semiconductor package and method with stacked inductor and integrated circuit die
TWI355068B (en) * 2008-02-18 2011-12-21 Cyntec Co Ltd Electronic package structure
US8824165B2 (en) * 2008-02-18 2014-09-02 Cyntec Co. Ltd Electronic package structure
US8339802B2 (en) * 2008-10-02 2012-12-25 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US8153473B2 (en) * 2008-10-02 2012-04-10 Empirion, Inc. Module having a stacked passive element and method of forming the same
JP4711026B2 (ja) * 2008-10-08 2011-06-29 株式会社村田製作所 複合モジュール
KR101009103B1 (ko) * 2008-10-27 2011-01-18 삼성전기주식회사 양면 전극 패키지 및 그 제조방법
TWI407462B (zh) * 2009-05-15 2013-09-01 Cyntec Co Ltd 電感器及其製作方法
TWI398949B (zh) * 2009-07-29 2013-06-11 勝開科技股份有限公司 模造成型之影像感測器封裝結構製造方法及封裝結構
US8164158B2 (en) * 2009-09-11 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device
TWI581384B (zh) * 2009-12-07 2017-05-01 英特希爾美國公司 堆疊式電子電感封裝組件及其製造技術
CN102117782B (zh) * 2010-01-06 2012-12-26 南亚电路板股份有限公司 复合埋入式元件结构及其制造方法
JP5503322B2 (ja) * 2010-02-15 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10111333B2 (en) * 2010-03-16 2018-10-23 Intersil Americas Inc. Molded power-supply module with bridge inductor over other components
US8993431B2 (en) * 2010-05-12 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating bump structure
TWI611439B (zh) * 2010-07-23 2018-01-11 乾坤科技股份有限公司 線圈元件
TWI448226B (zh) * 2010-09-21 2014-08-01 乾坤科技股份有限公司 電源轉換模組
KR101204191B1 (ko) * 2010-11-02 2012-11-23 삼성전기주식회사 방열기판
KR101715761B1 (ko) * 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
US9000576B2 (en) * 2011-04-22 2015-04-07 Cyntec Co., Ltd. Package structure and manufacturing method thereof
US9129908B2 (en) * 2011-11-15 2015-09-08 Cisco Technology, Inc. Manufacturing a semiconductor package including an embedded circuit component within a support structure of the package
US10636735B2 (en) * 2011-10-14 2020-04-28 Cyntec Co., Ltd. Package structure and the method to fabricate thereof
US9171818B2 (en) * 2011-12-13 2015-10-27 Cyntec Co., Ltd. Package structure and the method to manufacture thereof
US8716870B2 (en) * 2011-12-16 2014-05-06 General Electric Company Direct write interconnections and method of manufacturing thereof
US9536798B2 (en) * 2012-02-22 2017-01-03 Cyntec Co., Ltd. Package structure and the method to fabricate thereof
US8956918B2 (en) * 2012-12-20 2015-02-17 Infineon Technologies Ag Method of manufacturing a chip arrangement comprising disposing a metal structure over a carrier
CN103633056B (zh) * 2013-12-06 2017-09-01 矽力杰半导体技术(杭州)有限公司 引线框、封装组件及其制造方法
US9859250B2 (en) * 2013-12-20 2018-01-02 Cyntec Co., Ltd. Substrate and the method to fabricate thereof
US10332825B2 (en) * 2016-05-20 2019-06-25 Infineon Technologies Americas Corp. Semiconductor package including flip chip mounted IC and vertically integrated inductor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1649149A (zh) * 2004-01-29 2005-08-03 恩益禧电子股份有限公司 三维半导体封装,以及用于其中的间隔芯片
US20080308928A1 (en) * 2007-06-13 2008-12-18 Industrial Technology Research Institute Image sensor module with a three-dimensional die-stacking structure
US20120236519A1 (en) * 2008-02-18 2012-09-20 Cyntec Co., Ltd Electronic package structure
US20100059870A1 (en) * 2008-09-10 2010-03-11 Cyntec Co., Ltd. Chip package structure
CN103151316A (zh) * 2011-12-06 2013-06-12 北京大学深圳研究生院 一种基于mcp封装形式的可重构算子阵列结构的规模扩展方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170723A (zh) * 2016-03-07 2017-09-15 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN107170723B (zh) * 2016-03-07 2020-04-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN107785334B (zh) * 2016-08-24 2019-11-01 矽品精密工业股份有限公司 电子封装结构及其制法
CN107785334A (zh) * 2016-08-24 2018-03-09 矽品精密工业股份有限公司 电子封装结构及其制法
CN108109973A (zh) * 2016-11-25 2018-06-01 同欣电子工业股份有限公司 芯片封装结构及其制造方法
CN108447829A (zh) * 2017-02-16 2018-08-24 矽品精密工业股份有限公司 封装结构及其制法
CN108447829B (zh) * 2017-02-16 2020-07-17 矽品精密工业股份有限公司 封装结构及其制法
CN108807294A (zh) * 2017-04-28 2018-11-13 矽品精密工业股份有限公司 封装结构及其制法
CN108807294B (zh) * 2017-04-28 2020-02-21 矽品精密工业股份有限公司 封装结构及其制法
CN108962840A (zh) * 2017-05-25 2018-12-07 矽品精密工业股份有限公司 电子封装件及其制法
CN108962840B (zh) * 2017-05-25 2020-01-31 矽品精密工业股份有限公司 电子封装件及其制法
CN112117251A (zh) * 2020-09-07 2020-12-22 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
CN115148606A (zh) * 2021-03-30 2022-10-04 无锡华润华晶微电子有限公司 半导体封装方法及半导体封装结构

Also Published As

Publication number Publication date
CN108447857B (zh) 2021-09-07
TWI587759B (zh) 2017-06-11
TW201546914A (zh) 2015-12-16
US9984996B2 (en) 2018-05-29
CN108447857A (zh) 2018-08-24
US20150181733A1 (en) 2015-06-25
US20150181766A1 (en) 2015-06-25
CN104733423B (zh) 2019-08-27
US9859250B2 (en) 2018-01-02
CN104733450B (zh) 2018-05-11
TWI622106B (zh) 2018-04-21
TWI567896B (zh) 2017-01-21
US20180145050A1 (en) 2018-05-24
US20180082979A1 (en) 2018-03-22
US10854575B2 (en) 2020-12-01
US20150179611A1 (en) 2015-06-25
US10128214B2 (en) 2018-11-13
CN104733450A (zh) 2015-06-24
US20180240781A1 (en) 2018-08-23
CN104733423A (zh) 2015-06-24
US10297573B2 (en) 2019-05-21
US9911715B2 (en) 2018-03-06
TW201543971A (zh) 2015-11-16
TW201543632A (zh) 2015-11-16

Similar Documents

Publication Publication Date Title
TWI567896B (zh) 三維空間封裝結構及其製造方法
CN101958307B (zh) 功率半导体模块及其制造方法
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US20180233439A1 (en) Semiconductor chip package having heat dissipating structure
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
TW201631722A (zh) 功率轉換電路的封裝模組及其製造方法
CN105006453A (zh) 封装结构
US20090243079A1 (en) Semiconductor device package
JP2019071412A (ja) チップパッケージ
CN104051363B (zh) 芯片封装和用于制造该芯片封装的方法
CN102468249A (zh) 功率封装模块及制造该功率封装模块的方法
CN103165587A (zh) 半导体封装
CN104269385A (zh) 封装组件及其制造方法
CN117293101A (zh) 一种功率模组及其制作方法、功率设备
CN100426496C (zh) 半导体器件及其制造方法
KR101343199B1 (ko) 반도체 패키지
CN106684076A (zh) 封装结构及其制造方法
CN106298724A (zh) 塑封型功率模块
US7551455B2 (en) Package structure
CN101322450A (zh) 具有内部散热结构的ic封装
CN1331228C (zh) 混合型模块
CN102376594B (zh) 电子封装结构及其封装方法
JP5857468B2 (ja) 半導体装置
CN102024777A (zh) 半导体芯片封装结构及封装方法
KR20060105403A (ko) 혼성회로와 복합기판을 가지는 패키지 구조물

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150624

RJ01 Rejection of invention patent application after publication