CN111180434A - 封装结构及封装方法 - Google Patents

封装结构及封装方法 Download PDF

Info

Publication number
CN111180434A
CN111180434A CN201911088365.3A CN201911088365A CN111180434A CN 111180434 A CN111180434 A CN 111180434A CN 201911088365 A CN201911088365 A CN 201911088365A CN 111180434 A CN111180434 A CN 111180434A
Authority
CN
China
Prior art keywords
electronic component
redistribution
carrier
conductive via
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911088365.3A
Other languages
English (en)
Inventor
林平平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delta Electronics International Singapore Pte Ltd
Original Assignee
Delta Electronics International Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Electronics International Singapore Pte Ltd filed Critical Delta Electronics International Singapore Pte Ltd
Publication of CN111180434A publication Critical patent/CN111180434A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种封装结构，包含：载体、至少一电子组件、第一绝缘层、散热层、第二绝缘层、多个重布线区、钝化层以及散热装置。载体包含相对的第一表面与第二表面以及至少一凹槽，电子组件设置于载体的凹槽中并包含多个导电端子。第一绝缘层形成于载体的第二表面上。散热层形成于第一绝缘层上。第二绝缘层形成于载体的第一表面上。多个重布线区形成于第二绝缘层上，其中重布线区包含至少一导电通孔，设置于第二绝缘层内，且与多个导电端子中对应的导电端子连接。钝化层形成于多个重布线区上，并覆盖部分的多个重布线区。散热装置设置于散热层上。

Description

封装结构及封装方法
技术领域
本发明涉及一种封装结构及封装方法，尤其涉及一种能提升散热效率并实现紧凑目的封装结构，以及用于上述封装结构的封装方法。
背景技术
近年来，电子装置设计朝向小尺寸、轻薄及易于携带的趋势发展。再者，随着电子工业技术的日益进步，电子装置的内部电路已逐渐朝向模块化发展，换言之，多个电子组件是整合在单一电路模块中。举例而言，功率模块(power module)为广泛使用的电子模块之一，功率模块可包含例如但不限于直流-直流转换器(DC to DC converter)、直流-交流转换器(DC to AC converter)或交流-直流转换器(AC to DC converter)。于多个电子组件(例如电容器、电阻器、电感器、变压器、二极管及晶体管)整合为功率模块之后，功率模块便可安装于主板或系统电路板上。
传统上，功率模块内的电连接是通过引线接合构成，然而此方式需要在基板上保留引线键合区域，因此基板的空间利用受到限制，并且功率模块的厚度也无法减小，故在这种情况下，难以提高功率密度并实现紧凑的目的。
最近，在功率模块的封装方法中采用了无须任何接合线的嵌入式方式，以进一步减少封装面积并同时提高性能。然而，当嵌入在嵌入式封装结构的绝缘层内的电子组件在工作期间产生大量热能时，热能可能仅由单一方向散逸，使得传统封装结构的散热效率不佳。此外，传统的封装结构不仅复杂而且封装方法的成本亦高。
因此，如何发展一种克服上述缺陷的封装结构及封装方法，实为目前迫切的需求。
发明内容
本发明的实施例的目的在于提供一种封装结构，在此封装结构中，一个或多个电子组件设置在厚的引线框架的至少一凹槽中，并且此封装结构采用多个冷却机制将热能散发到环境中，因此，封装结构的总厚度减少，并且提升了散热效率。
本发明的另一实施例的目的在于提供一种封装结构，在此封装结构中，至少一电子组件和至少一被动组件是分离地及水平地设置在引线框架中，且被绝缘层覆盖并通过重布线区来进行电连接，并可省略引线键合。因此，封装结构的整体厚度减少，并且实现了高功率密度和紧凑的目的。
本发明的又一实施例的目的在于提供一种应用于薄型化且易于制造的封装结构的封装方法，此封装方法可达到简化及具有成本效益。
为达上述目的，本发明提供一种封装结构，包含：一载体、至少一电子组件、一第一绝缘层、一散热层、一第二绝缘层、多个重布线区、一钝化层以及一散热装置，载体包含第一表面、第二表面以及至少一凹槽，其中第一表面相对于第二表面，至少一凹槽凹陷地形成于载体的第一表面上；至少一电子组件设置于至少一凹槽中，其中电子组件包含第一表面、第二表面以及多个导电端子，电子组件的第一表面相对于电子组件的第二表面，多个导电端子形成于电子组件的第一表面上，且电子组件的第一表面与载体的第一表面共平面；第一绝缘层形成于载体的第二表面上；散热层形成于第一绝缘层上；第二绝缘层形成于载体的第一表面上并且覆盖设置在至少一凹槽中的至少一电子组件；多个重布线区形成于第二绝缘层上并彼此分离，其中重布线区包含至少一导电通孔，是设置于第二绝缘层内，且与多个导电端子中对应的导电端子连接；钝化层形成于多个重布线区上，并覆盖部分的多个重布线区；以及散热装置设置于散热层上。
为达上述目的，本发明另提供一种封装方法，包含：提供一半封装结构，其中半封装结构包含一载体、至少一电子组件、一第一绝缘层、一散热层以及一第二绝缘层，其中，载体包含一第一表面、一第二表面以及至少一凹槽，至少一凹槽凹陷地形成于载体的第一表面上，至少一电子组件设置于至少一凹槽中，电子组件包含一第一表面、一第二表面以及多个导电端子，多个导电端子形成于电子组件的第一表面上，且电子组件的第一表面与载体的第一表面共平面，第一绝缘层形成于载体的第二表面上，散热层形成于第一绝缘层上，第二绝缘层形成于载体的第一表面上并且覆盖至少一电子组件；移除部分的第二绝缘层，以形成对应于电子组件的多个导电端子的位置的多个通孔；在第二绝缘层上形成多个重布线区，其中多个重布线区彼此分离，且重布线区包含至少一导电通孔，设置于第二绝缘层的多个通孔中对应的通孔，且与多个导电端子中对应的导电端子连接；在多个重布线区上形成一钝化层，并覆盖部分的多个重布线区；以及设置一散热装置于散热层上。
附图说明
图1A为本发明第一实施例的封装结构的剖面结构示意图；
图1B为本发明第二实施例的封装结构的剖面结构示意图；
图2A为本发明第三实施例的封装结构的剖面结构示意图；
图2B为本发明第四实施例的封装结构的剖面结构示意图；
图3A为本发明第五实施例的封装结构的剖面结构示意图；
图3B为本发明第六实施例的封装结构的剖面结构示意图；
图4A为本发明第七实施例的封装结构的剖面结构示意图；
图4B为本发明第八实施例的封装结构的剖面结构示意图；
图5为本发明实施例的功率组件的结构透视图，其中多个封装结构安装及连接在印刷电路板上，以形成功率组件；
图6A至6I为本发明第一实施例的封装方法的剖面示意图；
图7A至7K为本发明第二实施例的封装方法的剖面示意图。
图中：
1、1a、1b、1c、1d、1e、1f：封装结构
10：载体
11：电子组件
12：第一绝缘层
13：散热层
14：第二绝缘层
15：重布线层
16：钝化层
17：散热装置
101：第一表面
102：第二表面
103：第一凹槽
111：第一表面
112：第二表面
113：导电端子
141：孔洞
151：第一重布线区
152：第二重布线区
153：第三重布线区
155：沟槽
151a、152a、153a、154a：第一导电通孔
11a：第一电子组件
11b：第二电子组件
152b、153b：第二导电通孔
103a：第一平面
103b：第二平面
104：第二凹槽
18：被动组件
181：第一导电端子
182：第二导电端子
105：通孔
154：第四重布线区
19：热释放层
具体实施方式
体现本发明特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的方式上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上是当作说明之用，而非架构于限制本发明。例如，若是本说明书以下的揭露内容叙述了将一第一特征形成于一第二特征之上或上方，即表示其包含了所形成的上述第一特征与上述第二特征是直接接触的实施例，亦包含了可将附加的特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与上述第二特征可能未直接接触的实施例。另外，本发明的说明中不同实施例可能使用重复的参阅符号及/或用字，这些重复符号或用字为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。
再者，为了方便描述图式中一组件或特征组件与另一(多)组件或(多)特征组件的关系，可使用空间相关用语，例如“在…之下(beneath)”、“在…下面(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”及类似的用语等，可以理解的是，除了图式所绘示的方位之外，空间相关用语涵盖使用或操作中的装置的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。当一组件被称为“连接”或“耦接”至另一组件时，它可以为直接连接或耦接至另一组件，又或是在其中有一额外组件存在。尽管本发明的广义范围的数值范围及参数为近似值，但尽可能精确地在具体实例中陈述数值。虽然“第一”、“第二”、“第三”等等用语在申请专利范围中可用于描述各种组件是可以被理解的，但这些组件不应该被这些用语所限制，且在实施例中被相应地描述的这些组件是用以表达不同的参照编号，这些用语仅是用以区别一个组件与另一个组件，例如，第一组件可以被称为第二组件，且类似地，第二组件可以被称为第一组件，而不偏离实施例的范围。在此所使用的用语“及/或”包含一或多个相关列出的项目的任何或全部组合。此外，数值范围或参数固有地含有在各别测试量测中存在的误差。并且，如本文中出现用语”大约”或”实质上”一般意指在一给定值或范围的10％、5％、1％或0。5％内。另一选择为，用语“大约”或”实质上”意味所属领域的技术人员可接受的误差内。除在操作/工作的实例中以外，或除非明确规定，否则本文中所揭露的所有数值范围、量、值及百分比(如本文中所揭露的材料的数量、时间、温度、操作条件、用量的比例及其类似者)，应被理解为在所有实施例中由用语”大约”或”实质上”来修饰。相应地，除非相反地指示，否则本发明及随附申请专利范围中陈述的数值参数为可视需要变化的近似值。例如，每一数值参数应至少根据所述的有效数字的数字且借由应用普通舍入原则来解释。范围可在本文中表达为从一个端点到另一端点或在两个端点之间。本文中所揭露的所有范围包含端点，除非另有规定。
请参阅图1A，其为本发明第一实施例的封装结构的剖面结构示意图。封装结构1包含载体10、至少一电子组件11、第一绝缘层12、散热层13、第二绝缘层14、重布线层15、钝化层16及散热装置17。载体10具有第一表面101、第二表面102和至少一第一凹槽103，第一表面101相对于第二表面102，第一凹槽103凹陷地形成于载体10的第一表面101上。在本实施例中，载体10包含由金属材料构成的引线框架，引线框架可为但不限于厚的并且由铜构成。电子组件11包含第一表面111、第二表面112和多个导电端子113，电子组件11的第一表面111相对于电子组件11的第二表面112，导电端子113形成于电子组件11的第一表面111上，电子组件11设置在载体10的第一凹槽103中，且电子组件11的第一表面111暴露于载体10并与载体10的第一表面101共平面，电子组件11的第二表面112则连接至载体10的第一凹槽103的底表面。在本实施例中，电子组件11包含主动组件，例如功率半导体器件的芯片，功率半导体器件可为但不限于包含硅基(Si-based)功率半导体器件，或宽能隙(Wide BandGap；WBG)功率半导体器件，例如氮化镓(GaN)器件或碳化硅(SiC)器件。因此，具有宽能隙的功率半导体器件的封装结构1可以实现高功率和高频操作的目的。而须注意的是主动组件并不局限于如上所述的实施例，并且可以根据实际需求而变化。电子组件11的导电端子113的数量是根据电子组件11的类型和结构来确定。在本实施例中，导电端子113的数量为两个，但不限于此。在一实施例中，电子组件11包含水平功率器件。
第一绝缘层12形成于载体10的第二表面102上，第一绝缘层12可由树脂或具有高导热率的任何适当的绝缘材料构成。
散热层13形成于第一绝缘层12的表面上，且第一绝缘层12和散热层13设置在载体10的同一侧。在本实施例中，散热层13包含由金属材料，例如但不限于铜箔，所构成的重布线层。
第二绝缘层14形成于载体10的第一表面101上并且覆盖设置在第一凹槽103中的至少一电子组件11，且第二绝缘层14和第一绝缘层12设置在载体10的相对侧，第二绝缘层14具有分别对应于电子组件11的导电端子113的位置的多个孔洞141，第二绝缘层14可以由树脂或具有高导热率的任何适当的绝缘材料构成，且第一绝缘层12和第二绝缘层14可为但不限于由相同的材料构成。
重布线层15形成于第二绝缘层14的表面上并覆盖第二绝缘层14，重布线层15包含多个重布线区，在本实施例中，重布线层15例如包含第一重布线区151、第二重布线区152和第三重布线区153，它们通过多个沟槽155彼此分离。第一重布线区151和第二重布线区152分别具有第一导电通孔151a、152a，第一导电通孔151a、152a分别形成于第二绝缘层14的孔洞141中，第一重布线区151通过第一导电通孔151a与电子组件11的一个导电端子113连接，第二重布线区151通过第一导电通孔152a与电子组件11的另一个导电端子113连接。在本实施例中，重布线层15由金属材料，例如但不限于铜，所构成。
钝化层16形成于重布线层15的表面上并覆盖部分的重布线层15，其中部分的钝化层16填充到沟槽155中，使得第一重布线区151、第二重布线区152和第三重布线区153彼此分离。在本实施例中，部分的第一重布线区151、部分的第二重布线区152和部分的第三重布线区暴露于钝化层16，因此，第一重布线区151和第二重布线区152可用作接触垫，以与印刷电路板(未图标)相应的接触组件电连接。在本实施例中，钝化层16可由树脂或具有高导热率的任何其他合适的绝缘材料构成。
散热装置17设置于散热层13的表面，以提升封装结构1的散热效率，其中散热装置17可包含被动散热装置(请参见图1A)或主动散热装置(请参见图1B)，且被动散热装置可例如但不限于包含由金属材料或陶瓷材料构成的散热鳍片。主动散热装置可例如但不限于包含热管或液体冷却装置。在一些实施例中，散热装置17可以通过热界面材料(未图示)，例如导热胶，固定在散热层13的表面上
如上所述，由于电子组件11设置在载体10的第一凹槽103内，在一个实施例中，载体10可以是金属引线框架，且散热层13形成于引线框架上，又散热装置17安装在散热层13上，使得引线框架、第一绝缘层12、散热层13和散热装置17形成主要冷却通道，以将来自于电子组件11的热能散发到周围环境中。此外，第一重布线区151和第二重布线区152与电子组件11连接并暴露于钝化层16，使得重布线层15形成次要冷却信道，以将电子组件11的热能散发到周围环境中。更甚者，由电子组件11产生的一部分热能也可以通过引线框架的水平面传递到周围环境中。故即使电子组件11在工作期间产生大量的热能，由电子组件11产生的热能也可以快速地传递到封装结构1的周围，因此，提高了散热效率。另外，在本实施例的封装结构1中并无采用引线键合和陶瓷直接覆铜板(direct bonded coppersubstrate)，因此封装结构1的总厚度可减小，并且降低成本。
请参阅图2A，其为本发明第三实施例的封装结构的剖面结构示意图。在本实施例中，由于组成部分和组件相似于图1A的组成部分和组件，故仅以相同于图1A中的标号来标示而不再赘述。在本实施例中，封装结构1a包含多个电子组件11，例如第一电子组件11a和第二电子组件11b。第一电子组件11a和第二电子组件11b具有相同的厚度，且第一电子组件11a和第二电子组件11b设置在载体10的第一凹槽103中并且彼此间隔开。第一电子组件11a和第二电子组件11b的第一表面111暴露于载体10并与载体10的第一表面101共平面，因此，电子组件11可以嵌入封装结构1a中而实现薄型化及紧凑的目的。另外，第一重布线区151具有与第一电子组件11a的一个导电端子113连接的第一导电通孔151a，第二重布线区152具有与第一电子组件11a的另一导电端子113连接的第一导电通孔152a及与第二电子组件11b的一个导电端子113连接的第二导电通孔152b，第三重布线区153具有与第二电子组件11b的另一导电端子113连接的第一导电通孔153a。第一重布线区151、第二重布线区152和第三重布线区153可用作接触垫，以与印刷电路板(未图标)相应的导接组件电连接。
请参阅图2B，其为本发明第四实施例的封装结构的剖面结构示意图。在本实施例中，由于组成部分和组件相似于图2A的组成部分和组件，故仅以相同于图2A中的标号来标示而不再赘述。相较于封装结构1a，封装结构1b包含具有不同厚度的多个电子组件11，在本实施例中，第一电子组件11a和第二电子组件11b具有不同的厚度，其中第二电子组件11b的厚度大于第一电子组件11a的厚度。第一凹槽103的底表面具有包含第一平面103a和第二平面103b的阶梯结构，其中第一表面101到第一平面103a的距离短于从第一表面101到第二平面103b的距离，且第一电子组件11a设置在第一平面103a上，第二电子组件11b设置在第二平面103b上，又第一电子组件11a和第二电子组件11b的第一表面111暴露于载体10并与载体10的第一表面101共平面。因此，具有不同厚度的电子组件11可以嵌入在封装结构1b中，以实现薄型化及紧凑的目的。
请参阅图3A，其为本发明第五实施例的封装结构的剖面结构示意图。在本实施例中，由于组成部分和组件相似于图2A的组成部分和组件，故仅以相同于图2A中的标号来标示而不再赘述。相较于封装结构1a，封装结构1c包含彼此分离的第一凹槽103和第二凹槽104，在本实施例中，第一电子组件11a和第二电子组件11b具有相同的厚度，其中第一电子组件11a设置在第一凹槽103中，第二电子组件11b设置在第二凹槽104中，且第一电子组件11a和第二电子组件11b的第一表面111暴露于载体10且与载体10的第一表面101共平面。因此，电子组件11可以嵌入在封装结构1c中，以实现薄型化及紧凑的目的。
请参阅图3B，其为本发明第六实施例的封装结构的剖面结构示意图。在本实施例中，由于组成部分和组件相似于图3A的组成部分和组件，故仅以相同于图3A中的标号来标示而不再赘述。相较于封装结构1c，封装结构1d包含具有不同厚度的多个电子组件11，在本实施例中，第一电子组件11a和第二电子组件11b具有不同的厚度，且第一凹槽103和第二凹槽104具有不同的深度，其中第二电子组件11b的厚度大于第一电子组件11a的厚度，第二凹槽104的深度大于第一凹槽103的深度，第一电子组件11a设置在第一凹槽103中，第二电子组件11b设置在第二凹槽104中，第一电子组件11a及第二电子组件11b的第一表面111暴露于载体10并与载体10的第一表面101共平面。因此，具有不同厚度的电子组件11可嵌入封装结构1d中，以实现薄型化及紧凑的目的。
请参阅图4A，其为本发明第七实施例的封装结构的剖面结构示意图。在本实施例中，由于组成部分和组件相似于图3A的组成部分和组件，故仅以相同于图3A中的标号来标示而不再赘述。相较于封装结构1c，封装结构1e还包含至少一被动组件18，被动组件18包含第一导电端子181和第二导电端子182，在本实施例中，被动组件18可例如但不限于二极管、电感、变压器或扼流圈(chock)。载体10还包含通孔105，被动组件18设置在载体10的通孔105中。第一电子组件11a和第二电子组件11b的第一表面111和被动组件18的其中的一表面暴露于载体10并与载体10的第一表面101共平面，被动组件18的另一个表面与载体10的第二表面102共平面。因此，电子组件11和被动组件18可嵌入在封装结构1e中，以实现薄型化及紧凑的目的。另外，重布线层15包含第一重布线区151、第二重布线区152，第三重布线区153和第四重布线区154。第一重布线区151包含与第一电子组件11a的一个导电端子113连接的第一导电通孔151a。第二重布线区152包含与第一电子组件11a的另一个导电端子113连接的第一导电通孔152a和与第二电子组件11b的一个导电端子113连接的第二导电通孔152b。第三重布线区153包含与第二电子组件11b的另一导电端子113连接的第一导电通孔153a和与被动组件18的第一导电端子181连接的第二导电通孔153b。第四重布线区154包含与被动组件18的第二导电端子182连接的第一导电通孔154a。第一重布线区151、第二重布线区152、第三重布线区153和第四重布线区154可用作接触垫，以与印刷电路板(未图标)相应的接触组件电连接。
请参阅图4B，其为本发明第八实施例的封装结构的剖面结构示意图。在本实施例中，由于组成部分和组件相似于图4A的组成部分和组件，故仅以相同于图4A中的标号来标示而不再赘述。相较于封装结构1e，封装结构1f包含具有不同厚度的多个电子组件11，在本实施例中，第一电子组件11a和第二电子组件11b具有不同的厚度，第一凹槽103和第二凹槽104具有不同的深度，其中第二电子组件11b的厚度大于第一电子组件11a的厚度，第二凹槽104的深度大于第一凹槽103的深度，而第一电子组件11a设置在第一凹槽103中，第二电子组件11b设置在第二凹槽104中，并且被动组件18设置在载体10的通孔105内，又第一电子组件11a和第二电子组件11b的第一表面111和被动组件18的一个表面暴露于载体10并与载体10的第一表面101共平面，被动组件18的另一个表面与载体10的第二表面102共平面。因此，具有不同厚度的电子组件11和被动组件18可以嵌入封装结构1f中，以实现薄型化及紧凑的目的。
请参照图5，其为本发明实施例的功率组件的结构透视图，其中多个封装结构安装及连接在印刷电路板上，以形成功率组件。在本实施例中，多个封装结构可包含例如通过表面黏着技术安装在印刷电路板2上的封装结构1、封装结构1d和封装结构1f，因此，封装结构1、1d、1f电连接到印刷电路板2并形成功率组件3。当然功率组件3中所采用的多个封装结构的数量和结构并不局限于上述实施例，可根据实际需求而变化。在本实施例中，多个封装结构1、1d及1f的主要冷却信道位于印刷电路板3的同一侧，因此，提高了散热效率。
图6A至6I为本发明第一实施例的封装方法的剖面示意图。首先，如图6A所示，提供载体10。在本实施例中，载体10包含由金属材料构成的引线框架，引线框架可为但不限于厚的并且由铜构成。然后，如图6B所示，在载体10的表面102上形成第一绝缘层12，并在第一绝缘层12的表面上形成散热层13。然后，如图6C所示，在载体10的第一表面101上形成至少一凹槽。在本实施例中，在载体10的第一表面101上形成第一凹槽103和第二凹槽104，其中通过蚀刻工艺而在载体10上形成第一凹槽103和第二凹槽103。
然后，如图6D所示，提供至少一电子组件11，至少一电子组件11设置在凹槽中并贴附至凹槽的底表面。在本实施例中，第一电子组件11a设置在第一凹槽103中，第二电子组件11b设置在第二凹槽104中。然后，如图6E所示，在载体10的第一表面101上形成第二绝缘层14，并覆盖凹槽中的至少一电子组件11。第二绝缘层14可为但不限于通过层压和固化工艺来形成。在如图6E所示的步骤后，半封装结构4便形成。然后，如图6F所示，形成多个孔洞141在第二绝缘层14中，其中多个孔洞141的位置分别对应于电子组件11的导电端子113。在本实施例中，通过激光钻孔工艺以在第二绝缘层14中形成多个孔洞141。
接下来，如图6G所示，在第二绝缘层14上形成重布线层15，并且在重布线层15中形成多个沟槽155，以形成彼此分离的多个重布线区。在本实施例中，多个重布线区包含彼此分离的第一重布线区151、第二重布线区152和第三重布线区153。第一重布线区151具有第一导电通孔151a，第一导电通孔151a设置在第二绝缘层14中并与第一电子组件11a的一个导电端子113接触。第二重布线区152具有设置在第二绝缘层14中并与第一电子组件11a的另一导电端子113接触的第一导电通孔152a和设置在第二绝缘层14中并与第二电子组件11b的一个导电端子113接触的第二导电通孔152b。第三重布线区153具有设置在第二绝缘层14中并与第二电子组件11b的另一导电端子113接触的第一导电通孔153a。在本实施例中，重布线层15由铜构成。然后，如图6H所示，在重布线层15上形成钝化层16，以覆盖部分的重布线区151、152、153，并设置在沟槽155中。在本实施例中，部分的第一重布线区151、部分的第二重布线区152和部分的第三重布线区153暴露于钝化层16，且第一重布线区151、第二重布线区152和第三重布线区块153用作接触垫。最后，如图6I所示，提供散热装置17并设置在散热层13的表面上。因此，封装结构1c便已制成。然须注意的是，制造上述封装结构1、1a、1b，1d的封装方法与本实施例的封装方法类似，故在此不再赘述。
图7A至7K为本发明第二实施例的封装方法的剖面示意图。首先，如图7A所示，提供载体10。在本实施例中，载体10包含由金属材料构成的引线框架，引线框架可为但不限于厚的并且由铜构成然后。然后，如图7B所示，在载体10的第一表面101上形成至少一凹槽，并且在载体10中形成至少一通孔105。在本实施例中，在载体10的第一表面101上形成第一凹槽103和第二凹槽104，且在载体10内形成通孔105。第一凹槽103和第二凹槽104通过蚀刻工艺形成于载体10上，并且通孔105通过蚀刻工艺形成于载体10内。然后，如图7C所示，至少一电子组件11设置在凹槽中并贴附至凹槽的底表面。在本实施例中，第一电子组件11a设置在第一凹槽103中，第二电子组件11b设置在第二凹槽104中。第一电子组件11a和第二电子组件11b分别通过焊接材料贴附至第一凹槽103与第二凹槽104的底表面，然进行回流焊工艺。因此，第一电子组件11a和第二电子组件11b分别固定在第一凹槽103和第二凹槽104的底表面上。
然后，如图7D所示，提供热释放层19并附着在载体10的第二表面102上。然后，至少一被动组件18设置在通孔105中并附着到热释放层19上。因为至少一被动组件18粘附在热释放层19上，故至少一被动组件18暂时固定在热释放层19上。在本实施例中，热释放层19是热解胶带(thermal release tape)。然后，如图7E所示，在载体10的第一表面101上形成第二绝缘层14，并覆盖至少一电子组件11和至少一被动组件18。在本实施例中，第二绝缘层14覆盖第一电子组件11a、第二电子组件11b和被动组件18。第二绝缘层14可为但不限于通过执行层压和固化工艺而形成。此后，如图7F所示，移除热释放层19。
然后，如图7G所示，在载体10的第二表面102上形成第一绝缘层12，并且在第一绝缘层12的表面上形成散热层13。在如图7G所示之后，半封装结构4便形成。然后，如图7H所示，在第二绝缘层14中形成多个孔洞141。在本实施例中，通过激光钻孔工艺在第二绝缘层14中形成多个孔洞141。
然后，如图7I所示，在第二绝缘层14上形成重布线层15，并且在重布线层15中形成多个沟槽155，以形成彼此分离的多个重布线区。在本实施例中，多个重布线区包含彼此分离的第一重布线区151、第二重布线区152、第三重布线区153和第四重布线区154。第一重布线区151具有第一导电通孔151a，第一导电通孔151a设置在第二绝缘层14中并与第一电子组件11a的一个导电端子113接触。第二重布线区152具有设置在第二绝缘层14中并与第一电子组件11a的另一导电端子113接触的第一导电通孔152a和设置在第二绝缘层14中并与第二电子组件11b的一个导电端子113接触的第二导电通孔152b。第三重布线区153具有设置在第二绝缘层14中并与第二电子组件11b的另一导电端子113接触的第一导电通孔153a和设置在第二绝缘层14中并与被动组件18的第一导电端子181接触的第二导电通孔153b。第四重布线区154具有设置在第二绝缘层14中并与被动组件18的第二导电端子182接触的第一导电通孔154a。在此实施例中，重布线层15由铜构成。
然后，如图7J所示，在重布线层15上形成钝化层16，以覆盖部分的重布线区151、152、153、154，并设置在沟槽155中。在本实施例中，部分的第一重布线区151、部分的第二重布线区152、部分的第三重布线区153和部分的第四重布线区154暴露于钝化层16，且第一重布线区151、第二重布线区152、第三重布线区153和第四重布线区154用作接触垫。最后，图7K所示，提供散热装置17并将其设置在散热层13的表面上。因此，封装结构1e便已制成。然须注意的是，制造上述封装结构1f封装方法与本实施例的封装方法类似，故在此不再赘述。
由上可知，本发明的实施例提供了一些封装结构和封装方法，其中一个或多个电子组件设置在厚载体的至少一凹槽中，并且多侧冷却机制用于将热能散发到周围环境中。在一些实施例中，厚载体包含厚引线框架。因此，减小了封装结构的总厚度，并且提高了散热效率。此外，至少一电子组件和至少一被动组件分别水平地设置在载体中，由绝缘层覆盖并通过多个重布线区电连接，因此，减小了封装结构的总厚度，并且实现了高功率密度和紧凑的目的。此外，应用于薄型化且易于制造的封装结构的封装方法可达到简化及具有成本效益。
须注意，上述仅是为说明本发明而提出的实施例，本发明不限于所述的实施例，本发明的范围由如附权利要求范围决定。且本发明得由本领域普通技术人员任施匠思而为诸般修改，然皆不脱如附权利要求所欲保护的范围。

Claims (24)

1.一种封装结构，包含：
一载体，包含一第一表面、一第二表面以及至少一凹槽，其中该第一表面相对于该第二表面，该至少一凹槽凹陷地形成于该载体的该第一表面上；
至少一电子组件，设置于该至少一凹槽中，其中该电子组件包含一第一表面、一第二表面以及多个导电端子，该第一表面相对于该第二表面，该多个导电端子形成于该电子组件的该第一表面上，且该电子组件的该第一表面与该载体的该第一表面共平面；
一第一绝缘层，形成于该载体的该第二表面上；
一散热层，形成于该第一绝缘层上；
一第二绝缘层，形成于该载体的该第一表面上并且覆盖设置在该至少一凹槽中的该至少一电子组件；
多个重布线区，形成于该第二绝缘层上并彼此分离，其中该重布线区包含至少一导电通孔，设置于该第二绝缘层内，且与所述多个导电端子中对应的该导电端子连接；
一钝化层，形成于该多个重布线区上，并覆盖部分的该多个重布线区；以及
一散热装置，设置于该散热层上。
2.如权利要求1所述的封装结构，其中该载体包含由金属材料构成的一引线框架。
3.如权利要求1所述的封装结构，其中该电子组件包含一主动组件。
4.如权利要求3所述的封装结构，其中该主动组件包含一硅基功率半导体器件或一宽能隙功率半导体器件。
5.如权利要求1所述的封装结构，其中该散热层包含由金属材料所构成的一重布线层。
6.如权利要求1所述的封装结构，其中该散热装置包含一被动散热装置或一主动散热装置。
7.如权利要求1所述的封装结构，其中该多个重布线区包含一第一重布线区以及一第二重布线区，该第一重布线区以及该第二重布线区分别包含一第一导电通孔，该第一重布线区的该第一导电通孔连接于该电子组件的该多个导电端子的其中之一，该第二重布线区的该第一导电通孔连接于该电子组件的该多个导电端子的其中另一。
8.如权利要求1所述的封装结构，其中该至少一电子组件包含设置于该凹槽的一第一电子组件及一第二电子组件，且该第一电子组件的该第一表面及该第二电子组件的该第一表面与该载体的该第一表面共平面。
9.如权利要求8所述的封装结构，其中该多个重布线区包含一第一重布线区、一第二重布区以及一第三重布线区，该第一重布线区包含一第一导电通孔，该第二重布区包含一第一导电通孔以及一第二导电通孔，该第三重布线区包含一第一导电通孔，其中该第一重布线区的该第一导电通孔连接于该第一电子组件的该多个导电端子的其中之一，该第二重布线区的该第一导电通孔连接于该第一电子组件的该多个导电端子的其中另一，该第二重布线区的该第二导电通孔连接于该第二电子组件的该多个导电端子的其中之一，该第三重布线区的该第一导电通孔连接于该第二电子组件的该多个导电端子的其中另一。
10.如权利要求8所述的封装结构，其中该第一电子组件和该第二电子组件具有不同的厚度。
11.如权利要求1所述的封装结构，其中该至少一电子组件包含一第一电子组件及一第二电子组件，该至少一凹槽包含彼此分离的一第一凹槽以及一第二凹槽，该第一电子组件设置在该第一凹槽中，该第二电子组件设置在该第二凹槽中，且该第一电子组件的该第一表面和该第二电子组件的该第一表面与该载体的该第一表面共平面。
12.如权利要求11所述的封装结构，其中该多个重布线区包含一第一重布线区、一第二重布区以及一第三重布线区，该第一重布线区包含一第一导电通孔，该第二重布区包含一第一导电通孔以及一第二导电通孔，该第三重布线区包含一第一导电通孔，其中该第一重布线区的该第一导电通孔连接于该第一电子组件的该多个导电端子的其中之一，该第二重布线区的该第一导电通孔连接于该第一电子组件的该多个导电端子的其中另一，该第二重布线区的该第二导电通孔连接于该第二电子组件的该多个导电端子的其中之一，该第三重布线区的该第一导电通孔连接于该第二电子组件的该多个导电端子的其中另一。
13.如权利要求11所述的封装结构，其中该第一电子组件和该第二电子组件具有不同的厚度。
14.如权利要求1所述的封装结构，还包含至少一被动组件，其中该载还包含一通孔，该被动组件设置在该载体的该通孔中，其中该被动组件包含一第一导电端子和一第二导电端子，该载体的该第一表面与该被动组件的其中的一表面共平面，该载体的该第二表面与该被动组件的另一表面共平面。
15.如权利要求14所述的封装结构，其中至少一该电子组件包含设置于该凹槽的一第一电子组件及一第二电子组件，且该第一电子组件的该第一表面及该第二电子组件的该第一表面与该载体的该第一表面共平面。
16.如权利要求15所述的封装结构，其中该多个重布线区包含一第一重布线区、一第二重布区、一第三重布线区以及第四重布线区，该第一重布线区包含一第一导电通孔，该第二重布区包含一第一导电通孔以及一第二导电通孔，该第三重布线区包含一第一导电通孔以及一第二导电通孔，该第四重布线区包含一第一导电通孔，其中该第一重布线区的该第一导电通孔连接于该第一电子组件的该多个导电端子的其中之一，该第二重布线区的该第一导电通孔连接于该第一电子组件的该多个导电端子的其中另一，该第二重布线区的该第二导电通孔连接于该第二电子组件的该多个导电端子的其中之一，该第三重布线区的该第一导电通孔连接于该第二电子组件的该多个导电端子的其中另一，该第三重布线区的该第二导电通孔连接于该被动组件的该第一导电端子，该第四重布线区的该第一导电通孔连接于该被动组件的该第二导电端子。
17.如权利要求14所述的封装结构，其中该至少一电子组件包含一第一电子组件及一第二电子组件，该至少一凹槽包含彼此分离的一第一凹槽以及一第二凹槽，该第一电子组件设置在该第一凹槽中，该第二电子组件设置在该第二凹槽中，且该第一电子组件的该第一表面和该第二电子组件的该第一表面与该载体的该第一表面共平面。
18.如权利要求17所述的封装结构，其中该多个重布线区包含一第一重布线区、一第二重布区、一第三重布线区以及第四重布线区，该第一重布线区包含一第一导电通孔，该第二重布区包含一第一导电通孔以及一第二导电通孔，该第三重布线区包含一第一导电通孔以及一第二导电通孔，该第四重布线区包含一第一导电通孔，其中该第一重布线区的该第一导电通孔连接于该第一电子组件的该多个导电端子的其中之一，该第二重布线区的该第一导电通孔连接于该第一电子组件的该多个导电端子的其中另一，该第二重布线区的该第二导电通孔连接于该第二电子组件的该多个导电端子的其中之一，该第三重布线区的该第一导电通孔连接于该第二电子组件的该多个导电端子的其中另一，该第三重布线区的该第二导电通孔连接于该被动组件的该第一导电端子，该第四重布线区的该第一导电通孔连接于该被动组件的该第二导电端子。
19.如权利要求14所述的封装结构，还包含一印刷电路板，该多个重布线区作为接触垫与该印刷电路板连接。
20.一种封装方法，包含：
提供一半封装结构，其中该半封装结构包含一载体、至少一电子组件、一第一绝缘层、一散热层以及一第二绝缘层，其中该载体包含一第一表面、一第二表面以及至少一凹槽，该至少一凹槽凹陷地形成于该载体的该第一表面上，该至少一电子组件设置于该至少一凹槽中，该电子组件包含一第一表面、一第二表面以及多个导电端子，该多个导电端子形成于该电子组件的该第一表面上，且该电子组件的该第一表面与该载体的该第一表面共平面，该第一绝缘层形成于该载体的该第二表面上，该散热层形成于该第一绝缘层上，该第二绝缘层形成于该载体的该第一表面上并且覆盖该至少一电子组件；
移除部分的该第二绝缘层，以形成对应于该电子组件的该多个导电端子的位置的多个通孔；
在该第二绝缘层上形成多个重布线区，其中该多个重布线区彼此分离，且该重布线区包含至少一导电通孔，设置于该第二绝缘层的该多个通孔中对应的该通孔，且与该多个导电端子中对应的该导电端子连接；
在该多个重布线区上形成一钝化层，并覆盖部分的该多个重布线区；以及
设置一散热装置于该散热层上。
21.如权利要求20所述的封装方法，其中提供该半封装结构的步骤还包含：
提供具有该第一表面及该第二表面的该载体；
在该载体的该第二表面上形成该第一绝缘层；
在该第一绝缘层上形成该散热层；
在该载体的该第一表面上形成该至少一凹槽；
设置该至少一电子组件于该至少一凹槽内；以及
在该载体的该第一表面上形成该第二绝缘层，并覆盖该至少一电子组件。
22.如权利要求20所述的封装方法，其中提供该半封装结构的步骤还包含：
提供具有该第一表面及该第二表面的该载体；
在该载体的该第一表面上形成该至少一凹槽，并且在该载体中形成至少一通孔；
设置该至少一电子组件于该至少一凹槽内；
附着一热释放层于该载体的该第二表面上；
设置至少一被动组件在该至少一通孔中，其中该被动组件的一表面与该载体的该第一表面共平面，该被动组件的另一表面与该载体的该第二表面共平面；
在该载体的该第一表面上形成该第二绝缘层，并覆盖该至少一电子组件和该至少一被动组件；
移除该热释放层；
在该载体的该第二表面上形成该第一绝缘层；以及
在该第一绝缘层上形成该散热层。
23.如权利要求20所述的封装方法，其中该第二绝缘层的该多个通孔是通过激光钻孔工艺形成。
24.如权利要求20所述的封装方法，其中该至少一凹槽是由蚀刻工艺所形成。
CN201911088365.3A 2018-11-09 2019-11-08 封装结构及封装方法 Pending CN111180434A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SG10201809987Y 2018-11-09
SG10201809987YA SG10201809987YA (en) 2018-11-09 2018-11-09 Package structure and packaging process

Publications (1)

Publication Number Publication Date
CN111180434A true CN111180434A (zh) 2020-05-19

Family

ID=70550799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911088365.3A Pending CN111180434A (zh) 2018-11-09 2019-11-08 封装结构及封装方法

Country Status (3)

Country Link
US (1) US20200152557A1 (zh)
CN (1) CN111180434A (zh)
SG (1) SG10201809987YA (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687673A (zh) * 2020-12-28 2021-04-20 华进半导体封装先导技术研发中心有限公司 一种不同厚度芯片嵌入载片结构及其制备方法
CN112736073A (zh) * 2020-12-28 2021-04-30 华进半导体封装先导技术研发中心有限公司 一种硅基光计算异质集成模组

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11665813B2 (en) * 2020-08-14 2023-05-30 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics cooling assemblies and methods for making the same
US11264299B1 (en) * 2020-09-03 2022-03-01 Northrop Grumman Systems Corporation Direct write, high conductivity MMIC attach
CN115621234A (zh) * 2021-07-13 2023-01-17 华为技术有限公司 封装结构及封装系统

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157316A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US20080157340A1 (en) * 2006-12-29 2008-07-03 Advanced Chip Engineering Technology Inc. RF module package
US20110254155A1 (en) * 2008-03-04 2011-10-20 Stats Chippac, Ltd. Wafer Level Die Integration and Method Therefor
US20150130046A1 (en) * 2013-11-13 2015-05-14 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US20150255380A1 (en) * 2014-03-05 2015-09-10 Delta Electronics Int'l (Singapore) Pte Ltd Package structure
US20160233140A1 (en) * 2015-02-10 2016-08-11 Delta Electronics Int'l (Singapore) Pte Ltd Package structure
US20160352246A1 (en) * 2015-05-29 2016-12-01 Delta Electronics Int'l (Singapore) Pte Ltd Power module
US20170077022A1 (en) * 2011-12-30 2017-03-16 Deca Technologies Inc. Fully molded miniaturized semiconductor module
US20170110978A1 (en) * 2015-10-14 2017-04-20 Delta Electronics Int'l (Singapore) Pte Ltd Power module
US20170141043A1 (en) * 2015-11-17 2017-05-18 Nepes Co., Ltd. Semiconductor package and method of manufacturing the same
US20170345736A1 (en) * 2016-05-26 2017-11-30 Shinko Electric Industries Co., Ltd. Semiconductor device and semiconductor package
US20180019178A1 (en) * 2016-07-12 2018-01-18 Industrial Technology Research Institute Chip packaging and composite system board
US20180166356A1 (en) * 2016-12-13 2018-06-14 Globalfoundries Inc. Fan-out circuit packaging with integrated lid

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157340A1 (en) * 2006-12-29 2008-07-03 Advanced Chip Engineering Technology Inc. RF module package
US20080157316A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US20110254155A1 (en) * 2008-03-04 2011-10-20 Stats Chippac, Ltd. Wafer Level Die Integration and Method Therefor
US20170077022A1 (en) * 2011-12-30 2017-03-16 Deca Technologies Inc. Fully molded miniaturized semiconductor module
US20150130046A1 (en) * 2013-11-13 2015-05-14 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US20150255380A1 (en) * 2014-03-05 2015-09-10 Delta Electronics Int'l (Singapore) Pte Ltd Package structure
US20160233140A1 (en) * 2015-02-10 2016-08-11 Delta Electronics Int'l (Singapore) Pte Ltd Package structure
US20160352246A1 (en) * 2015-05-29 2016-12-01 Delta Electronics Int'l (Singapore) Pte Ltd Power module
US20170110978A1 (en) * 2015-10-14 2017-04-20 Delta Electronics Int'l (Singapore) Pte Ltd Power module
US20170141043A1 (en) * 2015-11-17 2017-05-18 Nepes Co., Ltd. Semiconductor package and method of manufacturing the same
US20170345736A1 (en) * 2016-05-26 2017-11-30 Shinko Electric Industries Co., Ltd. Semiconductor device and semiconductor package
US20180019178A1 (en) * 2016-07-12 2018-01-18 Industrial Technology Research Institute Chip packaging and composite system board
US20180166356A1 (en) * 2016-12-13 2018-06-14 Globalfoundries Inc. Fan-out circuit packaging with integrated lid

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687673A (zh) * 2020-12-28 2021-04-20 华进半导体封装先导技术研发中心有限公司 一种不同厚度芯片嵌入载片结构及其制备方法
CN112736073A (zh) * 2020-12-28 2021-04-30 华进半导体封装先导技术研发中心有限公司 一种硅基光计算异质集成模组
CN112736073B (zh) * 2020-12-28 2022-07-12 华进半导体封装先导技术研发中心有限公司 一种硅基光计算异质集成模组
CN112687673B (zh) * 2020-12-28 2022-07-12 华进半导体封装先导技术研发中心有限公司 一种不同厚度芯片嵌入载片结构及其制备方法

Also Published As

Publication number Publication date
US20200152557A1 (en) 2020-05-14
SG10201809987YA (en) 2020-06-29

Similar Documents

Publication Publication Date Title
US10297573B2 (en) Three-dimensional package structure and the method to fabricate thereof
CN108364921B (zh) 从嵌入有二极管的部件承载件进行的高效热移除
CN111180434A (zh) 封装结构及封装方法
US6784537B2 (en) Semiconductor device of surface-mounting type
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
US10096562B2 (en) Power module package
US20080315396A1 (en) Mold compound circuit structure for enhanced electrical and thermal performance
US20130061468A1 (en) Manufacturing method of package carrier
CA2676495C (en) Mechanical barrier element for improved thermal reliability of electronic components
CN111261598B (zh) 封装结构及其适用的电源模块
CN104882422A (zh) 堆叠封装结构
US9699918B2 (en) Package assembly and method for manufacturing the same
US20130328200A1 (en) Direct bonded copper substrate and power semiconductor module
JP2014199829A (ja) 半導体モジュール及びそれを搭載したインバータ
US8907551B2 (en) Light emitting device package
US20190043799A1 (en) Package structure and fabricating method thereof
KR20150046235A (ko) 전기 소자 어셈블리
US20130260512A1 (en) Method of manufacturing package structure
CN114005812A (zh) 一种扇出型封装结构及其构造方法
CN110634813B (zh) 封装结构
US11171072B2 (en) Heat dissipation substrate and manufacturing method thereof
CN210379025U (zh) 功率器件封装结构
JP2017130618A (ja) 電子部品放熱構造
US20110156241A1 (en) Package substrate and method of fabricating the same
US10903136B2 (en) Package structure having a plurality of insulating layers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200519

WD01 Invention patent application deemed withdrawn after publication