CN112687673B - 一种不同厚度芯片嵌入载片结构及其制备方法 - Google Patents

Abstract

本发明公开了一种不同厚度芯片嵌入载片结构，包括：载片；第一导电通孔，所述第一导电通孔贯穿所述载片的上下表面；第一芯片埋入腔，所述第一芯片埋入腔从所述载片上表面向内延伸形成；第二芯片埋入腔，所述第二芯片埋入腔从所述载片上表面向内延伸形成；第二导电通孔，所述第二导电通孔贯穿所述载片后从所述第一芯片埋入腔和/或所述第二芯片埋入腔的底部漏出；第一芯片，所述第一芯片正装贴片设置在所述第一芯片埋入腔中；以及第二芯片，所述第二芯片正装贴片设置在所述第二芯片埋入腔中，所述第二芯片的厚度大于所述第一芯片的厚度。

Description

一种不同厚度芯片嵌入载片结构及其制备方法

技术领域

本发明涉及半导体封装技术领域，尤其涉及不同厚度芯片嵌入载片结构及其制备方法。

背景技术

对于光子计算GPU加速卡等应用，需要实现光子计算芯片内部光学互连互通、光源集成，如何利用微电子工艺实现光子计算芯片的外部光源快速、批量引入成为制约光子计算加速卡集成化、小型化的瓶颈。

对于在芯片间的硅光互连而言，目前已经有很多研究聚焦单模光学的低损耗耦合，但是在工艺上实现难度很高，如何权衡对准容差和耦合效率二者之间的关系，成为最终硅光是否可以实现量产的关键因素之一。

随着目前半导体芯片工艺节点越来越小，依靠单芯片系统集成(SOC)的难度越来越大，为应对摩尔定律放缓，多芯片堆叠和异质芯片封装已经成为目前主流的系统集成技术。而不同功能的芯片的加工制造通常具有更适合其性能和成本相平衡的工艺节点，比如硅光互连中所需要的驱动器和放大器芯片厚度通常为150um～200um，而硅光MPW芯片通常的芯片厚度为300um左右，在这种情况下，进行异质芯片封装，由于芯片的高度不一致，需要使金属互连线在长度和/或高度两个维度上有所增加，从而带来了过多的电学信号传输损耗；此外，对于大功率芯片，通常的二维板级封装也不利于其散热；再次，比如射频芯片一般都需要背面接地，需要在芯片背面对应位置设置背金面或金属电极。

对于上述多芯片(尤其是光电芯片)异质封装集成面临问题，目前业内尚没有成熟的异质封装方案，普遍存在集成度不够高、系统性能受限等诸多难题。

针对多芯片异质封装集成面临上述集成化、小型化、光学对准容差、耦合效率以及电学信号的损耗等问题，本发明提出一种不同厚度芯片嵌入载片结构及其制备方法，可以至少部分的克服上述现有技术面临的问题，提升光电异质芯片系统集成封装的性能，拓展其应用场景。

发明内容

针对多芯片异质封装集成面临上述集成化、小型化、光学对准容差、耦合效率以及电学信号的损耗等问题，根据本发明的一个实施例，提供一种不同厚度芯片嵌入载片结构，包括：载片；第一导电通孔，所述第一导电通孔贯穿所述载片的上下表面；第一芯片埋入腔，所述第一芯片埋入腔从所述载片上表面向内延伸形成；第二芯片埋入腔，所述第二芯片埋入腔从所述载片上表面向内延伸形成；第二导电通孔，所述第二导电通孔贯穿所述载片后从所述第一芯片埋入腔和/或所述第二芯片埋入腔的底部漏出；第一芯片，所述第一芯片正装贴片设置在所述第一芯片埋入腔中；以及第二芯片，所述第二芯片正装贴片设置在所述第二芯片埋入腔中，所述第二芯片的厚度大于所述第一芯片的厚度。

在本发明的一个实施例中，不同厚度芯片嵌入载片结构还包括设置在所述载片上表面和所述第一芯片埋入腔和/或所述第二芯片埋入腔内侧和底部的表面钝化层。

在本发明的一个实施例中，不同厚度芯片嵌入载片结构还包括设置在第一芯片埋入腔和/或所述第二芯片埋入腔底部的散热结构，所述散热结构与所述第二导电通孔电连接。

在本发明的一个实施例中，所述散热结构为铜柱或图形化金属层。

在本发明的一个实施例中，所述第一芯片和/或所述第二芯片通过底填焊接材料正装贴片设置在所述第一芯片埋入腔和/或所述第二芯片埋入腔中。

在本发明的一个实施例中，所述底填焊接材料为焊锡或导电银胶/银浆。

在本发明的一个实施例中，第一芯片和/或所述第二芯片具有背面电极，所述背面电极通过所述散热结构和/或所述底填焊接材料与所述第二导电通孔电连接，并通过所述第二导电通孔实现接地或与外部电连接。

根据本发明的另一个实施例，提供一种不同厚度芯片嵌入载片结构的制造方法，包括：在载片上形成第一通孔和第二通孔，所述第一通孔的深度大于所述第二通孔的深度；对第一通孔、第二通孔进行导电填充，形成第一导电通孔、第二导电通孔；减薄载片的背面漏出第一导电通孔；在第二导电通孔的上方的载板中分别形成第二空腔和第三空腔，并从所述第二空腔和第三空腔的底部漏出所述第二导电通孔，所述第三空腔的深度大于所述第二空腔的深度；在载片的背面以及第二空腔和第三空腔的内侧和底部形成钝化层，并漏出第一导电通孔和第二导电通孔；在载片背面以及第二空腔、第三空腔内部形成电镀种子层和电镀掩膜层；电镀形成金属柱；去除电镀掩膜层和电镀种子层，得到底部带有金属柱第二空腔和第三空腔结构；在第二空腔、第三空腔的底部填铺焊接材料；以及将不同厚度的第一芯片、第二芯片分别正装贴片设置在第二空腔和第三空腔中。

在本发明的另一个实施例中，在第二导电通孔的上方的载板中分别形成第二空腔和第三空腔前，在第三空腔位置先形成第一空腔，然后在第二导电通孔的上方载板表面和底部第一空腔继续刻蚀形成第二空腔和第三空腔。

在本发明的另一个实施例中，不同厚度芯片嵌入载片结构的制造方法还包括在载片的正面和/或背面形成重新布局布线层。

本发明提供一种不同厚度芯片嵌入载片结构及其制备方法，通过刻蚀工艺在载板形成不同深度的空腔，然后在空腔内部用光刻和电镀的工艺制作厚度可控且厚度不同的金属柱，使金属柱凸出空腔底部，完成空腔底部不同的深度平面分布，使载板可以实现不同厚度芯片的嵌入式贴片；同时还可以通过在空腔底部金属柱的图形化设置可以实现相应芯片的散热通道，且通过定义空腔底部金属走线实现相应芯片的背面电极或背金面的电连接或接地等需求；此外，在实现不同厚度芯片嵌入晶圆后，可以在完成不同规格的芯片的贴片后的载板正反面通过重新布局布线或引线键合的工艺实现电和/或信号的互联，对于光电集成的需求，也可以通过光学材料定义光互连通道，实现短距离的光互连。基于本发明的该种不同厚度芯片嵌入载片结构及其制备方法解决了不同功能、不同工艺节点的多芯片异质集成问题，载板可以通过后道CMOS工艺实现加工制造，载板中可以根据需求设置多种不同深度空腔；基于该载板结构的方案可以实现诸如硅光芯片和电学芯片等多芯片贴装和互连，将不同厚度不同材质的芯片嵌入载板，然后在表面使用RDL实现多芯片互连重构，最终实现多芯片异质系统集成，可以广泛应用于光电集成、毫米波射频技术、光子计算、办卡互连、智能识别等领域，具有散热快，组装简单，稳定可靠等优点。

附图说明

为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。

图1示出根据本发明的一个实施例的一种不同厚度芯片嵌入载片结构100的剖面示意图。

图2A至图2K示出根据本发明的一个实施例形成该种不同厚度芯片嵌入载片结构100的过程剖面示意图。

图3示出的是根据本发明的一个实施例形成该种不同厚度芯片嵌入载片结构100的流程图300。

图4示出根据本发明的一个实施例的一种硅基光计算异质集成模组结构400的剖面示意图。

图5示出的是根据本发明的再一实施例的一种硅基光计算异质集成模组400的俯视示意图。

图6示出根据本发明的又一实施例的一种硅基光计算异质集成模组结构600的剖面示意图。

图7示出根据本发明的一个实施例的一种用于计算机板卡互连的异质集成硅光模组结构700的剖面示意图。

图8示出的是根据本发明的一个实施例的一种用于计算机板卡互连的异质集成硅光模组结构700的俯视示意图。

图9示出根据本发明的又一实施例的一种用于计算机板卡互连的异质集成硅光模组结构900的剖面示意图。

图10示出的是根据本发明的一个实施例的一种用于计算机主板互连的异质集成硅基光电模组结构1000的剖面示意图。

图11示出的是根据本发明的一个实施例的一种硅基光电子异质集成互连模组结构1100的剖面示意图。

图12示出的是根据本发明的一个实施例的一种硅基光电子异质集成互连模组结构1100的俯视示意图。

图13示出的是根据本发明的又一实施例的一种硅基光电子异质集成互连模组结构1300的剖面示意图。

图14示出的是根据本发明的一个实施例的一种硅基光电子异质集成互连模组结构1300的俯视示意图。

具体实施方式

在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。

在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。

需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。

本发明提供一种不同厚度芯片嵌入载片结构及其制备方法，通过刻蚀工艺在载板形成不同深度的空腔，然后在空腔内部用光刻和电镀的工艺制作厚度可控且厚度不同的金属柱，使金属柱凸出空腔底部，完成空腔底部不同的深度平面分布，使载板可以实现不同厚度芯片的嵌入式贴片；同时还可以通过在空腔底部金属柱的图形化设置可以实现相应芯片的散热通道，且通过定义空腔底部金属走线实现相应芯片的背面电极或背金面的电连接或接地等需求；此外，在实现不同厚度芯片嵌入晶圆后，可以在完成不同规格的芯片的贴片后的载板正反面通过重新布局布线或引线键合的工艺实现电和/或信号的互联，对于光电集成的需求，也可以通过光学材料定义光互连通道，实现短距离的光互连。基于本发明的该种不同厚度芯片嵌入载片结构及其制备方法解决了不同功能、不同工艺节点的多芯片异质集成问题，载板可以通过后道CMOS工艺实现加工制造，载板中可以根据需求设置多种不同深度空腔；基于该载板结构的方案可以实现诸如硅光芯片和电学芯片等多芯片贴装和互连，将不同厚度不同材质的芯片嵌入载板，然后在表面使用RDL实现多芯片互连重构，最终实现多芯片异质系统集成，可以广泛应用于光电集成、毫米波射频技术、光子计算、办卡互连、智能识别等领域，具有散热快，组装简单，稳定可靠等优点。

下面结合图1来详细介绍根据本发明的一个实施例的一种不同厚度芯片嵌入载片结构。图1示出根据本发明的一个实施例的一种不同厚度芯片嵌入载片结构100的剖面示意图。如图1所示，该不同厚度芯片嵌入载片结构100进一步包括载片(载板)110、第一导电通孔120、第二导电通孔130、第一芯片埋入腔141、第二芯片埋入腔142、第三芯片埋入腔143、第四芯片埋入腔144、第五芯片埋入腔145、第一芯片151、第二芯片152、第三芯片153、第四芯片154、第五芯片155、第一散热结构161、第二散热结构162、第三散热结构163、底填焊接材料170以及表面钝化层180。

载片(载板)110为该不同厚度芯片嵌入载片结构100的基底/衬底，在本发明的一个实施例中载片110为硅片。在本发明的另一实施例中，载片110也可以为玻璃载片、PCB基板等其他材质的载片。在本发明的其他实施例中，载片110还可以为陶瓷或其他具有良好散热性能的载片。

第一导电通孔120和第二导电通孔130设置在载片110中，其中第一导电通孔120贯穿载片110的上下表面，第二导电通孔130贯穿载片110后从芯片埋入腔中漏出，因此，第一导电通孔120与第二导电通孔130的高度不同。在本发明的一个实施例中，载片110位硅载板，第一导电通孔120和/或第二导电通孔130为导电硅通孔(TSV)。在本发明的又一实施例中，第二导电通孔130还可以具有不同的高度。

第一芯片埋入腔141、第二芯片埋入腔142、第三芯片埋入腔143、第四芯片埋入腔144、第五芯片埋入腔145从载片110的正面向内部设置，根据设计需要，第一芯片埋入腔141、第二芯片埋入腔142、第三芯片埋入腔143、第四芯片埋入腔144、第五芯片埋入腔145至少具有两个不同的深度，以满足不同厚度芯片的埋入要求。在本发明的一个实施例中，第一芯片埋入腔141、第二芯片埋入腔142、第三芯片埋入腔143、第四芯片埋入腔144、第五芯片埋入腔145具有两个不同深度。在本发明的又一实施例中，第一芯片埋入腔141、第二芯片埋入腔142、第三芯片埋入腔143、第四芯片埋入腔144、第五芯片埋入腔145具有三个或三个以上的深度。在本发明的再一实施例中，第一芯片埋入腔141、第二芯片埋入腔142、第三芯片埋入腔143、第四芯片埋入腔144、第五芯片埋入腔145的深度在100um到700um之间。在本发明的又一实施例中，第一芯片埋入腔141和/或第二芯片埋入腔142和/或第三芯片埋入腔143和/或第四芯片埋入腔144和/或第五芯片埋入腔145形状可以是方形、圆形、椭圆形、六边形、三角形等，其侧壁可以是垂直的，也可以是斜坡的。

第一芯片151、第二芯片152、第三芯片153、第四芯片154、第五芯片155通过底填焊接材料170分别贴片设置在第一芯片埋入腔141、第二芯片埋入腔142、第三芯片埋入腔143、第四芯片埋入腔144、第五芯片埋入腔145中。底填焊接材料170可以是焊锡、低温纳米银胶等焊接物质，底填焊接材料170分别与第一芯片151和/或第二芯片152和/或第三芯片153和/或第四芯片154和/或第五芯片155的背金面或背面电极电连接，且与第二导电通孔130电连接，从而实现第二导电通孔130对第一芯片151和/或第二芯片152和/或第三芯片153和/或第四芯片154和/或第五芯片155背面电极或背金面的接地或导出。

在本发明的一个实施例中，在第一芯片151、第二芯片152、第四芯片154和第一芯片埋入腔141、第二芯片埋入腔142、第四芯片埋入腔144的底面之间，还设置有第一散热结构161、第二散热结构162、第三散热结构163，第一散热结构161和/或第二散热结构162和/或第三散热结构163可以是导电铜柱或其他形状的金属层，其中第一散热结构161、第二散热结构162、第三散热结构163分别与第二导电通孔130电连接，第一散热结构161、第二散热结构162、第三散热结构分别与第一芯片151、第二芯片152、第四芯片154的背面电极或背金面直接或通过焊接材料电连接，从而可以实现第二导电通孔130对第一芯片151、第二芯片背面电极或背金面的接地或导出。

表面钝化层180设置在载片110的上表面以及芯片埋入腔的侧壁和底面，但漏出第一导电通孔120、第二导电通孔130。在本发明的一个实施例中，表面钝化层180可以是沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间。

下面结合图2A至图2K以及图3来详细描述形成该种不同厚度芯片嵌入载片结构100的过程。图2A至图2K示出根据本发明的一个实施例形成该种不同厚度芯片嵌入载片结构100的过程剖面示意图；图3示出的是根据本发明的一个实施例形成该种不同厚度芯片嵌入载片结构100的流程图300。

首先，在步骤301，如图2A所示，在载片201上形成第一通孔202和第二通孔203。在本发明的一个实施例中，通过光刻、刻蚀工艺在硅片201表面制作不同深度的TSV深孔202、203，孔径范围在1um到1000um，深度在10um到1000um。

接下来，在步骤302，如图2B所示，对第一通孔202、第二通孔203进行导电填充，形成第一导电通孔204、第二导电通孔205。在本发明的一个实施例中，第一步，在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；第二步，通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；第三步，进行金属铜电镀，使铜金属充满第一通孔202和第二通孔203；第四步，在200℃到500℃温度下密化使铜更致密；第五步，铜CMP工艺使硅片表面铜去除，只留下导电通孔；第五步，去除硅片表面绝缘层，可以使用干法刻蚀或者湿法腐蚀工艺去除。在本发明的又一实施例中，硅片表面绝缘层也可以保留。在本发明的另一实施例中，该步骤的硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。

然后，在步骤303，如图2C所示，减薄载片201的背面漏出第一导电通孔204。在本发明的一个实施例中，对第一导电通孔204和第二导电通孔205的开口面进行临时键合，然后再减薄载片201的背面。在本发明的一个具体实施例中，可以通过干法刻蚀使第一导电通孔204底部露出；然后再在第一导电通孔204的露出面沉积一层氧化层，如二氧化硅，氧化层的厚度0.1um至5um；最后，再使用化学机械抛光(CMP)工艺去除第一导电通孔204上部的氧化层，得到第一导电通孔204露头的载片201。

接下来，在步骤304，如图2D所示，在载片201的背面的部分第二导电通孔205的垂直位置形成第一深度空腔206。在本发明的一个实施例中，可以通过光刻形成图形化掩膜后，进行硅载片201的刻蚀形成第一深度空腔206。在本发明的又一实施例中，还可以通过在载片201的背面形成硬掩模(Hard Mask)，然后通过光刻、刻蚀工艺形成硅刻蚀开口后继续刻蚀硅形成第一深度空腔206。在本发明的一个具体实施例中，通过光刻和干法刻蚀工艺在硅片背面形成第一深度空腔206，形状可以是方形、圆形、椭圆形、六边形、三角形等，其侧壁可以是垂直的，也可以是斜坡的。

然后，在步骤305，如图2E所示，继续刻蚀，在第二导电通孔205的上方分别形成第二空腔207和第三空腔208，并且在第二空腔207和第三空腔208的底部漏出第二导电通孔205。在本发明的一个实施例中，第二空腔207和第三空腔208通过光刻、刻蚀工艺分别从载片201的背面和第一深度空腔206的底面继续刻蚀形成，其中第二空腔207的深度小于第三空腔208的深度。在本发明的又一实施例中，第二空腔207和第三空腔208深度范围在100nm到700um之间。

接下来，在步骤306，如图2F所示，在载片201的背面以及第二空腔207和第三空腔208的内侧和底部形成钝化层209，并漏出第一导电通孔204和第二导电通孔205。在本发明的一个实施例中，通过PECVD工艺在硅载片201的背面以及第二空腔207和第三空腔208的内侧和底部形成钝化层209，钝化层可以是氧化硅、氮化硅或者其组合等绝缘层，最后通过光刻和干法刻蚀使TSV底部金属露出。在本发明的又一实施例中，还可以通过在硅表面直接热氧化形成钝化层209，钝化层209的厚度范围在10nm到100um之间。

然后，在步骤307，如图2G所示，在载片201背面以及第二空腔207、第三空腔208内部形成电镀掩膜210和电镀开口211。在本发明的一个实施例中，在制作电镀掩膜210前，先通过物理溅射、磁控溅射或者蒸镀工艺在钝化层209的上方制作电镀种子层，电镀种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍、铬等；之后通过旋转涂布或者喷涂光刻胶的方式，在转接板表面、侧面和凹槽底部布置光刻胶，光刻胶厚度2um～100um，然后曝光定义出金属柱位置。此处曝光金属柱位置可以是在底部金属柱露头的顶上，也可以是在其一侧，紧挨着金属柱，也可以是凹槽的其他任何位置。在本发明的又一实施例中，电镀掩膜210为负性光刻胶，进一步可以为SU-8型光刻胶，从而可以获得较厚的掩膜和较好的开口对比度。

接下来，在步骤308，如图2H所示，电镀形成第一金属柱212、第二金属柱213以及第三金属柱214，第一金属柱212、第二金属柱213以及第三金属柱214起到后续芯片的散热作用。在本发明的一个实施例中，第一金属柱212、第二金属柱213以及第三金属柱214设置在不同的空腔中，其尺寸可以根据设计需要存在差别。在本发明的又一实施例中，第一金属柱212、第二金属柱213以及第三金属柱214还可以是图形化金属层。在本发明的再一实施例中，第一金属柱212、第二金属柱213以及第三金属柱214的高度2um至100um之间，电镀结束时，金属柱的高度不超过电镀掩膜210的厚度。

然后，在步骤309，如图2I所示，去除电镀掩膜层210得到底部带有一定高度金属柱212、213、214的第二空腔207和第三空腔208结构。在本发明的一个实施例中，可以通过去胶工艺去除电镀掩膜层210，然后再通过刻蚀工艺去除电镀种子层，漏出载片201背面、第二空腔207内侧、第三空腔208内侧的钝化层209。

接下来，在步骤310，如图2J所示，在第二空腔207内侧、第三空腔208底部填铺焊接材料215。在本发明的一个实施例中，第二空腔207内侧、第三空腔208底部填铺不同厚度的焊锡、低温纳米银胶等焊接物质。

然后，在步骤311，如图2K所示，将不同厚度的第一芯片216、第二芯片217、第三芯片218、第四芯片219以及第五芯片220贴片设置在第二空腔207和/或第三空腔208中，实现不同厚度芯片埋入集成，形成不同厚度芯片嵌入载片结构。在本发明的一个实施例中，第一芯片216、第二芯片217、第四芯片219具有背金面或背面电极，其背金面或背面电极通过下方的散热金属柱、焊接材料以及第二导电通孔实现接地或电极引出。在本发明的又一实施例中，把不同厚度的芯片分别贴装在对应深度的第二空腔207或第三空腔208内，使空腔底部露头金属、新电镀铜柱跟芯片背面接触，或者固定某个特定的距离，烘烤固化，最后对缝隙进行填充，完成对不同厚度芯片的结构嵌入。

最后，还可以在不同厚度芯片嵌入载片的正面和/或背面形成重新布局布线层(RDL)，实现电和/或信号的连接。

下面结合图4、图5来详细基于上述不同厚度芯片嵌入载片技术形成的一种硅基光计算异质集成模组结构。图4示出根据本发明的一个实施例的一种硅基光计算异质集成模组结构400的剖面示意图；图5示出的是根据本发明的再一实施例的一种硅基光计算异质集成模组400的俯视示意图。如图4、图5所示，该硅基光计算异质集成模组400进一步包括：载片/载板401、硅基光子计算芯片(SiPh)402、驱动器芯片(DRV)403-1、放大器芯片(TIA)403-2、互联结构404。

载片/载板401为该硅基光计算异质集成模组结构400的基底/衬底，在本发明的一个实施例中载片/载板401为硅片。在本发明的另一实施例中，载片/载板401也可以为玻璃载片、PCB基板等其他材质的载片。在本发明的其他实施例中，载片/载板401还可以为陶瓷或其他具有良好散热性能的载片。

硅基光子计算芯片(SiPh)402正装嵌入设置在载片/载板401中，所述硅基光子计算芯片包含但不限于多种硅基调制器、探测器、光开关器件，可以实现片内光信号互连实现、重构相关光子计算功能后，通过电信号和取代原有加速卡和GPU等实现通信功能。在本发明的一个实施例中，通过在载片/载板401形成硅基光子计算芯片(SiPh)402的埋入槽，然后再槽底填铺焊接/贴片材料将硅基光子计算芯片(SiPh)402贴装到埋入槽中。在本发明的又一实施例中，硅基光子计算芯片(SiPh)402还包括光学接收/发射装置耦合区域4021和焊盘4022，其中光学接收/发射装置耦合区域4021可以通过贴装激光器box光源或者波长和功率适合的其他半导体激光器、vcsel等光源器件后接收来自外部的光信号或者产生光信号。在本发明的再一实施例中，为保证光学接收/发射装置耦合区域4021不被后续工艺沾污，可以选用具有光学透明的光敏材料进行保护，例如SU-8，然后再采用Flip-chip bonder设备(例如suss FC150)，将激光器box光源或者波长和功率适合的其他半导体激光器、vcsel等光源器件贴装到光学接收/发射装置耦合区域4021，光源的直流供电可以通过在载片/载板401上设置的焊盘实现供电。

驱动器芯片(DRV)403-1和放大器芯片(TIA)403-2是根据不同的硅基光子计算芯片(SiPh)402性能对应选择，同样正装设置在载片/载板401中。驱动器芯片(DRV)403-1和放大器芯片(TIA)403-2的厚度可以相近也可以不同，驱动器芯片(DRV)403-1和放大器芯片(TIA)403-2为了实现与硅基光子计算芯片(SiPh)402的连接，设置有芯片焊盘4031。在本发明的一个实施例中，驱动器芯片(DRV)403-1和放大器芯片(TIA)403-2的厚度小于硅基光子计算芯片(SiPh)402的厚度。

互联结构404用于电连接硅基光子计算芯片(SiPh)402与驱动器芯片(DRV)403-1、放大器芯片(TIA)403-2。在本发明的一个实施例中，互联结构404为键合引线，通过引线键合工艺电连接硅基光子计算芯片(SiPh)402的焊盘4022至驱动器芯片(DRV)403-1和/或放大器芯片(TIA)403-2的芯片焊盘4031。

基于本发明的该硅基光计算异质集成模组结构可以是传统的4通道、8通道，也可以根据实际需要扩展通道，可以满足多规格芯片、大模组异质集成。

下面再结合图6来介绍基于不同厚度芯片嵌入载片技术形成的又一种硅基光计算异质集成模组结构。图6示出根据本发明的又一实施例的一种硅基光计算异质集成模组结构600的剖面示意图，如图6所示，该硅基光计算异质集成模组结构600进一步包括：载片/载板601、硅基光子计算芯片(SiPh)602、驱动器芯片(DRV)/放大器芯片(TIA)603、互联结构604。与前面描述的硅基光计算异质集成模组结构400相比，其区别仅在于在硅基光子计算芯片(SiPh)602和/或驱动器芯片(DRV)/放大器芯片(TIA)603的芯片背面还设置有芯片散热结构6033、第一导电通孔6023、第二导电通孔6033，以实现芯片的散热和/或背金面/背面电极的接地或引出。

下面结合图7、图8来进一步描述基于上述硅基光计算异质集成模组结构的一种用于计算机板卡互连的异质集成硅光模组结构。图7示出根据本发明的一个实施例的一种用于计算机板卡互连的异质集成硅光模组结构700的剖面示意图；图8示出的是根据本发明的一个实施例的一种用于计算机板卡互连的异质集成硅光模组结构700的俯视示意图。如图7、图8所示，该用于计算机板卡互连的异质集成硅光模组结构700进一步包括：载片/载板701、硅基光子计算芯片(SiPh)702、驱动器芯片(DRV)703-1、放大器芯片(TIA)703-2、第一互联结构704、物理层串并转化芯片705、第二互联结构706、TSV通孔707、第三互联结构708以及计算机主板接口709。

载片/载板701为该用于计算机板卡互连的异质集成硅光模组结构700的基底/衬底，在本发明的一个实施例中载片/载板701为硅片。在本发明的另一实施例中，载片/载板701也可以为玻璃载片、PCB基板等其他材质的载片。在本发明的其他实施例中，载片/载板701还可以为陶瓷或其他具有良好散热性能的载片。

硅基光子计算芯片(SiPh)702正装嵌入设置在载片/载板701中，所述硅基光子计算芯片702包含但不限于硅光调制器、探测器、光学阵列波导光栅等有源无源器件的集成芯片SiPh。在本发明的一个实施例中，通过在载片/载板701形成硅基光子计算芯片(SiPh)702的埋入槽，然后再槽底填铺焊接/贴片材料将硅基光子计算芯片(SiPh)702贴装到埋入槽中。在本发明的又一实施例中，硅基光子计算芯片(SiPh)702还包括光学接收/发射装置耦合区域7021和焊盘7022，其中光学接收/发射装置耦合区域7021可以通过贴装激光器box光源或者波长和功率适合的其他半导体激光器、vcsel等光源器件后接收来自外部的光信号或者产生光信号。在本发明的再一实施例中，为保证光学接收/发射装置耦合区域7021不被后续工艺沾污，可以选用具有光学透明的光敏材料进行保护，例如SU-8，然后再采用Flip-chip bonder设备(例如suss FC150)，将激光器box光源或者波长和功率适合的其他半导体激光器、vcsel等光源器件贴装到光学接收/发射装置耦合区域7021，光源的直流供电可以通过在载片/载板701上设置的焊盘实现供电。

驱动器芯片(DRV)703-1和放大器芯片(TIA)703-2是根据不同的硅基光子计算芯片(SiPh)702性能对应选择，同样正装设置在载片/载板701中。驱动器芯片(DRV)703-1和放大器芯片(TIA)703-2的厚度可以相近也可以不同，驱动器芯片(DRV)703-1和放大器芯片(TIA)703-2为了实现与硅基光子计算芯片(SiPh)702的连接，设置有芯片焊盘7031。在本发明的一个实施例中，驱动器芯片(DRV)703-1和放大器芯片(TIA)703-2的厚度小于硅基光子计算芯片(SiPh)702的厚度。

互联结构704用于电连接硅基光子计算芯片(SiPh)702与驱动器芯片(DRV)703-1和/或放大器芯片(TIA)703-2。在本发明的一个实施例中，互联结构704为键合引线，通过引线键合工艺电连接硅基光子计算芯片(SiPh)702的焊盘7022至驱动器芯片(DRV)703-1和/或放大器芯片(TIA)703-2的芯片焊盘7031。

物理层串并转化芯片705嵌入设置在载片/载板701中，物理层串并转化芯片705可以实现并行高速电互连信号和并行低速电互连信号转化，进而实现计算机板卡电学信号——例如多路6.25Gbps信号和光互连中所述高速电互连信号——例如多路25Gbps信号直接的信号匹配。在本发明的一个实施例中，物理层串并转化芯片705是PHY/Serdes芯片。物理层串并转化芯片705进一步还包括第一焊盘7051和第二焊盘7052。在本发明的一个实施例中，通过第二互联结构706实现物理层串并转化芯片705与驱动器芯片(DRV)703-1和/或放大器芯片(TIA)703-2的电学互联。在本发明的一个具体实施例中，PHY/Serdes芯片(物理层串并转化芯片705)中的N通道高速电信号和驱动器芯片(DRV)703-1和/或放大器芯片(TIA)703-2之间通过载片/载板701表面焊盘开窗定义电学互连，为了获得尽量短的距离，避免引线电学传输损耗，也可通过RDL等技术实现互连重构。

TSV通孔707通过第三互联结构708与物理层串并转化芯片705电连接，进一步再连接至计算机主板接口709。在本发明的一个实施例中，物理层串并转化芯片705(PHY/Serdes芯片)中含有大于4N通道的低速电互连信号和模组的控制信号则可以通过载板TSV通孔707、侧壁焊盘的电学互连，到载板背面或者侧面扇出，实现以太网物理层芯片和光模块的高密度、低成本异质封装集成模组，所述通道数和通道速率可以根据需要扩展。

图9示出根据本发明的又一实施例的一种用于计算机板卡互连的异质集成硅光模组结构900的剖面示意图。与图7、图8所示的用于计算机板卡互连的异质集成硅光模组结构700相比，其区别仅在于不包括TSV通孔707，计算机主板接口909直接设置在芯片所在的载片/载板901的端侧。

图10示出的是根据本发明的一个实施例的一种用于计算机主板互连的异质集成硅基光电模组结构1000的剖面示意图。在图9所示的结构基础上，进一步示出了硅基光子计算芯片(SiPh)与外部的光信号连接方案。在本发明的一个实施例中，其中外部光信号与硅基光子计算芯片(SiPh)通过多路25Gbps光路连接，再通过多路25Gbps高速线路与驱动芯片和/或放大器芯片电连接，驱动芯片和/或放大器芯片再通过多路25Gbps高速线路与物理层串并转化芯片PHY/Serdes芯片电连接，最后物理层串并转化芯片PHY/Serdes芯片通过多路6.25Gbps线路与计算机主板连接。

下面结合图11和图12来详细本发明的一种硅基光电子异质集成互连模组结构。图11示出的是根据本发明的一个实施例的一种硅基光电子异质集成互连模组结构1100的剖面示意图；图12示出的是根据本发明的一个实施例的一种硅基光电子异质集成互连模组结构1100的俯视示意图。该硅基光电子异质集成互连模组结构1100进一步包括载片1110、第一放大器芯片(TIA)1120-1、第一驱动器芯片(DRV)1120-2、第一硅基光子计算芯片(SiPh)1130、第一互联结构1140、第二放大器芯片(TIA)1150-1、第二驱动器芯片(DRV)1150-2、第二硅基光子计算芯片(SiPh)1160、第二互联结构1170以及光互连1180。

载片1110为该硅基光电子异质集成互连模组结构的基底/衬底，在本发明的一个实施例中载片1110为硅片。在本发明的另一实施例中，载片1110也可以为玻璃载片、PCB基板等其他材质的载片。在本发明的其他实施例中，载片1110还可以为陶瓷或其他具有良好散热性能的载片。

第一硅基光子计算芯片(SiPh)1130正装嵌入设置在载片1110中，所述硅基光子计算芯片1130包含但不限于硅光调制器、探测器、光学阵列波导光栅等有源无源器件的集成芯片SiPh。在本发明的一个实施例中，通过在载片1110形成硅基光子计算芯片(SiPh)1130的埋入槽，然后再槽底填铺焊接/贴片材料将硅基光子计算芯片(SiPh)1130贴装到埋入槽中。在本发明的又一实施例中，硅基光子计算芯片(SiPh)1130还包括光学接收/发射装置耦合区域和焊盘。在本发明的再一实施例中，为保证光学接收/发射装置耦合区域不被后续工艺沾污，可以选用具有光学透明的光敏材料进行保护，例如SU-8。

第一驱动器芯片(DRV)1120-2和第一放大器芯片(TIA)1120-1是根据不同规格的第一硅基光子计算芯片(SiPh)1130的性能对应选择，同样正装设置在载片1110中。第一驱动器芯片(DRV)1120-2和第一放大器芯片(TIA)1120-1的厚度可以相近也可以不同，第一驱动器芯片(DRV)1120-2和第一放大器芯片(TIA)1120-1为了实现与第一硅基光子计算芯片(SiPh)1130的连接，设置有芯片焊盘。在本发明的一个实施例中，第一驱动器芯片(DRV)1120-2和第一放大器芯片(TIA)1120-1的厚度小于第一硅基光子计算芯片(SiPh)1130的厚度。

第一驱动器芯片(DRV)1120-2和第一放大器芯片(TIA)1120-1通过第一互联结构1140电连接至第一硅基光子计算芯片(SiPh)1130。在本发明的一个实施例中，第一互联结构1140为键合引线，通过引线键合工艺形成。在本发明的又一实施例中，第一互联结构1140还可以通过重新布局布线层形成。

第二放大器芯片(TIA)1150-1、第二驱动器芯片(DRV)1150-2、第二硅基光子计算芯片(SiPh)1160、第二互联结构1170的结构、功能以及设置方式与第一放大器芯片(TIA)1120-1、第一驱动器芯片(DRV)1120-2、第一硅基光子计算芯片(SiPh)1130、第一互联结构1140相同，在此不再赘述。

光互连1180进一步包括包层181和核心层1182，通过在载片1110表面涂覆具有光学传输性能的polymer材料后，再进一步通过光刻、显影等一系列工艺流程，完成表面波导定义后形成，可以实现第一硅基光子计算芯片(SiPh)1130与第二硅基光子计算芯片(SiPh)1160之间的光互连。

在本发明的一个实施例中，形成光互连1180的光学材料中，核心层1182可以选择但不限于Dow

OE-4140UV-Cured Optical Elastomer core层材料(折射率较高)；包层181可以选择但不限于Dow

OE-4141UV Cured Optical Elastomer cladding层材料(折射率较低)，此外，诸如NTT、Dow Corning、Hitachi Chemicals等公司都有可以用来实现不同波段光互连的有机材料。

下面再结合图13、图14介绍本发明的另一种硅基光电子异质集成互连模组结构。图13示出的是根据本发明的又一实施例的一种硅基光电子异质集成互连模组结构1300的剖面示意图；图14示出的是根据本发明的一个实施例的一种硅基光电子异质集成互连模组结构1300的俯视示意图。如图13、图14所示，该硅基光电子异质集成互连模组结构1300与上述硅基光电子异质集成互连模组结构1100相比较，其区别仅在于增加了光学出入口1390，可以实现与外部光信号互联。在本发明的一个实施例中，在制作光互连结构1380的同时，将折射率较高的核心层材料定义为柱状图形、使用折射率较低的包层材料作为限制层，设计尺寸和单模光纤的模场尺寸项目匹配，固化后，可以实现芯片的光学出入口。

基于本发明提供的该种不同厚度芯片嵌入载片结构及其制备方法，通过刻蚀工艺在载板形成不同深度的空腔，然后在空腔内部用光刻和电镀的工艺制作厚度可控且厚度不同的金属柱，使金属柱凸出空腔底部，完成空腔底部不同的深度平面分布，使载板可以实现不同厚度芯片的嵌入式贴片；同时还可以通过在空腔底部金属柱的图形化设置可以实现相应芯片的散热通道，且通过定义空腔底部金属走线实现相应芯片的背面电极或背金面的电连接或接地等需求；此外，在实现不同厚度芯片嵌入晶圆后，可以在完成不同规格的芯片的贴片后的载板正反面通过重新布局布线或引线键合的工艺实现电和/或信号的互联，对于光电集成的需求，也可以通过光学材料定义光互连通道，实现短距离的光互连。基于本发明的该种不同厚度芯片嵌入载片结构及其制备方法解决了不同功能、不同工艺节点的多芯片异质集成问题，载板可以通过后道CMOS工艺实现加工制造，载板中可以根据需求设置多种不同深度空腔；基于该载板结构的方案可以实现诸如硅光芯片和电学芯片等多芯片贴装和互连，将不同厚度不同材质的芯片嵌入载板，然后在表面使用RDL实现多芯片互连重构，最终实现多芯片异质系统集成，可以广泛应用于光电集成、毫米波射频技术、光子计算、办卡互连、智能识别等领域，具有散热快，组装简单，稳定可靠等优点。

Claims (8)

1.一种不同厚度芯片嵌入载片结构，包括：

载片；

第一导电通孔，所述第一导电通孔贯穿所述载片的上下表面；

第一芯片埋入腔，所述第一芯片埋入腔从所述载片上表面向内延伸形成；

第二芯片埋入腔，所述第二芯片埋入腔从所述载片上表面向内延伸形成；

第二导电通孔，所述第二导电通孔贯穿所述载片后从所述第一芯片埋入腔和/或所述第二芯片埋入腔的底部漏出；

第一芯片，所述第一芯片正装贴片设置在所述第一芯片埋入腔中；

第二芯片，所述第二芯片正装贴片设置在所述第二芯片埋入腔中，所述第二芯片的厚度大于所述第一芯片的厚度；以及

设置在第一芯片埋入腔和/或所述第二芯片埋入腔底部的散热结构，所述散热结构与所述第二导电通孔电连接，所述散热结构为铜柱。

2.如权利要求1所述的不同厚度芯片嵌入载片结构，其特征在于，还包括设置在所述载片上表面和所述第一芯片埋入腔和/或所述第二芯片埋入腔内侧和底部的表面钝化层。

3.如权利要求1所述的不同厚度芯片嵌入载片结构，其特征在于，所述第一芯片和/或所述第二芯片通过底填焊接材料正装贴片设置在所述第一芯片埋入腔和/或所述第二芯片埋入腔中。

4.如权利要求3所述的不同厚度芯片嵌入载片结构，其特征在于，所述底填焊接材料为焊锡或导电银胶/银浆。

5.如权利要求3所述的不同厚度芯片嵌入载片结构，其特征在于，第一芯片和/或所述第二芯片具有背面电极，所述背面电极通过所述散热结构和/或所述底填焊接材料与所述第二导电通孔电连接，并通过所述第二导电通孔实现接地或与外部电连接。

6.一种不同厚度芯片嵌入载片结构的制造方法，包括：

在载片上形成第一通孔和第二通孔，所述第一通孔的深度大于所述第二通孔的深度；

对第一通孔、第二通孔进行导电填充，形成第一导电通孔、第二导电通孔；

减薄载片的背面漏出第一导电通孔；

在第二导电通孔的上方的载板中分别形成第二空腔和第三空腔，并从所述第二空腔和第三空腔的底部漏出所述第二导电通孔，所述第三空腔的深度大于所述第二空腔的深度；

在载片的背面以及第二空腔和第三空腔的内侧和底部形成钝化层，并漏出第一导电通孔和第二导电通孔；

在载片背面以及第二空腔、第三空腔内部形成电镀种子层和电镀掩膜层；

电镀形成金属柱，所述金属柱与第一导电通孔、第二导电通孔电连接；

去除电镀掩膜层和电镀种子层，得到底部带有金属柱第二空腔和第三空腔结构；

在第二空腔、第三空腔的底部填铺焊接材料；以及

将不同厚度的第一芯片、第二芯片分别正装贴片设置在第二空腔和第三空腔中。

7.如权利要求6所述的不同厚度芯片嵌入载片结构的制造方法，其特征在于，在第二导电通孔的上方的载板中分别形成第二空腔和第三空腔前，在第三空腔位置先形成第一空腔，然后在第二导电通孔的上方载板表面和底部第一空腔继续刻蚀形成第二空腔和第三空腔。

8.如权利要求6所述的不同厚度芯片嵌入载片结构的制造方法，其特征在于，还包括在载片的正面和/或背面形成重新布局布线层。

Images