CN116960002B - 光电集成式半导体封装结构及其制备方法 - Google Patents
光电集成式半导体封装结构及其制备方法 Download PDFInfo
- Publication number
- CN116960002B CN116960002B CN202311219978.2A CN202311219978A CN116960002B CN 116960002 B CN116960002 B CN 116960002B CN 202311219978 A CN202311219978 A CN 202311219978A CN 116960002 B CN116960002 B CN 116960002B
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- optical
- wiring
- waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 230000003287 optical effect Effects 0.000 claims abstract description 140
- 229910052751 metal Inorganic materials 0.000 claims abstract description 75
- 239000002184 metal Substances 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 230000005540 biological transmission Effects 0.000 claims abstract description 44
- 230000005693 optoelectronics Effects 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 53
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 238000005538 encapsulation Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000005553 drilling Methods 0.000 claims description 6
- 230000017525 heat dissipation Effects 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 5
- 229920000620 organic polymer Polymers 0.000 claims description 4
- 238000010146 3D printing Methods 0.000 claims description 3
- 238000003486 chemical etching Methods 0.000 claims description 3
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 claims description 3
- RIUWBIIVUYSTCN-UHFFFAOYSA-N trilithium borate Chemical compound [Li+].[Li+].[Li+].[O-]B([O-])[O-] RIUWBIIVUYSTCN-UHFFFAOYSA-N 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 128
- 239000000463 material Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 11
- 238000000926 separation method Methods 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Optics & Photonics (AREA)
- Optical Integrated Circuits (AREA)
Abstract
本发明提供一种光电集成式半导体封装结构及其制备方法，通过重新布线层、金属柱、三维光波导布线、封装层、光芯片、电芯片、金属凸块、基板及连接器，可将光芯片及电芯片进行合封，实现电信号布线与光信号布线的堆叠互连及交错走线，以缩小封装面积、增加布线密度、有效缩短光信号、电信号的传输路径，减少信号衰减，且光波导从封装体侧面导出，可增加模块化组合能力，实现系统封装，满足高密度集成封装的需求。
Description
技术领域
本发明属于半导体封装领域，涉及一种光电集成式半导体封装结构及其制备方法。
背景技术
随着大数据、人工智能、远程医疗、物联网、电子商务、5G通信的不断发展，全球数据流量爆发式地增长，更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。
为了满足互连网流量的需求，数据中心节点带宽需要达到10Tb/s，为了减缓数据中心能耗增长的趋势，必须想办法降低系统、器件的功耗。在超高数据容量的驱动下，传统的电芯片制程逐渐接近10nm尺寸，CMOS工艺即将遇到物理极限，由于光具有信号衰减小、能耗低、高带宽以及与CMOS兼容的性能，业界普遍认为硅光芯片有机结合了成熟微电子和光电子技术，既可减小芯片尺寸、降低成本与功耗，还可提高可靠性，有望成为“超越摩尔”的高速信息引擎。因此，引入硅光技术十分必要，由于硅光技术引入的目的是增加输入/输出（input/output，I/O）带宽并最大限度地降低能耗，光集成电路（PIC）和电集成电路（EIC）如何封装致关重要，这些因素将直接影响到I/O的带宽和能耗。
现有的光电集成式半导体封装结构大多直接将光集成芯片及电集成芯片键合于基板上，通过打线（wire-bonds）或倒置贴合（Flip-Chip）的方式与基板电连接。由于硅光工艺节点相对电芯片而言，比较落后，如目前单片集成开发的硅光工艺节点为45nm和32nm制程，这与电芯片10nm以下的工艺节点相比相差甚远，从而现有的光电集成式半导体封装结构难以满足高密度集成封装的需求。
因此，提供一种光电集成式半导体封装结构及其制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种光电集成式半导体封装结构及其制备方法，用于解决现有技术中难以将光芯片与电芯片进行高密度集成封装的问题。
为实现上述目的及其他相关目的，本发明提供一种光电集成式半导体封装结构的制备方法，包括以下步骤：
提供第一支撑衬底，于所述第一支撑衬底上形成第一重新布线层；
于所述第一重新布线层上形成金属柱及三维光波导布线，且所述金属柱的第一端与所述第一重新布线层电连接，所述三维光波导布线包括波导光口及波导传输口；
于所述第一重新布线层上形成封装层，所述封装层包覆所述金属柱及所述三维光波导布线，且所述封装层的表面显露所述金属柱的第二端及所述波导光口；
于所述封装层上形成第二重新布线层，所述第二重新布线层与所述金属柱的第二端电连接，且具有显露所述波导光口的贯通槽；
于所述第二重新布线层上键合电芯片及光芯片，所述电芯片及所述光芯片均与所述第二重新布线层电连接，且所述光芯片的感光区与所述贯通槽对应设置；
去除所述第一支撑衬底，提供第二支撑衬底，将所述第二支撑衬底键合于所述电芯片及光芯片的表面；
于所述第一重新布线层上形成金属凸块，所述金属凸块与所述第一重新布线层电连接，去除所述第二支撑衬底，以构成封装体，且所述封装体中，所述封装层的侧面显露所述波导传输口；
提供基板，将若干所述封装体键合于所述基板上，所述基板与所述金属凸块电连接，且临近的所述封装体中的所述波导传输口对应设置；
提供连接器，将所述连接器键合于所述基板上，且所述连接器与所述波导传输口对应设置。
可选地，形成所述三维光波导布线的方法包括3D打印法；形成的所述三维光波导布线包括有机聚合物光波导布线、硅基光波导布线、铌酸锂光波导布线或硼酸锂光波导布线。
可选地，制备所述封装体的方法包括晶圆级制备法，显露所述波导传输口的方法包括切割法。
可选地，还包括将临近的所述封装体中的所述连接器进行互连的步骤。
可选地，形成所述贯通槽的方法包括机械钻孔法、激光钻孔法或化学蚀刻法。
可选地，还包括提供散热件并键合所述散热件的步骤，其中，键合后的所述散热件与所述电芯片和/或所述光芯片直接和/或间接接触。
可选地，所述电芯片、所述光芯片及所述第二重新布线层之间形成有填充缝隙的第一底部填充层；所述第一重新布线层与所述基板之间形成有填充缝隙的第二底部填充层。
本发明还提供一种光电集成式半导体封装结构，所述光电集成式半导体封装结构包括：
封装体，所述封装体包括：
第一重新布线层；
金属柱，所述金属柱位于所述第一重新布线层上，且所述金属柱的第一端与所述第一重新布线层电连接；
三维光波导布线，所述三维光波导布线位于所述第一重新布线层上，且所述三维光波导布线包括波导光口及波导传输口；
封装层，所述封装层位于所述第一重新布线层上包覆所述金属柱及所述三维光波导布线，且所述封装层的表面显露所述金属柱的第二端及所述波导光口，所述封装层的侧面显露所述波导传输口；
第二重新布线层，所述第二重新布线层位于所述封装层上，所述第二重新布线层与所述金属柱的第二端电连接，且具有显露所述波导光口的贯通槽；
电芯片及光芯片，所述电芯片及所述光芯片均键合于所述第二重新布线层上，并均与所述第二重新布线层电连接，且所述光芯片的感光区与所述贯通槽对应设置；
金属凸块，所述金属凸块位于所述第一重新布线层上，且与所述第一重新布线层电连接；
基板，所述基板与所述封装体键合，且所述基板与所述金属凸块电连接，临近的所述封装体中的所述波导传输口对应设置；
连接器，所述连接器键合于所述基板上，且所述连接器与所述波导传输口对应设置。
可选地，还包括散热件，所述散热件与所述电芯片和/或所述光芯片直接和/或间接接触。
可选地，临近的所述封装体中的所述连接器互连。
如上所述，本发明的光电集成式半导体封装结构及其制备方法，通过重新布线层、金属柱、三维光波导布线、封装层、光芯片、电芯片、金属凸块、基板及连接器，可将光芯片及电芯片进行合封，实现电信号布线与光信号布线的堆叠互连及交错走线，以缩小封装面积、增加布线密度、有效缩短光信号、电信号的传输路径，减少信号衰减，且光波导从封装体侧面导出，可增加模块化组合能力，实现系统封装，满足高密度集成封装的需求。
附图说明
图1显示为本发明实施例中制备光电集成式半导体封装结构的工艺流程示意图。
图2显示为本发明实施例中形成第一重新布线层后的结构示意图。
图3显示为本发明实施例中形成金属柱及三维光波导布线后的结构示意图。
图4显示为图3中A区域的结构示意图。
图5显示为本发明实施例中形成封装层后的结构示意图。
图6显示为本发明实施例中形成第二重新布线层后的结构示意图。
图7显示为本发明实施例中键合电芯片及光芯片后的结构示意图。
图8显示为本发明实施例中去除第一支撑衬底形成金属凸块后的结构示意图。
图9显示为本发明实施例中形成封装体后的结构示意图。
图10显示为本发明实施例中封装体与基板键合后的结构示意图。
图11显示为本发明实施例中光电集成式半导体封装结构的俯视结构示意图。
图12显示为本发明实施例中连接器互连后的结构示意图。
元件标号说明
110-第一支撑衬底；120-第二支撑衬底；210-第一重新布线层；220-第二重新布线层；221-贯通槽；300-金属柱；400-三维光波导布线；401-波导光口；402-波导传输口；500-封装层；610-电芯片；620-光芯片；621-感光区；710-第一底部填充层；720-第二底部填充层；800-金属凸块；900-基板；100-连接器；A-区域；B-封装体。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向，可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触，另外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1，本实施例提供一种光电集成式半导体封装结构及其制备方法，通过重新布线层、金属柱、三维光波导布线、封装层、光芯片、电芯片、金属凸块、基板及连接器，可将光芯片及电芯片进行合封，实现电信号布线与光信号布线的堆叠互连及交错走线，以缩小封装面积、增加布线密度、有效缩短光信号、电信号的传输路径，减少信号衰减，且光波导从封装体侧面导出，可增加模块化组合能力，实现系统封装，满足高密度集成封装的需求。
以下结合附图2~图12对有关所述光电集成式半导体封装结构的制备作进一步的介绍，具体包括：
首先，参阅图1及图2，执行步骤S1，提供第一支撑衬底110，于所述第一支撑衬底110上形成第一重新布线层210。
具体的，所述第一支撑衬底110可包括如玻璃衬底、金属衬底、半导体衬底等，以通过所述第一支撑衬底110为后续制程提供支撑，其中，为便于后续去除所述第一支撑衬底110，本实施例中，优选在所述第一支撑衬底110的表面形成有第一分离层（未图示），所述第一分离层包括但不限于胶带及聚合物层，如所述第一分离层可选用光热转换层，从而后续可采用如激光等对所述第一分离层进行加热，以去除所述第一支撑衬底，提高操作便捷性。
作为示例，所述光电集成式半导体封装结构的制备可为晶圆级的制备，即所述第一支撑衬底110可包括尺寸为4英寸、6英寸、8英寸、12英寸等的晶圆级衬底，以进一步的提高制程效率，但所述第一支撑衬底110的尺寸并非局限于此。
作为示例，所述第一重新布线层210可为大马士革重新布线层、有机重新布线层或两者的堆叠组合，即介电层的材质可包括氧化硅、氮化硅或聚酰亚胺（PI）等，金属布线的材质可包括铜、铝等，关于所述第一重新布线层210的材质、层数、布局、制备方法等，可根据需要进行选择，此处不作过分限制。
接着，参阅图1及图3，执行步骤S2，于所述第一重新布线层210上形成金属柱300及三维光波导布线400，且所述金属柱300的第一端与所述第一重新布线层210电连接，所述三维光波导布线400包括波导光口401及波导传输口402。
具体的，形成所述金属柱300的方法可采用键合法、电镀法等，且所述金属柱300的材质可包括如铜、铝等，关于所述金属柱300的材质、分布、制备方法等，此处不作过分限制。形成所述三维光波导布线400的方法可采用3D打印法，但并非局限于此，其中，形成的所述三维光波导布线400可包括有机聚合物光波导布线、硅基光波导布线、铌酸锂光波导布线或硼酸锂光波导布线，如有机聚合物光波导布线的材料可采用聚甲基丙烯酸甲酯（PMMA）、聚苯乙烯（PS）、聚碳酸酯（PC）环氧树脂、含氟聚酰亚胺等，关于所述三维光波导布线400的材质、分布及制备此处不作过分限制。
其中，在所述第一重新布线层210上形成所述金属柱300及所述三维光波导布线400的先后顺序此处不作过分限制，本实施例中，优先制备所述金属柱300而后制备所述三维光波导布线400。
参阅图4示意为图3中A区域的所述三维光波导布线400的结构示意图，所述三维光波导布线400包括竖向上的波导光口401，用以与后续的光芯片620中的感光区621进行光传输，如图7，所述三维光波导布线400还包括横向上的波导传输口402用以与临近的封装体B中的所述波导传输口402进行光传输，如图10。关于所述三维光波导布线400的具体结构可根据需要进行设置，此处不作过分限制，如图11，本实施例中，所述三维光波导布线400在周向上均设置有所述波导传输口402，以便于增加光传输的路径，但所述三维光波导布线400的形貌并非局限于此。
接着，参阅图1及图5，执行步骤S3，于所述第一重新布线层210上形成封装层500，所述封装层500包覆所述金属柱300及所述三维光波导布线400，且所述封装层500的表面显露所述金属柱300的第二端及所述波导光口401。
具体的，形成所述封装层500的方法可包括模塑成型、真空层压成型及旋涂成型等，所述封装层500的材质可采用较为常用的环氧树脂，关于所述封装层500的材质及制备方法此处不作过分限制，通过所述封装层500可对所述金属柱300及所述三维光波导布线400进行保护，并提供固定支承。
其中，可采用研磨工艺以减薄所述封装层500显露所述金属柱300的第二端及所述波导光口401，如采用化学机械研磨法（CMP）等，以获得较为平整的表面，便于后续工艺的进行。关于所述封装层500的材质及制备方法等此处不作过分限制。
接着，参阅图1及图6，执行步骤S4，于所述封装层500上形成第二重新布线层220，所述第二重新布线层220与所述金属柱300的第二端电连接，且具有显露所述波导光口401的贯通槽221。
具体的，所述第二重新布线层220优选为有机重新布线层，即所述第二重新布线层220的介电层可采用如聚酰亚胺（PI）等，以便于在制备所述第二重新布线层220时，可避免高温对所述三维光波导布线400的影响，关于所述第二重新布线层220的材质、层数、布局、制备方法等，可根据需要进行选择，此处不作过分限制。
作为示例，形成所述贯通槽221的方法可包括机械钻孔法、激光钻孔法或化学蚀刻法等，具体可根据需要进行选择。
接着，参阅图1及图7，执行步骤S5，于所述第二重新布线层220上键合电芯片610及光芯片620，所述电芯片610及所述光芯片620均与所述第二重新布线层220电连接，且所述光芯片620的感光区621与所述贯通槽221对应设置，以便于通过所述贯通槽221进行光传输。
具体的，优选所述电芯片610及所述光芯片620均采用倒置贴合（Flip-Chip）的方式与所述第二重新布线层220电连接，关于所述电芯片610及所述光芯片620的种类此处不作过分限制。
优选地，所述电芯片610、所述光芯片620与所述第二重新布线层220之间还可以形成有填充缝隙的第一底部填充层710，以形成保护层，提高结合强度，且可避免水分、气体等的影响。关于所述第一底部填充层710的材质可根据需要进行选择，为绝缘材质即可，此处不作过分限制。
接着，参阅图1及图8，执行步骤S6，去除所述第一支撑衬底110，提供第二支撑衬底120，将所述第二支撑衬底120键合于所述电芯片610及光芯片620的表面。
具体的，所述第二支撑衬底120可包括如玻璃衬底、金属衬底、半导体衬底等，以通过所述第二支撑衬底120为后续制程提供支撑，其中，为便于后续去除所述第二支撑衬底120，本实施例中，优选在所述第二支撑衬底120的表面形成有第二分离层（未图示），所述第二分离层包括但不限于胶带及聚合物层，如所述第二分离层可选用光热转换层，从而后续可采用如激光等对所述第二分离层进行加热，以去除所述第二支撑衬底120，提高操作便捷性。
接着，参阅图1、图8及图9，执行步骤S7，形成金属凸块800，所述金属凸块800与所述第一重新布线层210电连接，去除所述第二支撑衬底120，以构成封装体B，且所述封装体B中，所述封装层500的侧面显露所述波导传输口402。
其中，所述金属凸块800可为C4金属凸块，但并非局限于此，此处不作过分限制。
作为示例，当为晶圆级制备时，在去除所述第二支撑衬底120后，可进行晶圆切割的步骤，以将晶圆级的结构分割成如图9中的单体结构，关于切割工艺此处不作限定，进一步的，可在进行晶圆切割的同时显露所述波导传输口402，以提高时效，但显露所述波导传输口402的方法并非局限于此，如也可采用CMP等方法，此处不作过分限制。
接着，参阅图1及图10，执行步骤S8，提供基板900，将若干所述封装体B键合于所述基板900上，所述基板900与所述金属凸块800电连接，且临近的所述封装体B中的所述波导传输口402对应设置，以通过所述波导传输口402可实现临近的所述封装体B的光传输。
具体的，在将所述金属凸块800与所述基板900键合后，可在所述第一重新布线层210与所述基板900之间形成填充缝隙的第二底部填充层720，以形成保护层，提高结合强度，且可避免水分、气体等的影响。关于所述第二底部填充层720的材质可根据需要进行选择，为绝缘材质即可，此处不作过分限制。
进一步的，在将所述金属凸块800与所述基板900键合后，还可提供载具（未图示），以在所述基板900的表面形成导电金属凸块（未图示），以便于后续的电性引出。
接着，参阅图1及图11，执行步骤S9，提供连接器100，将所述连接器100键合于所述基板900上，且所述连接器100与所述波导传输口402对应设置，以实现光传输。关于所述连接器100的具体种类此处不作过分限制。
进一步的，还可包括提供散热件（未图示）并键合所述散热件的步骤，其中，键合后的所述散热件可与所述电芯片610和/或所述光芯片620直接和/或间接接触。
具体的，所述散热件可采用如铝散热盖板或其他材质的散热盖板，如铁、铜等，此处不作过分限制，且所述散热件与所述电芯片610和/或所述光芯片620可直接接触也可间接接触，此处不作过分限制，从而通过所述散热件可进行良好散热。
进一步的，如图12，还可包括将临近的所述封装体B中的所述连接器100进行互连的步骤，以进行模块化组合，实现系统封装，以满足高密度集成封装的需求。
参阅图2~图12，本实施例还提供一种光电集成式半导体封装结构，所述光电集成式半导体封装结构可直接采用上述制备工艺制备，从而有关所述半导体封装结构的材质、制备工艺等均可参阅上述内容，当然根据需要，所述光电集成式半导体封装结构也可采用其他制备工艺制备。
本实施例中，所述光电集成式半导体封装结构包括：封装体B、基板900及连接器100，其中，所述封装体B包括第一重新布线层210、金属柱300、三维光波导布线400、封装层500、第二重新布线层220、电芯片610、光芯片620及金属凸块800。
具体的，所述金属柱300位于所述第一重新布线层210上，且所述金属柱300的第一端与所述第一重新布线层210电连接；所述三维光波导布线400位于所述第一重新布线层210上，且所述三维光波导布线400包括波导光口401及波导传输口402；所述封装层500位于所述第一重新布线层210上包覆所述金属柱300及所述三维光波导布线400，且所述封装层500的表面显露所述金属柱300的第二端及所述波导光口401，所述封装层500的侧面显露所述波导传输口402；所述第二重新布线层220位于所述封装层500上，所述第二重新布线层220与所述金属柱300的第二端电连接，且具有显露所述波导光口401的贯通槽221；所述电芯片610及所述光芯片620均键合于所述第二重新布线层220上，并均与所述第二重新布线层220电连接，且所述光芯片620的感光区621与所述贯通槽221对应设置，以进行光传输；所述金属凸块800位于所述第一重新布线层210上，且与所述第一重新布线层210电连接；所述基板900与所述封装体B键合，且所述基板900与所述金属凸块800电连接，临近的所述封装体B中的所述波导传输口402对应设置，以进行光传输；所述连接器100键合于所述基板900上，且所述连接器100与所述波导传输口402对应设置，以进行光传输。
进一步的，在所述基板900的表面还可包括导电金属凸块（未图示），以便于后续的电性引出。
进一步的，在所述电芯片610、所述光芯片620与所述第二重新布线层220之间还可具有第一底部填充层710，以形成保护层，提高结合强度，且可避免水分、气体等的影响；以及在所述第一重新布线层210与所述基板900之间还可具有填充缝隙的第二底部填充层720，以形成保护层，提高结合强度，且可避免水分、气体等的影响。
进一步的，还可包括散热件（未图示），所述散热件可与所述电芯片610和/或所述光芯片620直接和/或间接接触，以通过所述散热件进行良好散热。
进一步的，临近的所述封装体B中的所述连接器100互连，以进行模块化组合，实现系统封装，以满足高密度集成封装的需求。
综上所述，本发明的光电集成式半导体封装结构及其制备方法，通过重新布线层、金属柱、三维光波导布线、封装层、光芯片、电芯片、金属凸块、基板及连接器，可将光芯片及电芯片进行合封，实现电信号布线与光信号布线的堆叠互连及交错走线，以缩小封装面积、增加布线密度、有效缩短光信号、电信号的传输路径，减少信号衰减，且光波导从封装体侧面导出，可增加模块化组合能力，实现系统封装，满足高密度集成封装的需求。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种光电集成式半导体封装结构的制备方法，其特征在于，包括以下步骤：
提供第一支撑衬底，于所述第一支撑衬底上形成第一重新布线层；
于所述第一重新布线层上形成金属柱及三维光波导布线，且所述金属柱的第一端与所述第一重新布线层电连接，所述三维光波导布线包括波导光口及波导传输口；
于所述第一重新布线层上形成封装层，所述封装层包覆所述金属柱及所述三维光波导布线，且所述封装层的表面显露所述金属柱的第二端及所述波导光口；
于所述封装层上形成第二重新布线层，所述第二重新布线层与所述金属柱的第二端电连接，且具有显露所述波导光口的贯通槽；
于所述第二重新布线层上键合电芯片及光芯片，所述电芯片及所述光芯片均与所述第二重新布线层电连接，且所述光芯片的感光区与所述贯通槽对应设置；
去除所述第一支撑衬底，提供第二支撑衬底，将所述第二支撑衬底键合于所述电芯片及光芯片的表面；
于所述第一重新布线层上形成金属凸块，所述金属凸块与所述第一重新布线层电连接，去除所述第二支撑衬底，以构成封装体，且所述封装体中，所述封装层的侧面显露所述波导传输口；
提供基板，将若干所述封装体键合于所述基板上，所述基板与所述金属凸块电连接，且临近的所述封装体中的所述波导传输口对应设置；
提供连接器，将所述连接器键合于所述基板上，且所述连接器与所述波导传输口对应设置。
2.根据权利要求1所述的光电集成式半导体封装结构的制备方法，其特征在于：形成所述三维光波导布线的方法包括3D打印法；形成的所述三维光波导布线包括有机聚合物光波导布线、硅基光波导布线、铌酸锂光波导布线或硼酸锂光波导布线。
3.根据权利要求1所述的光电集成式半导体封装结构的制备方法，其特征在于：制备所述封装体的方法包括晶圆级制备法，显露所述波导传输口的方法包括切割法。
4.根据权利要求1所述的光电集成式半导体封装结构的制备方法，其特征在于：还包括将临近的所述封装体中的所述连接器进行互连的步骤。
5.根据权利要求1所述的光电集成式半导体封装结构的制备方法，其特征在于：形成所述贯通槽的方法包括机械钻孔法、激光钻孔法或化学蚀刻法。
6.根据权利要求1所述的光电集成式半导体封装结构的制备方法，其特征在于：还包括提供散热件并键合所述散热件的步骤，其中，键合后的所述散热件与所述电芯片和/或所述光芯片直接和/或间接接触。
7.根据权利要求1所述的光电集成式半导体封装结构的制备方法，其特征在于：所述电芯片、所述光芯片及所述第二重新布线层之间形成有填充缝隙的第一底部填充层；所述第一重新布线层与所述基板之间形成有填充缝隙的第二底部填充层。
8.一种光电集成式半导体封装结构，其特征在于，所述光电集成式半导体封装结构包括：
封装体，所述封装体包括：
第一重新布线层；
金属柱，所述金属柱位于所述第一重新布线层上，且所述金属柱的第一端与所述第一重新布线层电连接；
三维光波导布线，所述三维光波导布线位于所述第一重新布线层上，且所述三维光波导布线包括波导光口及波导传输口；
封装层，所述封装层位于所述第一重新布线层上包覆所述金属柱及所述三维光波导布线，且所述封装层的表面显露所述金属柱的第二端及所述波导光口，所述封装层的侧面显露所述波导传输口；
第二重新布线层，所述第二重新布线层位于所述封装层上，所述第二重新布线层与所述金属柱的第二端电连接，且具有显露所述波导光口的贯通槽；
电芯片及光芯片，所述电芯片及所述光芯片均键合于所述第二重新布线层上，并均与所述第二重新布线层电连接，且所述光芯片的感光区与所述贯通槽对应设置；
金属凸块，所述金属凸块位于所述第一重新布线层上，且与所述第一重新布线层电连接；
基板，所述基板与所述封装体键合，且所述基板与所述金属凸块电连接，临近的所述封装体中的所述波导传输口对应设置；
连接器，所述连接器键合于所述基板上，且所述连接器与所述波导传输口对应设置。
9.根据权利要求8所述的光电集成式半导体封装结构，其特征在于：还包括散热件，所述散热件与所述电芯片和/或所述光芯片直接和/或间接接触。
10.根据权利要求8所述的光电集成式半导体封装结构，其特征在于：临近的所述封装体中的所述连接器互连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311219978.2A CN116960002B (zh) | 2023-09-21 | 2023-09-21 | 光电集成式半导体封装结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311219978.2A CN116960002B (zh) | 2023-09-21 | 2023-09-21 | 光电集成式半导体封装结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116960002A CN116960002A (zh) | 2023-10-27 |
| CN116960002B true CN116960002B (zh) | 2023-11-24 |
Family
ID=88449615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311219978.2A Active CN116960002B (zh) | 2023-09-21 | 2023-09-21 | 光电集成式半导体封装结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116960002B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117250702B (zh) * | 2023-11-20 | 2024-02-23 | 之江实验室 | 一种光电共封装模块及光电共封装方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005077644A (ja) * | 2003-08-29 | 2005-03-24 | Ngk Spark Plug Co Ltd | 光導波路付き配線基板 |
| CN114664806A (zh) * | 2020-12-23 | 2022-06-24 | 英特尔公司 | 具有直接光互连的可堆叠光子管芯 |
| CN116469881A (zh) * | 2022-10-09 | 2023-07-21 | 深南电路股份有限公司 | 一种光波导嵌入式封装结构及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6640021B2 (en) * | 2001-12-11 | 2003-10-28 | International Business Machines Corporation | Fabrication of a hybrid integrated circuit device including an optoelectronic chip |
-
2023
- 2023-09-21 CN CN202311219978.2A patent/CN116960002B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005077644A (ja) * | 2003-08-29 | 2005-03-24 | Ngk Spark Plug Co Ltd | 光導波路付き配線基板 |
| CN114664806A (zh) * | 2020-12-23 | 2022-06-24 | 英特尔公司 | 具有直接光互连的可堆叠光子管芯 |
| CN116469881A (zh) * | 2022-10-09 | 2023-07-21 | 深南电路股份有限公司 | 一种光波导嵌入式封装结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116960002A (zh) | 2023-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10381326B2 (en) | Structure and method for integrated circuits packaging with increased density | |
| KR100404373B1 (ko) | 칩-온-칩 패키지 및 그 제조 방법 | |
| US8012796B2 (en) | Apparatus and methods for constructing semiconductor chip packages with silicon space transformer carriers | |
| US7855101B2 (en) | Layer transfer process and functionally enhanced integrated circuits produced thereby | |
| CN110504247A (zh) | 集成电路封装件及其形成方法 | |
| CN110890349A (zh) | 一种带有光互连接口的光电芯片三维封装结构及其制造方法 | |
| CN116960002B (zh) | 光电集成式半导体封装结构及其制备方法 | |
| US20240088000A1 (en) | Fan-out system-level packaging structure and packaging method | |
| CN114188226A (zh) | 扇出型封装结构及封装方法 | |
| CN115799219A (zh) | 光电集成式半导体封装结构及制备方法 | |
| CN116960003B (zh) | 光电集成式半导体封装结构及其制备方法 | |
| CN112017973B (zh) | 硅光模块的封装方法及硅光模块 | |
| CN114188225A (zh) | 扇出型封装结构及封装方法 | |
| CN117293039A (zh) | 光电集成式半导体封装结构及其制备方法 | |
| CN115588618B (zh) | 三维堆叠光电封装结构及制备方法 | |
| CN117316783A (zh) | 2.5d光电集成式半导体封装结构及其制备方法 | |
| WO2024113750A1 (zh) | 光电集成式半导体封装结构及制备方法 | |
| CN112420529B (zh) | 封装件及形成封装件的方法 | |
| CN117096037B (zh) | 基于光栅的半导体光电封装结构及其制备方法 | |
| CN213071121U (zh) | 扇出型封装结构 | |
| CN219831453U (zh) | 芯片系统封装结构 | |
| CN220568969U (zh) | 封装结构 | |
| CN212392241U (zh) | 扇出型封装结构 | |
| US20240105704A1 (en) | 3D Package with Chip-on-Reconstituted Wafer or Reconstituted Wafer-on-Reconstituted Wafer Bonding | |
| US20240077669A1 (en) | Integrated circuit package and method of forming same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |