CN117316783A - 2.5d光电集成式半导体封装结构及其制备方法 - Google Patents

2.5d光电集成式半导体封装结构及其制备方法 Download PDF

Info

Publication number
CN117316783A
CN117316783A CN202311229856.1A CN202311229856A CN117316783A CN 117316783 A CN117316783 A CN 117316783A CN 202311229856 A CN202311229856 A CN 202311229856A CN 117316783 A CN117316783 A CN 117316783A
Authority
CN
China
Prior art keywords
substrate
wiring layer
layer
tsv
optical waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311229856.1A
Other languages
English (en)
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN202311229856.1A priority Critical patent/CN117316783A/zh
Publication of CN117316783A publication Critical patent/CN117316783A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本发明提供一种2.5D光电集成式半导体封装结构及其制备方法，通过TSV基底、基板、重新布线层、光波导布线层及微反射镜，将光芯片及电芯片进行合封，可实现电信号布线与光信号布线的堆叠互连及交错走线，以缩小封装面积、增加布线密度、有效缩短光信号、电信号的传输路径，减少信号衰减，满足高密度集成封装的需求。

Description

2.5D光电集成式半导体封装结构及其制备方法
技术领域
本发明属于半导体封装领域，涉及一种2.5D光电集成式半导体封装结构及其制备方法。
背景技术
随着大数据、人工智能、远程医疗、物联网、电子商务、5G通信的不断发展，全球数据流量爆发式地增长，更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。
为了满足互联网流量的需求，数据中心节点带宽需要达到10Tb/s，为了减缓数据中心能耗增长的趋势，必须想办法降低系统、器件的功耗。在超高数据容量的驱动下，传统的电芯片制程逐渐接近10nm尺寸，CMOS工艺即将遇到物理极限，由于光具有信号衰减小、能耗低、高带宽以及与CMOS兼容的性能，业界普遍认为硅光芯片有机结合了成熟微电子和光电子技术，既可减小芯片尺寸、降低成本与功耗，还可提高可靠性，有望成为“超越摩尔”的高速信息引擎。因此，引入硅光技术十分必要，由于硅光技术引入的目的是增加输入/输出(input/output，I/O)带宽并最大限度地降低能耗，光集成电路(PIC)和电集成电路(EIC)如何封装致关重要，这些因素将直接影响到I/O的带宽和能耗。
现有的2.5D光电集成式半导体封装结构大多直接将光集成芯片及电集成芯片键合于基板上，通过打线(wire-bonds)或倒置贴合(Flip-Chip)的方式与基板电连接。由于硅光工艺节点相对电芯片而言，比较落后，如目前单片集成开发的硅光工艺节点为45nm和32nm制程，这与电芯片10nm以下的工艺节点相比相差甚远，从而现有的2.5D光电集成式半导体封装结构难以满足高密度集成封装的需求。
因此，提供一种2.5D光电集成式半导体封装结构及其制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种2.5D光电集成式半导体封装结构及其制备方法，用于解决现有技术中难以将光芯片与电芯片进行高密度集成封装的问题。
为实现上述目的及其他相关目的，本发明提供一种2.5D光电集成式半导体封装结构的制备方法，包括以下步骤：
提供TSV基底，所述TSV基底的第一面显露TSV金属柱的第一端；
于所述TSV基底的第一面上形成第一重新布线层，所述第一重新布线层与所述TSV金属柱的第一端电连接；
于所述第一重新布线层上形成第二重新布线层，所述第二重新布线层与所述第一重新布线层电连接；
提供第一支撑衬底，并将所述第二重新布线层与所述第一支撑衬底键合；
减薄所述TSV基底，显露所述TSV金属柱的第二端；
于所述TSV基底的第二面上形成第三重新布线层，所述第三重新布线层与所述TSV金属柱的第二端电连接；
于所述第三重新布线层上形成金属凸块，所述金属凸块与所述第三重新布线层电连接；
进行图形化，形成贯穿所述第三重新布线层、所述TSV基底、所述第一重新布线层及所述第二重新布线层的沟槽；
去除所述第一支撑衬底，提供第二支撑衬底，将所述金属凸块与所述第二支撑衬底键合；
于所述第二重新布线层上键合电芯片及光芯片，所述电芯片及所述光芯片均与所述第二重新布线层电连接，且所述光芯片的感光区与所述沟槽对应设置；
去除所述第二支撑衬底，提供基板，所述基板中设置有光波导布线层、电路布线层及微反射镜，所述微反射镜与所述光波导布线层对应设置且显露于所述基板；
将所述基板与所述金属凸块进行键合，所述电路布线层与所述金属凸块电连接，且所述微反射镜与所述感光区对应设置；
提供连接器，将所述连接器键合于所述基板上，且所述连接器与所述光波导布线层对应设置。
可选地，还包括在所述沟槽中形成填充所述沟槽的光波导的步骤。
可选地，还包括在所述沟槽中形成覆盖所述沟槽的侧壁的光保护层的步骤。
可选地，进行图形化形成所述沟槽的方法包括机械钻孔法、激光钻孔法或化学蚀刻法。
可选地，形成所述微反射镜的方法包括半导体曝光显影图案化法或键合法。
可选地，形成所述光波导布线层的方法包括半导体曝光显影法，形成的所述光波导布线层包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层。
可选地，还包括提供散热件并键合所述散热件的步骤，其中，键合后的所述散热件与所述电芯片和/或所述光芯片直接和/或间接接触；在去除所述第二支撑衬底后还包括进行晶圆切割的步骤。
本发明还提供一种2.5D光电集成式半导体封装结构，所述2.5D光电集成式半导体封装结构包括：
TSV基底，所述TSV基底的第一面显露TSV金属柱的第一端；
第一重新布线层，所述第一重新布线层位于所述TSV基底的第一面上，且与所述TSV金属柱的第一端电连接；
第二重新布线层，所述第二重新布线层位于所述第一重新布线层上，且与所述第一重新布线层电连接；
第三重新布线层，所述第三重新布线层位于所述TSV基底的第二面上，且与所述TSV金属柱的第二端电连接；
金属凸块，所述金属凸块位于所述第三重新布线层上，且与所述第三重新布线层电连接；
沟槽，所述沟槽贯穿所述第三重新布线层、所述TSV基底、所述第一重新布线层及所述第二重新布线层；
电芯片及光芯片，所述电芯片及所述光芯片均键合于所述第二重新布线层上并均与所述第二重新布线层电连接，且所述光芯片的感光区与所述沟槽对应设置；
基板，所述基板与所述金属凸块键合，所述基板中设置有光波导布线层、电路布线层及微反射镜，所述微反射镜与所述光波导布线层对应设置并显露于所述基板，且所述电路布线层与所述金属凸块电连接，所述微反射镜与所述感光区对应设置；
连接器，所述连接器键合于所述基板上，且与所述光波导布线层对应设置。
可选地，所述沟槽中还具有填充所述沟槽的光波导；或所述沟槽中还具有覆盖所述沟槽的侧壁的光保护层。
可选地，所述微反射镜呈阵列排布。
如上所述，本发明的2.5D光电集成式半导体封装结构及其制备方法，通过TSV基底、基板、重新布线层、光波导布线层及微反射镜，将光芯片及电芯片进行合封，可实现电信号布线与光信号布线的堆叠互连及交错走线，以缩小封装面积、增加布线密度、有效缩短光信号、电信号的传输路径，减少信号衰减，满足高密度集成封装的需求。
附图说明
图1显示为本发明实施例中制备2.5D光电集成式半导体封装结构的工艺流程示意图。
图2显示为本发明实施例中形成第一重新布线层后的结构示意图。
图3显示为本发明实施例中形成第二重新布线层后的结构示意图。
图4显示为本发明实施例中形成第一金属凸块后的结构示意图。
图5显示为本发明实施例中形成沟槽后的结构示意图。
图6显示为本发明实施例中形成填充沟槽的光波导后的结构示意图。
图7显示为本发明实施例中形成覆盖沟槽的侧壁的光保护层后的结构示意图。
图8显示为本发明实施例中键合电芯片及光芯片后的结构示意图。
图9显示为本发明实施例中去除第二支撑衬底后的结构示意图。
图10显示为本发明实施例中的基板的结构示意图。
图11显示为本发明实施例中形成第二金属凸块后的结构示意图。
图12显示为本发明实施例中键合连接器后的结构示意图。
图13显示为本发明实施例中键合散热件后的结构示意图。
图14显示为本发明实施例中的2.5D光电集成式半导体封装结构的局部俯视结构示意图。
元件标号说明
100-TSV基底；200-TSV金属柱；310-第一重新布线层；320-第二重新布线层；330-第三重新布线层；300-沟槽；301-光波导；302-光保护层；410-光波导布线层；420-电路布线层；500-微反射镜；610-第一支撑衬底；620-第二支撑衬底；611-第一分离层；621-第二分离层；710-第一金属凸块；720-第二金属凸块；810-电芯片；820-光芯片；821-感光区；910-第一底部填充层；920-第二底部填充层；110-基板；120-连接器；130-散热件。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向，可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触，另外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1，本实施例提供一种2.5D光电集成式半导体封装结构的制备方法，通过TSV基底、基板、重新布线层、光波导布线层及微反射镜，将光芯片及电芯片进行合封，可实现电信号布线与光信号布线的堆叠互连及交错走线，以缩小封装面积、增加布线密度、有效缩短光信号、电信号的传输路径，减少信号衰减，满足高密度集成封装的需求。
以下结合附图2～图14对有关所述2.5D光电集成式半导体封装结构的制备作进一步的介绍，具体包括：
首先，参阅图1及图2，执行步骤S1，提供TSV基底100，所述TSV基底100的第一面显露TSV金属柱200的第一端。
具体的，所述TSV基底100可包括尺寸为4英寸、6英寸、8英寸、12英寸等的晶圆级基底，以进一步的提高制程效率，但所述TSV基底100的尺寸并非局限于此。
接着，执行步骤S2，于所述TSV基底100的第一面上形成第一重新布线层310，且所述第一重新布线层310与所述TSV金属柱200的第一端电连接。
具体的，所述第一重新布线层310可为大马士革重新布线层，其中，介电层的材质可包括氧化硅或氮化硅等，金属布线的材质可包括铜、铝等，通过所述第一重新布线层310可获得较小的线宽线距，以满足后续的高密度连接需求，关于所述第一重新布线层310的材质、层数、布局、制备方法等，可根据需要进行选择，此处不作过分限制。
接着，参阅图1及图3，执行步骤S3，于所述第一重新布线层310上形成第二重新布线层320，所述第二重新布线层320与所述第一重新布线层310电连接。
具体的，所述第二重新布线层320优选为有机重新布线层，即所述第二重新布线层320的介电层可采用如聚酰亚胺(PI)等，以便于后续与芯片的电连接，关于所述第二重新布线层320的材质、层数、布局、制备方法等，可根据需要进行选择，此处不作过分限制。
接着，参阅图1及图4，执行步骤S4，提供第一支撑衬底610，并将所述第二重新布线层320与所述第一支撑衬底610键合。
具体的，所述第一支撑衬底610可包括如玻璃衬底、金属衬底、半导体衬底等，以通过所述第一支撑衬底610为后续制程提供支撑，其中，为便于后续去除所述第一支撑衬底610，本实施例中，优选在所述第一支撑衬底610的表面形成有第一分离层611，所述第一分离层611包括但不限于胶带及聚合物层，如所述第一分离层611可选用光热转换层，从而后续可采用如激光等对所述第一分离层611进行加热，以去除所述第一支撑衬底610，提高操作便捷性。
接着，执行步骤S5，减薄所述TSV基底100，显露所述TSV金属柱200的第二端。
具体的，可采用如化学机械研磨(CMP)工艺以显露所述TSV金属柱200的第二端，并提供表面较为平整的所述TSV基底100，以便于后续工艺的进行，当然也可仅采用如机械研磨等工艺显露所述TSV金属柱200，此处不作过分限定。
接着，执行步骤S6，于所述TSV基底100的第二面上形成第三重新布线层330，所述第三重新布线层330与所述TSV金属柱200的第二端电连接。
接着，执行步骤S7，于所述第三重新布线层330上形成第一金属凸块710，所述第一金属凸块710与所述第三重新布线层330电连接。
具体的，所述第三重新布线层330可为有机重新布线层，即所述第三重新布线层330的介电层的材料可选为PI等，关于所述第三重新布线层330的材质、层数、布局、制备方法等，可根据需要进行选择，此处不作过分限制。
其中，所述第一金属凸块710可为C4金属凸块，但并非局限于此，此处不作过分限制。
接着，参阅图1及图5，执行步骤S8，进行图形化，形成贯穿所述第三重新布线层330、所述TSV基底100、所述第一重新布线层310及所述第二重新布线层320的沟槽300。
作为示例，进行图形化形成所述沟槽300的方法可包括机械钻孔法、激光钻孔法或化学蚀刻法，具体可根据需要进行选择，此处不作过分限制。
在另一实施例中，参阅图6，还可包括在所述沟槽300中形成填充所述沟槽300的光波导301的步骤，以通过所述光波导301降低光传输损耗。
其中，所述光波导301的材质可包括有机聚合物光波导、硅基光波导、铌酸锂光波导或硼酸锂光波导等，如有机聚合物光波导的材料可采用聚甲基丙烯酸甲酯(PMMA)、聚苯乙烯(PS)、聚碳酸酯(PC)环氧树脂、含氟聚酰亚胺等，关于所述光波导301的材质及制备此处不作过分限制。
在另一实施例中，参阅图7，还可包括在所述沟槽300中形成覆盖所述沟槽300的侧壁的光保护层302的步骤，以通过所述光保护层302对所述沟槽300的侧壁进行保护，以减少光传输损耗。
其中，可通过涂覆法或者真空溅射法在所述沟槽300内涂覆金属以形成金属反射薄膜层，以作为所述光保护层302；或者在所述沟槽300内填充有机或无机复合材料而后采用如机械钻孔法、激光钻孔法或化学蚀刻法以仅在所述沟槽300的侧壁形成所述光保护层302。关于所述光保护层302的材质、制备，此处不作过分限制。
接着，参阅图1及图8，执行步骤S9，去除所述第一支撑衬底610，提供第二支撑衬底620，将所述第一金属凸块710与所述第二支撑衬底620键合。
具体的，所述第二支撑衬底620可包括如玻璃衬底、金属衬底、半导体衬底等，以通过所述第二支撑衬底620为后续制程提供支撑，其中，为便于后续去除所述第二支撑衬底620，本实施例中，优选在所述第二支撑衬底620的表面形成有第二分离层621，所述第二分离层621包括但不限于胶带及聚合物层，如所述第二分离层621可选用光热转换层，从而后续可采用如激光等对所述第二分离层621进行加热，以去除所述第二支撑衬底620，提高操作便捷性。
接着，执行步骤S10，于所述第二重新布线层320上键合电芯片810及光芯片820，所述电芯片810及所述光芯片820均与所述第二重新布线层320电连接，且所述光芯片820的感光区821与所述沟槽300对应设置，以使得所述感光区821可通过所述沟槽300进行光传输。
具体的，优选所述电芯片810及所述光芯片820均采用倒置贴合(Flip-Chip)的方式与所述第二重新布线层320电连接，关于所述电芯片810及所述光芯片820的种类此处不作过分限制。
优选地，所述电芯片810、所述光芯片820与所述第二重新布线层320之间还可以形成有填充缝隙的第一底部填充层910，以形成保护层，提高结合强度，且可避免水分、气体等的影响。关于所述第一底部填充层910的材质可根据需要进行选择，为绝缘材质即可，此处不作过分限制。
接着，参阅图1及图9，执行步骤S11，去除所述第二支撑衬底620。
作为示例，当为晶圆级制备时，在去除所述第二支撑衬底620后，可进行晶圆切割的步骤，以将晶圆级的结构分割成如图9中的单体结构，关于切割工艺此处不作限定。
接着，参阅图10，提供基板110，所述基板110中设置有光波导布线层410、电路布线层420及微反射镜500，所述微反射镜500与所述光波导布线层410对应设置且显露于所述基板110。
具体的，所述光波导布线层410与所述微反射镜500对应设置，以使得所述光波导布线层410与所述微反射镜500之间可进行良好的光传输，显露于所述基板110的所述微反射镜500可便于后续进行光传输。
作为示例，形成所述光波导布线层410的方法可包括半导体曝光显影法，形成的所述光波导布线层410可包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层，如有机聚合物光波导布线层的材料可采用聚甲基丙烯酸甲酯(PMMA)、聚苯乙烯(PS)、聚碳酸酯(PC)环氧树脂、含氟聚酰亚胺等，关于所述光波导布线层410的材质、分布及制备此处不作过分限制。
作为示例，形成所述微反射镜500的方法可包括半导体曝光显影图案化法，但并非局限于此，还可采用键合法将事先制备的所述微反射镜500键合于所述基板110上。
其中，所述微反射镜500的结构可包括内部为高分子材料或无机硅材料，表面为金属材料覆盖的复合结构，关于所述微反射镜500的材质、分布、形貌及制备方法等此处不作过分限制。
具体的，在制备所述基板110时，可通过半导体曝光显影图案化法在所述基板110中形成所述光波导布线层410，使得所述基板110同时具有所述光波导布线层410及所述电路布线层420，以进行电路走线和光路走线，且所述基板110中具有用以容置所述微反射镜500的凹槽，而后可通过键合法将事先制备的所述微反射镜500贴合在所述基板110中的凹槽内，或采用半导体曝光显影法在所述凹槽中形成所述微反射镜500，具体制备此处不作过分限制。
接着，参阅图1及图11，执行步骤S12，将所述基板110与所述第一金属凸块710进行键合，所述电路布线层420与所述第一金属凸块710电连接，且所述微反射镜500与所述感光区821对应设置。
作为示例，参阅图11，在将所述第一金属凸块710与所述基板110键合后，可在所述第三重新布线层330与所述基板110之间还可以形成填充缝隙的第二底部填充层920，以形成保护层，提高结合强度，且可避免水分、气体等的影响。关于所述第二底部填充层920的材质可根据需要进行选择，为绝缘材质即可，此处不作过分限制。
进一步的，在将所述第一金属凸块710与所述基板110键合后，还可提供载具，以在所述基板110的表面形成第二金属凸块720，以便于后续的电性引出。
接着，参阅图1及图12，执行步骤S13，提供连接器120，将所述连接器120键合于所述基板110上，且所述连接器120与所述光波导布线层410对应设置，以实现光传输。关于所述连接器120的具体种类此处不作过分限制。
进一步的，参阅图13，还可包括提供散热件130并键合所述散热件130的步骤，其中，键合后的所述散热件130可与所述电芯片810和/或所述光芯片820直接和/或间接接触。
具体的，所述散热件130可采用如铝散热盖板或其他材质的散热盖板，如铁、铜等，此处不作过分限制，且所述散热件130与所述电芯片810和/或所述光芯片820可直接接触也可间接接触，此处不作过分限制，从而通过所述散热件130可进行良好散热。
作为示例，参阅图14，所述微反射镜500可呈阵列排布，关于所述微反射镜500的数量、排布方式等此处不作过分限制。
参阅图2～图14，本实施例还提供一种2.5D光电集成式半导体封装结构，所述2.5D光电集成式半导体封装结构可直接采用上述制备工艺制备，从而有关所述半导体封装结构的材质、制备工艺等均可参阅上述内容，当然根据需要，所述2.5D光电集成式半导体封装结构也可采用其他制备工艺制备。
具体的，本实施例中，所述2.5D光电集成式半导体封装结构包括：TSV基底100、第一重新布线层310、第二重新布线层320、第三重新布线层330、第一金属凸块710、沟槽300、电芯片810、光芯片820、基板110、光波导布线层410、微反射镜500及连接器120。
其中，所述TSV基底100的第一面显露TSV金属柱200的第一端；所述第一重新布线层310位于所述TSV基底100的第一面上，且与所述TSV金属柱200的第一端电连接；所述第二重新布线层320位于所述第一重新布线层310上且与所述第一重新布线层310电连接；所述第三重新布线层330位于所述TSV基底100的第二面上，且与所述TSV金属柱200的第二端电连接；所述第一金属凸块710位于所述第三重新布线层330上，且与所述第三重新布线层330电连接；所述沟槽300贯穿所述第三重新布线层330、所述TSV基底100、所述第一重新布线层310及所述第二重新布线层320；所述电芯片810及所述光芯片820均键合于所述第二重新布线层320上并均与所述第二重新布线层320电连接，且所述光芯片820的感光区821与所述沟槽300对应设置；所述基板110与所述第一金属凸块710键合，所述基板110中设置有光波导布线层410、电路布线层420及微反射镜500，所述微反射镜500与所述光波导布线层410对应设置并显露于所述基板110，且所述电路布线层420与所述第一金属凸块710电连接，所述微反射镜500与所述感光区821对应设置；所述连接器120键合于所述基板110上，且与所述光波导布线层410对应设置。
进一步的，所述沟槽300中还具有填充所述沟槽300的光波导301；或所述沟槽300中还具有覆盖所述沟槽300的侧壁的光保护层302。
进一步的，在所述基板110的表面还可包括第二金属凸块720，以便于后续的电性引出。
进一步的，在所述电芯片810、所述光芯片820与所述第二重新布线层320之间还可具有第一底部填充层910，以形成保护层，提高结合强度，且可避免水分、气体等的影响；以及在所述第三重新布线层330与所述基板110之间还可具有填充缝隙的第二底部填充层920，以形成保护层，提高结合强度，且可避免水分、气体等的影响。
进一步的，还可包括散热件130，所述散热件130可与所述电芯片810和/或所述光芯片820直接和/或间接接触，以通过所述散热件130进行良好散热。
进一步的，所述微反射镜500可呈阵列排布。
综上所述，本发明的2.5D光电集成式半导体封装结构及其制备方法，通过TSV基底、基板、重新布线层、光波导布线层及微反射镜，将光芯片及电芯片进行合封，可实现电信号布线与光信号布线的堆叠互连及交错走线，以缩小封装面积、增加布线密度、有效缩短光信号、电信号的传输路径，减少信号衰减，满足高密度集成封装的需求。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种2.5D光电集成式半导体封装结构的制备方法，其特征在于，包括以下步骤：
提供TSV基底，所述TSV基底的第一面显露TSV金属柱的第一端；
于所述TSV基底的第一面上形成第一重新布线层，所述第一重新布线层与所述TSV金属柱的第一端电连接；
于所述第一重新布线层上形成第二重新布线层，所述第二重新布线层与所述第一重新布线层电连接；
提供第一支撑衬底，并将所述第二重新布线层与所述第一支撑衬底键合；
减薄所述TSV基底，显露所述TSV金属柱的第二端；
于所述TSV基底的第二面上形成第三重新布线层，所述第三重新布线层与所述TSV金属柱的第二端电连接；
于所述第三重新布线层上形成金属凸块，所述金属凸块与所述第三重新布线层电连接；
进行图形化，形成贯穿所述第三重新布线层、所述TSV基底、所述第一重新布线层及所述第二重新布线层的沟槽；
去除所述第一支撑衬底，提供第二支撑衬底，将所述金属凸块与所述第二支撑衬底键合；
于所述第二重新布线层上键合电芯片及光芯片，所述电芯片及所述光芯片均与所述第二重新布线层电连接，且所述光芯片的感光区与所述沟槽对应设置；
去除所述第二支撑衬底，提供基板，所述基板中设置有光波导布线层、电路布线层及微反射镜，所述微反射镜与所述光波导布线层对应设置且显露于所述基板；
将所述基板与所述金属凸块进行键合，所述电路布线层与所述金属凸块电连接，且所述微反射镜与所述感光区对应设置；
提供连接器，将所述连接器键合于所述基板上，且所述连接器与所述光波导布线层对应设置。
2.根据权利要求1所述的2.5D光电集成式半导体封装结构的制备方法，其特征在于：还包括在所述沟槽中形成填充所述沟槽的光波导的步骤。
3.根据权利要求1所述的2.5D光电集成式半导体封装结构的制备方法，其特征在于：还包括在所述沟槽中形成覆盖所述沟槽的侧壁的光保护层的步骤。
4.根据权利要求1所述的2.5D光电集成式半导体封装结构的制备方法，其特征在于：进行图形化形成所述沟槽的方法包括机械钻孔法、激光钻孔法或化学蚀刻法。
5.根据权利要求1所述的2.5D光电集成式半导体封装结构的制备方法，其特征在于：形成所述微反射镜的方法包括半导体曝光显影图案化法或键合法。
6.根据权利要求1所述的2.5D光电集成式半导体封装结构的制备方法，其特征在于：形成所述光波导布线层的方法包括半导体曝光显影法，形成的所述光波导布线层包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层。
7.根据权利要求1所述的2.5D光电集成式半导体封装结构的制备方法，其特征在于：还包括提供散热件并键合所述散热件的步骤，其中，键合后的所述散热件与所述电芯片和/或所述光芯片直接和/或间接接触；在去除所述第二支撑衬底后还包括进行晶圆切割的步骤。
8.一种2.5D光电集成式半导体封装结构，其特征在于，所述2.5D光电集成式半导体封装结构包括：
TSV基底，所述TSV基底的第一面显露TSV金属柱的第一端；
第一重新布线层，所述第一重新布线层位于所述TSV基底的第一面上，且与所述TSV金属柱的第一端电连接；
第二重新布线层，所述第二重新布线层位于所述第一重新布线层上，且与所述第一重新布线层电连接；
第三重新布线层，所述第三重新布线层位于所述TSV基底的第二面上，且与所述TSV金属柱的第二端电连接；
金属凸块，所述金属凸块位于所述第三重新布线层上，且与所述第三重新布线层电连接；
沟槽，所述沟槽贯穿所述第三重新布线层、所述TSV基底、所述第一重新布线层及所述第二重新布线层；
电芯片及光芯片，所述电芯片及所述光芯片均键合于所述第二重新布线层上并均与所述第二重新布线层电连接，且所述光芯片的感光区与所述沟槽对应设置；
基板，所述基板与所述金属凸块键合，所述基板中设置有光波导布线层、电路布线层及微反射镜，所述微反射镜与所述光波导布线层对应设置并显露于所述基板，且所述电路布线层与所述金属凸块电连接，所述微反射镜与所述感光区对应设置；
连接器，所述连接器键合于所述基板上，且与所述光波导布线层对应设置。
9.根据权利要求8所述的2.5D光电集成式半导体封装结构，其特征在于：所述沟槽中还具有填充所述沟槽的光波导；或所述沟槽中还具有覆盖所述沟槽的侧壁的光保护层。
10.根据权利要求8所述的2.5D光电集成式半导体封装结构，其特征在于：所述微反射镜呈阵列排布。
CN202311229856.1A 2023-09-21 2023-09-21 2.5d光电集成式半导体封装结构及其制备方法 Pending CN117316783A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311229856.1A CN117316783A (zh) 2023-09-21 2023-09-21 2.5d光电集成式半导体封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311229856.1A CN117316783A (zh) 2023-09-21 2023-09-21 2.5d光电集成式半导体封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN117316783A true CN117316783A (zh) 2023-12-29

Family

ID=89241830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311229856.1A Pending CN117316783A (zh) 2023-09-21 2023-09-21 2.5d光电集成式半导体封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN117316783A (zh)

Similar Documents

Publication Publication Date Title
TWI351727B (en) Device and method for fabricating double-sided soi
US8012796B2 (en) Apparatus and methods for constructing semiconductor chip packages with silicon space transformer carriers
US9478939B2 (en) Light coupling device and methods of forming same
TWI768671B (zh) 半導體元件以及其製造方法
KR102480685B1 (ko) 반도체 디바이스 및 제조 방법
WO2024113750A1 (zh) 光电集成式半导体封装结构及制备方法
WO2020237706A1 (zh) 硅光模块的封装方法及硅光模块
TW202146959A (zh) 利用光纖對準構造的後晶片晶圓級扇出型封裝
CN116960002B (zh) 光电集成式半导体封装结构及其制备方法
CN115831950A (zh) 半导体封装件及其形成方法
CN116960003B (zh) 光电集成式半导体封装结构及其制备方法
CN110867385A (zh) 一种封装结构及其制备方法
CN117316783A (zh) 2.5d光电集成式半导体封装结构及其制备方法
CN112017973B (zh) 硅光模块的封装方法及硅光模块
CN117293039A (zh) 光电集成式半导体封装结构及其制备方法
CN117096037B (zh) 基于光栅的半导体光电封装结构及其制备方法
CN117096039B (zh) 光电互连封装结构及其制备方法
CN219831453U (zh) 芯片系统封装结构
US20240077669A1 (en) Integrated circuit package and method of forming same
US20220334310A1 (en) Structure and process for photonic packages
CN117476472A (zh) 光电集成式半导体封装结构及其制备方法
US20240094469A1 (en) Packages With Photonic Engines and Method of Forming the Same
CN114975310A (zh) 集成电路元件与集成电路元件的制造方法
CN115513069A (zh) 导热型半导体封装结构及制备方法
WO2022012476A1 (zh) Mems器件晶圆级封装方法及封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination