CN110867385A - 一种封装结构及其制备方法 - Google Patents

一种封装结构及其制备方法 Download PDF

Info

Publication number
CN110867385A
CN110867385A CN201911078760.3A CN201911078760A CN110867385A CN 110867385 A CN110867385 A CN 110867385A CN 201911078760 A CN201911078760 A CN 201911078760A CN 110867385 A CN110867385 A CN 110867385A
Authority
CN
China
Prior art keywords
layer
circuit substrate
semiconductor chip
rewiring layer
rewiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911078760.3A
Other languages
English (en)
Inventor
林章申
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201911078760.3A priority Critical patent/CN110867385A/zh
Publication of CN110867385A publication Critical patent/CN110867385A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本发明提供一种封装结构及其制备方法，所述封装结构包括：电路基板，所述电路基板的上表面设有第一连接焊垫，所述基板的下表面依次设有第二连接焊垫以及焊球阵列；重新布线层，所述重新布线层经由第一表面装设于所述电路基板的上表面，所述重新布线层通过焊料凸块与所述第一连接焊垫电连接；半导体芯片，正面朝下倒装于所述重新布线层的第二表面，且与所述重新布线层电连接；塑封层，塑封于所述半导体芯片的外围，且所述塑封层远离所述重新布线层的表面与所述半导体芯片的背面平齐；散热件，与所述半导体芯片的背面接触。通过采用重新布线层与电路基板的直接电连接，避免使用硅中间层以及硅通孔，减少了工艺流程，减低了成本。

Description

一种封装结构及其制备方法
技术领域
本发明涉及半导体技术封装领域，尤其涉及一种封装结构及其制备方法。
背景技术
随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本等产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。
三维集成电路利用硅通孔在垂直方向上将多个堆叠的晶片进行互连，2.5D集成电路则是利用硅转接板通过硅通孔和重新布线层传输线在水平方向上把多个晶片或三维集成电路进行互连。但是当线宽线距＜2μm时，就需要在芯片与PCB板之间使用硅中间层，再进行硅通孔，但此技术造价成本非常高。
因此，在半导体芯片封装中，如何满足小线宽需求又能降低成本是本领域技术人员亟待解决的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提出一种封装结构以及制备方法，用于现有工艺成本高、工序复杂的问题。
为实现上述目的及其他相关目的，本发明提供一种封装结构，所述封装结构至少包括：
电路基板，所述电路基板的上表面设有第一连接焊垫，所述基板的下表面设有第二连接焊垫，所述第一连接焊垫与所述第二连接焊垫电连接；
重新布线层，所述重新布线层设有第一表面以及与所述第一表面对应的第二表面，所述重新布线层经由第一表面装设于所述电路基板的上表面，所述重新布线层通过焊料凸块与所述第一连接焊垫电连接；
半导体芯片，正面朝下倒装于所述重新布线层的第二表面，且与所述重新布线层电连接；
塑封层，塑封于所述半导体芯片的外围，且所述塑封层远离所述重新布线层的表面与所述半导体芯片的背面平齐；
散热件，与所述半导体芯片的背面接触；
球栅阵列，位于所述电路基板的下表面，且与所述第二焊垫相连接。
可选地，所述半导体芯片与所述重新布线层之间的间隙还填充有第一填料层；所述重新布线层与所述电路基板之间的间隙还填充有第二填料层。
可选地，所述重新布线层包括介电层以及位于所述介电层中的金属叠层结构，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
可选地，所述介电层的材料包括SiO2、PI、PBO中的任意一种。
可选地，所述散热件包括散热架，所述散热架扣置至于所述电路基板的上表面，并在所述散热片与所述电路基板之间形成密封空腔；所述重新布线层、所述半导体芯片及所述塑封材料层均位于所述密封空腔内，且所述半导体芯片的背面与所述散热片相接触。
可选地，所述封装结构内所述半导体芯片的数量包括至少两个，多个所述半导体芯片均正面朝下倒装于所述重新布线层的第二表面，相邻半导体芯片之间具有间距。
本发明还提供一种封装结构的制备方法，该方法包括以下步骤：
1)提供一载板，于所述载板的上表面形成重新布线层，所述重新布线层设有第一表面及与所述第一表面对应的第二表面，所述重新布线层的第一表面与所述载板的上表面相接触；
2)提供半导体芯片，将所述半导体芯片倒置于所述重新布线层的第二表面；
3)于步骤2)形成的结构表面形成塑封层；
4)去除所述载板，暴露出所述重新布线层的第一表面，并于所述重新布线层的第一表面形成焊料凸块与所述重新布线层电连接；
5)去除部分所述塑封层，以使得保留的所述塑封层的表面与所述半导体芯片的背面相平齐；
6)提供一电路基板，所述电路基板的上表面设有第一连接焊垫，下表面设有第二连接焊垫，所述第一连接焊垫与所述第二连接焊垫电连；将所述电路基板经第一连接焊垫、焊料凸块与所述重新布线层电连接；
7)提供一散热件，将所述散热件与所述半导体芯片的背面接触，并于所述电路基板的下表面，形成与所述第二连接焊垫相接触的球栅阵列。
可选地，步骤1)中，于所述载板的上表面形成重新布线层包括如下步骤：
1-1)于所述载板的上表面形成第一金属线层；
1-2)于步骤1-1)形成的结构上表面形成介电层；；
1-3)于所述介电层内形成与所述第一金属线层电性连接的其他金属线层，相连金属线层之间经由金属插塞电连接，从而形成金属叠层结构。
可选地，步骤2)中提供多个所述半导体芯片，多个所述半导体芯片均正面朝下装设于所述重新布线层的第二表面，相连半导体芯片之间具有间距；步骤5)与步骤6)之间还包括将步骤5)得到的结构进行切割的步骤，以得到若干个待封装结构，各所述待封装结构内均包括至少一个所述半导体芯片；步骤6)中，将所述待封装结构中的塑封后的所述半导体芯片经由所述重新布线层装设于所述电路基板的上表面。
可选地，步骤7)中，所述散热件包括散热架，所述散热架扣置于所述电路基板的上表面，以在所述散热片与所述电路基板之间形成密封空腔，所述重新布线层、所述半导体芯片及所述塑封层均位于所述密封空腔内，且所述半导体芯片的背面与所述散热片相接触。
可选地，步骤2)与步骤3)之间，还包括于所述半导体芯片以及所述重新布线层之间的间隙填充填充料，形成第一填料层的步骤；步骤6)与步骤7)之间，还包括于所述重新布线层与所述电路基板之间的间隙填充填充料，形成第二填料层的步骤。
可选地，所述载板的材料包括硅、玻璃、金属、半导体、聚合物、陶瓷中的任意一种；所述载板的形状包括圆形、面板形。
可选地，步骤4)中，去除所述载板的步骤包括：首先采用机械研磨工艺对所述载板进行减薄处理，然后采用化学研磨工艺去除剩余的所述载板。
可选地，步骤1)中，于所述载板的上表面形成所述重新布线层之前，还包括于所述载板的上表面形成释放层的步骤；步骤4)中，通过去除所述释放层，从而去除所述载板。
如上所述，本发明通过重新布线层与电路基板直接电连接，避免使用硅中间层及硅通孔，减少了工艺流程，降低了成本；重新布线层中的金属连线的线宽线距可小于2μm，从而满足小线宽需求；且可满足系统级封装整合性结构。
附图说明
图1显示为本发明提供的封装结构的制备方法的流程图。
图2显示为本发明实施例一中提供一载板并与载板上表面形成重新布线层的示意图
图3显示为实施例一中装设半导体芯片的示意图。
图4显示为实施例一中形成塑封层的示意图。
图5显示为实施例一中去除载板的示意图。
图6显示为实施例一中去除部分塑封层的示意图。
图7显示为实施例一中电路基板的示意图。
图8显示为实施例一中装设散热件及球栅阵列的示意图。
元件标号说明
10 载板
11 重新布线层
11a 第一表面
11b 第二表面
111 金属线层
112 金属插塞
113 介电层
12 释放层
13 半导体芯片
14 塑封层
15 第一填料层
16 焊料凸块
17 电路基板
171 第一连接焊垫
172 第一连接焊垫
18 第二填料层
19 球栅阵列
20 散热件
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
如图8所示，本发明提供一种封装结构，所述封装结构包括：电路基板17，电路基板17的上表面设有第一连接焊垫171，电路基板17的下表面设有第二连接焊垫172，第一连接焊垫171与第二连接焊垫172通过内部电路电连接；重新布线层11，设有第一表面以及与所述第一表面对应的第二表面，重新布线层11经由第一表面装设于电路基板17的上表面，重新布线层11通过焊料凸块16与第一连接焊垫171电连接；半导体芯片13，正面朝下倒装于重新布线层11的第二表面，且与重新布线层11电连接；塑封层14，塑封于半导体芯片13的外围，且塑封层14远离重新布线层的表面与半导体芯片13的背面平齐；散热件20，与半导体芯片13的背面接触；球栅阵列19，位于电路基板17的下表面，且与第二连接焊垫172相接触。
作为示例，半导体芯片13与重新布线层11之间还填充有第一填料层14；重新布线层11与电路基板17之间还填充有第二填料层18。
作为示例，重新布线层11包括介电层113以及位于介电层113中的金属叠层结构，金属叠层结构包括多层间隔排布的金属线层111以及金属插塞112，金属插塞位于相邻的金属线层111之间，以将相邻的金属线层111电连接。
作为示例，介电层采用低k介电材料，如环氧树脂、硅胶、PI、PBO、SiO2等有机或无机绝缘材料。
作为示例，散热件包括散热架，所述散热架扣置于所述电路基板的上表面，并在所述散热架与所述电路基板之间形成密封空腔；所述重新布线层、所述半导体芯片及所述塑封材料层均位于所述密封空腔内，且所述半导体芯片的背面与所述散热片相接触。
作为示例，所述封装结构内半导体芯片的数量包括至少两个，多个半导体芯片均正面朝下倒装于所述重新布线层的第二表面，相邻半导体芯片之间具有间距。
如图1所示，本发明还提供了该封装结构的制备方法，其至少包括以下步骤：
1)提供一载板，于所述载板的上表面形成重新布线层，所述重新布线层设有第一表面及与所述第一表面对应的第二表面，所述重新布线层的第一表面与所述载板的上表面相接触；
2)提供半导体芯片，将所述半导体芯片正面朝下装设于所述重新布线层的第二表面；
3)于所述重新布线层的第二表面形成塑封层，所述塑封层包覆所述半导体芯片；
4)去除所述载板，暴露出所述重新布线层，并形成焊料凸块与所述重新布线层电连接；
5)去除部分所述塑封层，以使得保留的所述塑封层的上表面与所述半导体芯片的背面相平齐；
6)提供一电路基板，所述电路基板的上表面设有第一连接焊垫，下表面设有第二连接焊垫，所述第一连接焊垫与所述第二连接焊垫电连；将所述电路基板经第一连接焊垫与焊料凸块与所述重新布线层电连接；
7)提供一散热件，将所述散热件与所述半导体芯片的背面接触，并于所述电路基板的下表面，形成与所述第二连接焊垫相接触的球栅阵列。
作为示例，步骤1)中，于所述载板的上表面形成重新布线层之前，还包括于所述载板的上表面形成释放层的步骤；步骤4)中，通过去除所述释放层，从而去除所述载板。在本实施例中，采用在载板上形成释放后，并去除释放层，从而去除所述载板的方法。
下面结合附图详细说明本实施例的技术方案。
如图2所示，进行步骤1)，提供一载板10，于载板10的上表面形成重新布线层11，重新布线层11设有第一表面11a及与第一表面11a对应的第二表面11b，重新布线层11的第一表面11a与载板10的上表面相接触。
作为示例，在步骤1)中，还包括于载板10的上表面形成释放层12的步骤。释放层12在后续工艺中作为重新布线层11和载板10之间的分离层，其最好选用具有光洁表面的黏合材料制成，其必须与载板10有一定的结合力。作为示例，释放层12的材料选自双面均具有粘性的胶带或通过旋涂工艺制作的粘合胶等，胶带优选采用UV胶带，其在UV光照射下很容易被撕离，便于载板的去除。在其他实施方式中，释放层也可以选用物理气相沉积法或化学气相沉积法制得的其他材料层，如环氧树脂、硅橡胶、聚酰亚胺等。在后续分离载板时，可采用湿法腐蚀、化学机械研磨等方法去除释放层12。
作为示例，载板10的材料可选用硅、玻璃、金属板、半导体、聚合物、陶瓷中的一种。载板10的形状可以是晶圆状、面板状或者其他需要的形状。载板10用于防止模具装置的薄晶片开裂、翘曲、断裂等。在本实施例中，载板10为玻璃材质的晶圆状载板。
作为示例，制备重新布线层11的步骤包括：
1-1)于载板10的上表面形成第一金属线层111；
1-2)于步骤1-2)形成的结构上表面形成介电层113，所述介电层113覆盖第一金属线层111的上表面和侧壁，以及所述载板10未被所述第一金属线层111覆盖的上表面；
1-3)于介电层113内形成与第一金属线层111电性连接的其他金属线层，相连金属线层之间经由金属插塞112电连接，从而形成金属叠层结构。
作为示例，金属线层叠层结构的材料包括铜、铝、金、镍、钛中的任意一种，可以采用物理气相沉积、化学气相沉积、磁控溅射或电镀、化学镀等工艺形成金属线层；介电层采用低k介电材料，如环氧树脂、硅胶、PI、PBO、SiO2等有机或无机绝缘材料，可以采用旋涂、化学气相沉积、等离子增强化学气相沉积等工艺形成介电层113。
如图3所示，进行步骤2)，提供半导体芯片13，将半导体芯片正面朝下装设于重新布线层11的第二表面。
作为示例，半导体芯片包括一个或多个，多个半导体芯片之间留有间隙。在本实施例中，两个半导体芯片均正面朝下装设于重新布线层11的第二表面。
如图4所示，进行步骤3)，于重新布线层11的第二表面形成塑封层14，塑封层14填满半导体芯片13之间的间隙并包覆半导体芯片13。
作为示例，在步骤3)中，形成塑封层之前，还包括于半导体芯片13与重新布线层11之间的间隙填满填充料，形成第一填料层15的步骤。填料层的材料包括环氧树脂等材料。填料层可以保护芯片免受环境的影响、减小芯片与基板间热膨胀不适配的影响，元件的可靠性可以得到极大的提高。
作为示例，塑封层14的材料可以为聚酰亚胺层、环氧基树脂、液体型热固环氧树脂及塑性化合物中的一种。塑封采用的工艺包括压缩成型工艺、液体密封成型工艺、旋涂工艺、转移成型工艺。
如图5所示，进行步骤4)，去除载板10，暴露出重新布线层11，并形成焊料凸块16与重新布线层11电连接。
在本实施例中，通过采用UV光照射或湿法腐蚀、化学机械研磨等方法去除释放层12，从而去除载板10。
如图6所示，进行步骤5)，去除部分塑封层14，以使得保留的塑封层14的上表面与半导体芯片13的背面相平齐。
作为示例，通过化学机械研磨法去除部分塑封层14。
作为示例，步骤5)还包括分片的步骤。在去除部分塑封层14后，将得到的结构进行切割的，以得到若干个待封装结构，各待封装结构内均包括至少一个半导体芯片13。具体的，将去除部分塑封层14后得到的结构贴置于一切割蓝膜(未示出)上，半导体芯片13的背面与切割蓝膜相接触。可以采用激光切割工艺或使用钻石合成刀自各半导体芯片13之间进行切割分离，以得到包括一个半导体芯片13的待封装结构。在另一示例中，也可以采用激光切割工艺或使用钻石合成刀自两个或多个半导体芯片13之间进行切割分离，以得到包括两个或多个半导体芯片13的待封装结构。
如图7所示，进行步骤6)，提供一电路基板17，电路基板17的上表面设有第一连接焊垫171，下表面设有第二连接焊垫172，第一连接焊垫171与所述第二连接焊垫172电连接；将电路基板17经第一连接焊垫171与重新布线层11电连接。
需要说明的是，电路基板中具有互连电路(未示出)，以电连接第一连接焊垫171与第二连接焊垫172。
如图8所示，进行步骤7)，提供一散热件20，将散热件20与半导体芯片13的背面接触，并于电路基板17的下表面，形成与第二连接焊垫172相接触的球栅阵列19。
作为示例，散热件20包括半包围形散热架或散热片。在本实施例中，采用散热架结构。其具体安装步骤为：将散热件20扣置于电路基板17的上表面，以在散热件20与电路基板17之间形成密封空腔，重新布线层11、半导体芯片13及塑封层14均位于密封空腔内，且半导体芯片13的背面与散热件20相接触。
作为示例，在步骤6)与步骤7)之间，还包括于重新布线层11与电路基板之间17的间隙填充填充料，形成第二填料层18的步骤。填料层的材料包括环氧树脂。填料层可以保护芯片免受环境的影响、减小芯片与基板间热膨胀不适配的影响，元件的可靠性可以得到极大的提高。
通过上述工艺步骤，形成了一种封装结构，该封装结构的线宽线距小于2μm，可满足小线路需要，且通过重新布线层与电路基板直接电连接，避免使用硅中间层及硅通孔，减少了工艺流程，降低了成本。
实施例二
本实施例的技术方案基本与实施例一相同，与实施例一不同的是，在步骤4)中，去除所述载板的步骤包括：首先采用机械研磨工艺对所述载板进行减薄处理，然后采用化学研磨工艺去除剩余的所述载板。
具体的，先使用不同粒径的砂轮对载板10从背面进行减薄处理，待将载板10减薄至一定厚度之后，再采用化学研磨工艺去除剩余的所述载板10。在本实施例中，载板的材料选用硅。
所以，在本实施例中，通过研磨方法去除载板，与实施例一种通过于载板上表面形成释放层，并通过去除释放层从而去除载板的方法相比，减少了工艺步骤，节约了制造成本。
本实施例的其他技术方案与实施例一相同，在此不再追赘述。
通过上述工艺步骤，形成了一种封装结构，该封装结构的线宽线距小于2μm，可满足小线路需要，且通过重新布线层与电路基板直接电连接，避免使用硅中间层及硅通孔，减少了工艺流程，降低了成本。
综上所示，本发明提供了一种封装结构及其制备方法，所述封装结构包括：电路基板，所述电路基板的上表面设有第一连接焊垫，所述基板的下表面设有第二连接焊垫，所述第一连接焊垫与所述第二连接焊垫电连接；重新布线层，所述重新布线层设有第一表面以及与所述第一表面对应的第二表面，所述重新布线层经由第一表面装设于所述电路基板的上表面，所述重新布线层通过焊料凸块与所述第一连接焊垫电连接；半导体芯片，正面朝下倒装于所述重新布线层的第二表面，且与所述重新布线层电连接；塑封层，塑封于所述半导体芯片的外围，且所述塑封层远离所述重新布线层的表面与所述半导体芯片的背面平齐；散热件，与所述半导体芯片的背面接触；球栅阵列，位于所述电路基板的下表面，且与所述第二焊垫相连接。本发明的封装结构及其制备方法，本通过重新布线层与电路基板直接电连接，避免使用硅中间层及硅通孔，减少了工艺流程，降低了成本；且重新布线层中的金属连线的线宽线距可小于2μm，从而满足小线宽需求，且可满足系统级封装整合性结构。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种封装结构，其特征在于，所述封装结构至少包括：
电路基板，所述电路基板的上表面设有第一连接焊垫，所述基板的下表面设有第二连接焊垫，所述第一连接焊垫与所述第二连接焊垫电连接；
重新布线层，所述重新布线层设有第一表面以及与所述第一表面对应的第二表面，所述重新布线层经由第一表面装设于所述电路基板的上表面，所述重新布线层通过焊料凸块与所述第一连接焊垫电连接；
半导体芯片，正面朝下倒装于所述重新布线层的第二表面，且与所述重新布线层电连接；
塑封层，塑封于所述半导体芯片的外围，且所述塑封层远离所述重新布线层的表面与所述半导体芯片的背面平齐；
散热件，与所述半导体芯片的背面接触；
球栅阵列，位于所述电路基板的下表面，且与所述第二焊垫相连接。
2.根据权利要求1所述的封装结构，其特征在于，所述半导体芯片与所述重新布线层之间的间隙还填充有第一填料层；所述重新布线层与所述电路基板之间的间隙还填充有第二填料层。
3.根据权利要求1所述的封装结构，其特征在于，所述重新布线层包括介电层以及位于所述介电层中的金属叠层结构，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
4.根据权利要求3所述的封装结构，其特征在于，所述介电层的材料包括SiO2、PI、PBO中的任意一种。
5.根据权利要求1所述的封装结构，其特征在于，所述散热件包括散热架，所述散热架扣置于所述电路基板的上表面，并在所述散热片与所述电路基板之间形成密封空腔；所述重新布线层、所述半导体芯片及所述塑封材料层均位于所述密封空腔内，且所述半导体芯片的背面与所述散热片相接触。
6.根据权利要求1所述的封装结构，其特征在于，所述封装结构内所述半导体芯片的数量包括至少两个，多个所述半导体芯片均正面朝下倒装于所述重新布线层的第二表面，相邻半导体芯片之间具有间距。
7.一种封装结构的制备方法，其特征在于，该方法包括以下步骤：
1)提供一载板，于所述载板的上表面形成重新布线层，所述重新布线层设有第一表面及与所述第一表面对应的第二表面，所述重新布线层的第一表面与所述载板的上表面相接触；
2)提供半导体芯片，将所述半导体芯片倒置于所述重新布线层的第二表面；
3)于步骤2)形成的结构表面形成塑封层；
4)去除所述载板，暴露出所述重新布线层的第一表面，并于所述重新布线层的第一表面形成焊料凸块与所述重新布线层电连接；
5)去除部分所述塑封层，以使得保留的所述塑封层的表面与所述半导体芯片的背面相平齐；
6)提供一电路基板，所述电路基板的上表面设有第一连接焊垫，下表面设有第二连接焊垫，所述第一连接焊垫与所述第二连接焊垫电连；将所述电路基板经第一连接焊垫、焊料凸块与所述重新布线层电连接；
7)提供一散热件，将所述散热件与所述半导体芯片的背面接触，并于所述电路基板的下表面形成与所述第二连接焊垫相接触的球栅阵列。
8.根据权利要求7所述的封装结构的制备方法，其特征在于，步骤1)中，于所述载板的上表面形成重新布线层包括如下步骤：
1-1)于所述载板的上表面形成第一金属线层；
1-2)于步骤1-1)形成的结构上表面形成介电层；
1-3)于所述介电层内形成与所述第一金属线层电性连接的其他金属线层，相连金属线层之间经由金属插塞电连接，从而形成金属叠层结构。
9.根据权利要求7所述的封装结构的制备方法，其特征在于，步骤2)中提供多个所述半导体芯片，多个所述半导体芯片均正面朝下装设于所述重新布线层的第二表面，相连半导体芯片之间具有间距；步骤5)与步骤6)之间还包括将步骤5)得到的结构进行切割的步骤，以得到若干个待封装结构，各所述待封装结构内均包括至少一个所述半导体芯片；步骤6)中，将所述待封装结构中的塑封后的所述半导体芯片经由所述重新布线层装设于所述电路基板的上表面。
10.根据权利要求7所述的封装结构的制备方法，其特征在于，步骤7)中，所述散热件包括散热架，所述散热架扣置于所述电路基板的上表面，以在所述散热片与所述电路基板之间形成密封空腔，所述重新布线层、所述半导体芯片及所述塑封层均位于所述密封空腔内，且所述半导体芯片的背面与所述散热片相接触。
11.根据权利要求7所述的封装结构的制备方法，其特征在于，步骤2)与步骤3)之间，还包括于所述半导体芯片以及所述重新布线层之间的间隙填充填充料，形成第一填料层的步骤；步骤6)与步骤7)之间，还包括于所述重新布线层与所述电路基板之间的间隙填充填充料，形成第二填料层的步骤。
12.根据权利要求7所述的封装结构的制备方法，其特征在于，所述载板的材料包括硅、玻璃、金属、半导体、聚合物、陶瓷中的任意一种；所述载板的形状包括圆形、面板形。
13.根据权利要求7～12任一项所述的封装结构的制备方法，其特征在于，步骤4)中，去除所述载板的步骤包括：首先采用机械研磨工艺对所述载板进行减薄处理，然后采用化学研磨工艺去除剩余的所述载板。
14.根据权利要求7～12任一项所述的封装结构的制备方法，其特征在于，步骤1)中，于所述载板的上表面形成所述重新布线层之前，还包括于所述载板的上表面形成释放层的步骤；步骤4)中，通过去除所述释放层，从而去除所述载板。
CN201911078760.3A 2019-11-07 2019-11-07 一种封装结构及其制备方法 Pending CN110867385A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911078760.3A CN110867385A (zh) 2019-11-07 2019-11-07 一种封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911078760.3A CN110867385A (zh) 2019-11-07 2019-11-07 一种封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN110867385A true CN110867385A (zh) 2020-03-06

Family

ID=69653137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911078760.3A Pending CN110867385A (zh) 2019-11-07 2019-11-07 一种封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN110867385A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725087A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
WO2024060694A1 (zh) * 2022-09-20 2024-03-28 盛合晶微半导体(江阴)有限公司 一种芯片封装结构及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725087A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN113725087B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
WO2024060694A1 (zh) * 2022-09-20 2024-03-28 盛合晶微半导体(江阴)有限公司 一种芯片封装结构及其制备方法

Similar Documents

Publication Publication Date Title
US11239157B2 (en) Package structure and package-on-package structure
US11037910B2 (en) Semiconductor device having laterally offset stacked semiconductor dies
US10867897B2 (en) PoP device
TWI496270B (zh) 半導體封裝件及其製法
CN114914208A (zh) 半导体装置封装体及其制造方法
US20210296288A1 (en) Package structure, chip structure and method of fabricating the same
KR20140113480A (ko) 칩 장치 및 칩 장치를 제조하기 위한 방법
KR20170019967A (ko) 반도체 패키지 및 그 제조 방법
TW201906127A (zh) 半導體封裝及其製造方法
US20220139882A1 (en) Package structure and method of manufacturing the same
CN110867385A (zh) 一种封装结构及其制备方法
CN110828430A (zh) 一种封装结构及其制备方法
CN115394768A (zh) 一种多层高带宽存储器及其制造方法
CN210692483U (zh) 一种封装结构
CN113990815A (zh) 一种硅基微模组塑封结构及其制备方法
CN210516718U (zh) 一种封装结构
KR20220051780A (ko) 반도체 디바이스 및 제조 방법
CN113658944A (zh) 半导体封装件及其形成方法
CN117650127A (zh) 一种半导体封装结构及其制备方法
KR20210142527A (ko) 집적 회로 패키지에 대한 재배선 구조체 및 그 형성 방법
WO2022012476A1 (zh) Mems器件晶圆级封装方法及封装结构
TW202101728A (zh) 半導體結構及其製造方法
CN117650124A (zh) 一种半导体封装结构及其制备方法
CN117650125A (zh) 一种半导体封装结构及其制备方法
CN115547843A (zh) 高密度互连转接板、封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.