CN210516718U

CN210516718U - 一种封装结构

Info

Publication number: CN210516718U
Application number: CN201921909549.7U
Authority: CN
Inventors: 林章申; 陈彦亨; 林正忠
Original assignee: SJ Semiconductor Jiangyin Corp
Current assignee: SJ Semiconductor Jiangyin Corp
Priority date: 2019-11-07
Filing date: 2019-11-07
Publication date: 2020-05-12
Anticipated expiration: 2029-11-07

Abstract

本实用新型提供一种封装结构，所述封装结构包括：第二重新布线层；第一重新布线层，所述第一重新布线层与所述第二重新布线层电连接；半导体芯片，正面朝下倒装于所述第一重新布线层的第二表面，且与所述第一重新布线层电连接；塑封层，塑封于所述半导体芯片的外围，且所述塑封层远离所述第一重新布线层的表面与所述半导体芯片的背面平齐；散热件，与所述半导体芯片的背面接触；球栅阵列，设于所述第二重新布线层的下表面，且与所述第二重新布线层电连接。本实用新型通过使用重新布线层代替电路基板，可以有效降低封装厚度；通过两层重新布线层，避免使用硅中间层及硅通孔，降低成本；线宽线距可小于2μm，满足小线宽需求。

Description

一种封装结构

技术领域

本实用新型涉及半导体技术封装领域，尤其涉及一种封装结构。

背景技术

随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本等产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、厚度更薄、成本更低等方向发展。

三维集成电路利用硅通孔在垂直方向上将多个堆叠的晶片进行互连，2.5D集成电路则是利用硅转接板通过硅通孔和重新布线层传输线在水平方向上把多个晶片或三维集成电路进行互连。但是当线宽线距＜2μm时，就需要在芯片与PCB板之间使用硅中间层，再进行硅通孔，但此技术造价成本非常高，而且也增加了封装厚度。

因此，在半导体芯片封装中，如何满足小线宽需求又能降低封装厚度是本领域技术人员亟待解决的问题。

发明内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提出一种封装结构以及制备方法，用于解决现有工艺成本高、工艺复杂、封装厚度厚的问题。

为实现上述目的及其他相关目的，本实用新型提供一种封装结构，所述封装结构至少包括：

第二重新布线层，所述第二重新布线层设有上表面和与上表面对应的下表面；

第一重新布线层，所述第一重新布线层设有第一表面和与第一表面对应的第二表面，所述第一重新布线层经由第一表面装设于所述第一重新布线层的上表面，所述第一重新布线层与所述第二重新布线层电连接；

半导体芯片，正面朝下倒装于所述第一重新布线层的第二表面，且与所述第一重新布线层电连接；

塑封层，塑封于所述半导体芯片的外围，且所述塑封层远离所述第一重新布线层的表面与所述半导体芯片的背面平齐；

散热件，与所述半导体芯片的背面接触；

焊球阵列，设于所述第二重新布线层的下表面，且与所述第二重新布线层电连接。

可选地，还包括填料层，所述填料层填满所述半导体芯片与所述第一重新布线层之间的间隙。

可选地，所述第二重新布线层与所述第一重新布线层分别包括介电层以及位于所述介电层中的金属叠层结构，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。

可选地，所述介电层的材料包括SiO₂、PI或PBO中的任意一种。

可选地，所述金属叠层结构的材料包括铜、铝、金、镍、钛中的任意一种。

可选地，所述散热件包括散热片，所述半导体芯片的背面与所述散热片相接触。

可选地，所述封装结构内所述半导体芯片的数量包括至少两个，多个所述半导体芯片均正面朝下倒装于所述第一重新布线层的第二表面，相邻半导体芯片之间具有间距。

如上所述，本实用新型通过使用重新布线层代替电路基板，可以有效降低封装厚度；通过两层重新布线层，避免使用硅中间层及硅通孔，减少了工艺流程，降低了成本；重新布线层中的金属连线的线宽线距可小于2μm，从而满足小线宽需求。

附图说明

图1显示为本实用新型提供的封装结构的制备方法的流程图。

图2显示为实施例一中提供一载板并与载板上表面形成第一重新布线层的示意图

图3显示为实施例一中装设半导体芯片的示意图。

图4显示为实施例一中形成塑封层的示意图。

图5显示为实施例一中去除载板的示意图。

图6显示为实施例一中形成第二重新布线层的示意图。

图7显示为实施例一中去除部分塑封层的示意图。

图8显示为实施例一中装设散热件的示意图。

元件标号说明

10 载板

11 第一重新布线层

11a 第一表面

11b 第二表面

111 金属线层

112 金属插塞

113 介电层

12 释放层

13 半导体芯片

14 塑封层

15 填料层

16 第二重新布线层

16a 上表面

16b 下表面

161 金属线层

162 金属插塞

163 介电层

17 球栅阵列

18 散热件

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。

请参阅图1至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，虽图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

实施例一

如图8所示，本实用新型提供一种封装结构，所述封装结构包括：第二重新布线层16，第二重新布线层设有上表面和与上表面对应的下表面；第一重新布线层11，第一重新布线层设有第一表面和与第一表面对应的第二表面，第一重新布线层11经由第一表面装设于第二重新布线层的上表面，所述第一重新布线层与所述第二重新布线层电连接；半导体芯片13，正面朝下倒装于第一重新布线层11的第二表面，且与第一重新布线层11电连接；塑封层 14，塑封于半导体芯片13的外围，且塑封层14远离第一重新布线层的表面与半导体芯片13 的背面平齐；散热件18，与半导体芯片13的背面接触；球栅阵列17，设于第二重新布线层16的下表面，且与第二重新布线层16电连接。

作为示例，封装结构还包括填料层15，填料层15填满半导体芯片13与第一重新布线层 11之间的间隙。

作为示例，重新布线层11包括介电层113以及位于介电层113中的金属叠层结构，金属叠层结构包括多层间隔排布的金属线层111以及金属插塞112，金属插塞位于相邻的金属线层111之间，以将相邻的金属线层111电连接。

作为示例，介电层采用低k介电材料，包括SiO₂、PI或PBO等有机或无机绝缘材料。

作为示例，散热件18包括散热片，半导体芯片13的背面与散热片18相接触。

作为示例，封装结构内半导体芯片13的数量包括至少两个，多个半导体芯片13均正面朝下倒装于第一重新布线层11的第二表面，相邻半导体芯片13之间具有间距。

本实用新型还提供了该封装结构的制备方法，其至少包括以下步骤：

1)提供一载板，所述载板设有上表面和与所述上表面对应的下表面，于所述载板的上表面形成第一重新布线层，所述第一重新布线层设有第一表面及与所述第一表面对应的第二表面，所述第一重新布线层的第一表面与所述载板的上表面相接触；

2)提供半导体芯片，将所述半导体芯片倒置于所述第一重新布线层的第二表面，所述半导体芯片与所述第一重新布线层电连接；

3)于步骤2)形成的结构表面形成塑封层；

4)去除所述载板，暴露出所述第一重新布线层；

5)于所述第一重新布线层的第一表面形成第二重新布线层，所述第二重新布线层设有上表面和与上表面对应的下表面，所述第二重新布线层经上表面与所述第一重新布线层电连接，并于所述第二重新布线层的下表面形成球栅阵列，所述球栅阵列与所述第二重新布线层电连接；

6)去除部分所述塑封层，以使得保留的所述塑封层的表面与所述半导体芯片的背面相平齐；

7)提供一散热件，所述散热件与所述半导体芯片的背面接触。

作为示例，步骤1)中，于所述载板的上表面形成重新布线层之前，还包括于所述载板的上表面形成释放层的步骤；步骤5)中，通过去除所述释放层，从而去除所述载板。在本实施例中，采用在载板上形成释放后，并去除释放层，从而去除所述载板的方法。

下面结合附图详细说明本实施例的技术方案。

如图2所示，进行步骤1)，提供一载板10，于载板10的上表面形成第一重新布线层11，第一重新布线层11设有第一表面11a及与第一表面11a对应的第二表面11b，第一重新布线层11的第一表面与载板10的上表面相接触。

作为示例，在步骤1)中，还包括于载板10的上表面形成释放层12的步骤。释放层12在后续工艺中作为第一重新布线层11和载板10之间的分离层，其最好选用具有光洁表面的黏合材料制成，其必须与载板10有一定的结合力。作为示例，释放层12的材料选自双面均具有粘性的胶带或通过旋涂工艺制作的粘合胶等，胶带优选采用UV胶带，其在UV光照射下很容易被撕离，便于载板的去除。在其他实施方式中，释放层也可以选用物理气相沉积法或化学气相沉积法制得的其他材料层，如环氧树脂、硅橡胶、聚酰亚胺等。在后续分离载板时，可采用湿法腐蚀、化学机械研磨等方法去除释放层12。

作为示例，载板10的材料可选用硅、玻璃、金属板、半导体、聚合物、陶瓷中的一种。载板10的形状可以是晶圆状、面板状或者其他需要的形状。载板10用于防止模具装置的薄晶片开裂、翘曲、断裂等。在本实施例中，载板10为玻璃材质的晶圆状载板。

作为示例，制备第一重新布线层11的步骤包括：

于载板10的上表面形成第一金属线层111；

于上述步骤形成的结构上表面形成介电层113；

于介电层113内形成与第一金属线层111电性连接的其他金属线层，相连金属线层之间经由金属插塞112电连接，从而形成金属叠层结构。

作为示例，金属叠层结构的材料包括铜、铝、金、镍、钛中的任意一种，可以采用物理气相沉积、化学气相沉积、磁控溅射或电镀、化学镀等工艺形成金属线层；介电层113采用低k介电材料，如环氧树脂、硅胶、PI、PBO、二氧化硅等有机或无机绝缘材料，可以采用旋涂法、化学气相沉积、等离子增强化学气相沉积等工艺形成介电层113。

如图3所示，进行步骤2)，提供半导体芯片13，将半导体芯片正面朝下装设于第一重新布线层11的第二表面11b，半导体芯片13与第一重新布线层11电连接。

作为示例，半导体芯片13包括一个或多个，多个半导体芯片之间留有间隙。在本实施例中，两个半导体芯片均正面朝下装设于第一重新布线层11的第二表面。

如图4所示，进行步骤3)，于第一重新布线层11的第二表面形成塑封层14，塑封层14 填满半导体芯片13之间的间隙并包覆半导体芯片13。

作为示例，在步骤3)中，形成塑封层14之前，还包括于半导体芯片13与第一重新布线层11之间的间隙填满填充料，形成第一填料层15的步骤。填料层的材料包括环氧树脂等材料。填料层可以保护芯片免受环境的影响、减小芯片与基板间热膨胀不适配的影响，元件的可靠性可以得到极大的提高。

作为示例，塑封层14的材料可以为聚酰亚胺层、环氧基树脂、液体型热固环氧树脂及塑性化合物中的一种。塑封采用的工艺包括压缩成型工艺、液体密封成型工艺、旋涂工艺、转移成型工艺。

如图5所示，进行步骤4)，去除载板10，暴露出第一重新布线层11。

在本实施例中，通过采用UV光照射或湿法腐蚀、化学机械研磨等方法去除释放层12，从而去除载板10。

如图6所示，进行步骤5)，于第一重新布线层11的第一表面形成第二重新布线层16，并于第二重新布线层的下表面植焊球，形成球栅阵列17。

作为示例，形成第二重新布线层的步骤包括：

于第一重新布线层11的第一表面11a形成金属线层161；

于第一重新布线层11的第一表面11a形成覆盖金属线层161上表面和侧壁的介电层163；

于介电层163内形成与金属线层161电性连接的其他金属线层，相连金属线层161之间经由金属插塞电162连接，从而形成金属叠层结构。

如图7所示，进行步骤6)，去除部分塑封层14，以使得保留的塑封层14的上表面与半导体芯片13的背面相平齐。

作为示例，通过化学机械研磨法去除部分塑封层14。

如图8所示，进行步骤7)，提供一散热件18，将散热件18与半导体芯片13的背面接触。

作为示例，散热件包括半包围形散热架或散热片。在本实施例中，采用散热片结构装设于半导体芯片13的背面。在其他实施例中，散热片与半导体芯片之间还具有散热膏，更有助于半导体芯片的散热。

通过上述工艺步骤，形成了一种无电路基板的封装结构，通过使用重新布线层代替电路基板，可以有效降低封装厚度；通过两层重新布线层，避免使用硅中间层及硅通孔，减少了工艺流程，降低了成本；重新布线层中的金属连线的线宽线距可小于2μm，从而满足小线宽需求。

实施例二

本实施例的技术方案基本与实施例一相同，与实施例一不同的是，在步骤4)中，去除所述载板的步骤包括：首先采用机械研磨工艺对所述载板进行减薄处理，然后采用化学研磨工艺去除剩余的所述载板。

具体的，先使用不同粒径的砂轮对所述载板10从背面进行减薄处理，待将载板10减薄至一定厚度之后，再采用化学研磨工艺去除剩余的所述载板10。

所以，在本实施例中，通过研磨方法去除载板，与实施例一种通过于载板上表面形成释放层，并去除释放层的方法相比，减少了工艺步骤，节约了制造成本。

本实施例的其他技术方案与实施例一相同，在此不再追赘述。

通过上述工艺步骤，形成了一种无电路基板的封装结构，该封装结构的线宽线距小于 2μm，可满足小线路需要，且通过重新布线层与电路基板直接电连接，避免使用硅中间层及硅通孔，减少了工艺流程，降低了成本。

综上所示，本实用新型提供了一种封装结构，所述封装结构包括：第二重新布线层，所述第二重新布线层设有上表面和与上表面对应的下表面；第一重新布线层，所述第一重新布线层设有第一表面和与第一表面对应的第二表面，所述第一重新布线层经由第一表面装设于所述第二重新布线层的上表面，所述第一重新布线层与所述第二重新布线层电连接；半导体芯片，正面朝下倒装于所述第一重新布线层的第二表面，且与所述第一重新布线层电连接；塑封层，塑封于所述半导体芯片的外围，且所述塑封层远离所述第一重新布线层的表面与所述半导体芯片的背面平齐；散热件，与所述半导体芯片的背面接触；球栅阵列，设于所述第二重新布线层的下表面，且与所述第二重新布线层电连接。本实用新型的封装结构，通过使用重新布线层代替电路基板，可以有效降低封装厚度；通过两层重新布线层，避免使用硅中间层及硅通孔，减少了工艺流程，降低了成本；重新布线层中的金属连线的线宽线距可小于 2μm，从而满足小线宽需求。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims

1.一种封装结构，其特征在于，所述封装结构至少包括：

第一重新布线层，所述第一重新布线层设有第一表面和与第一表面对应的第二表面，所述第一重新布线层经由第一表面装设于所述第二重新布线层的上表面，所述第一重新布线层与所述第二重新布线层电连接；

散热件，与所述半导体芯片的背面接触；

球栅阵列，设于所述第二重新布线层的下表面，且与所述第二重新布线层电连接。

2.根据权利要求1所述的封装结构，其特征在于，还包括填料层，所述填料层填满所述半导体芯片与所述第一重新布线层之间的间隙。

3.根据权利要求1所述的封装结构，其特征在于，所述第二重新布线层与所述第一重新布线层分别包括介电层以及位于所述介电层中的金属叠层结构，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。

4.根据权利要求3所述的封装结构，其特征在于，所述介电层的材料包括SiO₂、PI或PBO中的任意一种。

5.根据权利要求3所述的封装结构，其特征在于，所述金属叠层结构的材料包括铜、铝、金、镍、钛中的任意一种。

6.根据权利要求1所述的封装结构，其特征在于，所述散热件包括散热片，所述半导体芯片的背面与所述散热片相接触。

7.根据权利要求1所述的封装结构，其特征在于，所述封装结构内所述半导体芯片的数量包括至少两个，多个所述半导体芯片均正面朝下倒装于所述第一重新布线层的第二表面，相邻半导体芯片之间具有间距。