CN117650127A - 一种半导体封装结构及其制备方法 - Google Patents

一种半导体封装结构及其制备方法 Download PDF

Info

Publication number
CN117650127A
CN117650127A CN202210957064.5A CN202210957064A CN117650127A CN 117650127 A CN117650127 A CN 117650127A CN 202210957064 A CN202210957064 A CN 202210957064A CN 117650127 A CN117650127 A CN 117650127A
Authority
CN
China
Prior art keywords
chip
semiconductor chip
substrate
wireless communication
communication module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210957064.5A
Other languages
English (en)
Inventor
庄凌艺
吕开敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210957064.5A priority Critical patent/CN117650127A/zh
Priority to US18/152,191 priority patent/US20240057349A1/en
Publication of CN117650127A publication Critical patent/CN117650127A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H01L2224/17134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/17135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本公开实施例公开了一种半导体封装结构及其制备方法，半导体封装结构包括：第一半导体芯片，第一半导体芯片内形成有第一无线通信模块；第二半导体芯片堆叠结构，包括第一芯片堆叠结构和第二芯片堆叠结构，第一芯片堆叠结构在沿第二方向的两侧分别形成有第二无线通信模块和第三无线通信模块；第二芯片堆叠结构在与第一芯片堆叠结构相对的一侧内形成有第四无线通信模块；第一方向为平行于第一半导体芯片的平面的方向，第二方向为垂直于第一半导体芯片的平面的方向；第一半导体芯片内的第一无线通信模块和第一芯片堆叠结构内的第二无线通信模块对应设置，第一芯片堆叠结构内的第三无线通信模块与第二芯片堆叠结构内的第四无线通信模块对应设置。

Description

一种半导体封装结构及其制备方法
技术领域
本公开涉及三维制程技术领域，尤其涉及一种半导体封装结构及其制备方法。
背景技术
HBM存储器(High Bandwidth Memory)是一种基于3D堆栈工艺的高性能DRAM内存，与传统内存技术相比，HBM存储器具有更高带宽、更多I/O数量、更低功耗、更小尺寸，可应用于高性能计算、超级计算机、大型数据中心、人工智能/深度学习、云计算等领域。
HBM存储器技术主要是基于对处理器计算规模需求发展而来，在早期时候，人们对计算机数据处理要求不高，处理器架构模型层数较少，计算规模较小，算力也较低；后随着AI等技术的发展，对处理器要求越来越高，模型加深对算力需求相应增加，导致了带宽瓶颈，即I/O问题，此时通过增大片内缓存、优化调度模型来增加数据复用率等方式解决；但后期随着AI等技术普及，用户量增多，云端AI处理需求多用户、高吞吐、低延迟、高密度部署，计算单元剧增使I/O瓶颈愈加严重，此时，片上HBM存储器出现使AI/深度学习完全放到片上成为可能，集成度提升的同时，使带宽不再受制于芯片引脚的互联数量，从而在一定程度上解决了带宽和计算能力瓶颈。但是随着HBM存储器的集成度要求增高，芯片堆叠层数越来越多，技术难点也越来越多。
发明内容
有鉴于此，本公开实施例提供一种半导体封装结构及其制备方法。
根据本公开实施例的第一方面，提供了一种半导体封装结构，包括：
第一半导体芯片，所述第一半导体芯片内形成有第一无线通信模块；
第二半导体芯片堆叠结构，包括位于所述第一半导体芯片上的第一芯片堆叠结构和位于所述第一芯片堆叠结构上的第二芯片堆叠结构，所述第二半导体芯片堆叠结构包括多个沿第一方向依次堆叠的第二半导体芯片；所述第一芯片堆叠结构在沿第二方向的两侧分别形成有第二无线通信模块和第三无线通信模块；所述第二芯片堆叠结构在与所述第一芯片堆叠结构相对的一侧内形成有第四无线通信模块；所述第一方向为平行于所述第一半导体芯片的平面的方向，所述第二方向为垂直于所述第一半导体芯片的平面的方向；其中，
所述第一半导体芯片内的第一无线通信模块和所述第一芯片堆叠结构内的第二无线通信模块对应设置，所述第一芯片堆叠结构内的第三无线通信模块与所述第二芯片堆叠结构内的第四无线通信模块对应设置。
在一些实施例中，所述第二半导体芯片堆叠结构在沿第一方向的一侧形成有多个第二导电凸块；
所述半导体封装结构还包括：
第一基板；所述第一半导体芯片与所述第一基板通过第一导电凸块连接；
第二基板，所述第二基板内的信号线与所述第二导电凸块连接；沿所述第二方向，所述第二基板靠近所述第一基板的一侧形成有第三导电凸块，所述第二基板与所述第一基板通过所述第三导电凸块连接。
在一些实施例中，所述第一无线通信模块包括多个第一子模块，多个所述第一子模块沿第三方向设置于所述第一半导体芯片内，所述第三方向为平行于所述第一半导体芯片的平面的方向，且与所述第一方向成一夹角，所述夹角大于25°且小于65°。
在一些实施例中，所述第二无线通信模块包括多个第二子模块，所述第三无线通信模块包括多个第三子模块，所述第四无线通信模块包括多个第四子模块；所述第一芯片堆叠结构的每个所述第二半导体芯片内包括至少一个第二子模块和至少一个第三子模块，所述第二芯片堆叠结构的每个第二半导体芯片内包括至少一个第四子模块。
在一些实施例中，所述第二半导体芯片堆叠结构包括沿第二方向堆叠的N个第一芯片堆叠结构，N是大于或等于1的整数。
在一些实施例中，所述第一半导体芯片包括逻辑芯片，所述第二半导体芯片堆叠结构包括DRAM芯片。
在一些实施例中，还包括：
粘附膜，位于所述第一半导体芯片与所述第二半导体芯片堆叠结构之间。
在一些实施例中，所述第一基板内形成有凹槽，所述第一半导体芯片位于所述凹槽内。
在一些实施例中，所述第一半导体芯片位于所述第一基板上，所述第一导电凸块位于所述第一半导体芯片和所述第一基板之间。
在一些实施例中，还包括：
多个硅通孔，所述硅通孔沿第一方向贯穿所述第二半导体芯片；
多个第四导电凸块，位于相邻两个所述第二半导体芯片之间，且与所述硅通孔对应连接。
在一些实施例中，所述信号线包括接地线和电源线，所述第二导电凸块包括第一子导电凸块和第二子导电凸块；
所述接地线与所述第一子导电凸块电连接，所述电源线与所述第二子导电凸块电连接。
在一些实施例中，相邻两个第二子导电凸块之间至少间隔一个第一子导电凸块，所述第一子导电凸块包围所述第二子导电凸块。
在一些实施例中，还包括：
填充层，位于所述第二半导体芯片堆叠结构与所述第二基板之间，和/或，所述第一半导体芯片和所述第一基板之间。
根据本公开实施例的第二方面，提供了一种如上述实施例中任一项所述的半导体封装结构的制备方法，包括：
形成第一芯片堆叠结构；所述第一芯片堆叠结构包括多个沿第一方向依次堆叠的第二半导体芯片；在所述第一芯片堆叠结构的沿第二方向的两侧分别形成第二无线通信模块和第三无线通信模块；
形成第一半导体芯片，在所述第一半导体芯片内形成第一无线通信模块；
将所述第一芯片堆叠结构形成有第二无线通信模块的表面放置于所述第一半导体芯片上；
形成第二芯片堆叠结构，所述第二芯片堆叠结构包括多个沿第一方向依次堆叠的第二半导体芯片；在所述第二芯片堆叠结构的沿第二方向的一侧内形成第四无线通信模块；
将所述第二芯片堆叠结构形成有第四无线通信模块的一侧表面放置于所述第一芯片堆叠结构上；所述第一方向为平行于所述第一半导体芯片的平面的方向，所述第二方向为垂直于所述第一半导体芯片的平面的方向；其中，
所述第一半导体芯片内的第一无线通信模块和所述第一芯片堆叠结构内的第二无线通信模块对应设置，所述第一芯片堆叠结构内的第三无线通信模块与所述第二芯片堆叠结构内的第四无线通信模块对应设置。
在一些实施例中，还包括：
在所述第一半导体芯片的远离所述第一芯片堆叠结构的一侧表面形成第一导电凸块；
在所述第一芯片堆叠结构和所述第二芯片堆叠结构的沿第一方向的一侧形成多个第二导电凸块；
在形成第二芯片堆叠结构后，提供第二基板；所述第二基板内的信号线与所述第二导电凸块连接；沿第二方向，在所述第二基板靠近所述第一半导体芯片的一侧形成第三导电凸块；
提供第一基板；将所述第一半导体芯片通过第一导电凸块与所述第一基板连接，以及将所述第二基板通过第三导电凸块与所述第一基板连接。
本公开实施例中，通过在第一半导体芯片和第二半导体芯片堆叠结构内都形成无线通信模块，以使第一半导体芯片与第一芯片堆叠结构通过第一无线通信模块和第二无线通信模块进行无线通信，第一芯片堆叠结构和第二芯片堆叠结构通过第三无线通信模块和第四无线通信模块进行无线通信，如此，垂直堆叠的第二半导体芯片堆叠结构通过这样的方式进行无线通信，可解决因为距离不同导致上下层的芯片堆叠结构与第一半导体芯片之间的通信延迟存在差别的问题。
附图说明
为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的半导体封装结构的结构示意图；
图2为本公开另一实施例提供的半导体封装结构的结构示意图；
图3为本公开实施例提供的第一无线通信模块的俯视图；
图4为本公开又一实施例提供的半导体封装结构的结构示意图；
图5为本公开实施例提供的第二导电凸块沿第一方向的侧视图；
图6为本公开实施例提供的半导体封装结构的制备方法的流程示意图；
图7a至7h为本公开实施例提供的半导体封装结构在制备过程中的器件结构示意图。
附图标记说明：
10-第一基板；11-引线；12-基板连接凸块；101-凹槽；
20-第一半导体芯片；21-第一导电凸块；22-第一无线通信模块；221-第一子模块；
301-第一芯片堆叠结构；302-第二芯片堆叠结构；300-第二半导体芯片堆叠体；31-第二半导体芯片；311-硅通孔；312-第四导电凸块；32-第二导电凸块；321-第一子导电凸块；322-第二子导电凸块；33-第二无线通信模块；331-第二子模块；34-第三无线通信模块；341-第三子模块；35-第四无线通信模块；351-第四子模块；
40-第二基板；41-信号线；411-接地线；412-电源线；42-第三导电凸块；40’-剩余第二基板；
50-粘附膜；60-介质层；70-填充层；80-封装化合物结构。
具体实施方式
下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本公开，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本公开的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。
HBM技术是DRAM从传统2D向立体3D发展的主要代表产品，开启了DRAM 3D化道路。它主要是通过硅通孔(Through Silicon Via，TSV)技术进行芯片堆叠，以增加吞吐量并克服单一封装内带宽的限制，将数个DRAM裸片垂直堆叠，裸片之间用TVS技术连接。从技术角度看，HBM充分利用空间、缩小面积，正契合半导体行业小型化、集成化的发展趋势，并且突破了内存容量与带宽瓶颈，被视为新一代DRAM解决方案。
3D IC产品封装中，DRAM芯片一般采用平行堆叠(P-Stack)的方式堆叠在逻辑芯片(Logic die)上，随着集成度要求增高，DRAM芯片堆叠层数越来越多，技术难点也越来越多，譬如，堆叠于高层的DRAM芯片与底层的逻辑芯片(Logic die)之间的通讯距离越来越长，且不同层DRAM芯片与逻辑芯片之间的通讯延迟由于距离的不同会产生差异；用于通讯的TSV通孔会正比例增高，牺牲晶圆面积。
基于此，本公开实施例提供了一种半导体封装结构。图1为本公开实施例提供的半导体封装结构的结构示意图。
参见图1，所述半导体封装结构包括：
第一半导体芯片20，所述第一半导体芯片20内形成有第一无线通信模块22；
第二半导体芯片堆叠结构，包括位于所述第一半导体芯片20上的第一芯片堆叠结构301和位于所述第一芯片堆叠结构301上的第二芯片堆叠结构302，所述第二半导体芯片堆叠结构包括多个沿第一方向依次堆叠的第二半导体芯片31；所述第一芯片堆叠结构301在沿第二方向的两侧分别形成有第二无线通信模块33和第三无线通信模块34；所述第二芯片堆叠结构302在与所述第一芯片堆叠结构301相对的一侧内形成有第四无线通信模块35；所述第一方向为平行于所述第一半导体芯片20的平面的方向，所述第二方向为垂直于所述第一半导体芯片20的平面的方向；其中，
所述第一半导体芯片20内的第一无线通信模块22和所述第一芯片堆叠结构301内的第二无线通信模块33对应设置，所述第一芯片堆叠结构301内的第三无线通信模块34与所述第二芯片堆叠结构302内的第四无线通信模块35对应设置。
本公开实施例中，通过在第一半导体芯片和第二半导体芯片堆叠结构内都形成无线通信模块，以使第一半导体芯片与第一芯片堆叠结构通过第一无线通信模块和第二无线通信模块进行无线通信，第一芯片堆叠结构和第二芯片堆叠结构通过第三无线通信模块和第四无线通信模块进行无线通信，如此，垂直堆叠的第二半导体芯片堆叠结构通过这样的方式进行无线通信，可解决因为距离不同导致上下层的芯片堆叠结构与第一半导体芯片之间的通信延迟存在差别的问题。
在一实施例中，所述第二半导体芯片堆叠结构在沿第一方向的一侧形成有多个第二导电凸块32；
所述半导体封装结构还包括：
第一基板10；所述第一半导体芯片20与所述第一基板10通过第一导电凸块21连接；
第二基板40，所述第二基板40内的信号线41与所述第二导电凸块32连接；沿所述第二方向，所述第二基板40靠近所述第一基板10的一侧形成有第三导电凸块42，所述第二基板40与所述第一基板10通过所述第三导电凸块42连接。
在一实施例中，所述第一基板10可以是印刷电路板(PCB)或再分布基板。
所述第一基板10可以包括第一基底(未图示)以及分别位于所述第一基底的上表面和下表面上的第一上绝缘介质层和第一下绝缘介质层(未图示)。
所述第一基底可以为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、SOI(绝缘体上硅，Silicon On Insulator)衬底或GOI(绝缘体上锗，Germanium On Insulator)衬底等，还可以为包括其他元素半导体或化合物半导体的衬底，例如玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。
所述第一上绝缘介质层和所述第一下绝缘介质层可以为阻焊层，例如所述第一上绝缘介质层和所述第一下绝缘介质层的材料可以为绿漆。
所述第一基板10的下表面上形成有基板连接凸块12，所述基板连接凸块12可将半导体封装结构电连接到外部装置上，可以从外部装置接收用于操作第一半导体芯片和第二半导体芯片的控制信号、功率信号和接地信号中的至少一个，或者可以从外部装置接收将要被存储在第一半导体芯片和第二半导体芯片内的数据信号，也可将第一半导体芯片和第二半导体芯片内的数据提供给外部装置。
所述基板连接凸块12包括导电材料。在本公开实施例中，所述基板连接凸块12为焊球，可以理解的是，本公开实施例中提供的基板连接凸块的形状仅作为本公开实施例中的一种下位的、可行的具体实施方式，并不构成对本公开的限制，所述基板连接凸块也可为其他形状结构。基板连接凸块的数量、间隔和位置不限于任何特定布置，可以进行各种修改。
在一实施例中，所述第一半导体芯片20的一面上形成有第一导电凸块21。
所述第一导电凸块21的材料可以包括铝、铜、镍、钨、铂和金中的至少一种。
所述第一半导体芯片20与所述第一基板10之间通过第一导电凸块21进行电连接，所述第一基板10通过有线的方式为第一半导体芯片进行供电，并进行信号交换，具有高可靠性。
所述第一导电凸块21还通过第一基板10内的引线11与基板连接凸块12连接，如此，第一半导体芯片20可通过基板连接凸块12与外部装置进行信息交互。
在一实施例中，如图1所示，所述第一基板10内形成有凹槽101，所述第一半导体芯片20位于所述凹槽101内。
在此实施例中，将第一半导体芯片放置于第一基板的凹槽内，可以减少半导体封装结构的封装高度。
在另一实施例中，如图2所示，所述第一半导体芯片20位于所述第一基板10上，所述第一导电凸块21位于所述第一半导体芯片20和所述第一基板10之间。
在此实施例中，第一半导体芯片位于第一基板的上方，如此，第一基板无需设置凹槽，因此工艺更加简单，并且第一半导体芯片与第一基板之间存在间隙，能增加第一半导体芯片的散热效果。
所述第二半导体芯片堆叠结构中的第二半导体芯片31的堆叠数目可以为多个。本公开实施例中，如图1所示，所述第二半导体芯片堆叠结构中的第二半导体芯片31的堆叠数目为五个。
在一实施例中，所述第一半导体芯片20包括逻辑芯片，所述第二半导体芯片堆叠结构包括DRAM芯片。
在一实施例中，所述半导体封装结构，还包括：粘附膜50，位于所述第一半导体芯片20与所述第二半导体芯片堆叠结构之间。
在一些实施例中，所述第一芯片堆叠结构301和所述第二芯片堆叠结构302之间也通过粘附膜50进行粘结。
所述粘附膜50能将所述第一半导体芯片20和所述第二半导体芯片堆叠结构进行粘合，增强它们之间的粘附性，进而提高半导体封装结构的牢固程度。同时，粘附膜可以调节第二半导体芯片堆叠结构与第一半导体芯片的距离，即防止第二基板与第二导电块的结合存在角度，造成额外应力，使得第二半导体芯片堆叠结构上的第二导电块损伤。
在一实施例中，所述粘附膜50包括固晶胶膜。
在一实施例中，所述粘附膜包括第一粘附膜和位于所述第一粘附膜上的第二粘附膜(未图示)，所述第二粘附膜的弹性模量大于所述第一粘附膜的弹性模量。
本公开实施例中，因为第一粘附膜与第一半导体芯片连接，主要起到粘结的作用，第二粘附膜与第二半导体芯片堆叠结构连接，主要起到防止芯片翘曲的作用，由于第二粘附膜的弹性模量较高，在封装过程中不会出现翘曲，第一粘附膜具有较低的弹性模量，在后续的工艺中不会影响第一半导体芯片与第二半导体芯片堆叠结构的结合力。
在本公开实施例中，第二半导体芯片堆叠结构中的多个第二半导体芯片并列垂直堆叠(V-Stack)在第一半导体芯片上，如此，第一半导体芯片与第二半导体芯片之间可以通过无线方式进行通讯，可以有效解决多个第二半导体芯片依次平行堆叠(P-Stack)在第一半导体芯片上时，随着第二半导体芯片的堆叠层数的增多给通讯带来的困难。
图3为本公开实施例提供的第一无线通信模块的俯视图。
在一实施例中，如图3所示，所述第一无线通信模块22包括多个第一子模块221，多个所述第一子模块221沿第三方向设置于所述第一半导体芯片20内，所述第三方向为平行于所述第一半导体芯片20的平面的方向，且与所述第一方向成一夹角，所述夹角大于25°且小于65°。
本实施例中，通过将第一无线通信模块以此夹角设置，能够增大各第一子模块之间的距离，从而减少互相之间的干扰。并且因为第二通信模块与第一通信模块对应设置，因此第二无线通信模块也成此夹角设置，同样增大了第二无线通信模块中各第二子模块之间的距离。
在一实施例中，所述第二无线通信模块33包括多个第二子模块331，所述第三无线通信模块34包括多个第三子模块341，所述第四无线通信模块35包括多个第四子模块351；所述第一芯片堆叠结构301的每个所述第二半导体芯片31内包括至少一个第二子模块331和至少一个第三子模块341，所述第二芯片堆叠结构302的每个第二半导体芯片31内包括至少一个第四子模块351。
具体地，第一半导体芯片内的第一子模块与第一芯片堆叠结构内的第二子模块一一对应，第一芯片堆叠结构内的第三子模块与第二芯片堆叠结构内的第四子模块一一对应。如此，第一半导体芯片可通过第一子模块和第二子模块与第一芯片堆叠结构通信，然后第一芯片堆叠结构通过内部的线路将数据传输给第三子模块，然后第一芯片堆叠结构通过第三子模块和第四子模块与第二芯片堆叠结构进行通信，进而可解决因距离不同而导致上下层芯片堆叠结构与第一半导体芯片通信存延时存在差别的问题。
在一实施例中，所述第二半导体芯片堆叠结构包括沿第二方向堆叠的N个第一芯片堆叠结构301，N是大于或等于1的整数。
在一些实施例中，如图1和图2所示，所述第一芯片堆叠结构301的数量为1个。
在另一些实施例中，所述第一芯片堆叠结构301的数量为多个，具体地，如图4所示，所述第一芯片堆叠结构301的数量为2个。在此实施例中，下一层第一芯片堆叠结构301内的第二通信模块33与第一通信模块22对应设置，下一层第一芯片堆叠结构301内的第三通信模块34与上一层第一芯片堆叠结构301内的第二通信模块33对应设置，上一层第一芯片堆叠结构301内的第三通信模块34与第二芯片堆叠结构302内的第四通信模块35对应设置。
在沿第二方向上堆叠更多层数的第一芯片堆叠结构，也可以增加第二半导体芯片堆叠结构的容量密度。
在一实施例中，如图1所示，所述半导体封装结构，还包括：多个硅通孔311，所述硅通孔311沿第一方向贯穿所述第二半导体芯片31；多个第四导电凸块312，位于相邻两个所述第二半导体芯片31之间，且与所述硅通孔311对应连接。
所述第二半导体芯片堆叠结构中相邻两个第二半导体芯片之间通过硅通孔和第四导电块进行电连接。
第二半导体芯片堆叠结构采用混合键合方式获得，如此，堆叠的芯片结构可作为一个整体，进而提高堆叠结构垂直放置的机械强度，同时减少芯片所受到的压强。
所述半导体封装结构还包括：介质层60，位于相邻两个所述第二半导体芯片31之间。通过设置介质层，能够使相邻的两个第二半导体芯片绝缘隔离，并且第四导电凸块位于介质层内，能够降低相邻第四导电凸块之间耦合的可能性。
所述介质层60的材料包括氧化物，在一具体实施例中，所述介质层60的材料包括SiO2。
此外，为了提高第二半导体芯片堆叠结构的厚度，进而增强其机械强度，在硅通孔加工工艺时，不需要对最外层芯片进行减薄处理。
所述第二基板40的材质和结构可以与所述第一基板10相同，因此这里不再赘述。
在一实施例中，所述信号线41包括接地线411和电源线412，所述第二导电凸块32包括第一子导电凸块321和第二子导电凸块322；所述接地线411与所述第一子导电凸块321电连接，所述电源线412与所述第二子导电凸块322电连接。
在此实施例中，所述第二半导体芯片堆叠结构的接地信号由所述第一子导电凸块321引出至接地线411，所述第二半导体芯片堆叠结构的电源信号由所述第二子导电凸块322引出至电源线412，然后接地线411和电源线412通过第三导电凸块42与第一基板10电连接，由此，第一基板10通过第三导电凸块42以及接地线411和电源线412为第二半导体芯片堆叠结构供电。
所述第三导电凸块42还通过第一基板10内的引线11与基板连接凸块12连接，如此，第二半导体芯片堆叠结构可通过基板连接凸块12与外部装置进行信息交互。
图5为本公开实施例提供的第二导电凸块沿第一方向的侧视图。
如图5所示，相邻两个第二子导电凸块322之间至少间隔一个第一子导电凸块321，所述第一子导电凸块321包围所述第二子导电凸块322。
图5中的P(Power)即为第二子导电凸块322，G(Ground)即为第一子导电凸块321。
所述第一子导电凸块321将第二子导电凸块322的四周全部给包围起来，且因为第一子导电凸块321与接地信号连接，第二子导电凸块322与电源信号连接，如此，能够减少不同的电源信号之间的串扰，增强电源的屏蔽。
在一实施例中，所述半导体封装结构还包括：封装化合物结构80，位于所述第一基板10上；所述封装化合物结构80至少包裹所述第二半导体芯片堆叠结构和所述第二基板40。
在图2所示的实施例中，所述封装化合物结构80还包裹所述第一半导体芯片20。
所述封装化合物结构80包括含硅化合物。所述含硅化合物可以为旋制玻璃(SOG)、含硅的旋涂电介质(SOD)或其他含硅的旋涂材料。
通过形成封装化合物结构80，且封装化合物结构80的材料包括含硅化合物，能够减少第二半导体芯片堆叠结构的翘曲问题。
在一实施例中，所述半导体封装结构还包括：填充层70，位于所述第二半导体芯片堆叠结构与所述第二基板40之间，和/或，所述第一半导体芯片20与所述第一基板10之间。
在一些实施例中，所述填充层70还可以位于所述第二基板40与所述第一基板10之间。
例如，在一实施例中，如图1所示，当所述第一半导体芯片20位于所述第一基板10的凹槽内时，所述填充层70可以位于所述第二半导体芯片堆叠结构与所述第二基板40之间，和/或，位于所述第二基板40与所述第一基板10之间。
在另一实施例中，如图2所示，当所述第一半导体芯片20位于所述第一基板10的上方时，所述填充层70可以位于所述第一半导体芯片20与所述第一基板10之间，和/或，所述第二半导体芯片堆叠结构与所述第二基板40之间，和/或，所述第二基板40与所述第一基板10之间。
对于三维堆叠的第二半导体芯片堆叠结构，因为在沿第一方向上的厚度较薄，因此第二半导体芯片堆叠结构的翘曲度较高，竖立在第一半导体芯片上时，会因为翘曲度高，导致第二半导体芯片堆叠结构与第二基板之间难以焊接。因此，在在第二半导体芯片堆叠结构与第二基板之间，以及在第一基板与第一半导体芯片之间设置填充层，能有效降低由于芯片与基板之间的总体温度膨胀特性的不匹配或外力造成的冲击，增加半导体封装结构的可靠性。
在一实施例中，所述填充层70的材料包括环氧树脂(Epoxy)。
可以利用毛细作用原理把环氧树脂涂抹在芯片的边缘让其渗透到芯片或基板的底部，然后加热予以固化(cured)，因为环氧树脂能有效提高焊点的机械强度，因此能够提高芯片的使用寿命。
在一实施例中，所述填充层70的杨氏模量大于所述封装化合物结构80的杨氏模量。
杨氏模量是能够描述固体材料抵抗形变的能力物理量，杨氏模量越大，抵抗形变的能力越大，而杨氏模量过低时，会难以维持封装结构的刚性，容易发生变形、翘曲或破损等问题。因此，本公开实施例中，通过形成填充层，且填充层的杨氏模量大于封装化合物结构的杨氏模量，如此，填充层能够有足够的强度支撑起整个封装结构，使封装结构不易发生变形、翘曲或破损等问题。
本公开实施例还提供了一种如上述任一项实施例中所述的半导体封装结构的制备方法，具体请参见附图6，如图所示，所述方法包括以下步骤：
步骤601：形成第一芯片堆叠结构；所述第一芯片堆叠结构包括多个沿第一方向依次堆叠的第二半导体芯片；在所述第一芯片堆叠结构的沿第二方向的两侧分别形成第二无线通信模块和第三无线通信模块；
步骤602：形成第一半导体芯片，在所述第一半导体芯片内形成第一无线通信模块；
步骤603：将所述第一芯片堆叠结构形成有第二无线通信模块的表面放置于所述第一半导体芯片上；
步骤604：形成第二芯片堆叠结构，所述第二芯片堆叠结构包括多个沿第一方向依次堆叠的第二半导体芯片；在所述第二芯片堆叠结构的沿第二方向的一侧内形成第四无线通信模块；
步骤605：将所述第二芯片堆叠结构形成有第四无线通信模块的一侧表面放置于所述第一芯片堆叠结构上；所述第一方向为平行于所述第一半导体芯片的平面的方向，所述第二方向为垂直于所述第一半导体芯片的平面的方向；其中，
所述第一半导体芯片内的第一无线通信模块和所述第一芯片堆叠结构内的第二无线通信模块对应设置，所述第一芯片堆叠结构内的第三无线通信模块与所述第二芯片堆叠结构内的第四无线通信模块对应设置。
下面结合具体实施例对本公开实施例提供的半导体封装结构的制备方法再作进一步详细的说明。
图7a至7h为本公开实施例提供的半导体封装结构在制备过程中的器件结构示意图。
首先，参见图7a和图7b，形成第一芯片堆叠结构301；所述第一芯片堆叠结构301包括多个沿第一方向依次堆叠的第二半导体芯片31；在所述第一芯片堆叠结构301的沿第二方向的两侧分别形成第二无线通信模块33和第三无线通信模块34。
参见图7a，所述形成第一芯片堆叠结构301，包括：将多个所述第二半导体芯片31通过混合键合进行连接，形成第二半导体芯片堆叠体300；
将所述第二半导体芯片堆叠体300进行切割，形成多个第一芯片堆叠结构301。
参见图7b，所述方法还包括：形成多个硅通孔311，所述硅通孔311沿堆叠方向贯穿所述第二半导体芯片31；
在相邻两个所述第二半导体芯片31之间形成多个第四导电凸块312，所述第四导电凸块312与所述硅通孔311对应连接。
所述第一芯片堆叠结构中相邻两个第二半导体芯片之间通过硅通孔和第四导电块进行电连接。
所述半导体封装结构的制备方法还包括：在相邻两个所述第二半导体芯片31之间形成介质层60。通过设置介质层，能够使相邻的两个第二半导体芯片绝缘隔离，并且第四导电凸块位于介质层内，能够降低相邻第四导电凸块之间耦合的可能性。
所述介质层60的材料包括氧化物，在一具体实施例中，所述介质层60的材料包括SiO2。
继续参见图7b，，所述第二无线通信模块33包括多个第二子模块331，所述第三无线通信模块34包括多个第三子模块341；所述第一芯片堆叠结构301的每个所述第二半导体芯片31内包括至少一个第二子模块331和至少一个第三子模块341。
接着，参见图7c，执行步骤602和步骤603，形成第一半导体芯片20，在所述第一半导体芯片20内形成第一无线通信模块22；将所述第一芯片堆叠结构301形成有第二无线通信模块33的表面放置于所述第一半导体芯片20上。
在一实施例中，如果第一芯片堆叠结构最初的堆叠方向为垂直于所述第一半导体芯片的平面的方向，则将所述第一芯片堆叠结构旋转90度后，放置于所述第一半导体芯片上。
在另一些实施例中，如果第一芯片堆叠结构最初的堆叠方向为平行于所述第一半导体芯片的平面的方向，则无需将第一芯片堆叠结构进行旋转。
在一实施例中，所述方法还包括：在所述第一半导体芯片20的远离所述第一芯片堆叠结构301的一侧表面形成第一导电凸块21。
在实际操作中，在所述第一半导体芯片20上形成粘附膜50，所述第一芯片堆叠结构301通过所述粘附膜50与所述第一半导体芯片20连接。
所述粘附膜50能将所述第一半导体芯片20和所述第一芯片堆叠结构301进行粘合，增强它们之间的粘附性，进而提高半导体封装结构的牢固程度。
在一实施例中，所述粘附膜50包括固晶胶膜。
在一实施例中，所述粘附膜包括第一粘附膜和位于所述第一粘附膜上的第二粘附膜(未图示)，所述第二粘附膜的弹性模量大于所述第一粘附膜的弹性模量。
本公开实施例中，因为第一粘附膜与第一半导体芯片连接，主要起到粘结的作用，第二粘附膜与第一芯片堆叠结构连接，主要起到防止芯片翘曲的作用，由于第二粘附膜的弹性模量较高，在封装过程中不会出现翘曲，第一粘附膜具有较低的弹性模量，在后续的工艺中不会影响第一半导体芯片与第一芯片堆叠结构的结合力。
在一实施例中，如图3所示，所述第一无线通信模块22包括多个第一子模块221，多个所述第一子模块221沿第三方向设置于所述第一半导体芯片20内，所述第三方向为平行于所述第一半导体芯片20的平面的方向，且与所述第一方向成一夹角，所述夹角大于25°且小于65°。
本实施例中，通过将第一无线通信模块以此夹角设置，能够增大各第一子模块之间的距离，从而减少互相之间的干扰。并且因为后续第二通信模块与第一通信模块对应设置，因此第二无线通信模块也成此夹角设置，同样增大了第二无线通信模块中各第二子模块之间的距离。
在一些实施例中，如图7c所示，所述第一芯片堆叠结构301的数量为1个。
在另一些实施例中，所述第一芯片堆叠结构301的数量为多个，具体地，如图4所示，所述第一芯片堆叠结构301的数量为2个。在此实施例中，下一层第一芯片堆叠结构301内的第二通信模块33与第一通信模块22对应设置，下一层第一芯片堆叠结构301内的第三通信模块34与上一层第一芯片堆叠结构301内的第二通信模块33对应设置，上一层第一芯片堆叠结构301内的第三通信模块34与后续形成的第二芯片堆叠结构302内的第四通信模块35对应设置。
接着，参见图7d，执行步骤604和步骤605，形成第二芯片堆叠结构302，所述第二芯片堆叠结构302包括多个沿第一方向依次堆叠的第二半导体芯片31；在所述第二芯片堆叠结构302的沿第二方向的一侧内形成第四无线通信模块35；
将所述第二芯片堆叠结构302形成有第四无线通信模块35的一侧表面放置于所述第一芯片堆叠结构301上；所述第一方向为平行于所述第一半导体芯片20的平面的方向，所述第二方向为垂直于所述第一半导体芯片20的平面的方向；其中，所述第一半导体芯片20内的第一无线通信模块22和所述第一芯片堆叠结构301内的第二无线通信模块33对应设置，所述第一芯片堆叠结构301内的第三无线通信模块34与所述第二芯片堆叠结构302内的第四无线通信模块35对应设置。
所述第二芯片堆叠结构302的形成过程与所述第一芯片堆叠结构301的形成过程相同，这里不再赘述。
在一些实施例中，如果第二芯片堆叠结构最初的堆叠方向为垂直于所述第一半导体芯片的平面的方向，则将所述第一芯片堆叠结构旋转90度后，放置于所述第一芯片堆叠结构上。
在另一些实施例中，如果第二芯片堆叠结构最初的堆叠方向为平行于所述第一半导体芯片的平面的方向，则无需将第一芯片堆叠结构进行旋转。
在实际操作中，在所述第一芯片堆叠结构301上形成粘附膜50，在所述粘附膜50上形成第二芯片堆叠结构302。通过粘附膜将所述第一芯片堆叠结构301和第二芯片堆叠结构302进行粘结。
在一实施例中，所述第四无线通信模块35包括多个第四子模块351，所述第二芯片堆叠结构302的每个第二半导体芯片31内包括至少一个第四子模块351。
具体地，第一半导体芯片内的第一子模块与第一芯片堆叠结构内的第二子模块一一对应，第一芯片堆叠结构内的第三子模块与第二芯片堆叠结构内的第四子模块一一对应。如此，第一半导体芯片可通过第一子模块和第二子模块与第一芯片堆叠结构通信，然后第一芯片堆叠结构通过内部的线路将数据传输给第三子模块，然后第一芯片堆叠结构通过第三子模块和第四子模块与第二芯片堆叠结构进行通信，进而可解决因距离不同而导致上下层芯片堆叠结构与第一半导体芯片通信存延时存在差别的问题。
在一实施例中，所述方法还包括：在所述第一芯片堆叠结构301和所述第二芯片堆叠结构302的沿第一方向的一侧形成多个第二导电凸块32。
接着，参见图7e和图7f，所述方法还包括：在形成第二芯片堆叠结构302后，提供第二基板40；所述第二基板40内的信号线41与所述第二导电凸块32连接；沿第二方向，在所述第二基板40靠近所述第一半导体芯片20的一侧形成第三导电凸块42。
先参见图7e，所述提供第二基板40，包括：对所述第二基板40进行切割，使所述第二基板40形成有第三导电凸块42的表面与所述第一芯片堆叠结构301的靠近所述第一半导体芯片20的表面齐平，且暴露出所述信号线41。
具体地，先将所述第一芯片堆叠结构301和所述第二芯片堆叠结构302通过第二导电凸块32焊接到所述第二基板40上，然后将第二基板40切割到合适的尺寸，例如切割到与所述第一芯片堆叠结构301的靠近所述第一半导体芯片20的表面齐平，然后将剩余第二基板40’去除。
需要说明的是，在图7e所示的实施例中，所述第二基板40形成有第三导电凸块42的表面与所述第一芯片堆叠结构301的靠近所述第一半导体芯片20的表面齐平，在形成如图2所示的半导体封装结构的实施例中，所述第二基板40形成有第三导电凸块42的表面与所述第一半导体芯片20形成有第一导电凸块21的表面齐平。
接着，参见图7f，在切割后的第二基板40的暴露所述信号线41的表面形成第三导电凸块42，所述第三导电凸块42与所述信号线41连接。
在一实施例中，所述信号线41包括接地线411和电源线412，所述第二导电凸块32包括第一子导电凸块321和第二子导电凸块322；所述接地线411与所述第一子导电凸块321电连接，所述电源线412与所述第二子导电凸块322电连接。
在此实施例中，所述第二半导体芯片堆叠结构的接地信号由所述第一子导电凸块321引出至接地线411，所述第二半导体芯片堆叠结构的电源信号由所述第二子导电凸块322引出至电源线412，然后接地线411和电源线412通过第三导电凸块42与第一基板10电连接，由此，第一基板10通过第三导电凸块42以及接地线411和电源线412为第二半导体芯片堆叠结构供电。
图5为本公开实施例提供的第二导电凸块沿第一方向的侧视图。
如图5所示，相邻两个第二子导电凸块322之间至少间隔一个第一子导电凸块321，所述第一子导电凸块321包围所述第二子导电凸块322。
图5中的P(Power)即为第二子导电凸块322，G(Ground)即为第一子导电凸块321。
所述第一子导电凸块321将第二子导电凸块322的四周全部给包围起来，且因为第一子导电凸块321与接地信号连接，第二子导电凸块322与电源信号连接，如此，能够减少不同的电源信号之间的串扰，增强电源的屏蔽。
接着，参见图7g，提供第一基板10；将所述第一半导体芯片20通过第一导电凸块21与所述第一基板10连接，以及将所述第二基板40通过第三导电凸块42与所述第一基板10连接。
继续参见图7g，在所述第一基板10的下表面上形成基板连接凸块12，所述基板连接凸块12包括导电材料。
在一实施例中，如图7g所示，在所述第一基板10内形成凹槽101；将所述第一半导体芯片20放置于所述凹槽101内。
在此实施例中，将第一半导体芯片放置于第一基板的凹槽内，可以减少半导体封装结构的封装高度。
在其他一些实施例中，如图2所示，所述第一半导体芯片20位于所述第一基板10上，所述第一导电凸块21位于所述第一半导体芯片20和所述第一基板10之间。
在此实施例中，第一半导体芯片位于第一基板的上方，如此，第一基板无需设置凹槽，因此工艺更加简单，并且第一半导体芯片与第一基板之间存在间隙，能增加第一半导体芯片的散热效果。
所述第一半导体芯片20与所述第一基板10之间通过第一导电凸块21进行电连接，所述第一基板10通过有线的方式为第一半导体芯片进行供电，并进行信号交换。
所述第一导电凸块21还通过第一基板10内的引线11与基板连接凸块12连接，如此，第一半导体芯片20可通过基板连接凸块12与外部装置进行信息交互。
所述第三导电凸块42还通过第一基板10内的引线11与基板连接凸块12连接，如此，第二半导体芯片堆叠结构可通过基板连接凸块12与外部装置进行信息交互。
接着，参见图7h，所述方法还包括：在所述第一基板10上形成封装化合物结构80，所述封装化合物结构80至少包裹所述第二半导体芯片堆叠结构和所述第二基板40。
在图2所示的实施例中，所述封装化合物结构80还包裹所述第一半导体芯片20。
所述封装化合物结构80包括含硅化合物。所述含硅化合物可以为旋制玻璃(SOG)、含硅的旋涂电介质(SOD)或其他含硅的旋涂材料。
通过形成封装化合物结构80，且封装化合物结构80的材料包括含硅化合物，能够减少第二半导体芯片堆叠结构的翘曲问题。
接着，所述方法还包括：形成填充层70，所述填充层70位于所述第二半导体芯片堆叠结构与所述第二基板40之间，和/或，所述第一半导体芯片20与所述第一基板10之间。
在一些实施例中，所述填充层70还可以位于所述第二基板40与所述第一基板10之间。
例如，在一实施例中，如图7h所示，当所述第一半导体芯片20位于所述第一基板10的凹槽内时，所述填充层70可以位于所述第二半导体芯片堆叠结构与所述第二基板40之间，和/或，位于所述第二基板40与所述第一基板10之间。
在另一实施例中，如图2所示，当所述第一半导体芯片20位于所述第一基板10的上方时，所述填充层70可以位于所述第一半导体芯片20与所述第一基板10之间，和/或，所述第二半导体芯片堆叠结构与所述第二基板40之间，和/或，所述第二基板40与所述第一基板10之间。
对于三维堆叠的第二半导体芯片堆叠结构，因为在沿第一方向上的厚度较薄，因此第二半导体芯片堆叠结构的翘曲度较高，竖立在第一半导体芯片上时，会因为翘曲度高，导致第二半导体芯片堆叠结构与第二基板之间难以焊接。因此，在在第二半导体芯片堆叠结构与第二基板之间，以及在第一基板与第一半导体芯片之间设置填充层，能有效降低由于芯片与基板之间的总体温度膨胀特性的不匹配或外力造成的冲击，增加半导体封装结构的可靠性。
在一实施例中，所述填充层70的材料包括环氧树脂(Epoxy)。
可以利用毛细作用原理把环氧树脂涂抹在芯片的边缘让其渗透到芯片或基板的底部，然后加热予以固化(cured)，因为环氧树脂能有效提高焊点的机械强度，因此能够提高芯片的使用寿命。
在一实施例中，所述填充层70的杨氏模量大于所述封装化合物结构80的杨氏模量。
杨氏模量是能够描述固体材料抵抗形变的能力物理量，杨氏模量越大，抵抗形变的能力越大，而杨氏模量过低时，会难以维持封装结构的刚性，容易发生变形、翘曲或破损等问题。因此，本公开实施例中，通过形成填充层，且填充层的杨氏模量大于封装化合物结构的杨氏模量，如此，填充层能够有足够的强度支撑起整个封装结构，使封装结构不易发生变形、翘曲或破损等问题。
以上所述，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围，凡在本公开的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本公开的保护范围之内。

Claims (15)

1.一种半导体封装结构，其特征在于，包括：
第一半导体芯片，所述第一半导体芯片内形成有第一无线通信模块；
第二半导体芯片堆叠结构，包括位于所述第一半导体芯片上的第一芯片堆叠结构和位于所述第一芯片堆叠结构上的第二芯片堆叠结构，所述第二半导体芯片堆叠结构包括多个沿第一方向依次堆叠的第二半导体芯片；所述第一芯片堆叠结构在沿第二方向的两侧分别形成有第二无线通信模块和第三无线通信模块；所述第二芯片堆叠结构在与所述第一芯片堆叠结构相对的一侧内形成有第四无线通信模块；所述第一方向为平行于所述第一半导体芯片的平面的方向，所述第二方向为垂直于所述第一半导体芯片的平面的方向；其中，
所述第一半导体芯片内的第一无线通信模块和所述第一芯片堆叠结构内的第二无线通信模块对应设置，所述第一芯片堆叠结构内的第三无线通信模块与所述第二芯片堆叠结构内的第四无线通信模块对应设置。
2.根据权利要求1所述的半导体封装结构，其特征在于，
所述第二半导体芯片堆叠结构在沿第一方向的一侧形成有多个第二导电凸块；
所述半导体封装结构还包括：
第一基板；所述第一半导体芯片与所述第一基板通过第一导电凸块连接；
第二基板，所述第二基板内的信号线与所述第二导电凸块连接；沿所述第二方向，所述第二基板靠近所述第一基板的一侧形成有第三导电凸块，所述第二基板与所述第一基板通过所述第三导电凸块连接。
3.根据权利要求1所述的半导体封装结构，其特征在于，
所述第一无线通信模块包括多个第一子模块，多个所述第一子模块沿第三方向设置于所述第一半导体芯片内，所述第三方向为平行于所述第一半导体芯片的平面的方向，且与所述第一方向成一夹角，所述夹角大于25°且小于65°。
4.根据权利要求1所述的半导体封装结构，其特征在于，
所述第二无线通信模块包括多个第二子模块，所述第三无线通信模块包括多个第三子模块，所述第四无线通信模块包括多个第四子模块；所述第一芯片堆叠结构的每个所述第二半导体芯片内包括至少一个第二子模块和至少一个第三子模块，所述第二芯片堆叠结构的每个第二半导体芯片内包括至少一个第四子模块。
5.根据权利要求1所述的半导体封装结构，其特征在于，
所述第二半导体芯片堆叠结构包括沿第二方向堆叠的N个第一芯片堆叠结构，N是大于或等于1的整数。
6.根据权利要求1所述的半导体封装结构，其特征在于，
所述第一半导体芯片包括逻辑芯片，所述第二半导体芯片堆叠结构包括DRAM芯片。
7.根据权利要求1所述的半导体封装结构，其特征在于，还包括：
粘附膜，位于所述第一半导体芯片与所述第二半导体芯片堆叠结构之间。
8.根据权利要求2所述的半导体封装结构，其特征在于，
所述第一基板内形成有凹槽，所述第一半导体芯片位于所述凹槽内。
9.根据权利要求2所述的半导体封装结构，其特征在于，
所述第一半导体芯片位于所述第一基板上，所述第一导电凸块位于所述第一半导体芯片和所述第一基板之间。
10.根据权利要求1所述的半导体封装结构，其特征在于，还包括：
多个硅通孔，所述硅通孔沿第一方向贯穿所述第二半导体芯片；
多个第四导电凸块，位于相邻两个所述第二半导体芯片之间，且与所述硅通孔对应连接。
11.根据权利要求2所述的半导体封装结构，其特征在于，
所述信号线包括接地线和电源线，所述第二导电凸块包括第一子导电凸块和第二子导电凸块；
所述接地线与所述第一子导电凸块电连接，所述电源线与所述第二子导电凸块电连接。
12.根据权利要求11所述的半导体封装结构，其特征在于，
相邻两个第二子导电凸块之间至少间隔一个第一子导电凸块，所述第一子导电凸块包围所述第二子导电凸块。
13.根据权利要求2所述的半导体封装结构，其特征在于，还包括：
填充层，位于所述第二半导体芯片堆叠结构与所述第二基板之间，和/或，所述第一半导体芯片和所述第一基板之间。
14.一种如权利要求1-13中任一项所述的半导体封装结构的制备方法，其特征在于，包括：
形成第一芯片堆叠结构；所述第一芯片堆叠结构包括多个沿第一方向依次堆叠的第二半导体芯片；在所述第一芯片堆叠结构的沿第二方向的两侧分别形成第二无线通信模块和第三无线通信模块；
形成第一半导体芯片，在所述第一半导体芯片内形成第一无线通信模块；
将所述第一芯片堆叠结构形成有第二无线通信模块的表面放置于所述第一半导体芯片上；
形成第二芯片堆叠结构，所述第二芯片堆叠结构包括多个沿第一方向依次堆叠的第二半导体芯片；在所述第二芯片堆叠结构的沿第二方向的一侧内形成第四无线通信模块；
将所述第二芯片堆叠结构形成有第四无线通信模块的一侧表面放置于所述第一芯片堆叠结构上；所述第一方向为平行于所述第一半导体芯片的平面的方向，所述第二方向为垂直于所述第一半导体芯片的平面的方向；其中，
所述第一半导体芯片内的第一无线通信模块和所述第一芯片堆叠结构内的第二无线通信模块对应设置，所述第一芯片堆叠结构内的第三无线通信模块与所述第二芯片堆叠结构内的第四无线通信模块对应设置。
15.根据权利要求14所述的方法，其特征在于，还包括：
在所述第一半导体芯片的远离所述第一芯片堆叠结构的一侧表面形成第一导电凸块；
在所述第一芯片堆叠结构和所述第二芯片堆叠结构的沿第一方向的一侧形成多个第二导电凸块；
在形成第二芯片堆叠结构后，提供第二基板；所述第二基板内的信号线与所述第二导电凸块连接；沿第二方向，在所述第二基板靠近所述第一半导体芯片的一侧形成第三导电凸块；
提供第一基板；将所述第一半导体芯片通过第一导电凸块与所述第一基板连接，以及将所述第二基板通过第三导电凸块与所述第一基板连接。
CN202210957064.5A 2022-08-10 2022-08-10 一种半导体封装结构及其制备方法 Pending CN117650127A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210957064.5A CN117650127A (zh) 2022-08-10 2022-08-10 一种半导体封装结构及其制备方法
US18/152,191 US20240057349A1 (en) 2022-08-10 2023-01-10 Semiconductor package structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210957064.5A CN117650127A (zh) 2022-08-10 2022-08-10 一种半导体封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN117650127A true CN117650127A (zh) 2024-03-05

Family

ID=89845944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210957064.5A Pending CN117650127A (zh) 2022-08-10 2022-08-10 一种半导体封装结构及其制备方法

Country Status (2)

Country Link
US (1) US20240057349A1 (zh)
CN (1) CN117650127A (zh)

Also Published As

Publication number Publication date
US20240057349A1 (en) 2024-02-15

Similar Documents

Publication Publication Date Title
US20210272932A1 (en) Semiconductor device having laterally offset stacked semiconductor dies
US8729690B2 (en) Assembly having stacked die mounted on substrate
US10381326B2 (en) Structure and method for integrated circuits packaging with increased density
KR100871382B1 (ko) 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
CN111384020A (zh) 具有直通时钟迹线的半导体封装和相关联的装置、系统及方法
CN114093855A (zh) 用于半导体装置组合件的堆叠半导体裸片
US9087883B2 (en) Method and apparatus for stacked semiconductor chips
US20240055420A1 (en) Semiconductor package structure and manufacturing method therefor
CN110867385A (zh) 一种封装结构及其制备方法
CN115763468A (zh) 封装结构及其制造方法
CN117650127A (zh) 一种半导体封装结构及其制备方法
CN117650125A (zh) 一种半导体封装结构及其制备方法
US20240055408A1 (en) Semiconductor package structure and method for preparing semiconductor package structure
US20240057353A1 (en) Semiconductor package structure and method for manufacturing same
CN117650124A (zh) 一种半导体封装结构及其制备方法
CN117650128A (zh) 一种半导体封装结构及其制备方法
CN117650126A (zh) 一种半导体封装结构及其制备方法
CN110828430A (zh) 一种封装结构及其制备方法
CN210692483U (zh) 一种封装结构
CN210516718U (zh) 一种封装结构
US12087737B2 (en) Method of forming chip package having stacked chips
US20240186253A1 (en) Packaging structure and packaging method
WO2024007412A1 (zh) 半导体封装组件及制备方法
CN117810185A (zh) 半导体封装结构及其制备方法
CN118099131A (zh) 封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination