CN114975310A - 集成电路元件与集成电路元件的制造方法 - Google Patents

集成电路元件与集成电路元件的制造方法 Download PDF

Info

Publication number
CN114975310A
CN114975310A CN202210027236.9A CN202210027236A CN114975310A CN 114975310 A CN114975310 A CN 114975310A CN 202210027236 A CN202210027236 A CN 202210027236A CN 114975310 A CN114975310 A CN 114975310A
Authority
CN
China
Prior art keywords
integrated circuit
heat sink
electronic component
optical
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210027236.9A
Other languages
English (en)
Inventor
陈又豪
李惠宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114975310A publication Critical patent/CN114975310A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/34—Optical coupling means utilising prism or grating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12107—Grating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4255—Moulded or casted packages
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • G02B6/4272—Cooling with mounting substrates of high thermal conductivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Optical Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种集成电路元件与集成电路元件的制造方法，集成电路元件包含散热器、散热器上方的电子组件、电子组件上方的光学组件、光学组件上方的多层结构、以及多层结构上方的重分布结构。多层结构包含光学耦合到光学组件的波导。重分布结构通过穿过光学组件与多层结构的介层窗电性耦合到电子组件。

Description

集成电路元件与集成电路元件的制造方法
技术领域
本揭露的实施方式是有关于一种集成电路元件与集成电路元件的制造方法。
背景技术
由于各种组件(例如，光电元件、电子组件等)的整合密度不断提高，半导体产业已历经快速成长。为了适应半导体元件，亦称为集成电路(IC)元件的小型化，针对包含更多具有不同功能的不同组件的晶圆级封装开发了各种技术与应用。整合密度的增进允许将更多组件整合到给定区域中。
如此，半导体元件的制造包含在如此小且薄的半导体元件上的许多步骤与操作。因此，半导体元件的小型化制造变得更加复杂。此外，由于包含具不同材料的更多不同组件，导致因半导体元件的高功率密度而对热管理与散热效率有更高要求。
发明内容
在一些实施方式中，一种集成电路(IC)元件包含散热器；电子组件位于散热器上方；光学组件位于电子组件上方；多层结构位于光学组件上方，多层结构包含一波导光学耦合于光学组件；以及重分布结构位于多层结构上方，且经由光学组件与多层结构电性耦合于电子组件。
在一些实施方式中，一种集成电路(IC)元件包含至少一散热器；第一电子组件与第二电子组件位于至少一散热器上方；第一光学组件与第二光学组件对应位于第一电子组件与第二电子组件上方；第一晶粒电性耦合于第一电子组件或第一光学组件的至少一者；第二晶粒电性耦合于第二电子组件或第二光学组件的至少一者；模塑料；以及桥接波导位于模塑料上方，且光学耦合第一光学组件与第二光学组件。模塑料延伸围绕且嵌入至少一散热器、第一电子组件与第二电子组件、第一光学组件与第二光学组件、以及第一晶粒与第二晶粒中。
在依照一些实施方式的一种集成电路元件的制造方法中，将堆叠结构接合于可释放地附接于载体的散热器，堆叠结构包含电子集成电路(IC)与光子集成电路，其中电子集成电路接合于散热器。沉积模塑料于载体之上且围绕堆叠结构。在堆叠结构与模塑料上方依序沉积与图案化第一多层结构，以在第一多层结构中形成与光子集成电路光学耦合的第一波导。在第一多层结构上依序沉积与图案化重分布结构，重分布结构电性耦合到光子集成电路。将载体与散热器分离。
附图说明
从以下结合所附附图所做的详细描述，可对本揭露的态样有更佳的了解。应注意的是，根据业界的标准实务，各特征并未依比例绘示。事实上，为了使讨论更为清楚，各特征的尺寸都可任意地增加或缩减。
图1A是绘示依照一些实施方式的一种集成电路元件的剖面示意图；
图1B是绘示依照一些实施方式的一种集成电路元件的一区域的放大剖面示意图；
图1C至图1H是绘示依照一些实施方式在一或多个集成电路元件中的多种光耦合器的示意图；
图2A至图2C是绘示依照一些实施方式的与一或多个光纤光学连接的一或多个集成电路元件的剖面示意图；
图3A与图3B是绘示依照一些实施方式的各集成电路元件的剖面示意图；
图4A至图4C是绘示依照一些实施方式的与一或多个光纤光学连接的一或多个集成电路元件的剖面示意图；
图5是绘示依照一些实施方式的一种集成电路元件的剖面示意图；
图6是绘示依照一些实施方式的一种系统单晶圆(SoW)结构的上视示意图；
图7A至图7L是绘示依照一些实施方式的一种集成电路元件在制造制程中的数个阶段的剖面示意图；
图7M是绘示依照一些实施方式的一种集成电路元件在制造制程中的一阶段的剖面示意图；
图8A是绘示一种支撑结构的剖面示意图，图8B是绘示依照一些实施方式的一种位于支撑结构上的集成电路元件在制造制程期间的剖面示意图；
图9A是绘示一种支撑结构的剖面示意图，图9B是绘示依照一些实施方式的一种位于支撑结构上的集成电路元件在制造制程期间的剖面示意图；
图10是绘示依照一些实施方式的一种方法的流程图。
【符号说明】
100:集成电路元件
101:光学组件、光子集成电路
102:光学组件
103:第二钝化层、钝化层
104:第一钝化层、钝化层
105:导电垫
106:穿基材介层窗
107:波导
108:包覆层
109:核心层
110:包覆层
111:电子组件、电子集成电路
112:电子组件
113:钝化层
114:钝化层
115:导电垫
117:下表面
118:下表面
119:第一堆叠结构
120:第二堆叠结构
121:散热器
122:散热器
127:下表面
128:下表面
131:多层结构
132:多层结构
133:介层窗结构
135:包覆层
136:核心层
137:包覆层
141:晶粒
142:晶粒
143:钝化层
144:钝化层
145:导电垫
147:下表面
148:下表面
150:模塑料
151:模塑料部分
152:模塑料部分
153:模塑料部分
154:模塑料部分
155:模塑料部分
160:多层结构
161:光端口
163:介层窗结构
164:介层窗结构
165:区域
166:核心层
167:包覆层
170:重分布结构
171:介电层
172:导体
173:导体
174:焊料凸块
175:光耦合器
176:光栅
177:光
178:光
180:光耦合器
181:部分
182:部分
185:光耦合器
186:突出部
187:突出部
188:光
189:光
190:光耦合器
191:反射结构
192:反射结构
193:光
194:光
195:光耦合器
196:突出部
197:突出部
198:光
199:光
200A:集成电路元件
200B:集成电路元件
200C:集成电路元件
207:波导
208:波导
221:散热器
222:散热器
223:下表面
224:透镜
225:外部光纤
226:光
227:下表面
228:透镜
229:外部光纤
230:外部光纤
231:透镜
232:外部光纤
233:光
234:区域
235:透镜
236:外部光纤
237:光
238:区域
271:上表面
275:光耦合器
276:光耦合器
300A:集成电路元件
300B:集成电路元件
317:第一堆叠结构
318:第二堆叠结构
320:公共散热器
321:散热器
322:散热器
323:散热器
324:散热器
341:晶粒
342:晶粒
350:模塑料
351:模塑料部分
352:模塑料部分
353:模塑料部分
354:模塑料部分
355:模塑料部分
360:间隔材料
362:第一部分、部分
363:第二部分、部分
364:第三部分、部分
400A:集成电路元件
400B:集成电路元件
400C:集成电路元件
411:电子集成电路
412:电子集成电路
413:填充材料
414:填充材料
500:集成电路元件
511:电子集成电路
512:电子集成电路
516:传导图案
517:传导图案
519:第一堆叠结构
520:第二堆叠结构
521:散热器
522:散热器
546:传导图案
547:传导图案
550:模塑料
551:模塑料部分
552:模塑料部分
553:模塑料部分
554:模塑料部分
555:模塑料部分
556:模塑料部分
557:模塑料部分
560:穿封装介层窗
561:穿封装介层窗
562:穿封装介层窗
563:穿基材介层窗
564:穿基材介层窗
565:穿封装介层窗
566:穿封装介层窗
567:穿封装介层窗
568:穿基材介层窗
569:穿基材介层窗
600:系统单晶圆结构
601:光子单元
602:光子单元
603:光子单元
604:光子单元
605:光子单元
606:光子单元
650:载体
660:波导阵列
700:集成电路元件
700A:结构
700A’:结构
700B:结构
700C:结构
700D:结构
700E:结构
700F:结构
700G:结构
700H:结构
700H’:结构
700I:结构
700J:结构
700K:结构
700M:结构
701:光子集成电路
702:电子集成电路
703:第一晶圆
704:第二晶圆
705:导电垫
706:穿基材介层窗
707:波导
708:导电垫
712:包覆层
714:开口
716:光阻层
718:晶种层
720:介层窗结构
722:光阻层
724:核心层
726:光阻层
728:开口
730:晶种层
732:介层窗结构
736:包覆层
737:介层窗结构
738:多层结构
739:介层窗结构
740:支撑结构
742:载体
744:散热器
746:散热器
748:区域
751:光子集成电路
752:电子集成电路
758:多层结构
759:介层窗结构
761:晶粒
762:晶粒
764:空间
766:模塑料
768:多层结构
769:介层窗结构
770:重分布层
800A:支撑结构
800B:集成电路元件
842:载体
844:散热器
900A:支撑结构
900B:集成电路元件
921:散热器
922:散热器
923:散热器
924:散热器
942:载体
960:间隔材料
962:部分
963:部分
964:部分
1000:方法
1005:操作
1015:操作
1025:操作
1035:操作
1045:操作
BWG:波导
H:厚度
w:宽度
WG1:波导
WG2:波导
具体实施方式
以下的揭露提供了许多不同实施方式或例子，以实施所提供的标的的不同特征。以下所描述的构件、数值、步骤、操作、材料、安排等的特定例子是用以简化本揭露。当然这些仅为例子，并非用以作为限制。预期其他的构件、数值、操作、材料、安排等。举例而言，于描述中，第一特征形成于第二特征的上方或之上，可能包含第一特征与第二特征以直接接触的方式形成的实施方式，亦可能包含额外特征可能形成在第一特征与第二特征之间的实施方式，如此第一特征与第二特征可能不会直接接触。此外，本揭露可能会在各例子中重复参考数字及/或文字。这样的重复是基于简化与清楚的目的，以其本身而言并非用以指定所讨论的各实施方式及/或配置之间的关系。
另外，在此可能会使用空间相对用语，例如“在下(beneath)”、“下方(below)”、“较低(lower)”、“上方(above)”、“较高(upper)”、与类似用语，以方便说明如附图所绘示的一构件或一特征与另一(另一些)构件或特征之间的关系。除了在图中所绘示的方位外，这些空间相对用词意欲含括元件在使用或操作中的不同方位。设备可能以不同方式定位(旋转90度或在其他方位上)，因此可以同样的方式来解释在此所使用的空间相对描述符号。
一个集成电路元件中通常包含多个晶粒(或晶片)。举例而言，晶粒包含光子集成电路以及用于控制光子集成电路的电子集成电路。光子集成电路对热敏感，特别是从邻近的热源，例如电子集成电路散发的热。在一些实施方式中，集成电路元件中包含散热器，其用于将电子集成电路所产生的热从光子集成电路散发出去。散热器可有多种配置。举例而言，在至少一实施方式中，散热器是透明的散热器。在一或更多实施方式中，散热器是金属散热器。在一些实施方式中，散热器为独立的散热器，其上支撑着对应的电子集成电路与光子集成电路。在至少一实施方式中，散热器是一种公共散热器，其上支撑多个电子集成电路、多个光子集成电路、及/或一或多个其他晶粒。在一些实施方式中，集成电路元件为三维(3D)集成电路结构、整合型扇出(InFO)结构、系统单晶圆(SoW)结构等。在至少一实施方式中，提供具有高性能与低形状因素的光子集成电路与电子集成电路的紧实系统或封装，同时透过在系统或封装中包含一或多个散热器可避免与电子集成电路所产生的热有关的问题。
图1A是绘示依照一些实施方式的一种集成电路元件100的剖面示意图。
集成电路元件100包含光学组件101与102、电子组件111与112、散热器121与122、其中具有数个对应波导的多层结构131与132、晶粒(DIE)141与142、模塑料150、其中具有另一个波导的另一多层结构160、以及一个重分布结构170。集成电路元件100包含第一堆叠结构119，其中电子组件111位于散热器121上方，光学组件101位于电子组件111上方，且多层结构131位于光学元件101上方。集成电路元件100还包含第二堆叠结构120，其中电子组件112位于散热器122上方，光学组件102位于电子组件112上方，且多层结构132位于光学组件102上方。晶粒141与142介于第一堆叠结构119与第二堆叠结构120之间。模塑料150围绕并嵌入晶粒141与142以及第一堆叠结构119与第二堆叠结构120中。多层结构160位于模塑料150、晶粒141与142、以及第一堆叠结构119与第二堆叠结构120之上。重分布结构170位于多层结构160之上。图1A所示的配置是一个例子。其他配置落在各实施方式的范围内。举例而言，在至少一实施例中，省略了晶粒141与142、第二堆叠结构120、与多层结构131与160之一。又例如，在一或多个实施方式中省略了晶粒142与第二堆叠结构120。光学组件101、电子组件111、散热器121、多层结构131、与晶粒141对应类似于光学组件102、电子组件112、散热器122、多层结构132、与晶粒142。在此省略光学组件102、电子组件112、散热器122、多层结构132、与晶粒142的详细描述。
光学组件102配置以对光信号进行一或多个操作，例如发送、接收、调变、相位偏移、转换成/转换自电信号、或类似操作。光学组件在下文中亦称为“光子集成电路”，并在图中以标签“PIC”示意性地表示。在一些实施方式中，光子集成电路101包含至少一个光学构件，其包含但不限于波导阵列、一或多个光接口(或光端口)、一或多个光耦合器、一或多个例如激光的光源、一或多个光感测器等。在图1A的例示配置中，光子集成电路101包含参考图1B至图1H中之一或多个所详细描述的波导107与光耦合器。
在一些实施方式中，光子集成电路101还包含至少一个电子构件，其包含但不限于激光驱动器、控制电路、收发电路、温度感测器等。光子集成电路101中的至少一个电子构件包含主动元件。主动元件的例子包含但不限于晶体管与二极管。晶体管的例子包含但不限于金属氧化物半导体场效晶体管(MOSFET)、互补式金属氧化物半导体(CMOS)晶体管、双极性接面晶体管(BJT)、高压晶体管、高频晶体管、P型通道及/或N型通道场效晶体管(PFET/NFET)、鳍式场效晶体管(FinFET)、具有凸起的源极/漏极的平面式金属氧化物半导体晶体管、纳米片场效晶体管、纳米线场效晶体管等。
在例示操作中，光子集成电路101配置以利用光信号来与插入光子集成电路101的光端口中的外部光纤通讯；利用光信号而透过多层结构160中的波导来与另一个光子集成电路，例如光子集成电路102通讯；及/或利用电信号来与对应的电子组件111及/或晶粒141通讯。为了与对应的电子组件111及/或晶粒141电性耦合，光子集成电路101包含一或多个导体。举例而言，光子集成电路101在其表面(例如，图1A的上表面)上包含导电垫105以及与导电垫105电性耦合的穿基材介层窗(TSV)106。如在此所描述，导电垫105电性耦合晶粒141，且穿基材介层窗106电性耦合电子组件111。在至少一实施方式中，穿基材介层窗106的直径为约2μm。导电垫105局部嵌入第一钝化层104中，第一钝化层104局部嵌入第二钝化层103中。第一钝化层104与第二钝化层103的目的是为了避免在制造期间破裂。在一些实施方式中，第一钝化层104比第二钝化层103软。第一钝化层104及/或第二钝化层103的例示材料包含但不限于氮化硅(Si3N4)、二氧化硅(SiO2)、氮化硅与二氧化硅的组合、或类似材料。在至少一实施方式中，省略钝化层103与104中的一个或多个。
电子组件111配置以控制光子集成电路101。电子组件在下文中亦称为“电子集成电路”，并在图中以标签“EIC”示意性地表示。电子集成电路111包含如在此所描述的主动元件。电子集成电路111的主动元件电性耦合，以形成一或多个电路来控制光子集成电路101。电子集成电路111的例示电路包含但不限于放大器、控制电路、激光驱动电路、数字处理电路等。电子集成电路111的电路耦合到光子集成电路101以控制光子集成电路101，或耦合到晶粒141以透过电子集成电路111的多个导体而从晶粒141接收控制信号。举例而言，电子集成电路111在其表面(例如，图1A的上表面)上包含电性耦合到光子集成电路101的穿基材介层窗106的导电垫115。电子集成电路111还包含对应于光子集成电路101的钝化层103与104的钝化层113与114。在至少一实施方式中，省略钝化层113与114中的一个或多个。
在一些实施方式中，电子集成电路111配置以单独控制光子集成电路101。一个理由是减少电子集成电路111中的电路的数量及/或复杂性，这进而减少或最小化由电子集成电路111所产生与可传递到光子集成电路101的热量。如在此所描述，光子集成电路101是热敏的。一个理由是光子集成电路101中的一或多个光学构件，例如波导的折射率会随着光子集成电路101的温度而变化。由于电子集成电路111是接近光子集成电路101的热源，因此减少电子集成电路111所产生的热量以确保光子集成电路101的稳定或预期性能是设计考量。
散热器121接合电子集成电路111的下表面117，以进一步降低可从电子集成电路111传递至光子集成电路101的热量。散热器在图中以标签“HS”示意性地表示。在一些实施方式中，散热器121包含对输入到光子集成电路101或从光子集成电路101输出的光信号的光或波长透明的材料。如在此所描述，一个原因是可以将光子集成电路101从散热器121的一侧光学耦合到外部光纤。透明散热器的例示材料(具有的对应热导率)包含但不限于硅或掺杂的硅(149W/(m·k))、氮化镓(130W/(m·k))、钻石(2200W/(m·k))、氮化硅(10W/(m·k))、二氧化硅(1.3W/(m·k))等。在一些实施方式中，散热器121包含金属散热器。虽然金属散热器使得难以将光子集成电路101从散热器121的一侧光学耦合到外部光纤，但相较于透明散热器，可实现一或多个进一步的效果，例如更高的热导率、更高的机械强度、更低的翘曲风险等。金属散热器的例示材料(具有的对应热导率)包含但不限于铜(385W/(m·k))、铝(205W/(m·k))、金(314W/(m·k))、银(406W/(m·k))等。
在一些实施方式中，设想各种设计考虑，以达到散热器121在热性能上的平衡。举例而言，散热器121与122的目的是将来自电子集成电路111与112的所产生的热量散发到周围环境，例如与散热器121与122的对应的下表面127与128直接接触的空气。从此观点来看，散热器越薄越好。在一些情况下，散热器具有进一步的功能，即热槽(heat sink)，意味着散热器配置以充当蓄热器，而在其中存放一定的热量，而不是将热量传回电子集成电路。从此观点来看，散热器的体积越大越好。
在一或多个实施方式中，考虑到所描述的二种观点，散热器的厚度为50μm至500μm，而散热器的面积至少与散热器所支撑在其上的电子集成电路及/或晶粒的面积相同。当散热器的厚度小于50μm时，散热器的体积有可能不足，散热器的热槽性能受到限制。当散热器的厚度大于500μm时，散热器可能变得不必要的厚与大，从而增加制造成本及/或时间。散热器121的厚度H标示于图1A。在一些实施方式中，散热器122具有与散热器121相同的厚度H。在至少一实施方式中，散热器122的厚度不同于散热器121的厚度H。在一些实施方式中，散热器支撑及/或接合到对应的电子集成电路及/或另一个晶粒的整个下表面。举例而言，在图1A的例示架构中，散热器121支撑及/或接合到电子集成电路111的整个下表面117，且散热器122支撑及/或接合到电子集成电路112的整个下表面118。在参照图3A所描述的另一例示架构中，一个公共散热器支撑及/或接合到多个电子集成电路的整个下表面及其上的晶粒。
在一些实施方式中，进一步的设计考虑包含将散热器接合到对应的电子集成电路或晶粒的方式。在一些实施方式中，在晶粒接合制程中，散热器与对应的晶粒的电子集成电路以直接接触方式接合，而其间没有空隙。例示的接合技术包含但不限于直接表面接合、金属对金属接合、混合接合等。其他接合技术落在各实施例的范围内。在一例子中，在待接合的表面上的氧化层之间进行直接表面接合。因此，直接表面接合亦称为氧化物对氧化物接合。例示的直接表面接合制程包含表面活化，随后施加压力及/或热来接合表面。金属对金属接合包含施加压力及/或热，以造成暴露且直接接触的金属表面，例如导电垫的融合。混合接合包含直接表面接合与金属对金属接合的组合。在至少一实施方式中，散热器121与122透过混合接合的方式接合到对应的电子集成电路111与112，及/或电子集成电路111与112透过混合接合的方式接合到对应的光子集成电路101与102。在一些实施方式中，对应的光子集成电路与电子集成电路之间的混合接合或另一具有待接合表面的直接接触的接合技术，促进了从光子集成电路到电子集成电路的散热，接着透过对应的散热器进一步散热到周围环境。
在一些实施方式中，额外的接合材料设于散热器与对应的电子集成电路或晶粒的相面对的表面之间并予以接合。例示的接合材料包含但不限于高介电常数聚合物(例如，高介电常数晶粒粘结薄膜)、金属(例如，铟、锡等)、热界面材料(TIM)、焊膏等。
多层结构131位于光子集成电路101之上，且包含光学耦合到光子集成电路101的波导107的波导。多层结构131中的波导在附图中以标签“WG1”示意性地表示。多层结构132在光子集成电路102之上，且包含光学耦合到光子集成电路102的波导(未编号)的波导。多层结构132中的波导在附图中以标签“WG2”示意性地表示。多层结构160位于多层结构131与132之上，且包含桥接波导。多层结构160中的桥接波导在附图中以标签“BWG”示意性地表示。波导BWG具有第一部分位于波导WG1之上，并光学耦合到波导WG1，如参照图1B所描述般。波导BWG具有第二部分位于波导WG2之上，并光学耦合到波导WG2。换言之，波导WG1与WG2透过波导BWG彼此光学耦合。多层结构160包含光端口161，其配置以将外部光纤边缘耦合到波导BWG。参照图1B描述波导107、WG1、与BWG的例示架构，图1B是集成电路元件100中的区域165的放大图。
晶粒141与142配置以处理从对应的光子集成电路101与102输出的光信号所转换成的电信号中的数据，及/或将电信号中的数据输出到对应光子集成电路101与102，以转换为用于进一步处理及/或传输的光信号。在图1A的例示架构中，晶粒141电性耦合光子集成电路101，光子集成电路101透过波导107、WG1、WG2、BWG中的一或多个光学耦合到光子集成电路102，且光子集成电路102电性耦合到晶粒142。如此一来，晶粒141与142透过光子集成电路101与102以及光子集成电路101与102之间的光学连接彼此耦合。在一些实施方式中，这样的光学连接可使数据在晶粒141与142之间以比当晶粒141与142透过没有光学连接的电性连接耦合时更高的速度与更低的功耗进行通讯。在一些实施方式中，晶粒141与142利用经由重分布结构170的电性连接与利用光子集成电路101与102之间的光学连接而耦合。在一些实施方式中，晶粒141与142中的至少一个透过对应的光子集成电路101与102、波导BWG的光端口161、及/或如在此所描述的其他光端口与光耦合器来与外部设备通讯。晶粒141与142的例示配置包含但不限于记忆晶片、特殊应用集成电路(ASIC)、可程序化处理器或微处理器、数字信号处理器(DSP)等。在一例子中，晶粒141为记忆晶片，晶粒142为特殊应用集成电路或可程序化处理器。在图1A的例示架构中，晶粒141与142的下表面147与148暴露于环境。
为了电性耦合到对应的光子集成电路101与102及/或电子集成电路111与112，晶粒141与142包含一或多个导体。举例而言，晶粒141在其表面(例如，图1A中的上表面)上包含导电垫145以及钝化层143与144，钝化层143与144对应于光子集成电路101的钝化层103与104。在至少一实施方式中，省略钝化层143与144中的一个或多个。多个导体形成在多层结构131、132、与160中，以透过重分布结构170将光子集成电路101与102和对应的晶粒141与142彼此电性耦合。举例而言，多层结构131中包含电性耦合于导电垫105的介层窗结构133。多层结构160中包含电性耦合到介层窗结构133的介层窗结构163，以及电性耦合到晶粒141的导电垫145的介层窗结构164。介层窗结构163与164透过重分布结构170中的导体173电性耦合在一起。如此一来，晶粒141电性耦合到光子集成电路101，及/或透过光子集成电路101中的一或多个穿基材介层窗106电性耦合到电子集成电路111。
重分布结构170包含多个以参考数字171共同标示的介电层，以及多个导体172与173。多个焊料凸块174形成于重分布结构170上方，且透过重分布结构170的导体172与173电性耦合到集成电路元件100中的各个集成电路与晶粒。焊料凸块174配置以将集成电路元件100实体地安装且电性耦合至另一元件，例如主机板。所描述的焊料凸块174为一个例子。用于将集成电路元件100实体地安装且电性耦合至另一个元件的其他配置落在各实施方式的范围内。
模塑料150延伸围绕第一堆叠结构119、第二堆叠结构120、以及晶粒141与142。模塑料150包含多个模塑料部分151至155。虽然在图1A的剖面中，模塑料部分151至155彼此分离，但在至少一实施方式中，模塑料部分151至155彼此邻接而形成单一整合体的模塑料150。模塑料部分151与155定义出模塑料150的最外面的部分，且亦定义出集成电路元件100的最外面的外围表面。模塑料部分152介于第一堆叠结构119与晶粒141之间，模塑料部分153介于晶粒141与142之间，且模塑料部分154介于第二堆叠结构120与晶粒142之间。在一些实施方式中，模塑料150包含隔热材料。因此，晶粒141与142所产生的热向相邻的热敏的光子集成电路101与102的传递受到晶粒141与142和对应的光子集成电路101与102之间热隔离的模塑料部分152与154的限制。模塑料150的例示材料包含但不限于环氧树脂、模制底部填充物等。在一些实施方式中，集成电路元件100为最终完成的集成电路封装，不需要进一步的封装制程或操作。
图1B是绘示依照一些实施方式的一种集成电路元件100的一区域165的放大剖面示意图。区域165包含波导107、多层结构131中的波导WG1、以及多层结构160中的波导BWG的各层。
光子集成电路101上的波导107包含多层结构，此多层结构具有位于光子集成电路101上的包覆(Cladding)层108、位于包覆层108上的核心(Core)层109、以及位于核心层109上的另一包覆层110。换言之，核心层109夹设在包覆层108与110之间。在未形成核心层109的区域中，包覆层108与110彼此接触，或者具有与包覆层108及110实质相同的折射率的包覆层介于包覆层108与110之间并连接包覆层108与110。在未形成核心层109的区域中，形成穿过波导107的多层结构的介层窗结构、穿基材介层窗、导电垫等电性连接，借以避免干扰通过核心层109的光信号路径。为了形成波导，核心层的折射率高于将此核心层夹在其间的包覆层的折射率。在至少一实施方式中，核心层的折射率至少比包覆层的折射率高0.01。包覆层108与110的一例示材料为二氧化硅。核心层109的一例示材料为硅。用于包覆层及/或核心层的其他材料落在各实施方式的范围内。在一或多个实施方式中，包覆层108的材料不同于包覆层110的材料。在一些实施方式中，包覆层108为埋氧化层(例如，二氧化硅)，且核心层109为绝缘体上硅(SOI)基材中的硅层。在一些实施方式中，光子集成电路101包含硅基材，或对输入到光子集成电路101或从光子集成电路101输出的光信号的光或波长透明的材料的基材。在至少一实施方式中，一或多个光耦合器形成在波导107中或上方，如在此所述。
多层结构131包含位于包覆层110上方的包覆层135、位于包覆层135上方的核心层136、以及位于核心层136上方的另一包覆层137。换言之，核心层136夹设在包覆层135与137之间。核心层136定义出波导WG1。在未形成核心层136的区域中，包覆层135与137彼此接触，或者具有与包覆层135及137实质相同的折射率的包覆层介于包覆层135与137之间并连接包覆层135与137。在未形成核心层136的区域中，形成穿过多层结构131的电性连接，例如介层窗结构、穿基材介层窗、导电垫，借以避免干扰通过核心层136或波导WG1的光信号路径。在一些实施方式中，核心层136和包覆层135与137中的每一个的折射率为从1至2。在至少一实施方式中，核心层136的折射率至少比包覆层135与137的折射率高0.01。在一或多个实施方式中，核心层136和包覆层135与137包含聚合物材料，且波导WG1称为聚合物波导。包覆层135与137的例示材料包含但不限于聚酰亚胺(PI)、苯并环丁烯(BCB)、聚苯恶唑(PBO)、氟化的聚合物、聚降冰片烯(polynorbornene)、硅氧树脂(silicone)、硅氧烷丙烯酸酯(siloxane acrylates)、环氧纳米填充酚醛树脂(epoxy nano-filled phenol resin)等。用于包覆层135与137的其他材料，包含非聚合物材料，落在各实施方式的范围内。核心层136的例示材料包含但不限于高介电常数聚合物，例如聚苯恶唑及/或聚酰亚胺。用于核心层136的其他材料，包含非聚合物材料，落在各实施方式的范围内。在一或多个实施方式中，包覆层135的材料不同于包覆层137的材料。波导WG1透过一或多个光耦合器光学耦合到波导107，如在此例如参照图1F至图1H所描述。
多层结构160包含位于下方的多层结构131的包覆层137上的核心层166，以及位于核心层166上的另一包覆层167。换言之，核心层166夹设在包覆层137与167之间。核心层166定义出波导BWG。在未形成核心层166的区域中，包覆层137与167彼此接触，或者具有与包覆层137及167实质相同的折射率的包覆层介于包覆层137与167之间并连接包覆层137与167。在未形成核心层166的区域中，形成穿过多层结构160的电性连接，例如介层窗结构、穿基材介层窗、导电垫，借以避免干扰通过核心层166或波导BWG的光信号路径。在图1B的例示配置中，波导BWG与波导WG1共享相同的包覆层137。其他配置，例如波导BWG与波导WG1的个别包覆层，落在各实施方式的范围内。在图1B的例示配置中，包覆层167是与重分布结构170的介电层171分离的层。其他配置，例如包覆层167是介电层171的一部分，落在各实施方式的范围内。在至少一实施方式中，介电层171包含与包覆层135、137、及167相同的聚合物材料。
在一些实施方式中，核心层166和包覆层137与167中的每一个的折射率为从1至2。在至少一实施方式中，核心层166的折射率至少比包覆层137与167的折射率高0.01。在一或多个实施方式中，核心层166和包覆层137与167包含聚合物材料，且波导BWG称为聚合物波导。包覆层137与167的例示材料包含但不限于聚酰亚胺、苯并环丁烯、聚苯恶唑、氟化的聚合物、聚降冰片烯、硅氧树脂、硅氧烷丙烯酸酯、环氧纳米填充酚醛树脂等。用于包覆层137与167的其他材料，包含非聚合物材料，落在各实施方式的范围内。核心层166的例示材料包含但不限于高介电常数聚合物，例如聚苯恶唑及/或聚酰亚胺。用于核心层166的其他材料，包含非聚合物材料，落在各实施方式的范围内。在一或多个实施方式中，包覆层167的材料不同于包覆层137的材料。波导BWG透过一或多个光耦合器光学耦合到波导WG1，如在此例如参照图1F至图1H所描述。透过从波导107到波导WG1接着到波导BWG的依序光学连接，可在光子集成电路101与波导BWG之间传递光信号，以便进一步将光信号传递到另一个组件，例如光子集成电路102。
到、来自、或在波导之间的各光耦合器配置参照图1C至图1H描述。
图1C是绘示依照一些实施方式在一集成电路元件中的一种光耦合器175的上视示意图，图1D是绘示光耦合器175的剖面示意图。光耦合器175为光栅耦合器。在至少一实施方式中，光耦合器175形成在波导107、WG1、与BWG中的一个或多个中，以与另一个上方或下方的波导通讯，及/或以在集成电路元件的厚度方向上与外部光纤通信。
在图1C与图1D的例示配置中，光耦合器175形成在波导107中。在图1C的上视示意图中，光耦合器175包含在核心层109中的多个光栅176。光栅176具有与核心层109相同的材料，具有逐渐增加的宽度，且透过包覆层108与110的多个部分而彼此隔开。在图1D的剖面示意图中，沿核心层109传输且携带光信号的光177入射在光栅176上时，光栅176将光177向上反射或改方向为光178。在预留的信号传播方向上，当携带光信号的光178从上方入射到光栅176上时，光栅176将光178横向反射或改方向为光177。
图1E是绘示依照一些实施方式在一集成电路元件中的一种光耦合器180的透视示意图。光耦合器180为边缘耦合器。在至少一实施方式中，光耦合器180形成在波导107、WG1、与BWG中的一或多个的边缘处，前提是波导的核心层的边缘可暴露于携带光信号的光。
在图1E的例示配置中，光耦合器180对应于光端口161，且形成在沿着集成电路元件100的外围侧表面被暴露出的波导BWG的边缘处。光耦合器180包含核心层166的连续部分181与182。部分181从包覆层167暴露出。部分181包含波导BWG的暴露边缘，且在暴露边缘处具有宽度w。随着部分182从部分181向集成电路元件内部持续延伸，部分182的宽度从部分181的宽度w逐渐减小，直到部分182的宽度变成等于波导BWG的宽度。在一些实施方式中，光耦合器180与波导BWG一体地且同时形成，因光耦合器180与波导BWG包含核心层166的相同的连续材料。携带光信号且入射在部分181上的光在集成电路元件内部传输到波导BWG。
图1F是绘示依照一些实施方式在一集成电路元件中的一种光耦合器185的剖面示意图。在至少一实施方式中，光耦合器185形成在波导107、WG1、与BWG中的一或多个中，以在集成电路元件的厚度方向上将波导与相邻的上方或下方的波导光学耦合。
在图1F的例示配置中，光耦合器185形成在波导BWG中，且包含核心层166的突出部186与包覆层167的突出部187。核心层166的突出部186在集成电路元件的厚度方向上从上方突出到下方的包覆层137中。包覆层167的突出部187具有对应于核心层166的突出部186的形状的形状，且在集成电路元件的厚度方向上从上方突出到核心层166中。由于凸出部186与187的突出形状及/或波导WG1与BWG的相邻层之间的折射率差异，在波导BWG中携带光信号并从图1F的右侧入射到光耦合器185上的光188被改方向成为进入下方的波导WG1中且进一步传播到图1F的左侧的光189。虽然未绘示出，但在波导BWG中携带光信号且从图1F的左侧入射到光耦合器185的光被改方向至下方的波导WG1中，以进一步传播到图1F的右侧。
图1G是绘示依照一些实施方式在一集成电路元件中的一种光耦合器190的剖面示意图。在至少一实施方式中，光耦合器190形成在一对波导107、WG1、与BWG中，以在集成电路元件的厚度方向上光学耦合此对波导。
在图1G的例示配置中，光耦合器190形成在波导107与WG1中，且包含波导107的核心层109中的反射结构191以及波导WG1的核心层136中的对应反射结构192。反射结构191配置以将在波导107中携带光信号的光193向上反射至反射结构192，反射结构192配置以将光进一步反射至波导WG1中而成为光194，反之亦然。所例示的光193与194的平行方向为例子。其他光传播及/或光反射方向落在各实施方式的范围内。在至少一实施方式中，反射结构191包含如关于光耦合器175所描述的光栅耦合器，且反射结构192包含另一光栅耦合器，此另一光栅耦合器具有与光耦合器175相反或倒置的配置。其他的反射结构配置落在各实施方式的范围内。
图1H是绘示依照一些实施方式在一集成电路元件中的一种光耦合器195的剖面示意图。光耦合器195为光耦合器185的反向配置。在至少一实施方式中，光耦合器195形成在波导107、WG1、与BWG中的一或多个中，以在集成电路元件的厚度方向上将波导与相邻的上方或下方的波导光学耦合。
在图1H的例示配置中，光耦合器195形成在波导WG1中，且包含核心层136的突出部196与包覆层135的突出部197。核心层136的突出部196在集成电路元件的厚度方向上从下方突出到上方的包覆层137中。包覆层135的突出部197具有对应于核心层136的突出部196的形状的形状，且在集成电路元件的厚度方向上从下方突出到核心层136中。由于凸出部196与197的突出形状及/或波导WG1与BWG的相邻层之间的折射率差异，在波导WG1中携带光信号并从图1H的左侧入射到光耦合器195上的光198被改方向成为进入上方的波导BWG中且进一步传播到图1H的右侧的光199。虽然未绘示出，但在波导WG1中携带光信号且从图1H的右侧入射到光耦合器195的光被改方向至上方的波导BWG中，以进一步传播到图1H的左侧。
在一些实施方式中，参照图1C至图1E描述的一或多个光耦合器175与180允许集成电路元件中的一或多个波导光学耦合至外部光学构件，例如外部光纤，而参照图1F至图1H描述的一或多个光耦合器185、190、与195允许集成电路元件中不同层的波导之间的光学耦合。
图2A至图2C是绘示依照一些实施方式的集成电路元件200A至200C的剖面示意图。集成电路元件200A至200C包含用于以各种方式光学耦合到外部光纤的光端口。图2A的集成电路元件200A包含用于从透明散热器的一侧进行光学耦合的至少一光端口。图2B的集成电路元件200B包含用于边缘耦合的至少一光端口。图2C的集成电路元件200C包含用于从重分布结构的一侧进行光学耦合的至少一个光端口。在一些实施方式中，集成电路元件包含参照图2A至图2C所描述的各光端口的组合。以相同的参考数字表示集成电路元件100、与200A至200C的对应构件。
在图2A中，集成电路元件200A包含对应于散热器121与122的透明散热器221与222。透明散热器221与222允许集成电路元件200A从散热器221与222的一侧光学耦合到一或多个外部光纤。举例而言，散热器221的下表面223附接有透镜224。在至少一实施方式中，透镜224定义出用于将外部光纤225光学耦合到集成电路元件200A的光端口。透镜224配置以将从外部光纤225输出的光226聚焦或引导到光子集成电路101的波导207中的光耦合器275上。在至少一实施方式中，波导207对应于参照图1A所描述的波导107，光耦合器275是对应于参照图1B与图1C所描述的光耦合器175的光栅耦合器。光226在入射到光耦合器275上之前穿过透明散热器221、电子集成电路111、钝化层113、与光子集成电路101。电子集成电路111、钝化层113、与光子集成电路101的材料对光226是透明的。举例而言，电子集成电路111与光子集成电路101均包含硅基材。入射到光耦合器275上的光226由光耦合器275引导到波导207中，以供光子集成电路101进一步处理，及/或进一步传输到波导WG1与BWG。类似地，散热器222的下表面227具有附接到其上的透镜228。在至少一实施方式中，透镜228定义出用于将外部光纤229光学耦合到集成电路元件200A的光端口。透镜228配置以将从外部光纤229输出的光聚焦或引导到光子集成电路102的波导208中的光耦合器276上。透镜224与228的例示材料包含但不限于聚合物、硅等。在一些实施方式中，省略散热器221与222的一侧上的透镜224与228的一或两者。
在图2B中，集成电路元件200B配置以透过用于边缘耦合至波导BWG的光端口161光学耦合到外部光纤230。在一些实施方式中，用于边缘耦合的光端口161对应于参照图1E所描述的光耦合器180。在至少一实施方式中，参照图2B所描述的光学边缘耦合适用于具有透明散热器的集成电路元件与具有金属散热器的集成电路元件。
在图2C中，集成电路元件200C配置以从重分布结构170的一侧光学耦合到外部光纤。举例而言，重分布结构170的上表面271具有在对应于光子集成电路101的区域上方附接到其上的透镜231。在至少一实施方式中，透镜231定义出用于将外部光纤232光学耦合到集成电路元件200C的光端口。透镜231配置以将从外部光纤232输出的光233聚焦或引导到光子集成电路101的波导207中的光耦合器275上。在一些实施方式中，光233穿过重分布结构170和多层结构160与131的区域234，其中没有形成导电特征，例如导电图案、介层窗结构、导电垫等，以避免阻碍光信号的传输。类似地，重分布结构170的上表面271具有在对应于光子集成电路102的区域上方附接到其上的透镜235。在至少一实施方式中，透镜235定义出用于将外部光纤236光学耦合到集成电路元件200C的光端口。透镜235配置以将从外部光纤236输出的光237聚焦或引导到光子集成电路102的波导208中的光耦合器276上。在一些实施方式中，光237穿过重分布结构170和多层结构160与132的区域238，其中没有形成导电特征，例如导电图案、介层窗结构、导电垫等，以避免阻碍光信号的传输。在一些实施方式中，省略重分布结构170的一侧上的光端口231与235中的一个或两个。在至少一实施方式中，如参照图2C所描述的来自重分布结构的一侧的光学耦合适用于具有透明散热器的集成电路元件与具有金属散热器的集成电路元件。在一些实施方式中，提供用于将集成电路元件光学耦合到外部光纤的多个选项或光端口，使得集成电路元件与其他外部元件的安装、耦合、及/或操作更容易。
图3A与图3B是绘示依照一些实施方式的集成电路元件300A与300B的剖面示意图。相较于集成电路元件100，集成电路元件300A与300B包含不同的散热器配置。图3A的集成电路元件300A包含用于多个晶片与晶粒的公共散热器。图3B的集成电路元件300B包含数个独立的散热器，每个散热器用于多个晶片与晶粒中的对应一个。集成电路元件100、300A、与300B的对应构件由相同的参考数字表示。
在图3A中，集成电路元件300A包含在电子集成电路111及112与晶粒341及342下方并与其接合的公共散热器320。在一些实施方式中，晶粒341及342对应于集成电路元件100中的晶粒141及142。在至少一实施方式中，公共散热器320支撑及/或接合到其上的电子集成电路111及112与晶粒341及342的整个下表面。对应于模塑料150的模塑料350延伸围绕公共散热器320，晶粒341与342，包含电子集成电路111、光子集成电路101、及多层结构131的第一堆叠结构317，以及包含电子集成电路112、光子集成电路102、及多层结构132的第二堆叠结构318。模塑料350包含多个模塑料部分351至355。虽然在图3A的剖面中，模塑料部分351至355彼此分离，但在至少一实施方式中，模塑料部分351至355彼此邻接而形成单一整合体的模塑料350。模塑料部分351与355定义出集成电路元件300A的最外面的外围表面。模塑料部分352介于第一堆叠结构317与晶粒341之间，模塑料部分353介于晶粒341与342之间，且模塑料部分354介于第二堆叠结构318与晶粒342之间。在一或多个实施方式中，公共散热器320包含金属散热器。在至少一实施方式中，公共散热器320改善了集成电路元件300A的机械强度。
在图3B中，集成电路元件300B包含对应位于电子集成电路元件111、电子集成电路元件112、晶粒341、与晶粒342下方并与其接合的独立的散热器321、322、323、与324。集成电路元件300B还包含间隔材料360，间隔材料360具有位于散热器321与323之间的第一部分362、位于散热器323与324之间的第二部分363、以及位于散热器324与322之间的第三部分364。在一些实施方式中，间隔材料360包含非模塑料350的材料。在一或多个实施方式中，间隔材料360包含热隔离材料，用于防止晶片或晶粒，例如晶粒341，所产生的热透过对应的散热器323与321传递到另一晶粒或晶粒，例如电子集成电路111。在至少一实施方式中，间隔材料360包含可压缩及/或可拉伸以吸收因散热器321、322、323、与324的不同热膨胀及/或收缩所引起的应力，借此防止或减少集成电路元件300B的翘曲。间隔材料360的例示材料包含但不限于聚合物，例如聚酰亚胺、聚苯恶唑、或类似材料。在一或多个实施方式中，散热器321、322、323、与324包含金属散热器。
图4A至图4C是绘示依照一些实施方式的集成电路元件400A至400C的剖面示意图。集成电路元件400A至400C对应于集成电路元件200A至200C，差异在于对应的电子集成电路的尺寸较小以及集成电路元件400A至400C中包含填充材料。以标签“Fill”在图中示意性地表示填充材料。集成电路元件100、200A至200C、与400A至400C的对应构件以相同的参考数字表示。
在图4A中，集成电路元件400A对应于集成电路元件200A，但包含尺寸或面积小于光子集成电路101的尺寸或面积的电子集成电路411。为了支撑未被较小的电子集成电路411支撑的光子集成电路101的部分，集成电路元件400A包含与电子集成电路411相邻且介于光子集成电路101与透明散热器221之间的填充材料413。集成电路元件400A还包含尺寸或面积小于光子集成电路102的尺寸或面积的电子集成电路412，以及与电子集成电路412相邻且介于光子集成电路102与透明散热器222之间的填充材料414。填充材料413与414的例示材料包含但不限于硅、二氧化硅、氮化硅(Si3N4)、或类似材料。在至少一实施方式中，将电子集成电路411与412接合到对应的光子集成电路101与102后，利用沉积制程形成填充材料413与414。在一或多个实施方式中，电子集成电路411与填充材料413的总尺寸或面积等于光子集成电路101的尺寸或面积，及/或电子集成电路412与填充材料414的总尺寸或面积等于光子集成电路102的大小或面积。
在图4A的例示配置中，填充材料413对于携带光信号且从外部光纤225经由透镜224输入的光226是透明的。光226穿过填充材料413、钝化层113、与光子集成电路101，而入射在光耦合器275上。填充材料414类似于填充材料413来架构及/或安排。在至少一实施方式中，对光226透明的填充材料413在透镜224与光耦合器275之间的设置消除了电子集成电路411对光226透明的要求。因此，各种其他材料可用来制造电子集成电路411，这提高了制造弹性。在一些实施方式中，电子集成电路411配置以控制光子集成电路101，且不需要或包含复杂电路。因此，可将电子集成电路411制造成更小的尺寸，并使用填充材料413来填充光子集成电路101与散热器221之间的扩展空间。如此一来，在一或多个实施方式中降低了制造电子集成电路的成本。
在图4B中，集成电路元件400B对应于集成电路元件200B，但包含较小的电子集成电路411与412以及对应的填充材料413与414。在至少一实施方式中，集成电路元件400B可实现在此所描述的一或多个优点。
在图4C中，集成电路元件400C对应于集成电路元件200C，但包含较小的电子集成电路411与412以及对应的填充材料413与414。在至少一实施方式中，集成电路元件400C可实现在此所描述的一或多个优点。
图5是绘示依照一些实施方式的一种集成电路元件500的剖面示意图。相较于集成电路元件100，集成电路元件500包含一或多个贯穿的介层窗结构，用于将一或多个晶片及/或晶粒热耦合到对应的散热器。集成电路元件100与500的对应构件由相同的参考数字表示。
集成电路元件500包含在对应的光子集成电路101与102下方并与其接合的电子集成电路511与512，在对应的电子集成电路511与512下方并与其接合的散热器521与522，以及围绕电子集成电路511与512、光子集成电路101与102、多层结构131与132、以及晶粒141与142延伸的模塑料550。在集成电路元件100中，模塑料150围绕散热器121与122延伸。在集成电路元件500中，模塑料550位于散热器521与522上方。
具体而言，模塑料550包含多个模塑料部分551至557。虽然在图5的剖面中，模塑料部分551至557彼此分离，但在至少一实施方式中，模塑料部分551至557彼此邻接而形成单一整合体的模塑料550。模塑料部分551与555定义出模塑料550的最外面的部分，且亦定义出集成电路元件500的最外面的外围表面。模塑料部分552介于散热器521与晶粒141之间。模塑料部分553介于晶粒141与142之间。模塑料部分554介于散热器521与晶粒142之间。模塑料部分556介于晶粒141与第一堆叠结构519之间，第一堆叠结构519包含电子集成电路511、光子集成电路101、与多层结构131。模塑料部分557介于晶粒142与第二堆叠结构520之间，第二堆叠结构520包含电子集成电路512、光子集成电路102、与多层结构132。在图5的例示配置中，模塑料部分556与557具有比模塑料部分552与554更大的宽度。
相较于集成电路元件100中的电子集成电路111与112，电子集成电路511与512额外包含实体且热耦合到对应散热器521与522的穿基材介层窗563、564、568、与569。穿基材介层窗563、564、568、与569实体且热耦合至对应光子集成电路101与102中的另外的导电特征。因此，在一或多个实施方式中，可将光子集成电路101与102，尤其是光子集成电路101与102的主动元件所产生的热，透过穿过电子集成电路511与512的穿基材介层窗563、564、568、与569消散到对应的散热器521与522。
相较于集成电路元件100中的模塑料150，模塑料550额外包含一或多个穿封装介层窗(TPV)，亦称为穿整合扇出型封装介层窗(TIV)，作为到散热器521与522的额外散热路径。举例而言，穿封装介层窗560与565延伸穿过对应的模塑料部分551与555，并将对应的散热器521与522热且实体地连接到多层结构160中的对应传导特征(未示出)。多层结构160中的导电特征例如透过重分布结构170热且实体连接到对应的光子集成电路101与102及/或晶粒141与142的另一些导电特征(未示出)。因此，在一或多个实施方式中，可透过穿封装介层窗560与565，将光子集成电路101与102及/或晶粒141与142所产生的热散逸到对应的散热器521与522。
穿封装介层窗561与566形成在对应的模塑料部分551与555中，并将对应的散热器521与522热且实体连接到对应的电子集成电路511与512的上表面上方的对应的传导图案516与517。因此，在一或多个实施方式中，可透过穿封装介层窗561与566，将电子集成电路511与512所产生的热进一步散发到对应的散热器521与522。
穿封装介层窗562与567延伸穿过对应的模塑料部分556与557，并将对应的散热器521与522热且实体地连接到对应的晶粒141与142的上表面上方的对应传导图案546与547。因此，在一或多个实施方式中，可透过穿封装介层窗562与567，将晶粒141与142所产生的热进一步散发到对应的散热器521与522。
在一些实施方式中，在电子集成电路中，大部分的热是在电子集成电路的主动构件所在的元件层产生。穿基材介层窗，例如穿基材介层窗563、564、568、与569，为从元件层到电子集成电路背面的对应散热器的热传递提供了额外的路径。在至少一实施方式中，传热的穿基材介层窗及/或穿封装介层窗设置在晶片、晶粒、及/或系统的外围部分。一个原因是大部分热是在每个晶片或晶粒的中心区域产生，而需要转移出去。在一些实施方式中，一或多个穿基材介层窗及/或穿封装介层窗透过重分布结构与对应的电子集成电路热且实体连接。
图6是绘示依照一些实施方式的一种系统单晶圆(SoW)结构600的上视示意图。
系统单晶圆结构600包含多个光子单元，其中一些被指定为601至606。每个光子单元601至606包含光子集成电路、电子集成电路、散热器、以及其中具有一或多个波导的一或多个多层结构。光子单元601至606中的至少一个包含至少一个另外的晶粒。在每个光子单元601至606中，光子集成电路、电子集成电路、散热器、多层结构、及/或另外的晶粒如参照图1A至图5所描述的那样配置及/或彼此接合。光子单元601至606支撑在载体650上。载体650的例示材料包含但不限于玻璃、硅、金属、模塑料、或类似材料。光子单元601至606中的光子集成电路透过波导阵列660彼此光学耦合。在一例子中，光子单元601及602和在光子单元601与602之上与之间的波导阵列660的对应波导形成对应于参照图1A至图5所描述的一或多个集成电路元件的集成电路元件。在一些实施方式中，于剥离载体650与选择性的切割操作后，获得包含光子单元601及602与对应波导的完整系统或集成电路封装，而无需进一步的封装操作或制程。可获得更复杂或更简单的系统或集成电路封装。举例而言，可获得更复杂的系统或集成电路封装，其上包含光子单元603至606与对应的波导。在一些实施方式中，不进行切割操作，即载体650上的所有光子单元配置成单一的完整系统或集成电路封装。在至少一实施方式中，在此所描述的一或多个优点可通过从系统单晶圆结构600所获得的至少一个系统、集成电路封装、或集成电路元件实现。
图7A至图7L是绘示依照一些实施方式的一种集成电路元件700在制造制程中的数个阶段的剖面示意图。在一些实施方式中，制造制程及/或其修改可用于制造参照图1A至图5所描述的一或多个集成电路元件。在图7A至图7L的例子中，正在制造的集成电路元件700对应于集成电路元件100。
在图7A中，将光子集成电路701从多个光子集成电路在其上制造的第一晶圆703分离。将电子集成电路702从多个电子集成电路在其上制造的第二晶圆704分离。光子集成电路701包含穿基材介层窗706、波导707、与导电垫708。电子集成电路702包含导电垫705。在至少一实施方式中，光子集成电路701、电子集成电路702、导电垫705、穿基材介层窗706、波导707、与导电垫708对应于集成电路元件100中的光子集成电路101、电子集成电路111、导电垫115、穿基材介层窗106、波导107、与导电垫105。光子集成电路701在晶粒接合制程中接合到电子集成电路702。例示的连结技术包含如在此所描述的混合接合。获得所产生的结构700A，其中导电垫705电性耦合至穿基材介层窗706。
在图7B中，沉积包覆层712于结构700A中的光子集成电路701的波导707上方。包覆层712的例示材料包含但不限于聚酰亚胺、苯并环丁烯、聚苯恶唑、氟化的聚合物、聚降冰片烯、硅氧树脂、硅氧烷丙烯酸酯、环氧纳米填充酚醛树脂等。其他材料，包含非聚合物材料，落在各实施方式的范围内。在至少一实施方式中，包覆层712利用沉积制程来沉积，沉积制程包含但不限于电浆气相沉积(PVD)、化学气相沉积(CVD)、电浆增益化学气相沉积(PECVD)等。在一些实施方式中，进行研磨及/或化学机械研磨(CMP)制程，以移除包覆层712的多余部分。而获得所产生的结构700B。
在图7C中，利用微影及/或蚀刻制程图案化包覆层712，以形成开口714，这些开口714暴露出下方的对应导电垫，例如光子集成电路701的导电垫708。在至少一实施方式中，经图案化的包覆层712对应于集成电路元件100中的包覆层135。而获得所产生的结构700C。
在图7D中，光阻层716沉积于结构700C上，以覆盖包覆层712，接着经图案化以包含对应于开口714的开口。光阻在图中以标签“PR”示意性地表示。使用例如溅镀制程、电化学电镀制程、无电电镀制程等，在开口714的墙壁上方形成晶种层718，例如导电材料。而获得所产生的结构700D。
在图7E中，将导电材料填充于开口714中，以形成对应的介层窗结构720。举例而言，利用沉积制程沉积铜于晶种层718之上的开口714中。接着，例如利用电浆灰化或湿法剥除制程移除光阻层716。接下来，进行平坦化制程，例如化学机械研磨。于平坦化制程后，光阻层722沉积于所获得的结构上，并经图案化，以覆盖不形成波导的区域。而获得所产生的结构700E。
在图7F中，沉积核心层724于要形成波导的区域上。核心层724的例示材料包含但不限于聚苯恶唑、聚酰亚胺等。其他材料，包含非聚合物材料，落在各实施方式的范围内。在至少一实施方式中，利用如在此所描述的沉积制程沉积核心层724。在至少一实施方式中，核心层724对应于集成电路元件100中的核心层136。获得所产生的结构700F。
在图7G中，光阻层726沉积于结构700F上方，且经图案化而包含位于下方的介层窗结构720上方的开口728。使用例如溅镀制程、电化学电镀制程、无电电镀制程等，在开口728的墙壁上方形成晶种层730，例如导电材料。获得所产生的结构700G。
在图7H中，将导电材料填充于开口728中，以形成对应的介层窗结构732。举例而言，利用沉积制程沉积铜于晶种层730之上的开口728中。接着，例如利用电浆灰化或湿法剥除制程移除光阻层726。接下来，进行平坦化制程，例如化学机械研磨。于平坦化制程后，重复参照图7B至图7E所描述的制程，以于核心层724上形成包覆层736。包覆层736具有介层窗结构737，介层窗结构737位于下方的介层窗结构732上方且电性耦合介层窗结构732。获得所产生的结构700H。
结构700H包含具有包覆层712、核心层724、与包覆层736的多层结构738。在至少一实施方式中，包覆层736与多层结构738对应于集成电路元件100的包覆层137与多层结构131。包覆层712、核心层724、与包覆层736形成波导，在至少一实施方式中，其对应于集成电路元件100的波导WG1。为简单起见，在图7H之后的附图中，介层窗结构720、732、与733称为介层窗结构739，且省略了多层结构，例如多层结构738内部的详细层。
在图7H中，准备支撑结构740。支撑结构740包含载体(Carrier)742以及散热器744与746，散热器744与746例如透过可释放的粘着层而可释放地附接到载体742。区域748将散热器744与746彼此隔开。在至少一实施方式中，散热器744与746对应于集成电路元件100中的散热器121与122。在一些实施方式中，载体742包含玻璃、陶瓷、或其他适合的材料，以在集成电路元件中的各特征的形成期间提供结构支撑。
在图7I中将结构700H接合到散热器744。将以类似于结构700H的方式形成的结构700H’接合到散热器746。结构700H’包含电子集成电路752、在电子集成电路752之上并与电子集成电路752接合的光子集成电路751、以及在光子集成电路751之上的多层结构758。多层结构758中包含波导WG2，以及对应于多层结构738中的介层窗结构739的介层窗结构759。晶粒761与762在区域748中可释放地接合到载体742。在至少一实施方式中，电子集成电路752、光子集成电路751、多层结构758、以及晶粒761与762对应于集成电路元件100中的电子集成电路112、光子集成电路102、多层结构132、以及晶粒141与142。在一些实施方式中，进行混合接合，以将电子集成电路702与752接合到对应的散热器744与746。接合进行以在晶粒761与762之间、晶粒761与相邻的结构700H之间、以及晶粒762与相邻的结构700H’之间留下空间764。而获得所产生的结构700I。
在图7J中，模塑料766形成于载体742上方，并围绕结构700H与700H’以及晶粒761与762，且亦填充空间764。模塑料766的例示材料包含但不限于环氧树脂、模制底部填充物等。在一些实施方式中，透过压缩模制、转移模制、液体封装模制等形成模塑料766。在一些实施方式中，模塑料766对应于集成电路元件100中的模塑料150。进行平坦化制程，例如化学机械研磨。获得所产生的结构700J。
在图7K中，重复参照图7F至图7H所描述的制程，以在波导WG1与WG2的包覆层上方与模塑料766上方形成核心层，并在核心层上方形成另一包覆层。因此，在波导WG1与WG2及晶粒761与762上方形成其中具有桥接波导BWG的多层结构768。利用重复参照图7F至图7H所描述的制程的多层结构768的制作，进一步在多层结构768中形成多个介层窗结构769，这些介层窗结构769位于下方的晶粒761与762的导电垫及/或下方的多层结构738与758中的介层窗结构739与759的上方，并与晶粒761与762的导电垫及/或多层结构738与758中的介层窗结构739与759电性连接。在一些实施方式中，多层结构768对应于集成电路元件100的多层结构160。获得所产生的结构700K。
在图7L中，透过依序沉积与图案化介电层及金属层，在多层结构768上形成重分布层770。重分布层770将晶粒761电性耦合至光子集成电路701或电子集成电路702中的至少一者，并将晶粒762电性耦合至光子集成电路751或电子集成电路752中的至少一者。在一些实施方式中，重分布层770对应于集成电路元件100中的重分布结构170。接下来，将载体742从散热器744与746及晶粒761与762移除或剥离。获得集成电路元件700。在至少一实施方式中，集成电路元件700可实现在此所描述的一或多个优点。
图7M是绘示依照一些实施方式的一种集成电路元件在制造制程中的一阶段的剖面示意图。图7A至图7M中的对应构件由相同的参考数字表示。
在参照图7A至图7L所描述的制程中，将电子集成电路702与752接合到载体742上的对应散热器744与746前，形成其中具有对应波导WG1与WG2的多层结构738与758。在依照一些实施方式的修改制程中，将电子集成电路702与752接合到载体742上的对应散热器744与746后，形成其中具有对应波导WG1与WG2的多层结构738与758。
举例而言，如图7M所示，在参照图7A所描述的晶片接合后，将结构700A接合到散热器744，并将以类似于结构700A的方式形成的结构700A’接合到散热器746。如参照图7I所描述，将晶粒761与762在区域748中可释放地接合到载体742。获得所产生的结构700M。如参照图7J所描述，形成模塑料于载体742上方且围绕结构700M。随后，多次进行参照图7B至图7G所描述的一或多个制程，以获得其中具有对应波导WG1、WG2、与BWG的多层结构738、758、与768。接着，形成重分布层770，并移除载体742，如参照图7L所描述。因而获得对应于集成电路元件700的所产生的集成电路元件。
在依照一些实施方式所描述的制程中，在形成其中具有对应波导WG1、WG2、与BWG的多层结构738、758、与768的同时，进行一或多个额外的图案化操作，以形成一或多个光耦合器，如参照图1B至图1H所描述。
图8A是绘示一种支撑结构800A的剖面示意图，图8B是绘示依照一些实施方式的一种位于支撑结构800A上的集成电路元件800B在制造制程期间的剖面示意图。图7A至图7M以及图8A与图8B中的对应构件以相同的参考数字表示。
在图8A中，支撑结构800A包含载体842与可释放地附接到载体842的散热器844。在一些实施方式中，散热器844对应于参照图3A所描述的公共散热器320。
在图8B中，例如透过混合接合，将结构700H与700H’和晶粒761与762接合到散热器844，其为结构700H与700H’和晶粒761与762的公共散热器。接下来，进行如参照图7J至图7L所描述的进一步制程，以完成集成电路元件。在一些实施方式中，所产生的集成电路元件对应于集成电路元件300A，其亦具有一个公共散热器。
图9A是绘示一种支撑结构900A的剖面示意图，图9B是绘示依照一些实施方式的一种位于支撑结构900A上的集成电路元件900B在制造制程期间的剖面示意图。图7A至图7M以及图9A与图9B中的对应构件以相同的参考数字表示。
在图9A中，支撑结构900A包含载体942以及透过间隔材料960的部分962至964彼此间隔开的多个散热器921、922、923、与924。在至少一实施方式中，散热器921、922、923、与924和间隔材料960的部分962至964对应于集成电路元件300B中的散热器321、322、323、与324和间隔材料360的部分362至364。间隔材料960的例示材料包含但不限于聚合物，例如聚酰亚胺、聚苯恶唑等。在一或多个实施方式中，散热器921、922、923、与924包含金属散热器。
在图9B中，例如透过混合接合，将结构700H与700H’和晶粒761与762接合到对应的独立散热器921、922、923、与924。接下来，进行如参照图7J至图7L所描述的进一步制程，以完成集成电路元件。在一些实施方式中，所产生的集成电路元件对应于集成电路元件300B。
图10是绘示依照一些实施方式的一种方法1000的流程图。在至少一实施方式中，方法1000可用于制造参照图1A至图6所描述的一或多个集成电路元件。
在操作1005，将包含电子集成电路与光子集成电路的堆叠结构接合到可释放地附接于载体的散热器，其中将电子集成电路接合到散热器。举例而言，如参照图7H、图7M、图8B、与图9B中的一或多个所描述般，将包含电子集成电路702与光子集成电路701的堆叠结构700H或700A接合到对应的散热器744、844、与921，使得电子集成电路702接合到散热器，散热器744、844、与921可释放地附接到对应的载体742、842、与942。
在操作1015，沉积模塑料于载体上方且围绕堆叠结构。举例而言，如参照图7J所描述般，模塑料766沉积于载体742上方且围绕堆叠结构700H。
在操作1025，形成多层结构于堆叠结构与模塑料上方，以形成波导。举例而言，如参照图7B至图7H与图7K所描述般，依序沉积与图案化多层结构738与768。因此，在多层结构738与768中形成波导WG1与BWG，以光学耦合到光子集成电路701。
在操作1035，形成重分布结构于多层结构上方。举例而言，如参照图7L所描述般，在多层结构738与768上依序沉积与图案化重分布层770，以便电性耦合到光子集成电路701。
在操作1045，将载体与散热器分离，例如如参照图7L所描述般。在至少一实施方式中，依照方法1000所制造的一或多个集成电路元件可实现在此所描述的一或多个优点。
所描述的方法包含例示操作，但这些操作不一定需要按所示的顺序进行。依照本公开的实施方式的精神与范围，可适当地增加、取代、改变顺序、及/或消除操作。结合不同特征及/或不同实施方式的实施方式落在本揭露的范围内，且对于本领域中具有通常知识者而言在阅读本揭露后是显而易见的。
在一些实施方式中，一种集成电路(IC)元件包含散热器；电子组件位于散热器上方；光学组件位于电子组件上方；多层结构位于光学组件上方，多层结构包含一波导光学耦合于光学组件；以及重分布结构位于多层结构上方，且经由光学组件与多层结构电性耦合于电子组件。在一实施方式中，集成电路元件还包含第一光端口位于重分布结构上方，且配置以引导入射光穿过重分布结构与多层结构至光学组件的光耦合器上；或第二光端口位于波导的暴露边缘上中的至少一个。在一实施方式中，散热器对输入到光学组件或从光学组件输出的携带多个光信号的光是透明的。在一实施方式中，散热器包含选自于由硅、掺杂的硅、氮化镓、钻石、氮化硅、以及二氧化硅所组成的一族群中的至少一者。在一实施方式中，集成电路元件还包含光端口位于散热器下，且配置以引导入射光穿过散热器、电子组件、与部分的光学组件到光学组件的光耦合器上。在一实施方式中，散热器为金属散热器，金属散热器包含选自于由铜、铝、金、与银所组成的一族群的至少一者。在一实施方式中，电子组件的面积小于光学组件的面积，以及集成电路元件还包含填充材料与电子组件相邻且介于光学组件与散热器之间。在一实施方式中，填充材料对输入光学组件或从光学组件输出的携带多个光信号的光是透明的。而且，集成电路元件还包含第一光端口位于散热器下，且配置以引导入射光穿过散热器、填充材料、与部分的光学组件到光学组件的光耦合器上；第二光端口位于重分布结构上方，且配置以引导入射光穿过重分布结构与多层结构至光学组件的光耦合器上；或第三光端口位于波导的暴露边缘上方的至少一者。
在一些实施方式中，一种集成电路(IC)元件包含至少一散热器；第一电子组件与第二电子组件位于至少一散热器上方；第一光学组件与第二光学组件对应位于第一电子组件与第二电子组件上方；第一晶粒电性耦合于第一电子组件或第一光学组件的至少一者；第二晶粒电性耦合于第二电子组件或第二光学组件的至少一者；模塑料；以及桥接波导位于模塑料上方，且光学耦合第一光学组件与第二光学组件。模塑料延伸围绕且嵌入至少一散热器、第一电子组件与第二电子组件、第一光学组件与第二光学组件、以及第一晶粒与第二晶粒中。在一实施方式中，集成电路元件还包含第一波导位于第一光学组件上方且位于桥接波导的第一部分下，第一波导配置以将第一光学组件光学耦合至桥接波导的第一部分；以及第二波导位于第二光学组件上方且位于桥接波导的第二部分下，第二波导配置以将第二光学组件光学耦合至桥接波导的第二部分。在一实施方式中，每一第一波导与第二波导包含：第一聚合物包覆层位于对应的第一光学组件或第二光学组件上方；第一聚合物核心层位于第一聚合物包覆层上方；以及第二聚合物包覆层位于第一聚合物核心层上方。而且，桥接波导包含：第二聚合物核心层位于每一第一光学组件与第二光学组件的第二聚合物包覆层上方；以及第三聚合物包覆层位于第二聚合物核心层上方。在一实施方式中，至少一散热器包含：第一散热器位于第一电子组件下且与第一电子组件接合；以及第二散热器位于第二电子组件下且与第二电子组件接合。而且，第一晶粒与第二晶粒介于第一堆叠结构包含第一光学组件、第一电子组件、以及第一散热器；以及第二堆叠结构包含第二光学组件、第二电子组件、以及第二散热器。在一实施方式中，至少一散热器包含公共散热器位于第一电子组件、第二电子组件、第一晶粒、与第二晶粒下，且与第一电子组件、第二电子组件、第一晶粒、及第二晶粒接合。而且，第一晶粒与第二晶粒介于第一堆叠结构包含第一光学组件与第一电子组件；以及第二堆叠结构包含第二光学组件与第二电子组件。在一实施方式中，至少一散热器包含：第一散热器位于第一电子组件下且与第一电子组件接合；第二散热器位于第二电子组件下且与第二电子组件接合；第三散热器位于第一晶粒下且与第一晶粒接合；以及第四散热器位于第二晶粒下且与第二晶粒接合。而且，集成电路元件还包含不同于模塑料的间隔材料，间隔材料包含：第一部分介于第一散热器与第三散热器之间；第二部分介于第二散热器与第四散热器之间；以及第三部分介于第三散热器与第四散热器之间。在一实施方式中，第一晶粒与第二晶粒以及第三散热器与第四散热器介于第一堆叠结构包含第一光学组件、第一电子组件、以及第一散热器；以及第二堆叠结构包含第二光学组件、第二电子组件、以及第二散热器。在一实施方式中，模塑料包含第一部分介于第一晶粒与第一堆叠结构之间，第一堆叠结构包含第一光子组件与第一电子组件；第二部分介于第二晶粒与第二堆叠结构之间，第二堆叠结构包含第二光子组件与第二电子组件；以及第三部分为模塑料的最外面部分且延伸围绕至少一散热器、第一电子组件与第二电子组件、第一光子组件与第光子组件、以及第一晶粒与第二晶粒。集成电路元件还包含至少一贯穿介层窗位于第一电子组件、第二电子组件、模塑料的第一部分、模塑料的第二部分、或模塑料的第三部分中的至少一者中。而且，至少一贯穿介层窗将第一电子组件、第二电子组件、第一晶粒、或第二晶粒中的至少一者热耦合到至少一散热器。在一实施方式中，集成电路元件为系统单晶圆(SoW)结构。
在依照一些实施方式的一种集成电路元件的制造方法中，将堆叠结构接合于可释放地附接于载体的散热器，堆叠结构包含电子集成电路(IC)与光子集成电路，其中电子集成电路接合于散热器。沉积模塑料于载体之上且围绕堆叠结构。在堆叠结构与模塑料上方依序沉积与图案化第一多层结构，以在第一多层结构中形成与光子集成电路光学耦合的第一波导。在第一多层结构上依序沉积与图案化重分布结构，重分布结构电性耦合到光子集成电路。将载体与散热器分离。在一实施方式中，方法还包含，于接合前：在堆叠结构上依序沉积与图案化第二多层结构，以在第二多层结构中形成与光子集成电路光学耦合的第二波导，其中模塑料沉积围绕第二多层结构，第一多层结构形成于第二多层结构之上，且第一波导经由第二波导光学耦合于光子集成电路。在一实施方式中，方法还包含，于沉积模塑料之后与形成第一多层结构前：在堆叠结构上依序沉积与图案化第二多层结构，以在第二多层结构中形成与光子集成电路光学耦合的第二波导，其中第一多层结构形成于第二多层结构之上，且第一波导经由第二波导光学耦合于光子集成电路。
上述已概述数个实施方式的特征，因此熟悉此技艺者可更了解本揭露的态样。熟悉此技艺者应了解到，其可轻易地利用本揭露做为基础，来设计或润饰其他制程与结构，以实现与在此所介绍的实施方式相同的目的及/或达到相同的优点。熟悉此技艺者也应了解到，这类对等架构并未脱离本揭露的精神和范围，且熟悉此技艺者可在不脱离本揭露的精神和范围下，在此进行各种的更动、取代、与修改。

Claims (10)

1.一种集成电路元件，其特征在于，该集成电路元件包含：
一散热器；
一电子组件，位于该散热器上方；
一光学组件，位于该电子组件上方；
一多层结构，位于该光学组件上方，该多层结构包含一波导光学耦合于该光学组件；以及
一重分布结构，位于该多层结构上方，且经由该光学组件与该多层结构电性耦合于该电子组件。
2.如权利要求1所述的集成电路元件，其特征在于，
该散热器对输入到该光学组件或从该光学组件输出的携带多个光信号的光是透明的。
3.如权利要求1所述的集成电路元件，其特征在于，
该散热器为一金属散热器，该金属散热器包含选自于由铜、铝、金、与银所组成的一族群的至少一者。
4.如权利要求1所述的集成电路元件，其特征在于，
该电子组件的一面积小于该光学组件的一面积，以及
该集成电路元件还包含一填充材料与该电子组件相邻且介于该光学组件与该散热器之间。
5.一种集成电路元件，其特征在于，该集成电路元件包含：
至少一散热器；
一第一电子组件与一第二电子组件，位于该至少一散热器上方；
一第一光学组件与一第二光学组件，对应位于该第一电子组件与该第二电子组件上方；
一第一晶粒，电性耦合于该第一电子组件或该第一光学组件的至少一者；
一第二晶粒，电性耦合于该第二电子组件或该第二光学组件的至少一者；
一模塑料，延伸围绕且嵌入该至少一散热器、该第一电子组件与该第二电子组件、该第一光学组件与该第二光学组件、以及该第一晶粒与该第二晶粒中；以及
一桥接波导，位于该模塑料上方，且光学耦合该第一光学组件与该第二光学组件。
6.如权利要求5所述的集成电路元件，其特征在于，
该至少一散热器包含：
一第一散热器，位于该第一电子组件下且与该第一电子组件接合；以及
一第二散热器，位于该第二电子组件下且与该第二电子组件接合；且
该第一晶粒与该第二晶粒介于
一第一堆叠结构，包含该第一光学组件、该第一电子组件、以及该第一散热器；以及
一第二堆叠结构，包含该第二光学组件、该第二电子组件、以及该第二散热器。
7.如权利要求5所述的集成电路元件，其特征在于，
该至少一散热器包含一公共散热器位于该第一电子组件、该第二电子组件、该第一晶粒、与该第二晶粒下，且与该第一电子组件、该第二电子组件、该第一晶粒、及该第二晶粒接合；且
该第一晶粒与该第二晶粒介于
一第一堆叠结构，包含该第一光学组件与该第一电子组件；以及
一第二堆叠结构，包含该第二光学组件与该第二电子组件。
8.如权利要求5所述的集成电路元件，其特征在于，
该至少一散热器包含：
一第一散热器，位于该第一电子组件下且与该第一电子组件接合；
一第二散热器，位于该第二电子组件下且与该第二电子组件接合；
一第三散热器，位于该第一晶粒下且与该第一晶粒接合；以及
一第四散热器，位于该第二晶粒下且与该第二晶粒接合；且该集成电路元件还包含不同于该模塑料的一间隔材料，该间隔材料包含：
一第一部分，介于该第一散热器与该第三散热器之间；
一第二部分，介于该第二散热器与该第四散热器之间；以及
一第三部分，介于该第三散热器与该第四散热器之间。
9.如权利要求5所述的集成电路元件，其特征在于，
该模塑料包含
一第一部分，介于该第一晶粒与一第一堆叠结构之间，该第一堆叠结构包含该第一光子组件与该第一电子组件；
一第二部分，介于该第二晶粒与一第二堆叠结构之间，该第二堆叠结构包含该第二光子组件与该第二电子组件；以及
一第三部分，为该模塑料的一最外面部分且延伸围绕该至少一散热器、该第一电子组件与该第二电子组件、该第一光子组件与该第光子组件、以及该第一晶粒与该第二晶粒，
该集成电路元件还包含至少一贯穿介层窗位于该第一电子组件、该第二电子组件、该模塑料的该第一部分、该模塑料的该第二部分、或该模塑料的该第三部分中的至少一者中，且
该至少一贯穿介层窗将该第一电子组件、该第二电子组件、该第一晶粒、或该第二晶粒中的至少一者热耦合到该至少一散热器。
10.一种集成电路的制造方法，其特征在于，该方法包含：
将一堆叠结构接合于可释放地附接于一载体的一散热器，该堆叠结构包含一电子集成电路与一光子集成电路，其中该电子集成电路接合于该散热器；
沉积一模塑料于该载体之上且围绕该堆叠结构；
在该堆叠结构与该模塑料上方依序沉积与图案化一第一多层结构，以在该第一多层结构中形成与该光子集成电路光学耦合的一第一波导；
在该第一多层结构上依序沉积与图案化一重分布结构，该重分布结构电性耦合到该光子集成电路；以及
将该载体与该散热器分离。
CN202210027236.9A 2021-04-23 2022-01-11 集成电路元件与集成电路元件的制造方法 Pending CN114975310A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163178793P 2021-04-23 2021-04-23
US63/178,793 2021-04-23
US17/366,783 2021-07-02
US17/366,783 US20220342164A1 (en) 2021-04-23 2021-07-02 Integrated circuit device and method

Publications (1)

Publication Number Publication Date
CN114975310A true CN114975310A (zh) 2022-08-30

Family

ID=82974518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210027236.9A Pending CN114975310A (zh) 2021-04-23 2022-01-11 集成电路元件与集成电路元件的制造方法

Country Status (3)

Country Link
US (1) US20220342164A1 (zh)
CN (1) CN114975310A (zh)
TW (1) TW202243119A (zh)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2810192A1 (fr) * 2000-06-08 2001-12-14 Cit Alcatel Montage electronique a haute densite d'interconnexions
US6807345B2 (en) * 2002-05-28 2004-10-19 Agilent Technologies, Inc. Systems and methods for removing heat from opto-electronic components
US7263248B2 (en) * 2003-02-11 2007-08-28 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Optical via to pass signals through a printed circuit board
TWI280081B (en) * 2005-11-08 2007-04-21 Phoenix Prec Technology Corp Optical component integrated in semiconductor device
US7373033B2 (en) * 2006-06-13 2008-05-13 Intel Corporation Chip-to-chip optical interconnect
US7783141B2 (en) * 2007-04-04 2010-08-24 Ibiden Co., Ltd. Substrate for mounting IC chip and device for optical communication
JP2010211179A (ja) * 2009-02-13 2010-09-24 Hitachi Ltd 光電気複合配線モジュールおよびその製造方法
US9057853B2 (en) * 2009-02-20 2015-06-16 The Hong Kong University Of Science And Technology Apparatus having an embedded 3D hybrid integration for optoelectronic interconnects
WO2013115780A1 (en) * 2012-01-31 2013-08-08 Hewlett-Packard Development Company, L.P. Hybrid electro-optical package for an opto-electronic engine
US20140270629A1 (en) * 2013-03-15 2014-09-18 Apic Corporation Optical waveguide network of an interconnecting ic module
US9355205B2 (en) * 2013-12-20 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of a three dimensional integrated circuit
DE102014219792A1 (de) * 2014-09-30 2016-03-31 Technische Universität Berlin Optoelektronisches Bauelement
WO2017039508A1 (en) * 2015-09-03 2017-03-09 Telefonaktiebolaget Lm Ericsson (Publ) System, method, and apparatus for optical broadcast transmission in a circuit board
US9910232B2 (en) * 2015-10-21 2018-03-06 Luxtera, Inc. Method and system for a chip-on-wafer-on-substrate assembly
US10162139B1 (en) * 2017-07-27 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package
CN110753473B (zh) * 2018-07-23 2021-03-30 华为技术有限公司 电路板组合以及电子设备
US11233039B2 (en) * 2019-08-29 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages

Also Published As

Publication number Publication date
US20220342164A1 (en) 2022-10-27
TW202243119A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
US9935089B2 (en) Packaging optoelectronic components and CMOS circuitry using silicon-on-insulator substrates for photonics applications
US10818650B2 (en) Semiconductor module and method of manufacturing the same, and method of communication using the same
US9478939B2 (en) Light coupling device and methods of forming same
WO2013086047A1 (en) Integrated multi-chip module optical interconnect platform
TW202125789A (zh) 半導體封裝及其形成方法
WO2011004545A1 (ja) 光電気複合配線モジュールおよびその製造方法
TW201530205A (zh) 積體模組及其形成方法
CN111090145A (zh) 具有集成光学组件的半导体装置
JP7316304B2 (ja) 埋設型レーザ光源を備えた光チップ
TWI781650B (zh) 光子半導體裝置及製造方法
TW202133258A (zh) 半導體元件以及其製造方法
WO2024113750A1 (zh) 光电集成式半导体封装结构及制备方法
CN115104054A (zh) 具有光纤对准结构的芯片后置晶片级扇出
TW202322303A (zh) 半導體封裝件及其形成方法
CN112558240A (zh) 封装总成及其制造方法
CN116960002B (zh) 光电集成式半导体封装结构及其制备方法
US20230384538A1 (en) Structures and process flow for integrated photonic-electric ic package by using polymer waveguide
TW202235934A (zh) 封裝及半導體元件及其形成方法
US20230358950A1 (en) Integrated 3DIC With Stacked Photonic Dies and Method Forming Same
CN114975310A (zh) 集成电路元件与集成电路元件的制造方法
CN116960003B (zh) 光电集成式半导体封装结构及其制备方法
US20240192439A1 (en) Heterogeneous package structures with photonic devices
CN117096039B (zh) 光电互连封装结构及其制备方法
US20240113056A1 (en) Semiconductor device and methods of manufacture
CN117293039A (zh) 光电集成式半导体封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication