CN116960003B - 光电集成式半导体封装结构及其制备方法 - Google Patents
光电集成式半导体封装结构及其制备方法 Download PDFInfo
- Publication number
- CN116960003B CN116960003B CN202311219985.2A CN202311219985A CN116960003B CN 116960003 B CN116960003 B CN 116960003B CN 202311219985 A CN202311219985 A CN 202311219985A CN 116960003 B CN116960003 B CN 116960003B
- Authority
- CN
- China
- Prior art keywords
- wiring layer
- layer
- substrate
- optical waveguide
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 14
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 230000003287 optical effect Effects 0.000 claims abstract description 159
- 239000000758 substrate Substances 0.000 claims abstract description 114
- 230000005693 optoelectronics Effects 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims description 63
- 239000002184 metal Substances 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 54
- 238000004519 manufacturing process Methods 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000011161 development Methods 0.000 claims description 7
- 230000017525 heat dissipation Effects 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 5
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 claims description 3
- 229920000620 organic polymer Polymers 0.000 claims description 3
- RIUWBIIVUYSTCN-UHFFFAOYSA-N trilithium borate Chemical compound [Li+].[Li+].[Li+].[O-]B([O-])[O-] RIUWBIIVUYSTCN-UHFFFAOYSA-N 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 229
- 239000000463 material Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 238000000926 separation method Methods 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Optics & Photonics (AREA)
- Optical Integrated Circuits (AREA)
Abstract
本发明提供一种光电集成式半导体封装结构及其制备方法，通过TSV基底、基板、重新布线层、光波导布线层及微反射镜，将光芯片及电芯片进行合封，可实现电信号布线与光信号布线的堆叠互连及交错走线，以缩小封装面积、增加布线密度、有效缩短光信号、电信号的传输路径，减少信号衰减，提高集成运算能力，满足高密度集成封装的需求。
Description
技术领域
本发明属于半导体封装领域，涉及一种光电集成式半导体封装结构及其制备方法。
背景技术
随着大数据、人工智能、远程医疗、物联网、电子商务、5G通信的不断发展，全球数据流量爆发式地增长，更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。
为了满足互联网流量的需求，数据中心节点带宽需要达到10Tb/s，为了减缓数据中心能耗增长的趋势，必须想办法降低系统、器件的功耗。在超高数据容量的驱动下，传统的电芯片制程逐渐接近10nm尺寸，CMOS工艺即将遇到物理极限，由于光具有信号衰减小、能耗低、高带宽以及与CMOS兼容的性能，业界普遍认为硅光芯片有机结合了成熟微电子和光电子技术，既可减小芯片尺寸、降低成本与功耗，还可提高可靠性，有望成为“超越摩尔”的高速信息引擎。因此，引入硅光技术十分必要，由于硅光技术引入的目的是增加输入/输出（input/output，I/O）带宽并最大限度地降低能耗，光集成电路（PIC）和电集成电路（EIC）如何封装致关重要，这些因素将直接影响到I/O的带宽和能耗。
现有的光电集成式半导体封装结构大多直接将光集成芯片及电集成芯片键合于基板上，通过打线（wire-bonds）或倒置贴合（Flip-Chip）的方式与基板电连接。由于硅光工艺节点相对电芯片而言，比较落后，如目前单片集成开发的硅光工艺节点为45nm和32nm制程，这与电芯片10nm以下的工艺节点相比相差甚远，从而现有的光电集成式半导体封装结构难以满足高密度集成封装的需求。
因此，提供一种光电集成式半导体封装结构及其制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种光电集成式半导体封装结构及其制备方法，用于解决现有技术中难以将光芯片与电芯片进行高密度集成封装的问题。
为实现上述目的及其他相关目的，本发明提供一种光电集成式半导体封装结构的制备方法，包括以下步骤：
提供TSV基底，所述TSV基底的第一面显露TSV金属柱的第一端；
于所述TSV基底的第一面上形成第一重新布线层，且所述第一重新布线层与所述TSV金属柱的第一端电连接；
图形化所述第一重新布线层及所述TSV基底，形成贯穿所述第一重新布线层且位于所述TSV基底中的沟槽；
于所述第一重新布线层上形成图形化的光波导布线层、微反射镜及第二重新布线层，所述第二重新布线层与所述第一重新布线层电连接，所述光波导布线层填充所述沟槽并与所述微反射镜对应设置，且所述第二重新布线层覆盖所述光波导布线层显露所述微反射镜；
提供第一支撑衬底，将所述第二重新布线层与所述第一支撑衬底键合；
减薄所述TSV基底，显露所述TSV金属柱的第二端及所述光波导布线层；
于所述TSV基底的第二面上形成第三重新布线层及金属凸块，所述第三重新布线层与所述TSV金属柱的第二端电连接，所述金属凸块与所述第三重新布线层电连接，且所述第三重新布线层显露所述光波导布线层；
去除所述第一支撑衬底，提供第二支撑衬底，将所述金属凸块与所述第二支撑衬底键合；
于所述第二重新布线层上键合电芯片及第一光芯片，所述电芯片及所述第一光芯片均与所述第二重新布线层电连接，且所述第一光芯片的第一感光区与所述微反射镜对应设置；
去除所述第二支撑衬底，提供基板，所述基板中设置有第二光芯片；
于所述基板上形成第四重新布线层，所述第四重新布线层与所述基板电连接，且所述第四重新布线层显露所述第二光芯片的第二感光区；
将所述金属凸块与所述第四重新布线层键合，所述第四重新布线层与所述金属凸块电连接，且所述光波导布线层与所述第二感光区对应设置；
提供连接器，将所述连接器键合于所述基板上，且所述连接器与所述光波导布线层对应设置。
可选地，形成所述微反射镜的方法包括半导体曝光显影图案化法或键合法。
可选地，当采用半导体曝光显影图案化法制备所述微反射镜时，所述微反射镜与所述第二重新布线层同步形成。
可选地，形成所述光波导布线层的方法包括半导体曝光显影法，形成的所述光波导布线层包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层。
可选地，还包括提供散热件并键合所述散热件的步骤，其中，键合后的所述散热件与所述电芯片和/或所述第一光芯片直接和/或间接接触。
可选地，在去除所述第二支撑衬底后还包括进行晶圆切割的步骤。
可选地，所述电芯片、所述第一光芯片及所述第二重新布线层之间形成有填充缝隙的第一底部填充层；所述第三重新布线层与所述第四重新布线层之间形成有填充缝隙的第二底部填充层。
可选地，形成的所述第一重新布线层包括大马士革重新布线层；形成的所述第二重新布线层包括有机重新布线层；形成的所述第三重新布线层包括有机重新布线层；形成的所述第四重新布线层包括有机重新布线层。
本发明还提供一种光电集成式半导体封装结构，所述光电集成式半导体封装结构包括：
TSV基底，所述TSV基底的第一面显露TSV金属柱的第一端；
第一重新布线层，所述第一重新布线层位于所述TSV基底的第一面上，且所述第一重新布线层与所述TSV金属柱的第一端电连接；
沟槽，所述沟槽贯穿所述第一重新布线层及所述TSV基底；
图形化的光波导布线层，所述光波导布线层位于所述第一重新布线层上且填充所述沟槽；
微反射镜，所述微反射镜位于所述第一重新布线层上，且所述光波导布线层与所述微反射镜对应设置；
第二重新布线层，所述第二重新布线层位于所述第一重新布线层上并与所述第一重新布线层电连接，且覆盖所述光波导布线层显露所述微反射镜；
第三重新布线层，所述第三重新布线层位于所述TSV基底的第二面上并与所述TSV金属柱的第二端电连接，且显露所述光波导布线层；
金属凸块，所述金属凸块位于所述第三重新布线层上，且与所述第三重新布线层电连接；
电芯片及第一光芯片，所述电芯片及所述第一光芯片均键合于所述第二重新布线层上，所述电芯片及所述第一光芯片均与所述第二重新布线层电连接，且所述第一光芯片的第一感光区与所述微反射镜对应设置；
基板，所述基板中设置有第二光芯片，且所述第二光芯片的第二感光区与所述光波导布线层对应设置；
第四重新布线层，所述第四重新布线层位于所述基板上，所述第四重新布线层与所述金属凸块键合并与所述金属凸块电连接，所述第四重新布线层显露所述第二感光区，且所述第二感光区与所述光波导布线层对应设置；
连接器，所述连接器键合于所述基板上，且所述连接器与所述光波导布线层对应设置。
可选地，还包括散热件，所述散热件与所述电芯片和/或所述第一光芯片直接和/或间接接触。
如上所述，本发明的光电集成式半导体封装结构及其制备方法，通过TSV基底、基板、重新布线层、光波导布线层及微反射镜，将光芯片及电芯片进行合封，可实现电信号布线与光信号布线的堆叠互连及交错走线，以缩小封装面积、增加布线密度、有效缩短光信号、电信号的传输路径，减少信号衰减，提高集成运算能力，满足高密度集成封装的需求。
附图说明
图1显示为本发明实施例中制备光电集成式半导体封装结构的工艺流程示意图。
图2显示为本发明实施例中形成第一重新布线层后的结构示意图。
图3显示为本发明实施例中形成沟槽后的结构示意图。
图4显示为本发明实施例中形成光波导布线层、微反射镜及第二重新布线层后的结构示意图。
图5显示为本发明实施例中形成第一支撑衬底后的结构示意图。
图6显示为本发明实施例中在形成第一金属凸块后的结构示意图。
图7显示为本发明实施例中去除第一支撑衬底键合第二支撑衬底后的结构示意图。
图8显示为本发明实施例中键合电芯片及第一光芯片后的结构示意图。
图9显示为本发明实施例中在基板上形成第四重新布线层后的结构示意图。
图10显示为本发明实施例中与基板键合及形成第二金属凸块后的结构示意图。
图11显示为本发明实施例中键合连接器后的结构示意图。
图12显示为本发明实施例中键合散热件后的结构示意图。
元件标号说明
100-TSV基底；200-TSV金属柱；300-沟槽；310-第一重新布线层；320-第二重新布线层；330-第三重新布线层；340-第四重新布线层；400-光波导布线层；500-微反射镜；610-第一支撑衬底；620-第二支撑衬底；611-第一分离层；621-第二分离层；710-第一金属凸块；720-第二金属凸块；810-电芯片；820-第一光芯片；821-第一感光区；830-第二光芯片；831-第二感光区；910-第一底部填充层；920-第二底部填充层；110-基板；120-连接器；130-散热件。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向，可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触，另外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1，本实施例提供一种光电集成式半导体封装结构的制备方法，通过TSV基底、基板、重新布线层、光波导布线层及微反射镜，将光芯片及电芯片进行合封，可实现电信号布线与光信号布线的堆叠互连及交错走线，以缩小封装面积、增加布线密度、有效缩短光信号、电信号的传输路径，减少信号衰减，提高集成运算能力，满足高密度集成封装的需求。
以下结合附图2~图12对有关所述光电集成式半导体封装结构的制备作进一步的介绍，具体包括：
首先，参阅图1及图2，执行步骤S1，提供TSV基底100，所述TSV基底100的第一面显露TSV金属柱200的第一端。
具体的，所述TSV基底100可包括尺寸为4英寸、6英寸、8英寸、12英寸等的晶圆级基底，以进一步的提高制程效率，但所述TSV基底100的尺寸并非局限于此。
接着，执行步骤S2，于所述TSV基底100的第一面上形成第一重新布线层310，且所述第一重新布线层310与所述TSV金属柱200的第一端电连接。
具体的，所述第一重新布线层310可为大马士革重新布线层，其中，介电层的材质可包括氧化硅或氮化硅等，金属布线的材质可包括铜、铝等，通过所述第一重新布线层310可获得较小的线宽线距，以满足后续的高密度连接需求，关于所述第一重新布线层310的材质、层数、布局、制备方法等，可根据需要进行选择，此处不作过分限制。
接着，参阅图1及图3，执行步骤S3，图形化所述第一重新布线层310及所述TSV基底100，形成贯穿所述第一重新布线层310且位于所述TSV基底100中的沟槽300。
具体的，形成所述沟槽300的方法可包括如机械钻孔法、激光钻孔法、化学蚀刻法等，具体可根据需要进行选择，此处不作过分限制。
接着，参阅图1及图4，执行步骤S4，于所述第一重新布线层310上形成图形化的光波导布线层400、微反射镜500及第二重新布线层320，所述第二重新布线层320与所述第一重新布线层310电连接，所述光波导布线层400填充所述沟槽300并与所述微反射镜500对应设置，以使得所述光波导布线层400与所述微反射镜500之间可进行良好的光传输，且所述第二重新布线层320覆盖所述光波导布线层400显露所述微反射镜500，以便于通过显露的所述微反射镜500进行光传输。
作为示例，形成所述光波导布线层400的方法可包括半导体曝光显影法，形成的所述光波导布线层400可包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层，如有机聚合物光波导布线层的材料可采用聚甲基丙烯酸甲酯（PMMA）、聚苯乙烯（PS）、聚碳酸酯（PC）环氧树脂、含氟聚酰亚胺等，关于所述光波导布线层400的材质、分布及制备此处不作过分限制。
作为示例，形成所述微反射镜500的方法可包括半导体曝光显影图案化法，且优选所述微反射镜500可与所述第二重新布线层320同步形成，但并非局限于此，还可采用键合法将事先制备的所述微反射镜500键合于所述第一重新布线层310上。
其中，所述微反射镜500的结构可包括内部为高分子材料或无机硅材料，表面为金属材料覆盖的复合结构，关于所述微反射镜500的材质、分布、形貌及制备方法等此处不作过分限制。
作为示例，所述第二重新布线层320优选为有机重新布线层，即所述第二重新布线层320的介电层可采用如聚酰亚胺（PI）等，以便于后续与芯片的电连接，且在制备所述第二重新布线层320时，可避免高温对所述光波导布线层400的影响，关于所述第二重新布线层320的材质、层数、布局、制备方法等，可根据需要进行选择，此处不作过分限制。
具体的，于所述第一重新布线层310上形成图形化的所述光波导布线层400、所述微反射镜500及所述第二重新布线层320的先后顺序可根据各部件所选用的工艺进行变换，如可先通过半导体曝光显影法于所述第一重新布线层310上形成图形化的所述光波导布线层400，而后通过键合法将事先制备的所述微反射镜500贴合在所述第一重新布线层310上，最后再采用半导体曝光显影法形成所述第二重新布线层320；当然也可先采用键合法将事先制备的所述微反射镜500贴合在所述第一重新布线层310上，而后形成所述光波导布线层400及所述第二重新布线层320；当然还可先形成所述光波导布线层400而后同步形成具有相同材料组成的所述微反射镜500及所述第二重新布线层320。关于所述光波导布线层400、所述微反射镜500及所述第二重新布线层320的制备先后顺序此处不作过分限制。
接着，参阅图1及图5，执行步骤S5，提供第一支撑衬底610，将所述第二重新布线层320与所述第一支撑衬底610键合。
具体的，所述第一支撑衬底610可包括如玻璃衬底、金属衬底、半导体衬底等，以通过所述第一支撑衬底610为后续制程提供支撑，其中，为便于后续去除所述第一支撑衬底610，本实施例中，优选在所述第一支撑衬底610的表面形成有第一分离层611，所述第一分离层611包括但不限于胶带及聚合物层，如所述第一分离层611可选用光热转换层，从而后续可采用如激光等对所述第一分离层611进行加热，以去除所述第一支撑衬底610，提高操作便捷性。
接着，参阅图1及图6，执行步骤S6，减薄所述TSV基底100，显露所述TSV金属柱200的第二端及所述光波导布线层400。
具体的，可采用如化学机械研磨（CMP）工艺以显露所述TSV金属柱200的第二端及所述光波导布线层400的低端，并提供表面较为平整的所述TSV基底100，以便于后续工艺的进行，当然也可仅采用如机械研磨等工艺显露所述TSV金属柱200及所述光波导布线层400，此处不作过分限定。
接着，执行步骤S7，于所述TSV基底100的第二面上形成第三重新布线层330及第一金属凸块710，所述第三重新布线层330与所述TSV金属柱200的第二端电连接，所述第一金属凸块710与所述第三重新布线层330电连接，且所述第三重新布线层330显露所述光波导布线层400。
具体的，所述第三重新布线层330可为有机重新布线层，即所述第三重新布线层330的介电层的材料可选为PI等，关于所述第三重新布线层330的材质、层数、布局、制备方法等，可根据需要进行选择，此处不作过分限制。
其中，所述第一金属凸块710可为C4金属凸块，但并非局限于此，此处不作过分限制。
接着，参阅图1及图7，执行步骤S8，去除所述第一支撑衬底610，提供第二支撑衬底620，将所述第一金属凸块710与所述第二支撑衬底620键合。
具体的，所述第二支撑衬底620可包括如玻璃衬底、金属衬底、半导体衬底等，以通过所述第二支撑衬底620为后续制程提供支撑，其中，为便于后续去除所述第二支撑衬底620，本实施例中，优选在所述第二支撑衬底620的表面形成有第二分离层621，所述第二分离层621包括但不限于胶带及聚合物层，如所述第二分离层621可选用光热转换层，从而后续可采用如激光等对所述第二分离层621进行加热，以去除所述第二支撑衬底620，提高操作便捷性。
接着，执行步骤S9，于所述第二重新布线层320上键合电芯片810及第一光芯片820，所述电芯片810及所述第一光芯片820均与所述第二重新布线层320电连接，且所述第一光芯片820的第一感光区821与所述微反射镜500对应设置，以使得所述微反射镜500与所述第一感光区821可进行光传输。
具体的，优选所述电芯片810及所述第一光芯片820均采用倒置贴合（Flip-Chip）的方式与所述第二重新布线层320电连接，关于所述电芯片810及所述第一光芯片820的种类此处不作过分限制。
优选地，所述电芯片810、所述第一光芯片820与所述第二重新布线层320之间还可以形成有填充缝隙的第一底部填充层910，以形成保护层，提高结合强度，且可避免水分、气体等的影响。关于所述第一底部填充层910的材质可根据需要进行选择，为绝缘材质即可，此处不作过分限制。
接着，参阅图1及图8，执行步骤S10，去除所述第二支撑衬底620，及参阅图9，提供基板110，所述基板110中设置有第二光芯片830。
具体的，通过在所述基板110中设置所述第二光芯片830，可将光芯片沿竖向分层设置，从而可进一步的缩小封装面积，缩短光信号传输路径，减少光信号衰减。作为示例，当为晶圆级制备时，在去除所述第二支撑衬底620后，可进行晶圆切割的步骤，以将晶圆级的结构分割成如图8中的单体结构，关于切割工艺此处不作限定。
接着，参阅图1及图9，执行步骤S11，于所述基板110上形成第四重新布线层340，所述第四重新布线层340与所述基板110电连接，且所述第四重新布线层340显露所述第二光芯片830的第二感光区831。
具体的，所述第四重新布线层340可为有机重新布线层，即所述第四重新布线层340的介电层的材料可选为PI等，关于所述第四重新布线层340的材质、层数、布局、制备方法等，可根据需要进行选择，此处不作过分限制。
接着，参阅图1及图10，执行步骤S12，将所述第一金属凸块710与所述第四重新布线层340键合，所述第四重新布线层340与所述第一金属凸块710电连接，且所述光波导布线层400与所述第二感光区831对应设置。
作为示例，参阅图10，在将所述第一金属凸块710与所述第四重新布线层340键合后，可在所述第三重新布线层330与所述第四重新布线层340之间形成填充缝隙的第二底部填充层920，以形成保护层，提高结合强度，且可避免水分、气体等的影响。关于所述第二底部填充层920的材质可根据需要进行选择，为绝缘材质即可，此处不作过分限制。
进一步的，在将所述第一金属凸块710与所述第四重新布线层340键合后，还可提供载具，以在所述基板110的表面形成第二金属凸块720，以便于后续的电性引出。
接着，参阅图1及图11，执行步骤S13，提供连接器120，将所述连接器120键合于所述基板110上，且所述连接器120与所述光波导布线层400对应设置，以实现光传输。所述第一光芯片820发出的光信号通过所述微反射镜500转变方向进入所述光波导布线层400并由所述连接器120向外传输；所述第二光芯片830发出的光信号进入所述光波导布线层400并由所述连接器120向外传输。关于所述连接器120的具体种类此处不作过分限制。
进一步的，参阅图12，还可包括提供散热件130并键合所述散热件130的步骤，其中，键合后的所述散热件130可与所述电芯片810和/或所述第一光芯片820直接和/或间接接触。
具体的，所述散热件130可采用如铝散热盖板或其他材质的散热盖板，如铁、铜等，此处不作过分限制，且所述散热件130与所述电芯片810和/或所述第一光芯片820可直接接触也可间接接触，此处不作过分限制，从而通过所述散热件130可进行良好散热。
参阅图2~图12，本实施例还提供一种光电集成式半导体封装结构，所述光电集成式半导体封装结构可直接采用上述制备工艺制备，从而有关所述半导体封装结构的材质、制备工艺等均可参阅上述内容，当然根据需要，所述光电集成式半导体封装结构也可采用其他制备工艺制备。
具体的，本实施例中，所述光电集成式半导体封装结构包括：TSV基底100、沟槽300、第一重新布线层310、光波导布线层400、微反射镜500、第二重新布线层320、第三重新布线层330、第一金属凸块710、电芯片810、第一光芯片820、基板110、第四重新布线层340及连接器120。
其中，所述TSV基底100的第一面显露TSV金属柱200的第一端；所述第一重新布线层310位于所述TSV基底100的第一面上，且所述第一重新布线层310与所述TSV金属柱200的第一端电连接；所述沟槽300贯穿所述第一重新布线层310及所述TSV基底100；图形化的所述光波导布线层400位于所述第一重新布线层310上且填充所述沟槽300；所述微反射镜500位于所述第一重新布线层310上，且所述光波导布线层400与所述微反射镜500对应设置；所述第二重新布线层320位于所述第一重新布线层310上并与所述第一重新布线层310电连接，且覆盖所述光波导布线层400显露所述微反射镜500；所述第三重新布线层330位于所述TSV基底100的第二面上并与所述TSV金属柱200的第二端电连接，且显露所述光波导布线层400；所述第一金属凸块710位于所述第三重新布线层330上，且与所述第三重新布线层330电连接；所述电芯片810及所述第一光芯片820均键合于所述第二重新布线层320上，所述电芯片810及所述第一光芯片820均与所述第二重新布线层320电连接，且所述第一光芯片820的第一感光区821与所述微反射镜500对应设置；所述基板110中设置有第二光芯片830，且所述第二光芯片830的第二感光区831与所述光波导布线层400对应设置；所述第四重新布线层340位于所述基板110上，所述第四重新布线层340与所述第一金属凸块710键合并与所述第一金属凸块710电连接，所述第四重新布线层340显露所述第二感光区831，且所述第二感光区831与所述光波导布线层400对应设置；所述连接器120键合于所述基板110上，且所述连接器120与所述光波导布线层400对应设置。
进一步的，在所述基板110的表面还可包括第二金属凸块720，以便于后续的电性引出。
进一步的，在所述电芯片810、所述第一光芯片820与所述第二重新布线层320之间还可具有第一底部填充层910，以形成保护层，提高结合强度，且可避免水分、气体等的影响；以及在所述第三重新布线层330与所述第四重新布线层340之间还可具有填充缝隙的第二底部填充层920，以形成保护层，提高结合强度，且可避免水分、气体等的影响。
进一步的，还可包括散热件130，所述散热件130可与所述电芯片810和/或所述第一光芯片820直接和/或间接接触，以通过所述散热件130进行良好散热。
综上所述，本发明的光电集成式半导体封装结构及其制备方法，通过TSV基底、基板、重新布线层、光波导布线层及微反射镜，将光芯片及电芯片进行合封，可实现电信号布线与光信号布线的堆叠互连及交错走线，以缩小封装面积、增加布线密度、有效缩短光信号、电信号的传输路径，减少信号衰减，提高集成运算能力，满足高密度集成封装的需求。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种光电集成式半导体封装结构的制备方法，其特征在于，包括以下步骤：
提供TSV基底，所述TSV基底的第一面显露TSV金属柱的第一端；
于所述TSV基底的第一面上形成第一重新布线层，且所述第一重新布线层与所述TSV金属柱的第一端电连接；
图形化所述第一重新布线层及所述TSV基底，形成贯穿所述第一重新布线层且位于所述TSV基底中的沟槽；
于所述第一重新布线层上形成图形化的光波导布线层、微反射镜及第二重新布线层，所述第二重新布线层与所述第一重新布线层电连接，所述光波导布线层填充所述沟槽并与所述微反射镜对应设置，且所述第二重新布线层覆盖所述光波导布线层显露所述微反射镜；
提供第一支撑衬底，将所述第二重新布线层与所述第一支撑衬底键合；
减薄所述TSV基底，显露所述TSV金属柱的第二端及所述光波导布线层；
于所述TSV基底的第二面上形成第三重新布线层及金属凸块，所述第三重新布线层与所述TSV金属柱的第二端电连接，所述金属凸块与所述第三重新布线层电连接，且所述第三重新布线层显露所述光波导布线层；
去除所述第一支撑衬底，提供第二支撑衬底，将所述金属凸块与所述第二支撑衬底键合；
于所述第二重新布线层上键合电芯片及第一光芯片，所述电芯片及所述第一光芯片均与所述第二重新布线层电连接，且所述第一光芯片的第一感光区与所述微反射镜对应设置；
去除所述第二支撑衬底，提供基板，所述基板中设置有第二光芯片；
于所述基板上形成第四重新布线层，所述第四重新布线层与所述基板电连接，且所述第四重新布线层显露所述第二光芯片的第二感光区；
将所述金属凸块与所述第四重新布线层键合，所述第四重新布线层与所述金属凸块电连接，且所述光波导布线层与所述第二感光区对应设置；
提供连接器，将所述连接器键合于所述基板上，且所述连接器与所述光波导布线层对应设置。
2.根据权利要求1所述的光电集成式半导体封装结构的制备方法，其特征在于：形成所述微反射镜的方法包括半导体曝光显影图案化法或键合法。
3.根据权利要求2所述的光电集成式半导体封装结构的制备方法，其特征在于：当采用半导体曝光显影图案化法制备所述微反射镜时，所述微反射镜与所述第二重新布线层同步形成。
4.根据权利要求1所述的光电集成式半导体封装结构的制备方法，其特征在于：形成所述光波导布线层的方法包括半导体曝光显影法，形成的所述光波导布线层包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层。
5.根据权利要求1所述的光电集成式半导体封装结构的制备方法，其特征在于：还包括提供散热件并键合所述散热件的步骤，其中，键合后的所述散热件与所述电芯片和/或所述第一光芯片直接和/或间接接触。
6.根据权利要求1所述的光电集成式半导体封装结构的制备方法，其特征在于：在去除所述第二支撑衬底后还包括进行晶圆切割的步骤。
7.根据权利要求1所述的光电集成式半导体封装结构的制备方法，其特征在于：所述电芯片、所述第一光芯片及所述第二重新布线层之间形成有填充缝隙的第一底部填充层；所述第三重新布线层与所述第四重新布线层之间形成有填充缝隙的第二底部填充层。
8.根据权利要求1所述的光电集成式半导体封装结构的制备方法，其特征在于：形成的所述第一重新布线层包括大马士革重新布线层；形成的所述第二重新布线层包括有机重新布线层；形成的所述第三重新布线层包括有机重新布线层；形成的所述第四重新布线层包括有机重新布线层。
9.一种光电集成式半导体封装结构，其特征在于，所述光电集成式半导体封装结构包括：
TSV基底，所述TSV基底的第一面显露TSV金属柱的第一端；
第一重新布线层，所述第一重新布线层位于所述TSV基底的第一面上，且所述第一重新布线层与所述TSV金属柱的第一端电连接；
沟槽，所述沟槽贯穿所述第一重新布线层及所述TSV基底；
图形化的光波导布线层，所述光波导布线层位于所述第一重新布线层上且填充所述沟槽；
微反射镜，所述微反射镜位于所述第一重新布线层上，且所述光波导布线层与所述微反射镜对应设置；
第二重新布线层，所述第二重新布线层位于所述第一重新布线层上并与所述第一重新布线层电连接，且覆盖所述光波导布线层显露所述微反射镜；
第三重新布线层，所述第三重新布线层位于所述TSV基底的第二面上并与所述TSV金属柱的第二端电连接，且显露所述光波导布线层；
金属凸块，所述金属凸块位于所述第三重新布线层上，且与所述第三重新布线层电连接；
电芯片及第一光芯片，所述电芯片及所述第一光芯片均键合于所述第二重新布线层上，所述电芯片及所述第一光芯片均与所述第二重新布线层电连接，且所述第一光芯片的第一感光区与所述微反射镜对应设置；
基板，所述基板中设置有第二光芯片，且所述第二光芯片的第二感光区与所述光波导布线层对应设置；
第四重新布线层，所述第四重新布线层位于所述基板上，所述第四重新布线层与所述金属凸块键合并与所述金属凸块电连接，所述第四重新布线层显露所述第二感光区，且所述第二感光区与所述光波导布线层对应设置；
连接器，所述连接器键合于所述基板上，且所述连接器与所述光波导布线层对应设置。
10.根据权利要求9所述的光电集成式半导体封装结构，其特征在于：还包括散热件，所述散热件与所述电芯片和/或所述第一光芯片直接和/或间接接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311219985.2A CN116960003B (zh) | 2023-09-21 | 2023-09-21 | 光电集成式半导体封装结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311219985.2A CN116960003B (zh) | 2023-09-21 | 2023-09-21 | 光电集成式半导体封装结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116960003A CN116960003A (zh) | 2023-10-27 |
| CN116960003B true CN116960003B (zh) | 2023-11-24 |
Family
ID=88453257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311219985.2A Active CN116960003B (zh) | 2023-09-21 | 2023-09-21 | 光电集成式半导体封装结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116960003B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006126370A (ja) * | 2004-10-27 | 2006-05-18 | Sony Corp | 光電複合装置、それに用いられるｉｃソケットおよび光導波路、並びにそれを用いた電子機器 |
| CN103779323A (zh) * | 2014-01-28 | 2014-05-07 | 华进半导体封装先导技术研发中心有限公司 | 柔性嵌入式光互连结构及其制作方法 |
| CN106980159A (zh) * | 2017-03-07 | 2017-07-25 | 中国科学院微电子研究所 | 基于光电混合集成的光电模块封装结构 |
| WO2022048124A1 (zh) * | 2020-09-04 | 2022-03-10 | 华进半导体封装先导技术研发中心有限公司 | 一种光电芯片封装结构及其封装方法 |
| CN116469881A (zh) * | 2022-10-09 | 2023-07-21 | 深南电路股份有限公司 | 一种光波导嵌入式封装结构及其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11320610B2 (en) * | 2020-04-07 | 2022-05-03 | Cisco Technology, Inc. | Integration of power and optics through cold plate for delivery to electronic and photonic integrated circuits |
| WO2022109349A1 (en) * | 2020-11-20 | 2022-05-27 | Nubis Communications, Inc. | Thermal design for rack mount systems including optical communication modules |
| US20230258886A1 (en) * | 2022-02-16 | 2023-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package structure with multiple waveguides |
-
2023
- 2023-09-21 CN CN202311219985.2A patent/CN116960003B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006126370A (ja) * | 2004-10-27 | 2006-05-18 | Sony Corp | 光電複合装置、それに用いられるｉｃソケットおよび光導波路、並びにそれを用いた電子機器 |
| CN103779323A (zh) * | 2014-01-28 | 2014-05-07 | 华进半导体封装先导技术研发中心有限公司 | 柔性嵌入式光互连结构及其制作方法 |
| CN106980159A (zh) * | 2017-03-07 | 2017-07-25 | 中国科学院微电子研究所 | 基于光电混合集成的光电模块封装结构 |
| WO2022048124A1 (zh) * | 2020-09-04 | 2022-03-10 | 华进半导体封装先导技术研发中心有限公司 | 一种光电芯片封装结构及其封装方法 |
| CN116469881A (zh) * | 2022-10-09 | 2023-07-21 | 深南电路股份有限公司 | 一种光波导嵌入式封装结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116960003A (zh) | 2023-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI351727B (en) | Device and method for fabricating double-sided soi | |
| CN110504247A (zh) | 集成电路封装件及其形成方法 | |
| CN110739229A (zh) | 芯片封装体结构的制造方法 | |
| KR102480685B1 (ko) | 반도체 디바이스 및 제조 방법 | |
| KR102486221B1 (ko) | 반도체 디바이스들 및 제조 방법들 | |
| CN110890349A (zh) | 一种带有光互连接口的光电芯片三维封装结构及其制造方法 | |
| CN116960002B (zh) | 光电集成式半导体封装结构及其制备方法 | |
| TW202146959A (zh) | 利用光纖對準構造的後晶片晶圓級扇出型封裝 | |
| US20230393336A1 (en) | Photonic semiconductor device and method of manufacture | |
| CN210897268U (zh) | 一种带有光互连接口的光电芯片三维封装结构 | |
| CN115799219A (zh) | 光电集成式半导体封装结构及制备方法 | |
| CN116960003B (zh) | 光电集成式半导体封装结构及其制备方法 | |
| US20230369274A1 (en) | Integrated circuit package and method of forming same | |
| CN112017973B (zh) | 硅光模块的封装方法及硅光模块 | |
| CN117293039A (zh) | 光电集成式半导体封装结构及其制备方法 | |
| CN117316783A (zh) | 2.5d光电集成式半导体封装结构及其制备方法 | |
| TW202245286A (zh) | 矽光子結構及其製造方法以及晶圓級系統 | |
| WO2024113750A1 (zh) | 光电集成式半导体封装结构及制备方法 | |
| CN117096037B (zh) | 基于光栅的半导体光电封装结构及其制备方法 | |
| CN220568969U (zh) | 封装结构 | |
| US20240077669A1 (en) | Integrated circuit package and method of forming same | |
| US20240128208A1 (en) | Semiconductor package and semiconductor package assembly with edge side interconnection and method of forming the same | |
| CN219831453U (zh) | 芯片系统封装结构 | |
| US20240113056A1 (en) | Semiconductor device and methods of manufacture | |
| US20230384517A1 (en) | Structure and process for photonic packages |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |