CN117096037B - 基于光栅的半导体光电封装结构及其制备方法 - Google Patents

基于光栅的半导体光电封装结构及其制备方法 Download PDF

Info

Publication number
CN117096037B
CN117096037B CN202311360933.7A CN202311360933A CN117096037B CN 117096037 B CN117096037 B CN 117096037B CN 202311360933 A CN202311360933 A CN 202311360933A CN 117096037 B CN117096037 B CN 117096037B
Authority
CN
China
Prior art keywords
layer
optical waveguide
metal
optical
grating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311360933.7A
Other languages
English (en)
Other versions
CN117096037A (zh
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN202311360933.7A priority Critical patent/CN117096037B/zh
Publication of CN117096037A publication Critical patent/CN117096037A/zh
Application granted granted Critical
Publication of CN117096037B publication Critical patent/CN117096037B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/424—Mounting of the optical light guide
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4244—Mounting of the optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本发明提供一种基于光栅的半导体光电封装结构及其制备方法，通过制备复合功能芯片，使得复合功能芯片的一侧具有电金属布线层以结合金属柱及重新布线层进行电传输，另一侧则具有倾斜反射光栅，以结合光波导布线层及光芯片进行光传输，从而可实现光芯片与电芯片的组合封装，实现光电集成，减小封装尺寸、降低功耗、提高可靠性，且适用于高密度集成封装，可实现良好的光电信号传输。

Description

基于光栅的半导体光电封装结构及其制备方法
技术领域
本发明属于半导体制造技术领域，涉及一种基于光栅的半导体光电封装结构及其制备方法。
背景技术
随着大数据、人工智能、远程医疗、物联网、电子商务、5G通信的不断发展，全球数据流量爆发式地增长，更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。
为了满足互联网流量的需求，数据中心节点带宽需要达到10Tb/s，为了减缓数据中心能耗增长的趋势，必须想办法降低系统、器件的功耗。在超高数据容量的驱动下，传统的电芯片制程逐渐接近10nm尺寸，CMOS工艺即将遇到物理极限，由于光具有信号衰减小、能耗低、高带宽以及与CMOS兼容的性能，业界普遍认为硅光芯片有机结合了成熟微电子和光电子技术，既可减小芯片尺寸、降低成本与功耗，还可提高可靠性，有望成为“超越摩尔”的高速信息引擎。因此，引入硅光技术十分必要，由于硅光技术引入的目的是增加输入/输出（input/output，I/O）带宽并最大限度地降低能耗，光集成电路（PIC）和电集成电路（EIC）如何封装致关重要，这些因素将直接影响到I/O的带宽和能耗。
现有的光电集成式半导体封装结构大多直接将光集成芯片及电集成芯片键合于基板上，通过打线（wire-bonds）或倒置贴合（Flip-Chip）的方式与基板电连接。由于硅光工艺节点相对电芯片而言，比较落后，如目前单片集成开发的硅光工艺节点为45nm和32nm制程，这与电芯片10nm以下的工艺节点相比相差甚远，从而现有的光电集成式半导体封装结构难以满足高密度集成封装的需求。
因此，提供一种基于光栅的半导体光电封装结构及其制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于光栅的半导体光电封装结构及其制备方法，用于解决现有技术中难以将光芯片与电芯片进行高密度集成封装的问题。
为实现上述目的及其他相关目的，本发明提供一种基于光栅的半导体光电封装结构的制备方法，包括以下步骤：
提供晶圆级电芯片，所述晶圆级电芯片包括位于顶部的电路区及位于底部的基底区；
图形化所述晶圆级电芯片，于所述基底区中形成倾斜凹槽以构成倾斜反射光栅；
于所述电路区的表面形成金属连接件，且所述金属连接件与所述电路区电连接；
进行切割，形成复合功能芯片；
提供表面具有分离层的支撑衬底，于所述分离层上形成重新布线层；
于所述重新布线层上形成金属柱，以及通过所述金属连接件将所述复合功能芯片键合于所述重新布线层上，且所述金属柱的第一端及所述金属连接件均与所述重新布线层电连接；
形成封装层，所述封装层覆盖所述金属柱、所述复合功能芯片及所述重新布线层，且显露所述金属柱的第二端及所述倾斜反射光栅；
于所述封装层上形成光波导布线层，所述光波导布线层与所述倾斜反射光栅对应设置；
提供具有感光区的光芯片，将所述光芯片键合于所述封装层上，所述光芯片与所述金属柱的第二端电连接，且所述感光区与所述倾斜反射光栅对应设置。
可选地，形成的所述倾斜反射光栅的倾斜角度为30°~60°或120°~150°。
可选地，还包括形成覆盖所述倾斜凹槽的第一光保护层的步骤和/或还包括形成覆盖所述光波导布线层的第二光保护层的步骤，且所述第二光保护层显露部分所述光波导布线层以构成波导光口；形成所述第一光保护层及所述第二光保护层的方法包括半导体曝光显影法，形成的所述第一光保护层包括金属光保护层或有机无机复合光保护层，形成的所述第二光保护层包括金属光保护层或有机无机复合光保护层。
可选地，形成所述光波导布线层的方法包括半导体曝光显影法，形成的所述光波导布线层包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层。
可选地，还包括形成填充所述倾斜凹槽的填充层的步骤，所述填充层包括高分子透光材料填充层。
本发明还提供一种基于光栅的半导体光电封装结构，所述的基于光栅的半导体光电封装结构包括：
重新布线层；
复合功能芯片，所述复合功能芯片位于所述重新布线层上，包括位于顶部的电路区及位于底部的基底区，且所述基底区中具有构成倾斜反射光栅的倾斜凹槽，所述电路区的表面具有与所述电路区电连接的金属连接件，且所述金属连接件与所述重新布线层电连接；
金属柱，所述金属柱位于所述重新布线层上，且所述金属柱的第一端与所述重新布线层电连接；
封装层，所述封装层覆盖所述金属柱、所述复合功能芯片及所述重新布线层，且显露所述金属柱的第二端及所述倾斜反射光栅；
光波导布线层，所述光波导布线层位于所述封装层上，且与所述倾斜反射光栅对应设置；
光芯片，所述光芯片键合于所述封装层上，所述光芯片具有感光区，且所述光芯片与所述金属柱的第二端电连接，所述感光区与所述倾斜反射光栅对应设置。
可选地，所述倾斜反射光栅的倾斜角度为30°~60°或120°~150°。
可选地，还包括覆盖所述倾斜凹槽的第一光保护层和/或覆盖所述光波导布线层的第二光保护层，且所述第二光保护层显露部分所述光波导布线层以构成波导光口，其中，所述第一光保护层包括金属光保护层或有机无机复合光保护层，所述第二光保护层包括金属光保护层或有机无机复合光保护层。
可选地，所述光波导布线层包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层。
可选地，还包括填充所述倾斜凹槽的填充层，所述填充层包括高分子透光材料填充层。
如上所述，本发明的基于光栅的半导体光电封装结构及其制备方法，通过制备复合功能芯片，使得复合功能芯片的一侧具有电金属布线层以结合金属柱及重新布线层进行电传输，另一侧则具有倾斜反射光栅，以结合光波导布线层及光芯片进行光传输，从而可实现光芯片与电芯片的组合封装，实现光电集成，减小封装尺寸、降低功耗、提高可靠性，且适用于高密度集成封装，可实现良好的光电信号传输。
附图说明
图1显示为本发明实施例中基于光栅的半导体光电封装结构的工艺流程示意图。
图2显示为本发明实施例中晶圆级电芯片的结构示意图。
图3a显示为本发明实施例中形成倾斜反射光栅后的结构示意图。
图3b显示为本发明实施例中形成倾斜反射光栅后的另一结构示意图。
图4显示为本发明实施例中形成填充层后的结构示意图。
图5显示为本发明实施例中形成第一金属连接件及进行切割形成复合功能芯片后的结构示意图。
图6显示为本发明实施例中具有分离层的支撑衬底的结构示意图。
图7显示为本发明实施例中形成重新布线层、金属柱及键合复合功能芯片后的结构示意图。
图8显示为本发明实施例中形成封装层后的结构示意图。
图9显示为本发明实施例中形成光波导布线层后的结构示意图。
图10显示为本发明实施例中键合光芯片及形成第二金属连接件后的结构示意图。
图11显示为图10中A区域的放大结构示意图。
元件标号说明
100-复合功能芯片；101-晶圆级电芯片；101a-电路区；101b-基底区；102-焊盘；103-倾斜反射光栅；1031-倾斜凹槽；104-填充层；105-第一金属连接件；200-支撑衬底；300-分离层；400-重新布线层；500-金属柱；600-封装层；700-光波导布线层；800-光芯片；801-感光区；900-第二金属连接件。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向，可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触，另外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1，本实施例提供一种基于光栅的半导体光电封装结构及其制备方法，通过制备复合功能芯片，使得复合功能芯片的一侧具有电金属布线层以结合金属柱及重新布线层进行电传输，另一侧则具有倾斜反射光栅，以结合光波导布线层及光芯片进行光传输，从而可实现光芯片与电芯片的组合封装，实现光电集成，减小封装尺寸、降低功耗、提高可靠性，且适用于高密度集成封装，可实现良好的光电信号传输。
以下结合附图2~图11对有关所述半导体光电封装结构的制备作进一步的介绍。
首先，参阅图1及图2，执行步骤S1，提供晶圆级电芯片101，所述晶圆级电芯片101包括位于顶部的电路区101a及位于底部的基底区101b。
具体的，所述晶圆级电芯片101的尺寸可包括如4英寸、6英寸、8英寸、12英寸等，关于所述晶圆级电芯片101的尺寸并非局限于此，可根据需要进行选择。
其中，所述电路区101a设置于所述晶圆级电芯片101的顶部用以进行电信号传输，所述晶圆级电芯片101的所述基底区101b可为后续制备倾斜反射光栅103提供空间。所述晶圆级电芯片101中的所述基底区101b的材质可包括如硅材料、玻璃材料或氧化硅材料等，此处不作过分限制，关于所述晶圆级电芯片101的具体种类可根据需要进行选择。
图2中仅示意了所述电路区101a中用以电性连接的焊盘102，关于所述电路区101a的金属布线层的设置并未示意。
接着，参阅图1、图3a及图3b，执行步骤S2，图形化所述晶圆级电芯片101，于所述基底区101b中形成倾斜凹槽1031以构成倾斜反射光栅103。
具体的，在所述晶圆级电芯片101的底部无电路区域可使用半导体光刻技术进行图案化，如采用具有倾斜角度的图案化掩膜版，通过在光刻胶中形成具有倾斜角度的图案后，再进行干法刻蚀或湿法刻蚀，即可形成具有倾斜角度的所述倾斜凹槽1031，其中，通过所述倾斜凹槽1031可构成若干平行、等宽、等距的狭缝，从而构成具有一定倾斜角度的平面反射光栅，即构成所述倾斜反射光栅103，以通过所述倾斜反射光栅103作为光传输的中间媒介，实现光芯片800与光波导布线层700之间的光传输，如图11。
作为示例，形成的所述倾斜反射光栅103的倾斜角度可为30°~60°或120°~150°。
具体的，如图3a示意了倾斜角度为120°~150°的所述倾斜反射光栅103，如倾斜角度可为120°、130°、150°等，当然，所述倾斜反射光栅103的倾斜角度也可如图3b所示为30°~60°，如倾斜角度可为30°、40°、60°等，通过改变所述倾斜反射光栅103的倾斜角度，可控制光反射的角度，以便于所述光芯片800与所述光波导布线层700之间的光传输，关于倾斜角度的选择及所述倾斜凹槽1031之间的间距，开口形貌等可根据需要进行选择，此处不作过分限制。
作为示例，在形成所述倾斜凹槽1031后，还可包括形成覆盖所述倾斜凹槽1031的第一光保护层（未图示）的步骤，以通过所述第一光保护层降低光损耗，其中，形成所述第一光保护层的方法可包括半导体曝光显影法，形成的所述第一光保护层可包括金属光保护层或有机无机复合光保护层，此处不作过分限制。
作为示例，如图4，还可包括形成填充所述倾斜凹槽1031的填充层104的步骤，如采用涂布法等形成填充所述倾斜凹槽1031的所述填充层104，其中，所述填充层104可包括高分子透光材料填充层，如高分子透光PI材料或PBO材料等，此处不作过分限制，以通过所述填充层104填充所述倾斜凹槽1031，便于后续的工艺操作。
接着，参阅图1及图5，执行步骤S3，于所述电路区101a的表面形成第一金属连接件105，且所述第一金属连接件105与所述电路区101a电连接。
具体的，参阅图5，本实施例中，所述第一金属连接件105采用由金属柱及金属凸块构成的复合结构，且所述第一金属连接件105与所述焊盘102电连接，以便于后续的电性连接，关于所述第一金属连接件105的种类并非局限于此，还可为金属凸块或金属柱等，此处不作过分限制，可根据需要进行选择。
接着，参阅图1及图5，执行步骤S4，进行切割，形成复合功能芯片100。
作为示例，进行切割形成所述复合功能芯片100的方法可包括机械切割法或激光切割法，具体可根据需要进行选择。
接着，参阅图1、图5、图6及图7，执行步骤S5，提供表面具有分离层300的支撑衬底200，于所述分离层300上形成重新布线层400。
具体的，所述分离层300可包括但不限于胶带及聚合物层，如所述分离层300可选用光热转换层，从而后续可采用如激光等对所述分离层300进行加热，以去除所述支撑衬底200，提高操作便捷性。
其中，所述重新布线层400包括绝缘介质层及金属布线层，通过所述金属布线层可进行电连接，关于所述重新布线层400的具体材质、结构及制备等，此处不作过分限制，可根据需要进行选择。
接着，参阅图1及图7，执行步骤S6，于所述重新布线层400上形成金属柱500，以及通过所述第一金属连接件105将所述复合功能芯片100键合于所述重新布线层400上，且所述金属柱500的第一端及所述第一金属连接件105均与所述重新布线层400电连接。
具体的，形成所述金属柱500及键合所述复合功能芯片100的先后顺序此处不作过分限制，可根据需要进行选择。所述金属柱500可采用如铜金属柱，但并非局限于此，关于制备所述金属柱500的方法此处不作限定。
接着，参阅图1及图8，执行步骤S7，形成封装层600，所述封装层600覆盖所述金属柱500、所述复合功能芯片100及所述重新布线层400，且显露所述金属柱500的第二端及所述倾斜反射光栅103。
具体的，所述封装层600的材质可采用较为常用的环氧树脂等，形成所述封装层600的方法可包括如模塑成型、真空层压成型及旋涂成型等，关于所述封装层600的材质及形成方法此处不作限制。
其中，在形成所述封装层600之后，可采用研磨的方式以显露所述金属柱500的第二端及所述倾斜反射光栅103，且通过研磨工艺，可减薄所述封装层600的厚度、获得平整表面，其中，研磨工艺可包括如化学机械研磨（Chemical Mechanical Polishing，CMP）、物理研磨、或物理研磨与CMP相结合的方式进行，此处不作过分限制。
接着，参阅图1及图9，执行步骤S8，于所述封装层600上形成光波导布线层700，所述光波导布线层700与所述倾斜反射光栅103对应设置，以进行光传输。
作为示例，形成所述光波导布线层700的方法可包括半导体曝光显影法，形成的所述光波导布线层700可包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层等，如有机聚合物光波导布线层的材料可采用聚甲基丙烯酸甲酯（PMMA）、聚苯乙烯（PS）、聚碳酸酯（PC）环氧树脂、含氟聚酰亚胺等，关于所述光波导布线层700的材质、分布及制备此处不作过分限制。
作为示例，还可包括形成覆盖所述光波导布线层700的第二光保护层（未图示）的步骤，且所述第二光保护层显露部分所述光波导布线层700以构成波导光口（未图示），使得光可沿所述波导光口进行传输，关于所述波导光口的形貌及尺寸，此处不作过分限制。
其中，形成所述第二光保护层的方法可包括半导体曝光显影法，形成的所述第二光保护层可包括金属光保护层或有机无机复合光保护层等，以通过所述第二光保护层覆盖所述光波导布线层700，以降低光损失，关于所述第二光保护层的具体选择此处不作过分限制。
接着，参阅图1、图5及图10，执行步骤S9，提供具有感光区801的光芯片800，将所述光芯片800键合于所述封装层600上，所述光芯片800与所述金属柱500的第二端电连接，且所述感光区801与所述倾斜反射光栅103对应设置，以进行光传输，如图11中的带有箭头的虚线所示为光传输路径。
具体的，关于所述光芯片800、所述复合功能芯片100及所述光波导布线层700的具体数量及布局，可根据需要进行设置，此处不作过分限制。
进一步的，如图10，根据需要，还可包括去除所述分离层300及所述支撑衬底200的步骤，以显露所述重新布线层400，且可在显露的所述重新布线层400的表面形成与所述重新布线层400电连接的第二金属连接件900，以便于后续的电性连接，其中，所述第二金属连接件900可包括金属凸块等，具体种类此处不作过分限制。
具体的，当所述分离层300采用光热转换层时，可采用激光等对所述分离层300进行加热，以去除所述支撑衬底200。
进一步的，可以理解，步骤S5~步骤S9可为晶圆级的制备，以提高产能，从而在步骤S9之后还可包括切割的工艺步骤，以形成如图10中的单体结构，当然根据需要，步骤S5~步骤S9也可为直接的单体结构的制备，此处不作过分限制。
参阅图2~图11，本实施例还提供一种基于光栅的半导体光电封装结构，所述半导体光电封装结构可直接采用上述制备工艺制备，从而有关所述半导体封装结构的材质、制备工艺等均可参阅上述内容，当然根据需要，所述半导体光电封装结构也可采用其他制备工艺制备。
具体的，本实施例中，所述半导体光电封装结构包括：重新布线层400、复合功能芯片100、金属柱500、封装层600、光波导布线层700及光芯片800。
其中，所述复合功能芯片100位于所述重新布线层400上，包括位于顶部的电路区101a及位于底部的基底区101b，且所述基底区101b中具有构成倾斜反射光栅103的倾斜凹槽1031，所述电路区101a的表面具有与所述电路区101a电连接的第一金属连接件105，如金属柱、金属凸块、或金属柱与金属凸块的复合结构等，且所述第一金属连接件105与所述重新布线层400电连接；所述金属柱500位于所述重新布线层400上，且所述金属柱500的第一端与所述重新布线层400电连接；所述封装层600覆盖所述金属柱500、所述复合功能芯片100及所述重新布线层400，且显露所述金属柱500的第二端及所述倾斜反射光栅103；所述光波导布线层700位于所述封装层600上，且与所述倾斜反射光栅103对应设置，以进行光传输；所述光芯片800键合于所述封装层600上，所述光芯片800具有感光区801，且所述光芯片800与所述金属柱500的第二端电连接，所述感光区801与所述倾斜反射光栅103对应设置，以进行光传输。
具体的，所述半导体光电封装结构中，关于所述光芯片800、所述复合功能芯片100及所述光波导布线层700的具体数量及布局，可根据需要进行设置，此处不作过分限制。
作为示例，所述倾斜反射光栅103的倾斜角度可为30°~60°或120°~150°。
具体的，如图3a示意了倾斜角度为120°~150°的所述倾斜反射光栅103，如倾斜角度可为120°、130°、150°等，当然，所述倾斜反射光栅103的倾斜角度也可如图3b所示为30°~60°，如倾斜角度可为30°、40°、60°等，通过改变所述倾斜反射光栅103的倾斜角度，可控制光反射的角度，以便于所述光芯片800与所述光波导布线层700之间的光传输，关于倾斜角度的选择及所述倾斜凹槽1031之间的间距，开口形貌等可根据需要进行选择，此处不作过分限制。
作为示例，还可包括覆盖所述倾斜凹槽1031的第一光保护层（未图示）和/或覆盖所述光波导布线层700的第二光保护层（未图示），且所述第二光保护层显露部分所述光波导布线层700以构成波导光口（未图示），其中，所述第一光保护层可包括金属光保护层或有机无机复合光保护层等，所述第二光保护层可包括金属光保护层或有机无机复合光保护层等。
作为示例，所述光波导布线层700可包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层。
作为示例，还可包括填充所述倾斜凹槽1031的填充层104，所述填充层104可包括高分子透光材料填充层，如高分子透光PI材料或PBO材料等，此处不作过分限制，以通过所述填充层104填充所述倾斜凹槽1031，便于工艺操作。
进一步的，在所述重新布线层400的表面还可具有与所述重新布线层400电连接的第二金属连接件900，以便于电性连接，其中，所述第二金属连接件900可采用如金属凸块等，此处不作限定。
综上所述，本发明的基于光栅的半导体光电封装结构及其制备方法，通过制备复合功能芯片，使得复合功能芯片的一侧具有电金属布线层以结合金属柱及重新布线层进行电传输，另一侧则具有倾斜反射光栅，以结合光波导布线层及光芯片进行光传输，从而可实现光芯片与电芯片的组合封装，实现光电集成，减小封装尺寸、降低功耗、提高可靠性，且适用于高密度集成封装，可实现良好的光电信号传输。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种基于光栅的半导体光电封装结构的制备方法，其特征在于，包括以下步骤：
提供晶圆级电芯片，所述晶圆级电芯片包括位于顶部的电路区及位于底部的基底区；
图形化所述晶圆级电芯片，于所述基底区中形成倾斜凹槽以构成倾斜反射光栅；
于所述电路区的表面形成金属连接件，且所述金属连接件与所述电路区电连接；
进行切割，形成复合功能芯片；
提供表面具有分离层的支撑衬底，于所述分离层上形成重新布线层；
于所述重新布线层上形成金属柱，以及通过所述金属连接件将所述复合功能芯片键合于所述重新布线层上，且所述金属柱的第一端及所述金属连接件均与所述重新布线层电连接；
形成封装层，所述封装层覆盖所述金属柱、所述复合功能芯片及所述重新布线层，且显露所述金属柱的第二端及所述倾斜反射光栅；
于所述封装层上形成光波导布线层，所述光波导布线层与所述倾斜反射光栅对应设置；
提供具有感光区的光芯片，将所述光芯片键合于所述封装层上，所述光芯片与所述金属柱的第二端电连接，且所述感光区与所述倾斜反射光栅对应设置。
2.根据权利要求1所述的基于光栅的半导体光电封装结构的制备方法，其特征在于：形成的所述倾斜反射光栅的倾斜角度为30°~60°或120°~150°。
3.根据权利要求1所述的基于光栅的半导体光电封装结构的制备方法，其特征在于：还包括形成覆盖所述倾斜凹槽的第一光保护层的步骤和/或还包括形成覆盖所述光波导布线层的第二光保护层的步骤，且所述第二光保护层显露部分所述光波导布线层以构成波导光口；形成所述第一光保护层及所述第二光保护层的方法包括半导体曝光显影法，形成的所述第一光保护层包括金属光保护层或有机无机复合光保护层，形成的所述第二光保护层包括金属光保护层或有机无机复合光保护层。
4.根据权利要求1所述的基于光栅的半导体光电封装结构的制备方法，其特征在于：形成所述光波导布线层的方法包括半导体曝光显影法，形成的所述光波导布线层包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层。
5.根据权利要求1所述的基于光栅的半导体光电封装结构的制备方法，其特征在于：还包括形成填充所述倾斜凹槽的填充层的步骤，所述填充层包括高分子透光材料填充层。
6.一种根据权利要求1-5任一项所述的制备方法制成的基于光栅的半导体光电封装结构，其特征在于，所述的基于光栅的半导体光电封装结构包括：
重新布线层；
复合功能芯片，所述复合功能芯片位于所述重新布线层上，包括位于顶部的电路区及位于底部的基底区，且所述基底区中具有构成倾斜反射光栅的倾斜凹槽，所述电路区的表面具有与所述电路区电连接的金属连接件，且所述金属连接件与所述重新布线层电连接；
金属柱，所述金属柱位于所述重新布线层上，且所述金属柱的第一端与所述重新布线层电连接；
封装层，所述封装层覆盖所述金属柱、所述复合功能芯片及所述重新布线层，且显露所述金属柱的第二端及所述倾斜反射光栅；
光波导布线层，所述光波导布线层位于所述封装层上，且与所述倾斜反射光栅对应设置；
光芯片，所述光芯片键合于所述封装层上，所述光芯片具有感光区，且所述光芯片与所述金属柱的第二端电连接，所述感光区与所述倾斜反射光栅对应设置。
7.根据权利要求6所述的基于光栅的半导体光电封装结构，其特征在于：所述倾斜反射光栅的倾斜角度为30°~60°或120°~150°。
8.根据权利要求6所述的基于光栅的半导体光电封装结构，其特征在于：还包括覆盖所述倾斜凹槽的第一光保护层和/或覆盖所述光波导布线层的第二光保护层，且所述第二光保护层显露部分所述光波导布线层以构成波导光口，其中，所述第一光保护层包括金属光保护层或有机无机复合光保护层，所述第二光保护层包括金属光保护层或有机无机复合光保护层。
9.根据权利要求6所述的基于光栅的半导体光电封装结构，其特征在于：所述光波导布线层包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层。
10.根据权利要求6所述的基于光栅的半导体光电封装结构，其特征在于：还包括填充所述倾斜凹槽的填充层，所述填充层包括高分子透光材料填充层。
CN202311360933.7A 2023-10-20 2023-10-20 基于光栅的半导体光电封装结构及其制备方法 Active CN117096037B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311360933.7A CN117096037B (zh) 2023-10-20 2023-10-20 基于光栅的半导体光电封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311360933.7A CN117096037B (zh) 2023-10-20 2023-10-20 基于光栅的半导体光电封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN117096037A CN117096037A (zh) 2023-11-21
CN117096037B true CN117096037B (zh) 2023-12-22

Family

ID=88770225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311360933.7A Active CN117096037B (zh) 2023-10-20 2023-10-20 基于光栅的半导体光电封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN117096037B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336795A (zh) * 2015-08-26 2016-02-17 中国科学院微电子研究所 一种基于光栅接口的光子芯片封装结构及其制作方法
CN108091629A (zh) * 2017-12-08 2018-05-29 华进半导体封装先导技术研发中心有限公司 一种光电芯片集成结构
CN114755758A (zh) * 2021-03-22 2022-07-15 台湾积体电路制造股份有限公司 用于光学信号处理的器件和系统及制造半导体器件的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5462073B2 (ja) * 2010-05-21 2014-04-02 新光電気工業株式会社 光導波路装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336795A (zh) * 2015-08-26 2016-02-17 中国科学院微电子研究所 一种基于光栅接口的光子芯片封装结构及其制作方法
CN108091629A (zh) * 2017-12-08 2018-05-29 华进半导体封装先导技术研发中心有限公司 一种光电芯片集成结构
CN114755758A (zh) * 2021-03-22 2022-07-15 台湾积体电路制造股份有限公司 用于光学信号处理的器件和系统及制造半导体器件的方法

Also Published As

Publication number Publication date
CN117096037A (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
KR102486221B1 (ko) 반도체 디바이스들 및 제조 방법들
CN112103275B (zh) 硅光模块的封装方法及硅光模块
CN111090145A (zh) 具有集成光学组件的半导体装置
WO2024113750A1 (zh) 光电集成式半导体封装结构及制备方法
KR20220140571A (ko) 광 섬유 정렬 구조를 가진 칩-라스트 웨이퍼-레벨 팬-아웃
CN112558240A (zh) 封装总成及其制造方法
CN116960002B (zh) 光电集成式半导体封装结构及其制备方法
CN117096037B (zh) 基于光栅的半导体光电封装结构及其制备方法
CN115588618B (zh) 三维堆叠光电封装结构及制备方法
US20220365294A1 (en) Structures and process flow for integrated photonic-electric ic package by using polymer waveguide
CN117096039B (zh) 光电互连封装结构及其制备方法
CN117096038B (zh) 双面光电互连封装结构及其制备方法
CN117476472A (zh) 光电集成式半导体封装结构及其制备方法
CN112017973B (zh) 硅光模块的封装方法及硅光模块
CN116960003B (zh) 光电集成式半导体封装结构及其制备方法
CN117438324A (zh) 双面光电互连封装结构及其制备方法
CN117293039A (zh) 光电集成式半导体封装结构及其制备方法
CN117316783A (zh) 2.5d光电集成式半导体封装结构及其制备方法
US20230066363A1 (en) Package having prism structure and manufacturing method thereof
US20230258881A1 (en) Package structure, semiconductor device and method of fabricating the same
US20240094469A1 (en) Packages With Photonic Engines and Method of Forming the Same
US20220382004A1 (en) Optical interconnect structure, package structure and fabricating method thereof
US20240069277A1 (en) Semiconductor package and manufacturing method thereof
CN117594451A (zh) 光电集成式半导体封装结构及其制备方法
CN114883202A (zh) 半导体装置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant