CN114883202A - 半导体装置及其形成方法 - Google Patents

半导体装置及其形成方法 Download PDF

Info

Publication number
CN114883202A
CN114883202A CN202110789364.2A CN202110789364A CN114883202A CN 114883202 A CN114883202 A CN 114883202A CN 202110789364 A CN202110789364 A CN 202110789364A CN 114883202 A CN114883202 A CN 114883202A
Authority
CN
China
Prior art keywords
die
waveguide
layer
optical
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110789364.2A
Other languages
English (en)
Inventor
余振华
夏兴国
丁国强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114883202A publication Critical patent/CN114883202A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12007—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
    • G02B6/12009—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer comprising arrayed waveguide grating [AWG] devices, i.e. with a phased array of waveguides
    • G02B6/12019—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer comprising arrayed waveguide grating [AWG] devices, i.e. with a phased array of waveguides characterised by the optical interconnection to or from the AWG devices, e.g. integration or coupling with lasers or photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1225—Basic optical elements, e.g. light-guiding paths comprising photonic band-gap structures or photonic lattices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4238—Soldering
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4245—Mounting of the opto-electronic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/1213—Constructional arrangements comprising photonic band-gap structures or photonic lattices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12173—Masking
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12176—Etching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

本发明实施例提供一种半导体装置及一种形成半导体装置的方法。一种方法包括在第二材料层与半导体衬底之间设置第一材料层，以及在第二材料层中形成第一波导。所述方法还包含在第一波导上方形成光子管芯，以及在半导体衬底中形成第一腔并暴露出第一层。一旦形成，就邻近第一层用第一回填材料填充第一腔。所述方法更包含将电子管芯电耦合到光子管芯。一些方法包含将半导体装置封装在封装组合件中。

Description

半导体装置及其形成方法
技术领域
本发明涉及一种半导体装置及其形成方法。
背景技术
电传讯及处理已成为信号传输及处理的主流技术。近年来，特别是由于使用光纤相关应用来进行信号传输，光学传讯及处理已在越来越多的应用中使用。
光学传讯及处理通常与电传讯及处理结合以提供成熟的应用程序。例如，光纤可用于长程信号传输，且电信号可用于短程信号传输以及处理与控制。因此，形成了整合光学组件及电组件的装置，以用于在光学信号与电信号之间进行转换以及光学信号与电信号的处理。封装因此可同时包含包括光学装置的光学(光子)管芯与包括电子装置的电子管芯。
发明内容
本发明实施例提供一种半导体装置的形成方法，其包括：在第二层与半导体衬底之间设置第一层；在所述第二层中形成第一波导；在所述第一波导上方形成光子管芯；在所述半导体衬底中形成第一腔并暴露出所述第一层；用第一回填材料填充所述第一腔；以及将电子管芯电耦合到所述光子管芯。
本发明实施例提供一种半导体装置的形成方法，其包括：形成与第一氧化物层相邻的第一波导；形成与所述第一波导相邻且光耦合到所述第一波导的光子管芯；将电子管芯混合接合到所述光子管芯；以及相对于所述第一波导邻近所述第一氧化物层形成第二波导，所述第二波导通过所述第一氧化物层光耦合到所述第一波导。
本发明实施例提供一种半导体装置，其包括：第一氧化物衬底结构、氧化物层、第一波导、光子管芯以及电子管芯。第一氧化物衬底结构邻近半导体衬底。氧化物层位于所述半导体衬底及所述第一氧化物衬底结构上方。第一波导位于所述氧化物层上方。光子管芯位于所述氧化物层上方且光耦合到所述第一波导。电子管芯电耦合到所述光子管芯。
附图说明
当与附图一起阅读时，本揭露的各方面可由以下详细描述最好地理解。应注意，根据业界的标准惯例，各种特征未按比例绘制。实际上，为了清楚讨论，可任意地增加或减小各种特征的尺寸。
图1A、图1B、图2及图3示出根据一些实施例的形成第一光学引擎(opticalengine)的剖面图。
图4示出根据一些实施例的使用第一光学引擎的第一封装组合件。
图5示出根据一些实施例的在第一光学引擎中用于与光纤附接单元被动对准的可选凹槽特征的形成。
图6至图8示出根据一些实施例的第二光学引擎及第二封装组合件的形成。
图9示出根据一些实施例的使用第三光学引擎的第三封装组合件。
图10至图13示出根据又一些进一步实施例的第四光学引擎的形成。
图14示出根据一些实施例的使用第四光学引擎的第四封装组合件的形成。
图15至图18示出根据更进一步实施例的第五光学引擎的形成。
图19示出根据一些进一步实施例的使用第五光学引擎的第五封装组合件。
图20示出根据一些进一步实施例的使用两个光学引擎的第六封装组合件。
图21至图24示出根据更进一步实施例的使用两个光学引擎的第七封装组合件的形成。
图25示出根据更进一步实施例的使用两个光学引擎的第八封装组合件的形成。
图26示出根据更进一步实施例的使用两个光学引擎的第九封装组合件的形成。
具体实施方式
以下揭露提供用于实现本发明的不同特征的许多不同的实施例或实例。下文描述组件及布置的特定实例以简化本揭露。当然，这些仅是实例，并不意图进行限制。例如，在随后的描述中，在第二特征上方或在第二特征上的第一特征的形成可包括其中第一特征及第二特征直接接触形成的实施例，并且还可包括其中在第一特征与第二特征之间形成额外特征，使得第一特征与第二特征可不直接接触的实施例。另外，本揭露可在各个实例中重复参考数字及/或参考字母。此重复是出于简化及清楚的目的，并且其本身并不指示所讨论的各种实施例及/或配置之间的关系。
此外，为了便于描述，在本文中可使用诸如「在...之下」、「在...下方」、「下部」、「在...上方」、「上部」等的空间相对性用语，以如图所示描述一个组件或特征与另一组件或特征的关系。除了在图中描绘的定向外，空间相对性用语还意图涵括装置在使用中或操作中的不同定向。所述设备可以其他方式定向(旋转90度或其他定向)，且本文中所用的空间相对性描述语可同样地被相应地解释。
现在将针对用于保护光子集成电路的敏感组件(例如光栅耦合器及波导)以及使用所述光子集成电路形成的封装的特定方法及工艺来描述实施例。然而，本文所讨论的实施例意图为代表性的，并且不意味以任何方式限制实施例。根据一些实施例，示出形成封装的中间阶段。讨论一些实施例的一些变型。贯穿各种视图及说明性实施例，相似的参考标号用于指示相似的组件。
图1A及图1B示出根据一些实施例的在形成第一光学引擎300(参见图3)的中间步骤期间形成的中间结构的剖面图。图1B表示图1A所示的中间结构的第一区域129的放大图。
根据一些实施例，可通过以下方式来形成第一光学引擎300。首先形成埋入式氧化物(buried oxide，「BOX」)衬底103。埋入式氧化物衬底103包括位于半导体衬底103A上方的埋入式氧化物层103B及位于埋入式氧化物层103B上方的硅层103C。半导体衬底103A可为例如诸如玻璃、陶瓷、介电质、半导体、其类似物或其组合的材料。在一些实施例中，半导体衬底103A可为半导体衬底，诸如块状半导体等，其可经(例如，以p型或n型掺杂剂)掺杂或未经掺杂。半导体衬底103A可为晶圆，诸如硅晶圆(例如12吋硅晶圆等)。也可使用其他衬底，例如多层式衬底或梯度衬底。在一些实施例中，半导体衬底103A的半导体材料可包括硅；锗；化合物半导体，包括：碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；合金半导体，包括：SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或其组合。埋入式氧化物层103B可为例如氧化硅等。在一些实施例中，埋入式氧化物层103B可具有在约0.5微米与约4微米之间的第一厚度Th1。硅层103C可为例如硅、氮化硅(SiN)等。在一些实施例中，硅层103C可具有在约0.1微米与约1.5微米之间的第二厚度Th2。然而，任何合适的厚度可用于第一厚度Th1及第二厚度Th2。埋入式氧化物衬底103可被称为具有前侧或前表面(例如，图1A中的面向上的一侧)及背侧或背表面(例如，在图1A中的面向下的一侧)。
在一些实施例中，可通过以下方式来形成第一绝缘体穿孔(through insulatorvia，TIV)111。首先形成通孔开口，所述通孔开口延伸穿过图案化的硅层103C、埋入式氧化物层103B中的一个或多者，并且延伸进入但不穿过半导体衬底103A。可通过可接受的光刻及蚀刻技术形成通孔开口，例如通过形成并图案化光刻胶，然后使用图案化的光刻胶作为蚀刻掩模执行蚀刻工艺。根据一些实施例，一旦形成了通孔开口，就在通孔开口中形成导电材料，从而形成第一绝缘体穿孔111。在一些实施例中，可在开口中由诸如TaN、Ta、TiN、Ti、CoW等形成诸如扩散障壁层、黏着层等的衬层(未示出)，且衬层可使用诸如ALD等合适的沉积工艺形成。在一些实施例中，可然后在通孔开口中沉积晶种层(未示出)，晶种层可包括铜或铜合金。使用例如电化学镀覆(electrochemical plating，ECP)或无电式镀覆在通孔开口中形成第一绝缘体穿孔111的导电材料。导电材料可包括例如金属或金属合金，诸如铜、银、金、钨、钴、铝或其合金。可执行诸如CMP工艺或机械研磨之类的平坦化工艺以去除多余的导电材料并将第一绝缘体穿孔111与所选择的层(例如，所示的埋入式氧化物层103B，尽管可选择任何合适的层)平坦化。
根据一些实施例，硅层103C被图案化以形成根据一些实施例的第一波导105及/或第一光子组件107。可使用适当的光刻及蚀刻技术来图案化硅层103C。例如，在一些实施例中，可在硅层103C上方形成硬掩模层(例如，氮化物层或其他介电材料，在图1A中未示出)并将所述硬掩模层图案化。然后可使用一或多种蚀刻技术，例如干蚀刻及/或湿蚀刻技术，将硬掩模层的图案转移到硅层103C。例如，可蚀刻硅层103C以形成凹陷，硅层103C的其余未凹陷部分形成一个或多个第一波导105。在形成多个第一波导105的情况下，多个第一波导105可为个别分开的波导或者可连接为单个连续结构(例如，连续环路)。图案化的硅层103C在本文中也可称为「光子层」。
第一光子组件107可与第一波导105整合，并且在第一光子组件107上方可形成接触件。第一光子组件107可光学地耦合到第一波导105，以与第一波导105内的光学信号相互作用。第一光子组件107可包括例如光栅耦合器、光侦测器及/或调变器。例如，光栅耦合器106A可光学地耦合到第一波导105，以将在第一波导105内的光学信号向外传输(例如，传输到光纤413，见图4)，光侦测器106B可光学地耦合到第一波导105，以侦测在第一波导105内的光学信号，且调变器106C可光学地耦合到第一波导105以通过调变第一波导105内的光功率来在第一波导105内产生光学信号。以这种方式，第一光子组件107有助于至第一波导105及来自第一波导105的光学信号的输入/输出(I/O)。在其他实施例中，第一光子组件107可包括其他主动或被动组件，例如激光二极管、波导边缘耦合器、光学信号分离器(splitter)或其他类型的光子结构或装置。可通过例如光纤413(见图4)将光功率提供给第一波导105或者可通过诸如激光二极管的第一光子组件107产生光功率。
可使用可接受的光刻及蚀刻技术形成光栅耦合器106A。在实施例中，在界定第一波导105之后形成光栅耦合器106A。例如，可在第一波导105上形成光刻胶并将所述光刻胶图案化。可利用与光栅耦合器106A对应的开口将光刻胶图案化。可使用图案化的光刻胶作为蚀刻掩模执行一个或多个蚀刻工艺，以在第一波导105中形成界定光栅耦合器106A的凹陷。蚀刻工艺可包括一种或多种干蚀刻工艺及/或湿蚀刻工艺。
在一些实施例中，可通过例如蚀刻第一波导105的区域并在蚀刻区域的余留硅上生长磊晶材料形成光侦测器106B。可使用可接受的光刻及蚀刻技术蚀刻第一波导105。磊晶材料可为例如诸如锗(Ge)的半导体材料，其可经掺杂或未经掺杂。在一些实施例中，作为光侦测器106B的形成的一部分，可执行植入工艺以将掺杂剂引入到蚀刻区域的硅内。蚀刻区域的硅可掺杂有p型掺杂剂、n型掺杂剂或其组合。
在一些实施例中，可通过例如蚀刻第一波导105的区域，然后在蚀刻区域的余留的硅内注入适当的掺杂剂形成调变器106C。可使用可接受的光刻及蚀刻技术蚀刻第一波导105。在一些实施例中，可使用一个或多个相同的光刻或蚀刻步骤形成用于光侦测器106B的蚀刻区域及用于调变器106C的蚀刻区域。蚀刻区域的硅可掺杂有p型掺杂剂、n型掺杂剂或其组合。在一些实施例中，可使用一个或多个相同的植入步骤来植入用于光侦测器106B的蚀刻区域及用于调变器106C的蚀刻区域。
根据一些实施例，在埋入式氧化物衬底103的前侧上形成钝化层109。钝化层109形成在被图案化至硅层103C中的第一波导105与第一光子组件107上方并位于埋入式氧化物层103B上方。钝化层109可由氧化硅、氮化硅、其组合等形成，且可通过CVD、PVD、原子层沉积(ALD)、旋涂介电质工艺等或其组合形成。在一些实施例中，钝化层109可通过高密度等离子体化学气相沉积(high density plasma chemical vapor deposition，HDP-CVD)、可流动化学气相沉积(flowable CVD，FCVD)(例如，在远程等离子体系统中的基于CVD的材料沉积以及后固化以使其转化为另一种材料，例如氧化物)等或其组合形成。可使用通过任何可接受的工艺形成的其他介电材料。在一些实施例中，然后使用诸如化学机械抛光(CMP)工艺、研磨工艺等平坦化工艺来平坦化钝化层109。
取决于光的波长与各自材料的反射率，由于第一波导105与钝化层109的材料的折射率的差异，第一波导105具有高内部反射，从而使得光被限制在第一波导105内。在实施例中，第一波导105的材料的折射率高于钝化层109的材料的折射率。
图1A及图1B还示出一系列导电特征121、介电层119及接触件113的形成，导电特征121、介电层119及接触件113作为光子管芯117的一部分延伸到第一绝缘体穿孔111与第一光子组件107。在实施例中，光子管芯117包括介电层119以及形成在介电层119中的接触件113及导电特征121，其在电子管芯115与第一波导105及第一光子组件107之间提供互连及光/电路由。例如，光子管芯117可将第一绝缘体穿孔111、第一光子组件107的接触件113以及诸如电子管芯115之类的上覆装置电连接。介电层119可为例如绝缘层或钝化层，且可包括与上文对于钝化层109描述的材料类似的材料，例如氧化硅，或者可包括不同的材料。可使用与上文对于钝化层109描述的那些技术类似的技术或使用不同的技术形成介电层119。导电特征121可包括导线及通孔，且可通过镶嵌工艺(例如双镶嵌、单镶嵌等)形成。在光子管芯117的最顶层中，在介电层119中形成导电接垫123。可在形成导电接垫123之后执行平坦化工艺(例如，CMP工艺等)，使得导电接垫123的表面与最顶介电层119的表面实质上共面。光子管芯117可包括比图1所示更多或更少的介电层119、导电特征121或导电接垫123。在一些实施例中，可形成具有在约4微米与约7微米之间的厚度的光子管芯117。光子管芯117在本文中也可被称为P-管芯或P-管芯层。
例如，接触件113可形成到诸如光侦测器106B及/或调变器106C的第一光子组件107的电连接。接触件113允许将电功率或电信号传输到第一光子组件107，并允许从第一光子组件107传输电信号。以这种方式，第一光子组件107可将来自电子管芯115的电信号转换成由第一波导105传输的光学信号，及/或将来自第一波导105的光学信号转换成可被电子管芯115接收的电信号。可在形成第一绝缘体穿孔111之前或之后形成接触件113，且接触件113的形成及第一绝缘体穿孔111的形成可共享一些步骤，例如导电材料的沉积或平坦化。在一些实施例中，接触件可通过镶嵌工艺形成，例如，双镶嵌、单镶嵌等。例如，在一些实施例中，首先使用可接受的光刻及蚀刻技术在钝化层109中形成用于接触件113的开口(未示出)。然后可在开口中形成导电材料，从而形成接触件113。接触件113的导电材料可由包括铝、铜、钨等的金属或金属合金形成，其可与第一绝缘体穿孔111的导电材料相同。在其他实施例中，可使用其他技术或材料形成接触件113。
根据一些实施例，对介电层119进行蚀刻以暴露出第一波导105的一部分。可使用可接受的光刻及蚀刻技术蚀刻介电层119。蚀刻工艺可为用于去除介电层119的材料而实质上不去除第一波导105的材料的任何合适的工艺。一旦所述部分已被暴露出，则可使用间隙填充材料127的第一部分来填充及/或过度填充第一波导的第一部分。间隙填充材料127可由氧化硅、氮化硅、聚合物等或其组合形成。间隙填充材料127可通过CVD、PVD、ALD、旋涂介电质工艺等或其组合形成。在一些实施例中，间隙填充材料127可通过HDP-CVD、FCVD等或其组合形成。然而，可使用通过任何可接受的工艺所形成的其他介电材料。
根据一些实施例，一旦沉积，间隙填充材料127可被平坦化。可使用诸如CMP工艺、研磨工艺等的平坦化工艺来平坦化间隙填充材料127。平坦化工艺可暴露出光子管芯117，使得光子管芯117的表面与间隙填充材料127的表面共面。
根据一些实施例，一旦形成光子管芯117，就将电子管芯115接合到光子管芯117。电子管芯115可为例如使用电信号与第一光子组件107通信的半导体装置、管芯或芯片。在一些情况下，单个电子管芯115被整合到第一光学引擎300中(如图3所示)。然而，可将超过一个电子管芯115整合到第一光学引擎300中，以便降低处理成本及/或装置设备设计。电子管芯115各自包括管芯连接件125，其可为例如导电接垫、导电柱等。在一些实施例中，电子管芯115的厚度可在约10微米与约35微米之间。
电子管芯115可包括用于与第一光子组件107介接的集成电路，例如用于控制第一光子组件107的操作的电路。在一些实施例中，电子管芯115还可包括CPU。在一些实施例中，电子管芯115包括用于处理从第一光子组件107接收的电信号(诸如从光侦测器106B接收的电信号)的电路。电子管芯115可包括控制器、驱动器、跨阻抗放大器(transimpedanceamplifier)等或其组合。在一些实施例中，电子管芯115可根据从另一装置(诸如从计算封装(例如，特定应用集成电路401，见图4))接收的电信号(数字或模拟)来控制第一光子组件107的高频传讯。在一些实施例中，电子管芯115可为提供串联器/解串器(Serializer/Deserializer，SerDes)功能的电子集成电路(electronic integrated circuits，EIC)等。然而，可利用任何合适的功能。
在一些实施例中，电子管芯115通过混合接合被接合至光子管芯117。在这样的实施例中，在诸如介电层119的最顶层与电子管芯115的表面介电层(未示出)的氧化物层之间形成共价键。在混合接合期间，金属接合也发生在电子管芯115的管芯连接件125与光子管芯117的导电接垫123之间。通过使用混合接合将电子管芯115接合到互连结构，可减小所得的第一光学引擎300的厚度，这可允许电子管芯115、光子管芯117与第一光子组件107之间的电信号路径得到改善。此布置还可提供来改善光栅耦合器106A与光纤413之间的光耦合(见图4)。另外，混合接合的使用可允许使用对光的相关波长透明的材料(例如，氧化硅)代替诸如包封体或模塑化合物的不透明材料。这允许光子管芯117及电子管芯115位于光栅耦合器106A上方，且第一光子组件107中的任何其他一个如此处所述地形成。以这种方式，可减小光子结构的尺寸或处理成本，且可改善对外部组件的光耦合。
在一些实施例中，在执行混合接合工艺之前，对电子管芯115执行表面处理。在一些实施例中，可首先利用例如干处理、湿处理、等离子体处理、暴露于惰性气体、暴露于H2、暴露于N2、暴露于O2等或其组合来活化光子管芯117及/或电子管芯115的顶表面。然而，可利用任何合适的活化工艺。在活化工艺之后，可使用例如化学淋洗来清洁光子管芯117及/或电子管芯115。然后，将电子管芯115与光子管芯117对准，并将电子管芯115放置成与光子管芯117物理接触。例如，可使用拾取及放置工艺将电子管芯115放置在光子管芯117上。然后，可对光子管芯117及电子管芯115进行热处理及/或抵靠彼此按压(例如，施加接触压力)以使光子管芯117与电子管芯115混合接合。例如，光子管芯117及电子管芯115可经受约200kPa或更小的压力，以及约200℃与约400℃之间的温度。然后，可使光子管芯117及电子管芯115经受等于或高于导电接垫123与管芯连接件125的材料的共晶点的温度，例如，在约150℃与约650℃之间，以熔融导电接垫123与管芯连接件125。以这种方式，光子管芯117及电子管芯115的接合形成混合接合结构。在一些实施例中，混合接合结构被烘烤、退火、压制或以其他方式处理以增强或完成接合。
在其他实施例中，可通过直接表面接合、金属对金属接合或其他接合工艺将电子管芯115接合至光子管芯117。直接表面接合工艺通过清洁及/或表面活化工艺、然后对将要连接的表面施加压力、热及/或其他接合工艺步骤来形成氧化物对氧化物的接合或衬底对衬底的接合。在一些实施例中，电子管芯115及光子管芯117通过金属对金属接合而接合，金属对金属接合是通过熔融导电组件来实现。可利用任何合适的接合工艺。
根据一些实施例，一旦将电子管芯115接合至光子管芯117，就在电子管芯115上方形成间隙填充材料127的第二部分。根据一些实施例，一旦沉积，可对间隙填充材料127进行平坦化。平坦化工艺可暴露出光子管芯115，使得光子管芯115的表面与间隙填充材料127的表面共面。在平坦化后，间隙填充材料127在光子管芯117上方的厚度可在约10微米与约40微米之间，且在第一波导105上方的厚度可为约20微米。在一些实施例中，在光栅耦合器106A上方的钝化层109、介电层119与间隙填充材料127的组合厚度可在约14微米与约50微米之间。在一些情况下，较小的组合厚度可允许更有效的光耦合。例如，在一些实施例中，组合厚度可小于约30微米。
一旦将间隙填充材料127平坦化，就可将用于机械强度的支撑衬底101附接到电子管芯115与间隙填充材料127的共面表面，以在进一步的处理及加工期间提供支撑。在实施例中，可使用熔融接合工艺(诸如氧化物对氧化物的熔融接合工艺)或者通过诸如管芯贴附膜等其他工艺来附接支撑衬底101。
管芯贴附膜(诸如紫外线胶)当暴露于紫外光时会失去其黏着性。然而，也可使用其他类型的黏着剂，例如压敏黏着剂、可辐射固化的黏着剂、环氧树脂或这些的组合等。可将黏着剂以在压力下容易变形的半液体或凝胶形式放置在支撑衬底101上。一旦附接了支撑衬底101，就使半导体衬底103A的背侧薄化以暴露出第一绝缘体穿孔111。可通过CMP工艺或机械研磨等使半导体衬底103A薄化。根据一些实施例，将半导体衬底103A薄化到小于约25微米，例如约20微米的第一高度H1。
图2示出根据一些实施例的在半导体衬底103A中的腔201的形成。一旦将半导体衬底103A薄化，就可使用适当的光刻及蚀刻技术(例如，背侧蚀刻工艺)形成穿过半导体衬底103A的腔201。根据一些实施例，腔201形成在第一波导105下方的位置处并暴露出埋入式氧化物层103B。在一些实施例中，腔201可具有例如在背侧刻面蚀刻(facet etch)工艺中形成的斜角侧壁。在其他实施例中，腔201可具有例如在各向异性蚀刻工艺中形成的垂直侧壁。在一些实施例中，暴露出的埋入式氧化物层103B的一部分可延伸到所得的第一光学引擎300的侧壁的位置(在图3中示出)。然而，可使用在第一波导105下方的任何合适的位置。
图3示出根据一些实施例的在腔201中的第一回填结构301的形成以及用于第一光学引擎300的第一外部接触件303的形成。可使用适合于形成间隙填充材料127的任何材料及技术在腔内部形成第一回填结构301。在一些实施例中，可在介电填充工艺(例如，化学气相沉积)中使用氧化硅(SiO2)材料形成第一回填结构301。然而，可使用任何合适的材料及工艺。在一些实施例中，沉积第一回填结构301以填充及/或过度填充腔201。一旦沉积，就使用诸如化学机械平坦化等工艺将第一回填结构301与半导体衬底103A及第一绝缘体穿孔111的共面表面平坦化。在其他实施例中，第一回填结构301可在诸如注入模制(injectionmolding)等的模制工艺中使用模制材料(例如，模制化合物、环氧树脂等)形成。然而，可利用任何合适的材料及方法。第一回填结构301在本文中也可被称为第一氧化物衬底结构、氧化物衬底结构、第一氧化物结构或氧化物结构。
通过在前段制造工艺期间形成第一回填结构301，可利用更适合前段制造工艺的材料。例如，第一回填结构301可由氧化硅或其他氧化物代替与封装制造工艺更相关的有机材料来形成。如此，可避免与诸如有机材料等封装制造材料相关的问题。
一旦(例如，在前段制造工艺中)形成了第一回填结构301，就形成电耦合到第一绝缘体穿孔111的第一外部接触件303，以作为到第一光学引擎300的外部连接。在一些实施例中，在这些封装制造工艺中，可在半导体衬底103A的共面表面处暴露出的第一绝缘体穿孔111上形成导电接垫。导电接垫可为例如铝垫或铝铜垫，但也可使用其他金属垫。在一些实施例中，可在半导体衬底103A上形成钝化膜，以覆盖导电接垫。钝化膜可由诸如氧化硅、氮化硅等或其组合的介电材料形成。可形成穿过钝化膜的开口，以暴露出导电接垫的中心部分。在一些实施例中，可使用诸如电镀等工艺将凸块下金属(underbump metallizations，UBM)形成到导电接垫且形成在钝化膜上方。UBM可由铜、铜合金、银、金、铝、镍等或其组合形成。一旦形成了UBM，就可将第一外部接触件303附接到UBM。
根据一些实施例，第一外部接触件303可为控制塌陷芯片连接(C4)凸块、球栅阵列(BGA)连接件、焊料球、金属柱、微凸块、无电镍-无电钯浸金技术(electroless nickel-electroless palladium-immersion gold，ENEPIG)形成的凸块等。第一外部接触件303可包括诸如焊料、铜、铝、金、镍、银、钯、锡等或其组合的导电材料。在一些实施例中，第一外部接触件303通过以下方式来形成：最初通过诸如蒸镀、电镀、印刷、焊料转移、球放置等方法形成焊料层。一旦在结构上形成焊料层，就可执行回焊以将材料成形为所需的凸块形状。在另一个实施例中，第一外部接触件303是通过溅镀、印刷、电镀、无电镀覆、CVD等形成的金属柱(例如铜柱)。金属柱可为无焊料的并且具有实质垂直的侧壁。在一些实施例中，在第一外部接触件303的顶部上形成金属盖层(未示出)。金属盖层可包括镍、锡、锡铅、金、银、钯、铟、镍-钯-金、镍-金等或其组合，且可通过镀覆工艺形成。
此外，通过使用背侧蚀刻工艺来形成腔201、介电质填充工艺以形成第一回填结构301以及使用平坦化工艺(例如，CMP)以平坦化第一回填结构301来对第一光学引擎300进行封装，这对封装第一光学引擎300而言实现了坚固结构及更简单的制造工艺。使用氧化物型材料来形成第一光学引擎300允许大部分制造工艺在前段工艺(front end of the line，FEOL)制造设备执行。如此，对于第一光学引擎300的制造，保持了更大的处理控制及改善的光学完整性。此外，第一光学引擎300以独立的封装模块化，而可通过减小导电特征121、介电层119及光子管芯117的导电接垫123与第一绝缘体穿孔111的节距，达成良好的芯片对芯片的带宽(bandwith)。如此，以独立封装形成的第一光学引擎300可根据需要与其他封装一起快速安装，或者甚至与其他封装共同封装，从而允许第一光学引擎300以最小程度的重新设计在广泛的各种用途中使用及结合。
图4示出根据一些实施例的第一封装组合件400。根据一些实施例，第一封装组合件400包括第一光学引擎300、第一半导体管芯401、光纤附接单元405及封装衬底407。
可使用第一外部接触件303将第一光学引擎300接合到封装衬底407。在实施例中，封装衬底407可为印刷电路板，例如作为聚合物材料(诸如双马来酰亚胺三嗪(bismaleimide triazine，BT)、FR-4或ABF等)的多个薄层的堆叠(或层叠体)形成的层压衬底。然而，可替代地使用任何其他合适的衬底，例如硅中介物、硅衬底、有机衬底或陶瓷衬底等，且向第一外部接触件303提供支撑与连接性的所有这样的重分配衬底是完全意图被包括在实施例的范围内。可使用例如拾取及放置工艺将第一光学引擎300接合到封装衬底407，以将第一光学引擎300布置在封装衬底407上方。一旦布置好，例如通过执行适当的接合工艺(诸如焊料回焊工艺)将第一光学引擎300的第一外部接触件303接合到封装衬底407的导电接触件，从而将第一光学引擎300电耦合到封装衬底407。然而，可利用任何合适的接合工艺。
在一些实施例中，可选的间隔件411可用于控制第一光学引擎300到封装衬底407的放置及接合。例如，可选的间隔件411可控制第一光学引擎300与封装衬底407的布置距离。可使用适合于形成第一回填结构301的任何介电材料及工艺形成可选的间隔件411。然而，可使用任何合适的介电材料及技术形成可选的间隔件411。根据一些实施例，在将第一光学引擎300接合到封装衬底407之前，将可选的间隔件411形成到第一光学引擎300。在其中使用模制材料及技术形成第一回填结构301的实施例中，可选的间隔件411可在模制期间作为第一回填结构301的延伸部而形成。在又其他实施例中，可在将第一光学引擎300接合到封装衬底407之前，将可选的间隔件411附接到封装衬底407。在这种情况下，可使用诸如黏着剂、黏着带、热界面材料(thermal interface materials，TIM)或介电质等任何适当材料以及诸如拾取及放置、材料挤压(material extruding)、材料印刷工艺、光刻及蚀刻技术或其组合等适当技术来附接可选的间隔件411。
根据一些实施例，可在第一光学引擎300与封装衬底407之间放置可选的第一底部填充物409。可选的第一底部填充物409是一种保护材料，用于缓冲及支撑第一光学引擎300及封装衬底407免受操作及环境劣化，诸如操作期间由于产生热而引起的应力。可选的第一底部填充物409可被注入或以其他方式形成在第一光学引擎300与封装衬底407之间的空间中，且可例如包括在第一光学引擎300与封装衬底407之间分配液态环氧树脂并然后将液态环氧树脂固化以使其硬化。在一些实施例中，可选的间隔件411可用于在放置期间控制可选的第一底部填充物409的流动。
图4进一步示出光纤附接单元405(例如，光纤托座(fiber holder))到封装衬底407的附接。具体而言，本文所述的第一封装组合件400允许与安装至光纤附接单元405的光纤413进行光通信。在一些实施例中，可从光纤附接单元405的侧面安装光纤(例如，以「水平」定向或「边缘耦合器」布置)。在其他实施例中，可从光纤附接单元405上方安装光纤(例如，以「垂直」定向)。可使用透明黏着剂415(例如，光学胶、环氧树脂、光学底部填充物或其组合等)来安装光纤附接单元405。在主动对准工艺中，在透明黏着剂415的放置及硬化期间，在光纤413将光学信号传输至第一光学引擎300的同时，(例如，使用拾取及放置工艺)对光纤附接单元405进行定位。例如，光学信号可通过透明黏着剂415从光纤413传输到光栅耦合器106A(例如，边缘耦合器)并传输到第一波导105中，其中，光学信号可被光侦测器106B侦测并作为电信号传输到电子管芯115中。在操作期间，第一回填结构301减少了由于光学信号与半导体衬底103A的块状硅的任何重叠而引起的光学损耗。电子管芯115可向例如用于拾取及放置工艺的控制器提供适当对准的指示，以确保光纤附接单元405在透明黏着剂415的放置及硬化期间保持适当对准。对于其中光纤附接单元405以边缘耦合器布置邻近第一光学引擎300放置的实施例，边缘耦合器布置可允许改善光耦合、降低处理成本或更大的设计灵活性。在一些实施例中，本文描述的光子封装100可被认为是芯片上系统(system-on-chip，SoC)或集成电路上系统(system-on-integrated-circuit，SoIC)装置。
图4另外示出将第一半导体管芯401邻近第一光学引擎300放置到封装衬底407上。如此，第一半导体管芯401通过封装衬底407的导电特征(例如，微凸块、导电迹线、导电通孔、铜迹线或其组合等)电耦合。在一些实施例中，第一半导体管芯401被设计为与第一光学引擎300合作工作(如方向箭头419所指示)以执行期望的功能。第一半导体管芯401可为例如特定应用集成电路(ASIC)管芯、逻辑管芯、存储器管芯等。在一些实施例中，第一半导体管芯401可为包括其他半导体管芯的封装装置，且每个半导体管芯可被设计为与第一光学引擎300及/或彼此合作工作。在一些实施例中，其他半导体管芯及/或封装装置可附接到封装衬底407。在这样的实施例中，其他半导体管芯及/或封装装置可被设计为与第一光学引擎300及/或与第一半导体管芯401合作工作。
例如，在第一半导体管芯401及/或其他半导体管芯是逻辑设备的实施例中，第一半导体管芯401可为诸如中央处理单元(CPU)、图形处理单元(GPU)、芯片上系统(SoC)装置、应用处理器(AP)装置、微控制器等装置。另外，在第一半导体管芯401及/或其他半导体管芯是存储器装置的实施例中，这些半导体管芯可为例如动态随机存取存储器(DRAM)管芯、静态随机存取存储器(SRAM)管芯、混合存储器立方体(hybrid memory cube，HMC)装置或高带宽存储器(high bandwidth memory，HBM)装置等。然而，由任何适当的结构界定的任何适当的功能完全被意图包括在实施例的范围内。
在实施例中，第一半导体管芯401及/或其他半导体管芯都可进一步包括管芯接垫、管芯钝化层、管芯保护层及第二外部接触件417。第二外部接触件417可为如上所述适合形成第一光学引擎300的第一外部接触件303的任何接触件结构。在实施例中，第二外部接触件417可为控制塌陷芯片连接(C4)凸块。然而，可利用任何合适的结构。此外，可使用用于安装第一光学引擎300的任何材料及技术将第一半导体管芯401及/或其他半导体管芯安装到封装衬底407。一旦安装，可选的第二底部填充物421可沉积在封装衬底407与第一半导体管芯401之间及/或封装衬底407与其他半导体管芯之间。可使用如上所述用于放置可选的第一底部填充物409的任何材料及技术来放置可选的第二底部填充物421。
图5示出根据一些实施例的包括可选特征的第一光学引擎300及光纤附接单元405，所述可选特征允许在共封装布置500中的第一光学引擎300与光纤附接单元405的被动对准。具体而言，图5示出第一光学引擎300在共封装布置500中对准并附接到光纤附接单元405。如此，第一光学引擎300及光纤附接单元405被动地对准，且可在附接并主动传导光纤413之前将共封装布置500安装到封装衬底407。
图5进一步示出根据一些实施例的第一光学引擎300，其包括对准沟槽501及对准调整片(alignment tab)503。在一些实施例中，对准沟槽501可在用于形成腔201的最终刻面蚀刻工艺期间形成。可使用可接受的光刻及蚀刻技术去除半导体衬底103A、埋入式氧化物层103B、图案化的硅层103C、间隙填充材料127及支撑衬底101的材料来形成对准沟槽501。在其他实施例中，可在形成第一回填结构301之后使用可接受的光刻及蚀刻技术去除第一回填结构301的材料以及第一光学引擎300的其他材料来形成对准沟槽501。然而，还可利用又其他技术，例如激光钻孔、晶圆锯切或其组合等。在一些实施例中，对准沟槽501形成为约60,000奈米的第二高度H2。然而，可使用任何合适的高度。在从对准沟槽501去除材料之后余留的支撑衬底101的一部分形成对准调整片503。根据一些实施例，对准调整片503可具有在约1,000奈米与约10,000奈米之间的第一长度L1。对准调整片503可为V形、U形或正方形等。然而，可使用任何合适的长度、尺寸及形状。
根据一些实施例，图5进一步示出光纤附接单元405，其包括与第一光学引擎300的对准调整片503相对应的对准凹口(alignment notch)505。在其中使用模制化合物形成光纤附接单元405的实施例中，对准凹口505可在用于形成光纤附接单元405的模制工艺中形成。在其中使用介电材料形成光纤附接单元405的实施例中，可使用任何合适的光刻及蚀刻技术使光纤附接单元405的材料凹陷来形成对准凹口505。对准凹口505形成为用于接收对准调整片503的可接受形状。在一些实施例中，光纤附接单元405及第一光学引擎300可使用对准沟槽501、对准调整片503及对准凹口505来组装并被动地对准，以形成共封装布置500。在一些实施例中，可使用卡扣配合(snap-to-fit)配置以将光纤附接单元405固定到第一光学引擎300。然而，可使用任何合适的配置。此外，可使用其他合适的机制(例如，黏着剂、热界面材料(TIM)或其组合等)以将光纤附接单元405被动对准的固定到第一光学引擎300，所有这样将光纤附接单元405固定到第一光学引擎300的配置及/或机制完全被意图包括在实施例的范围内。
图6至图8示出第二光学引擎700的另一实施例，第二光学引擎700与第一光学引擎300类似，但第二光学引擎700利用第二回填结构701以及第一回填结构301。在此实施例中，如图6所示，在埋入式氧化物衬底103内与第一回填结构301相邻地形成第二腔601。可使用如上所述形成腔201的任何材料及技术形成第二腔601。
根据一些实施例，第二腔601沿着半导体衬底103A形成在对应于在操作期间可能易于漏电的电组件(例如，高带宽存储器装置及处理器等)的位置中。在其他实施例中，第二腔601沿着半导体衬底103A对应于第二光学引擎700的在操作期间可能暴露于非所欲的热量等级的区域(例如，散热器的位置或热流热点(thermal hot spot)的位置等)形成。
图7示出根据一些实施例的形成第二回填结构701及附接电子管芯115后的第二光学引擎700。具体而言，一旦形成了第二腔601，就可使用合适的技术(例如，化学气相沉积(CVD))将合适的回填材料(例如，介电材料、电绝缘体、热绝缘体或热导体等)形成在第二腔601内。一旦沉积，通过将回填材料与半导体衬底103A及第一回填结构301平坦化来形成第二回填结构701。
对于其中第二腔601形成在与电组件对应的位置中的实施例，可用合适的介电材料填充及/或过度填充第二腔601。合适的介电材料可包括但不限于电绝缘体、再填充氧化物材料(例如，氧化硅)或其组合等。如此，与单独半导体衬底103A的漏电易感性相比，第二回填结构701降低了操作期间的漏电易感性。
对于其中第二腔601形成在与暴露于非所欲的热量等级的区域对应的位置中的实施例，可用合适的热填充材料(例如，热绝缘体或热导体等)填充及/或过度填充第二腔601。在半导体衬底103A的区域期望防止热量在操作期间传送到第二光学引擎700的实施例中(例如，与邻近第二光学引擎700布置的处理装置相关联的热流热点对应的位置)，热绝缘体可用作热填充材料。如此，与单独半导体衬底103A的热传递效率相比，第二回填结构701降低了热传递效率。在半导体衬底103A的期望在操作期间将热量从第二光学引擎700吸走的区域的实施例中(例如，意图用于散热器的位置)，热导体可用作热填充材料。如此，与单独半导体衬底103A的热传递效率相比，第二回填结构701提高了热传递效率。
尽管仅示出一个可选的第二回填结构701，但可利用任何合适数量的可选的第二回填结构603。在一些实施例中，不同类型的材料可用于可选的第二回填结构603。例如，介电材料可用于形成一个或多个可选的第二回填结构603，且导热(及/或隔热)材料可用于形成其余的可选的第二回填结构603。然而，在还其他实施例中，用于形成可选的第二回填结构603的材料可为相同的。
图7进一步示出根据一些实施例的电子管芯115到第一绝缘体穿孔111的附接。除了电子管芯115被安装到第二光学引擎700的前侧并且通过第一绝缘体穿孔111电耦合到光子管芯117外，第二光学引擎700类似于第一光学引擎300。在这样的实施例中，在进行背侧处理以形成第一回填结构301之后，将电子管芯115安装到装置，且在本文中可将其称为电子管芯后工艺(E-die last process)。
在这样的电子管芯后工艺中，电子管芯115可配备有第三外部接触件703。可使用上文阐述的适合于第一外部接触件303的任何材料及/或技术形成第三外部接触件703。根据一些实施例，第三外部接触件703形成为微凸块。然而，可利用任何其他合适的接触件(例如，控制塌陷芯片连接(C4)凸块)。如此，电子管芯115可包括钝化膜、导电接垫123及用于外部连接的凸块下金属(UBM)。根据一些实施例，第三外部接触件703形成在电子管芯115的UBM上方。在其他实施例中，第三外部接触件703形成在第一绝缘体穿孔111的UBM上方。一旦形成了第三外部接触件703，就(例如，通过拾取放置工艺)将电子管芯115放置在半导体衬底103A上方并使用适当的接合工艺(例如，焊料回焊工艺)将电子管芯115接合至第一绝缘体穿孔111。然而，可使用任何合适的放置及接合工艺。
图7进一步示出根据一些实施例的在半导体衬底103A的表面处及在封装衬底407的表面处的可选的接合垫803的形成。可形成可选的接合垫803以在第二光学引擎700与随后安装的封装衬底407(未在图7中示出，但在下文相对于图8示出及描述)之间提供电连接。在实施例中，可选的接合垫803由诸如铝的导电材料形成，但也可利用诸如铜或钨等其他合适的材料。可使用诸如CVD或PVD的工艺形成可选的接合垫803，但也可利用其他合适的材料及方法。一旦沉积了用于可选的接合垫803的材料，就可使用例如光刻掩模及蚀刻工艺将材料成形为可选的接合垫803。此外，导电迹线及/或导电特征可与可选的接合垫803一起形成，以电耦合到第二光学引擎700的第三外部接触件703及/或第一绝缘体穿孔111。
图8示出根据一些实施例的第二封装组合件800。根据一些实施例，第二封装组合件800包括第二光学引擎700、引线接合(wire bond)801及封装衬底407。
根据一些实施例，可使用背侧接合工艺将第二光学引擎700安装到封装衬底407，以将支撑衬底101附接到封装衬底407的表面。在一些实施例中，可使用合适的接合材料(例如，黏着剂、硅对硅接合或其组合等)来接合第二光学引擎700。然而，可使用任何合适的接合材料及技术。
一旦安装了第二光学引擎700，就可将可选的第三底部填充物材料805放置在电子管芯115及半导体衬底103A之间。可使用如上所述用于放置可选的第一底部填充物409的任何材料及技术来放置可选的第三底部填充物材料805。
附接引线接合801以电耦合第二光学引擎700与封装衬底407。在一些实施例中，引线接合801附接在半导体衬底103A的接合垫803与封装衬底407的接合垫803之间。在实施例中，可使用放电结球棒(electronic flame off(EFO)wand)来升高由引线夹(未在图8中单独示出)控制的毛细管内的金引线(也未在图8中单独示出)的温度。一旦金引线的温度升高到约150℃与约250℃之间，就将金引线与半导体衬底103A的接合垫803接触以形成第一连接，然后将金引线移动到封装衬底407的接合垫803以形成第二连接。一旦连接，就将金引线的其余部分与连接部分分开，以形成引线接合801。可重复连接工艺以形成所需的许多连接。如此，引线接合801可在操作期间从封装衬底407向第二光学引擎700提供信号及功率。
图8进一步示出根据一些实施例的以边缘耦合配置的光纤413与第二光学引擎700的附接。如上所述，可以任何主动对准工艺或任何被动对准工艺使用光纤附接单元405将光纤413对准并附接到第二光学引擎700。
图9示出根据一些实施例的第三封装组合件900。根据一些实施例，第三封装组合件900包括第三光学引擎901、电子管芯115及封装衬底407。除了电子管芯115与第三光学引擎901分开并且以前侧安装工艺将第三光学引擎901安装到封装衬底407上外，第三光学引擎901与第二光学引擎700(示于图7中)类似。代替附接到第三光学引擎901的前侧，电子管芯115被安装到封装衬底407。
根据一些实施例，如上文所阐述，使用第一外部接触件303将第三光学引擎901安装到封装衬底407。如此，光子管芯117通过第一绝缘体穿孔111电耦合到封装衬底407。根据一些实施例，一旦安装了第三光学引擎901，就可将可选的第一底部填充物409放置在第三光学引擎901与封装衬底407之间。
根据一些实施例，可使用如上所述适合形成第三外部接触件703的任何接触件将电子管芯115安装到封装衬底407。在一些实施例中，用于将电子管芯115安装到封装衬底407的接触件类似于用于将第三光学引擎901安装到封装衬底407的第一外部接触件303。如此，电子管芯115通过封装衬底407上的导电特征电耦合到光子管芯117并与光子管芯117合作(如第一方向箭头905所指示)。
一旦安装了电子管芯115，就可将可选的第四底部填充物材料903放置在电子管芯115与封装衬底407之间。可使用如上所阐述的用于放置可选的第一底部填充物409的任何材料及技术来放置可选的第四底部填充物材料903。
图9进一步示出根据一些实施例的以边缘耦合配置的光纤413与第三光学引擎901的附接。如上所述，可以任何主动对准工艺或任何被动对准工艺使用光纤附接单元405将光纤413对准并附接到第三光学引擎901。
根据一些实施例，第一半导体管芯401(在图9中未单独示出)可如上文所阐述被安装到封装衬底407。如此，第一半导体管芯401可设计为与第三光学引擎901及/或电子管芯115合作工作并且可电耦合到第三光学引擎901及/或电子管芯115。
图10示出根据又一些进一步实施例的第四光学引擎1000。根据一些实施例，除了第四光学引擎1000包括第二波导1003及前侧保护层1005代替半导体衬底103A外，第四光学引擎1000与第一光学引擎300(如图3所示)类似。
图10进一步示出第四光学引擎1000的第三区域1009，其由虚线圆圈突出显示。第三区域1009在本文中可被称为第一波导105及第二波导1003的硅尖端。根据一些实施例，第三区域1009可在第四光学引擎1000的操作期间提供可通过第一波导105及第二波导1003进行光通信的位置。
图10进一步示出根据一些实施例的延伸穿过第二波导1003及前侧保护层1005的第二绝缘体穿孔1011。可使用如上文所阐述的适合将第一外部接触件303附接到第一绝缘体穿孔111的任何材料及技术将第一外部接触件303形成到第二绝缘体穿孔1011。
图11至图13示出根据一些实施例的在形成第四光学引擎1000的中间步骤期间形成的中间结构的剖面图。除了没有将第一绝缘体穿孔111形成到半导体衬底103A中外，图11类似于图1B所示的放大图。图11进一步示出由虚线矩形突出显示的第四区域1103。图12及图13示出根据一些实施例在图11所示的中间结构1100的进一步处理期间第四区域1103的放大图。
图12示出根据一些实施例的第二波导材料层1201(例如，硅层)的形成。可通过首先去除半导体衬底103A并且使埋入式氧化物层103B薄化来形成第二波导材料层1201。根据一些实施例，可使用诸如化学机械平坦化(CMP)、研磨技术、蚀刻工艺(例如，湿蚀刻)或其组合等的平坦化工艺来去除半导体衬底103A。然而，可使用任何合适的工艺来去除半导体衬底103A。此外，根据一些实施例，由于去除了半导体衬底103A，所以可省略第一绝缘体穿孔111的形成。在其他实施例中，第一绝缘体穿孔111可形成为延伸穿过钝化层109、图案化的硅层103C并且延伸进入及/或穿过埋入式氧化物层103B，但不延伸到半导体衬底103A中。
一旦去除了半导体衬底103A，可使用随后的薄化工艺来减少埋入式氧化物层103B的厚度。根据一些实施例，可通过使用适合去除埋入式氧化物层103B的材料并暴露出埋入式氧化物层103B的表面的蚀刻剂及研磨剂执行随后的化学机械平坦化(CMP)来减少埋入式氧化物层103B的厚度。然而，可使用任何合适的薄化工艺。根据一些实施例，可将埋入式氧化物层103B减少到小于约100微米(例如2微米)的第三厚度Th3。然而，可使用任何合适的厚度。
一旦减少了埋入式氧化物层103B的厚度，就邻近埋入式氧化物层103B的暴露表面形成第二波导材料层1201。根据一些实施例，第二波导材料层1201是诸如氮化物、氮化硅、聚合物或其组合等的材料，且使用诸如化学气相沉积(CVD)或原子层沉积(ALD)等的沉积技术来沉积。然而，可使用任何合适的材料及沉积技术。此外，第二波导材料层1201沉积到介于约0.1微米与约0.4微米之间的第四厚度Th4。然而，可使用任何合适的厚度。
图13示出根据一些实施例的第二波导材料层1201一旦被沉积，就被图案化以形成第一波导1003A。可使用如上文所阐述的适合图案化第一波导105的任何光刻及蚀刻技术来形成第一波导1003A。一旦形成了第一波导1003A，就使用如上文所阐述的适合形成及平坦化埋入式氧化物层103B的任何材料及技术，邻近第一波导1003A形成第一氧化物保护层1005A。可形成第一氧化物保护层1005A并将其平坦化成介于约0.1微米与约0.4微米之间的第五厚度Th5。然而，可使用任何合适的厚度。
根据一些实施例，邻近第一氧化物保护层1005A的暴露表面形成可选的第二波导1003B。可使用适合形成第一波导1003A的任何材料及技术形成可选的第二波导1003B。一旦形成了可选的第二波导1003B，就使用如上文所阐述的适合形成及平坦化埋入式氧化物层103B的任何材料及技术，邻近第二波导1003B形成第二氧化物保护层1005B。可形成第二氧化物保护层1005B并将其平坦化成介于约4微米与约25微米(诸如约5微米)之间的第六厚度Th6。然而，可使用任何合适的厚度。第一氧化物保护层1005A及第二氧化物保护层1005B在本文中可被统称为前侧保护层1005。
第一波导1003A及第二波导1003B在本文中可被统称为第二波导1003。第二波导1003允许耦合到第一波导105/从第一波导105耦合的光通信。在省略可选的第二波导1003B的实施例中，还省略了第二氧化物保护层1005B。在这样的实施例中，第一氧化物保护层1005A形成为介于约5微米与约25微米之间的第七厚度Th7。然而，可使用任何合适的厚度。
可形成穿过前侧保护层1005、第二波导1003及/或埋入式氧化物层103B的开口，以暴露出嵌置于光子管芯117内的接触件113。一旦暴露出了接触件113，就在开口内形成第二绝缘体穿孔1011。可使用如上文所阐述的用于形成第一绝缘体穿孔111的任何材料及方法形成第二绝缘体穿孔1011。在一些实施例中，第二绝缘体穿孔1011可形成为铜通孔。
图14示出根据又一些进一步实施例的利用腔1401的第四封装组合件1400。根据一些实施例，第四封装组合件1400包括第四光学引擎1000(参见例如图10)、光纤附接单元405及封装衬底407。如上文关于图4所阐述的，可使用如上文所阐述的用于安装第一光学引擎300的任何方法，使用第一外部接触件303及可选的间隔件411将第四光学引擎1000安装到封装衬底407。如此，光子管芯117通过第二绝缘体穿孔1011电耦合到封装衬底407。根据一些实施例，一旦安装了第四光学引擎1000，就可将可选的第一底部填充物409放置在第四光学引擎1000与封装衬底407之间。
图14进一步示出根据一些实施例的光纤413及光纤附接单元405以主动对准工艺与第四光学引擎1000的附接。图14进一步示出放置或形成在封装衬底407的腔1401内部的透明黏着剂415。如此，在主动对准工艺期间，透明黏着剂415在光纤附接单元405与封装衬底407之间的移位(displacement)可由腔1401的可用空间控制。尽管在图14中示出主动对准工艺，但如上所述，可以任何主动对准工艺或任何被动对准工艺使用光纤附接单元405将光纤413对准并附接到第四光学引擎1000。
根据一些实施例，第一半导体管芯401(未单独示出)也可如上关于第一封装组合件400所述安装到封装衬底407。如此，第一半导体管芯401可设计为通过封装衬底407与第四光学引擎1000合作工作并且可电耦合到第四光学引擎1000。
图15至图17示出根据一些实施例的在形成第五光学引擎1800(参见图18)的中间步骤期间形成的中间结构的剖面图。在这些实施例中，可通过首先形成图11所示的中间结构来形成第五光学引擎1800。
具体而言，图15示出第一光子集成电路1500，第一光子集成电路1500类似于图12所示的中间结构，除了是在邻近埋入式氧化物层103B形成第二波导材料层1201之前。如此，适合形成图12所示的中间结构的任何材料及工艺可用以形成第一光子集成电路1500。图15进一步示出在薄化之后的第一波导105及埋入式氧化物层103B的放大图。
一旦薄化了埋入式氧化物层103B，就可形成第一绝缘体穿孔111及/或接触件，第一绝缘体穿孔111及/或接触件穿过埋入式氧化物层103B及第一波导105，并电耦合到光子管芯117的接触件113，以提供第一光子集成电路1500与其他结构之间的电连接。在实施例中，使用诸如铝的导电材料在第一绝缘体穿孔111上方形成连接垫1501，但也可替代地利用诸如铜或钨等其他合适的材料。可使用诸如CVD的工艺形成连接垫1501，但也可替代地利用其他合适的材料及方法。一旦沉积了用于连接垫1501的材料，就可使用例如光刻掩模及蚀刻工艺将材料成形为连接垫1501。
图16示出可插拔的模块化装置(pluggable modularized device)的形成，所述装置包括第一光子集成电路1500，且还包括第一载体衬底1601、第一黏着层1603，以及模制穿孔(through molding via，TMV)1605在第一黏着层1603上方的形成。第一载体衬底1601包括例如硅基材料(诸如玻璃或氧化硅)或其他材料(诸如氧化铝)或这些材料的任何组合等。第一载体衬底1601是平坦的，以便容纳第一光子集成电路1500的附接。
第一黏着层1603放置在第一载体衬底1601上，以便辅助上覆结构(例如，第一光子集成电路1500)的黏附。在实施例中，第一黏着层1603可包括管芯贴附膜(诸如紫外线胶)，当管芯贴附膜暴露于紫外光时会失去其黏着性。然而，也可使用其他类型的黏着剂，例如压敏黏着剂、可辐射固化的黏着剂、环氧树脂或这些的组合等。可将第一黏着层1603以在压力下容易变形的半液体或凝胶形式放置在第一载体衬底1601上。
模制穿孔1605形成在第一黏着层1603上方，且包括第一晶种层(未与模制穿孔1605分开示出)。第一晶种层形成在第一黏着层1603上方，且是导电材料的薄层，其在随后的处理步骤期间帮助形成较厚的层。第一晶种层可包括约1,000埃厚的钛层，接着是约5,000埃厚的铜层。取决于期望的材料，可使用诸如溅镀、蒸镀或PECVD工艺等工艺来产生第一晶种层。第一晶种层可被形成为具有在约0.3微米与约1微米之间的厚度，诸如约0.5微米。
一旦形成了第一晶种层，就在第一晶种层上放置光刻胶(未单独示出)并将其图案化。在实施例中，可使用例如旋涂技术将光刻胶放置在第一晶种层上至约50微米与约250微米之间(诸如约120微米)的高度。一旦就位，然后可通过将光刻胶暴露于图案化的能量源(例如，图案化的光源)来将光刻胶图案化，以引起化学反应，从而在光刻胶的那些暴露于图案化的光源的部分上引起物理变化。然后将显影剂施加到曝光的光刻胶上，以利用物理变化，并取决于期望的图案选择地去除光刻胶的曝光部分或光刻胶的未曝光部分。
在实施例中，形成到光刻胶中的图案是用于模制穿孔1605的图案。模制穿孔1605被形成为允许电路径与随后放置的第一光子集成电路1500邻近地放置，且可以小于约40微米的节距形成。然而，可利用用于模制穿孔1605的图案的任何合适的布置，诸如通过被定位成使得一个或多个第一光子集成电路1500被放置在模制穿孔1605的相对侧上。
在实施例中，模制穿孔1605形成在光刻胶内并且包括一种或多种导电材料，诸如铜、钨或其他导电金属等。模制穿孔1605可例如通过电镀或无电镀覆等形成。在实施例中，使用电镀工艺，其中将第一晶种层与光刻胶浸没或浸入电镀液中。第一晶种层表面电连接到外部DC电源的负侧，使得第一晶种层在电镀工艺中用作阴极。固态导电阳极(诸如铜阳极)也浸入溶液中，并连接到电源的正侧。来自阳极的原子溶解到溶液中，阴极(例如，第一晶种层)从中获取溶解的原子，从而在光刻胶的开口内电镀第一晶种层的暴露的导电区。
一旦使用光刻胶及第一晶种层形成了模制穿孔1605，则可使用适当的去除工艺去除光刻胶。在实施例中，可使用等离子体灰化工艺去除光刻胶，由此可提高光刻胶的温度，直到光刻胶经历热分解并且可被去除为止。然而，可利用任何其他合适的工艺，例如湿剥离。光刻胶的去除可暴露出第一晶种层的下伏部分。
一旦暴露出，可执行第一晶种层的暴露部分的去除。在实施例中，可通过例如湿蚀刻或干蚀刻工艺去除第一晶种层的暴露部分(例如，未被模制穿孔1605覆盖的那些部分)。例如，在干蚀刻工艺中，可使用模制穿孔1605作为掩模将反应物引导至第一晶种层。在另一实施例中，可将蚀刻剂喷射或以其他方式使其与第一晶种层接触，以去除第一晶种层的暴露部分。在第一晶种层的暴露部分被蚀刻掉之后，第一黏着层1603的一部分在模制穿孔1605之间暴露出。
根据一些实施例，图16另外示出第一光子集成电路1500放置到第一黏着层1603上。在一些实施例中，第一光子集成电路1500被放置成其前侧面向第一载体衬底1601并且通过第一黏着层1603附接。例如，可使用拾取及放置工具将第一光子集成电路1500放置在第一载体衬底1601上。然而，可使用任何合适的方法。
图16还示出模制穿孔1605与第一光子集成电路1500的包封。包封可在模制装置(图16中未单独示出)中执行，所述模制装置可包括顶部模制部分及可与顶部模制部分分开的底部模制部分。当顶部模制部分下降至与底部模制部分相邻时，可形成用于第一载体衬底1601、模制穿孔1605及第一光子集成电路1500的模制腔。
在包封工艺期间，顶部模制部分可与底部模制部分相邻放置，从而将第一载体衬底1601、模制穿孔1605及第一光子集成电路1500封闭在模制腔内。一旦封闭，顶部模制部分及底部模制部分可形成气密密封(airtight seal)，以便控制气体从模制腔的流入及流出。一旦密封，就可将包封体1607放置在模制腔内。包封体1607可为模制化合物树脂，例如聚酰亚胺、PPS、PEEK、PES、耐热结晶树脂或这些的组合等。可在顶部模制部分及底部模制部分对准之前将包封体1607放置在模制腔内，或者可通过注入口将包封体1607注入模制腔内。
一旦将包封体1607放置到模制腔中，使得包封体1607包封第一载体衬底1601、模制穿孔1605及第一光子集成电路1500，就可固化包封体1607以使包封体1607硬化以达到最佳保护。尽管确切的固化工艺至少部分取决于为包封体1607选择的特定材料，但在选择模制化合物作为包封体1607的实施例中，固化可通过诸如将包封体1607加热到约100℃与约130℃之间、持续约60秒至约3000秒发生。另外，引发剂及/或催化剂可被包括在包封体1607内以更好地控制固化工艺。
然而，如本领域普通技术人员将认知的，上述固化工艺仅是例示性工艺，并不意味着限制当前的实施例。可使用其他固化工艺，例如照射或甚至允许包封体1607在环境温度下硬化。可使用任何合适的固化工艺，且所有这样的工艺完全被意图包括在本文所讨论的实施例的范围内。
可执行包封体1607的薄化以便暴露出模制穿孔1605及第一光子集成电路1500的背侧以进行进一步处理。可例如使用机械研磨或化学机械抛光(CMP)工艺来执行薄化，由此利用化学蚀刻剂及研磨剂来反应并研磨掉包封体1607及/或第一光子集成电路1500的背侧，直到模制穿孔1605及第一光子集成电路1500被暴露出为止。如此，第一光子集成电路1500及模制穿孔1605可具有也与包封体1607共面的平坦表面。
然而，尽管上述CMP工艺被作为一个说明性实施例提出，但其并不被意图限制实施例。可使用任何其他合适的去除工艺来使包封体1607及/或第一光子集成电路1500的背侧薄化并暴露出模制穿孔1605。例如，可利用一系列化学蚀刻。可利用此工艺及任何其他合适的工艺来使包封体1607及/或第一光子集成电路1500的背侧薄化，且所有这样的工艺完全被意图包括在实施例的范围内。
根据一些实施例，一旦模制穿孔1605及第一光子集成电路1500嵌置于模制化合物中，则可在第一光子集成电路1500、模制穿孔1605及包封体1607的共平面表面上形成与模制穿孔1605电连接的前侧重布线结构1609。在实施例中，可使用一系列的交替的前侧介电层1611及前侧重布线层1613形成前侧重布线结构1609。在实施例中，前侧介电层1611可为基于聚合物的介电材料，例如聚苯并恶唑(polybenzoxazole，PBO)，但也可利用任何合适的材料，例如聚酰亚胺或聚酰亚胺衍生物。可使用例如旋涂工艺将前侧介电层1611放置到约5微米与约25微米之间的厚度，诸如约7微米，但也可使用任何合适的方法及厚度。
在放置了前侧介电层1611中的每一者之后，可对前侧介电层1611进行图案化，以暴露出下伏结构(例如，模制穿孔1605)的导电部分。在实施例中，可使用例如光刻掩模及蚀刻工艺来图案化前侧介电层1611，其中光刻胶被放置、曝光及显影，然后在各向异性蚀刻工艺期间将光刻胶用作掩模。然而，可利用用于对前侧介电层1611进行图案化的任何合适的工艺。
一旦图案化了前侧介电层1611，就可形成前侧重布线层1613以使其与下伏导电区域接触。在实施例中，可通过以下方式来形成前侧重布线层1613：首先通过诸如CVD或溅镀等适当形成工艺形成钛铜合金的第二晶种层。一旦沉积了第二晶种层，就可将光刻胶(未单独示出)放置在第二晶种层上，以准备形成前侧重布线层1613。一旦形成且图案化了光刻胶，就可通过诸如镀覆等沉积工艺在第二晶种层上形成诸如铜的导电材料。导电材料可形成为具有在约1微米与约10微米之间的厚度，诸如约5微米。然而，尽管所讨论的材料及方法适合形成导电材料，但这些材料仅是例示性的。可使用任何其他合适的材料(诸如AlCu或Au)以及任何其他合适的形成工艺(诸如CVD或PVD)来形成前侧重布线层1613。
一旦形成了导电材料，就可通过合适的去除工艺，诸如灰化、湿蚀刻或等离子体蚀刻来去除光刻胶。另外，在去除光刻胶之后，可使用导电材料作为掩模通过例如合适的蚀刻工艺来去除第二晶种层的先前被光刻胶覆盖的那些部分。
一旦形成了前侧重布线层1613，就可以交替的方式将更多前侧介电层1611与更多前侧重布线层1613一个接一个形成，且使前侧重布线层1613穿过前侧介电层1611而彼此电耦合，直到形成期望的最顶部的前侧介电层1611。可使用上文阐述的任何材料及工艺形成更多前侧介电层1611及更多前侧重布线层1613。然而，可利用任何合适的材料及沉积方法。根据一些实施例，模制穿孔1605通过前侧重布线结构1609电耦合到最顶部的前侧重布线层1613的导电特征。
在特定实施例中，前侧重布线结构1609可形成为使得前侧重布线结构1609在导电组件之间具有减少的节距。例如，导电组件可形成为具有在约4微米与约20微米之间的节距。然而，可利用任何合适的节距。
图17示出结构向第二载体衬底1701的转移以及第一载体衬底1601的去除。在实施例中，可使用例如第二黏着层1703将前侧重布线结构1609附接到第二载体衬底1701。第二载体衬底1701及第二黏着层1703可类似于第一载体衬底1601及第一黏着层1603(上文参照图16描述)，但也可利用任何合适的结构及任何合适的黏着剂。
一旦所述结构附接到第二载体衬底，就可在模制穿孔1605上方及/或在连接垫1501上方形成导电柱1705并将导电柱1705电耦合到模制穿孔1605及/或连接垫1501以用于第一光子集成电路1500的外部连接。可使用诸如铜、铝或其组合等材料并通过将所述材料镀覆到被光刻胶部分地覆盖的晶种层上来形成导电柱1705。一旦形成了导电柱1705，就去除光刻胶，然后使用导电柱1705作为掩模来蚀刻晶种层。然而，可利用任何合适的材料及方法。
图17进一步示出在第一光子集成电路1500的前侧上方形成聚合物波导1707，以在操作期间与第一波导105光通信。根据一些实施例，可使用可接受的光刻及蚀刻技术形成聚合物波导1707。例如，可通过以下方式来形成聚合物波导1707。首先邻近薄化的埋入式氧化物层103B形成光刻胶并覆盖导电柱1705及包封体1607的暴露表面。一旦形成，就将光刻胶图案化，以形成与第一波导105相对应的开口，以暴露出包封体1607的边缘部分上方的区域。在一些实施例中，包封体1607的边缘部分上方的区域对应于用于在操作期间在第一光子集成电路1500外部进行光通信的指定位置。一旦被图案化，光刻胶可用作掩模，以邻近埋入式氧化物层103B及包封体1607的边缘部分上方沉积第二波导材料层1201。
在实施例中，聚合物波导1707可为任何类型的波导，诸如平面波导或通道波导，且可包括两种不同的材料：核心材料及包覆材料(cladding material)，其中核心材料的折射率比包覆材料的折射率高。在实施例中，核心材料及包覆材料包括聚合物材料的组合，诸如聚(甲基丙烯酸甲酯)(poly(methylmethacrylate)，PMMA)、聚苯乙烯(polystyrene，PS)、聚碳酸酯、聚胺甲酸酯、苯并环丁烷、全氟乙烯基醚环聚合物、四氟乙烯、全氟乙烯基醚共聚物、聚硅氧、氟化聚(伸芳基醚硫化物)(fluorinated poly(arylene ether sulfide))、聚(五氟苯乙烯)、氟化树枝状聚合物(fluorinated dendrimer)或氟化超枝化聚合物(fluorinated hyperbranched polymer)等。在另一实施例中，核心材料及包覆材料可包括氘化及卤化聚丙烯酸酯、氟化聚酰亚胺、全氟环丁基芳基醚聚合物或非线性光学聚合物等。
可例如通过首先使用诸如旋涂、刮刀刮涂、挤出或层叠等工艺将每一层或多层的组合放置在光刻胶的开口内形成聚合物波导1707的核心材料及包覆材料。当形成聚合物波导1707的每一层时，可对所述层进行图案化及成形，以便在操作期间控制及引导至第一波导105的光学信号及来自第一波导105的光学信号。例如，当形成聚合物波导1707的每一层材料时，可使用一系列的一个或多个蚀刻(诸如湿蚀刻或干蚀刻)以将材料层如期望地成形。然而，可利用任何合适的方法。根据一些实施例，聚合物波导1707可形成为在约3微米与约10微米之间的第八厚度Th8。然而，可使用任何合适的厚度。
一旦形成了聚合物波导1707，就可使用诸如灰化的去除工艺去除光刻胶。然而，可使用任何合适的去除工艺。
图18示出根据一些实施例的第五光学引擎1800。具体而言，图18示出根据一些实施例，形成在导电柱1705、聚合物波导1707、包封体1607及第一光子集成电路1500上方的背侧重布线结构1801的形成。
可使用与上述前侧重布线结构1609的形成类似的背侧介电层1803及背侧重布线层1805的一系列交替层来形成背侧重布线结构1801。可分别使用用于形成前侧介电层1611及前侧重布线层1613的任何材料及工艺形成背侧介电层1803及背侧重布线层1805。
另外，背侧介电层1803的最顶层可被图案化以形成开口并暴露出下伏的背侧重布线层1805的区。可在开口内形成接触接垫1807。在实施例中，接触接垫1807可包括铝，但可使用诸如铜的其他材料。接触接垫1807可通过以下方式来形成：使用诸如溅镀的沉积工艺以形成填充背侧介电层1803内的开口的材料层(未示出)接触接垫1807。一旦填充，可使用例如化学机械抛光工艺将材料与背侧介电层1803平坦化。然而，可利用任何其他合适的工艺形成接触接垫1807。一旦形成，则背侧重布线结构1801将导电柱1705及第一光子集成电路1500电耦合到接触接垫1807，以对上覆的组件进行外部连接。
图18进一步示出将第一半导体管芯401放置及安装到背侧重布线结构1801。第一半导体管芯401可被放置成与接触接垫1807接触并且与第一光子集成电路1500及/或模制穿孔1605电接触。如此，第一半导体管芯401可被设计为通过背侧重布线结构1801与第一光子集成电路1500合作工作并可电耦合到第一光子集成电路1500。在实施例中，第一半导体管芯401可进一步包括第二外部接触件417(例如，控制塌陷芯片连接(C4)凸块)。然而，任何合适的材料及/或结构可用于第二外部接触件417。
可使用例如拾取及放置工艺将第一半导体管芯401放置到接触接垫1807上。然而，可使用放置第一半导体管芯401的任何其他方法。一旦物理接触，就可执行接合工艺以便将第一半导体管芯401与接触接垫1807接合。例如，在接触接垫1807是焊料凸块的实施例中，接合工艺可包括回焊工艺，其中将接触接垫1807的温度升高到接触接垫1807将液化及流动的点，从而一旦接触接垫1807重新固化，第一半导体管芯401就接合到接触接垫1807。
图18进一步示出在第一半导体管芯401与背侧重布线结构1801之间放置可选的第五底部填充物1809。在实施例中，可选的第五底部填充物1809是一种保护材料，用于缓冲及支撑第一半导体管芯401及背侧重布线结构1801免受操作及环境劣化，诸如操作期间由于产生热而引起的应力。可选的第五底部填充物1809可被注入或以其他方式形成在第一半导体管芯401与背侧重布线结构1801之间的空间中，且可例如包括在第一半导体管芯401与背侧重布线结构1801之间分配的液态环氧树脂，且然后液态环氧树脂被固化以硬化。
图18还示出根据一些实施例的UBM及第一外部接触件303的形成。可通过以下方式来形成UBM及第一外部接触件303：首先在前侧介电层1611的最底层中形成开口，且开口暴露出前侧重布线层1613。UBM可形成在开口中并与前侧重布线层1613电接触。可使用上文揭露的用于形成UBM的任何材料及工艺形成UBM。将第一外部接触件303形成及/或放置在UBM上方，且可执行回焊工艺。然而，可利用任何合适的方法及材料。
根据一些实施例，第五光学引擎1800被形成为独立的封装装置，其中聚合物波导1707以边缘耦合器配置定位，以在操作期间用于光通信。如此，第五光学引擎1800可用于各种封装组合件中。
图19示出根据更进一步实施例的第五封装组合件1900。根据一些实施例，第五封装组合件1900包括第五光学引擎1800、光纤附接单元405及封装衬底407。可使用如上文所阐述的用于安装第一光学引擎300的任何方法，使用第一外部接触件303及可选的间隔件411将第五光学引擎1800安装到封装衬底407。如此，第一光子集成电路1500通过模制穿孔1605电耦合到封装衬底407。根据一些实施例，一旦安装了集成光学引擎装置1800，就可将可选的第六底部填充物1901放置在第五光学引擎1800与封装衬底407之间。
图19进一步示出根据一些实施例的光纤413及光纤附接单元405在主动对准工艺中与第五光学引擎1800的附接。如此，第一光子集成电路1500可在操作期间以边缘耦合器配置在聚合物波导1707与光纤413之间进行光通信。图19还示出在第五光学引擎1800、光纤附接单元405及封装衬底407之间形成的透明黏着剂415。尽管在图19中示出主动对准工艺，但如上所述，可以任何主动对准工艺或任何被动对准工艺使用光纤附接单元405将光纤413对准并附接到第五光学引擎1800。
图20示出根据一些实施例的第六封装组合件2000，其包括与封装衬底407共封装的第一集成光学引擎装置1800A及第二集成光学引擎装置1800B。第一集成光学引擎装置1800A及第二集成光学引擎装置1800B例如在拾取及放置工艺中以聚合物波导对准的方式被布置在封装衬底407上方。例如，第一集成光学引擎装置1800A的第一聚合物波导1707A与第二集成光学引擎装置1800B的第二聚合物波导1707B对准，以形成光学互连2001。根据一些实施例，通过在第一外部接触件303上执行焊料回焊工艺将第一集成光学引擎装置1800A及第二集成光学引擎装置1800B安装到封装衬底407。然而，也可使用如上文所阐述的适合将第一外部接触件303安装到封装衬底407的任何方法。一旦安装，可在第一集成光学引擎装置1800A、第二集成光学引擎装置1800B与封装衬底407之间放置第七底部填充物2003。
在操作期间，可在光学互连2001上方在第一集成光学引擎装置1800A与第二集成光学引擎装置1800B之间执行管芯对管芯光通信。此外，第一集成光学引擎装置1800A及第二集成光学引擎装置1800B可在操作期间从封装衬底407接收功率及信号，且可在操作期间通过封装衬底407的导电特征进行管芯到管芯的电通信(如第一方向箭头905所指示)。
图21至图23示出根据更进一步实施例的在形成第七封装组合件2400(参见图24)的中间步骤期间形成的结构。根据一些实施例，第七封装组合件2400包括第一光子互连结构2100、与第一光子互连结构2100共封装的第一嵌入式光学引擎2201A及第二嵌入式光学引擎2201B。
根据一些实施例，第一光子互连结构2100包括第一光子管芯互连2101A及第二光子管芯互连2101B。第一光子管芯互连2101A及第二光子管芯互连2101B在本文中可被统称为光子管芯互连2101。光子管芯互连2101在本文中也可被称为光子互连层。此外，可在第一光子互连结构2100内形成任何合适数量的光子管芯互连2101，且所有这样的光子互连结构完全被意图被包括在实施例的范围内。
根据一些实施例，可通过以下方式来形成第一光子互连结构2100：首先如上文所阐述的形成埋入式氧化物衬底103。一旦形成了图案化的硅层103C，就可在图案化的硅层103C内形成第一波导105及第一光子组件107(例如，光栅耦合器106A、光侦测器106B、调变器106C或其组合等)，如上所述。一旦形成了第一波导105及第一光子组件107，介电层119及导电特征121以及结构穿孔(through structure via，TSV)2105就可形成在半导体衬底103A上方及/或形成到半导体衬底103A中。介电层119及导电特征121可如上文所阐述般形成在埋入式氧化物衬底103上方。结构穿孔2105类似于第一绝缘体穿孔111，且可使用适合形成第一绝缘体穿孔111的任何材料及工艺穿过介电层119并进入埋入式氧化物衬底103而形成。一旦形成了结构穿孔2105，光子管芯117的接触件113及/或第一光子互连结构2100的导电接垫123就可在介电层119的最顶层内形成，并与导电特征121及/或结构穿孔2105电连接。
图21进一步示出根据一些实施例的穿过介电层119的光学窗2103的形成。光学窗2103通过以下方式来形成：首先在第一波导105中的光栅耦合器106A的位置上方形成穿过介电层119的开口。一旦形成开口，就用对光的相关波长透明的光学材料(例如，氧化硅、光学胶(例如，光学透明黏着剂(optically clear adhesive，OCA))、光学树脂、光学玻璃、光学陶瓷或其组合等)填充开口以代替是光学隔离器的不透明材料(例如，不透明的介电质、包封体、模制化合物等)来使用。光学窗2103在本文中也可称为光学馈通件(opticalfeedthrough)或光学信道(optical passageway)。在一些实施例中，用于形成光学窗2103的光学材料是折射率匹配材料，所述折射率匹配材料与上覆结构(例如，嵌入式光学引擎2201；见图22)的材料的折射率匹配。
在一些实施例中，光学窗2103位于光子管芯互连2101的一些区域中，这些区域实质上没有导电特征121、接触件113、导电接垫123及第一绝缘体穿孔111，以便允许光功率及/或光学信号传输穿过介电层119。例如，这些区域可在光栅耦合器106A与上覆结构(例如，嵌入式光学引擎2201)之间延伸，以允许将光功率或光学信号从光子管芯互连2101的第一波导105耦合到嵌入式光学引擎2201中及/或从嵌入式光学引擎2201耦合到光子管芯互连2101的第一波导105中。在一些情况下，较薄的光子管芯117可允许光栅耦合器106A与上覆结构(例如，嵌入式光学引擎2201)之间的更有效率的光耦合。
图22示出根据一些实施例的嵌入式光学引擎2201、第二半导体管芯2203及牺牲块2205到光子管芯互连件2101的附接。除了管芯接垫2206形成为与第一绝缘体穿孔111电连接以代替第一外部接触件303进行外部连接外，嵌入式光学引擎2201与第一光学引擎300类似。在一些实施例中，可将混合接合工艺与例如拾取及放置工艺一起使用，以将第一嵌入式光学引擎2201A及第二嵌入式光学引擎2201B分别安装到第一光子管芯互连2101A及第二光子管芯互连2101B。如此，嵌入式光学引擎2201的管芯接垫2206及半导体衬底103A分别接合到光子管芯互连2101的导电接垫123及介电层119。在混合接合工艺期间，嵌入式光学引擎2201的第一回填结构301也接合到光子管芯互连2101的介电层119及/或光学窗2103。在一些实施例中，可在混合接合工艺期间使用光学黏着剂(例如，光学透明胶)以帮助将第一回填结构301接合到光学窗2103。
图22进一步示出根据一些实施例的嵌入式光学引擎2201的可选的界面层(interfacial layer)2207。在一些实施例中，可选的界面层2207可设置在支撑衬底101与间隙填充材料127及电子管芯115的共面表面之间。可选的界面层2207可为对相关波长的光为透明的光学介电材料，且可使用上文阐述的适合形成间隙填充材料127的任何材料及方法形成。在一些实施例中，可选的界面层2207是折射率匹配材料，其使间隙填充材料127的光学折射率与支撑衬底101的光学折射率匹配。如此，可选的界面层2207可在操作期间防止通过间隙填充材料127与支撑衬底101之间的光学损耗及/或光通信的失真(distortion)。根据一些实施例，可选的界面层2207也可被添加到支撑衬底101的背侧，用于光纤413的后续连接(见图24)。在这样的实施例中，可选的界面层2207可为折射率匹配材料，其使光纤413的光学折射率与支撑衬底101的光学折射率匹配。如此，可选的界面层2207可在操作期间防止通过光纤413与支撑衬底101之间的光学损耗及/或光通信的失真。
除了设置管芯接垫2206代替第二外部接触件417(图4所示)用于外部连接外，第二半导体管芯2203与第一半导体管芯401类似。根据一些实施例，第二半导体管芯2203的管芯接垫2206可在混合接合工艺中被接合至第一光子互连结构2100的导电接垫123。如此，在混合接合工艺期间，在管芯接垫2206之间暴露出的第二半导体管芯2203的介电材料(例如，包封体、模制化合物、氧化硅或其组合等)也可接合到光子管芯117的介电层119。根据一些实施例，第二半导体管芯2203是被设计为在操作期间与两个或更多个嵌入式光学引擎2201(例如，第一嵌入式光学引擎2201A及第二嵌入式光学引擎2201B)合作的ASIC装置(例如，多主机控制器(multi-host controller)或开关等)。
另外，尽管以单个第二半导体管芯2203示出实施例，但此仅是例示性的，并不意图限制实施例。而是，可使用任何合适数量的第二半导体管芯2203，诸如两个或更多个。所有这样数量的管芯完全被意图包括在实施例的范围内。
根据一些实施例，牺牲块2205以下方式来形成：首先将区块开口(block opening)2209图案化到载体上方的块状硅材料中但不穿过块状硅材料(例如，半导体衬底、玻璃、陶瓷、介电质、块状半导体或硅晶圆等)。可通过可接受的光刻及蚀刻技术形成区块开口2209，例如通过形成并图案化光刻胶，然后使用图案化的光刻胶作为蚀刻掩模执行蚀刻工艺。一旦形成了区块开口2209，就可使用适当的去除工艺(例如，灰化)去除光刻胶。
可通过以下方式将图案化的块材硅材料单体化为单独的牺牲块2205：首先将图案化的块状硅材料转移到切割带。一旦转移到切割带，就可使用合适的单体化工艺(诸如划切与裂片、锯切、蚀刻、激光切割或其组合等)将图案化的块状硅单体化成多个牺牲块2205。
一旦被单体化，使用例如拾取及放置工艺，以区块开口2209面向第一光子互连结构2100的方式放置牺牲块2205。然而，可使用任何合适的工艺。根据一些实施例，使用施加到牺牲块2205的面向第一光子互连结构2100的表面的黏着剂(例如，管芯贴附膜、光活化黏着剂、环氧树脂、接口材料或其组合等)将牺牲块2205附接到第一光子互连结构2100。在一些实施例中，第一黏着剂是光活化黏着剂，且被施加在表面的中心区域中。根据一些实施例，可使用第一波长的光使光活化黏着剂活化，且可使用第二波长的光使光活化黏着剂去活化。在一些实施例中，沿着围绕第一黏着剂的表面的周边施加不同于第一黏着剂的第二黏着剂。在一些实施例中，第二黏着剂不是光活化黏着剂。在一些其中第二黏着剂是光活化黏着剂的实施例中，可使用第一波长的光使第二黏着剂活化，但第二黏着剂不被第二波长的光去活化。然而，可使用任何合适的黏着剂或黏着剂的组合。
图23示出根据一些实施例的多光学引擎装置2300的形成。具体而言，图23示出牺牲块2205、嵌入式光学引擎2201及第二半导体管芯2203的包封。包封可在模制装置(图23中未单独示出)中执行，所述模制装置可包括顶部模制部分及可与顶部模制部分分开的底部模制部分。当顶部模制部分下降至与底部模制部分相邻时，可形成用于第一光子互连结构2100、牺牲块2205、嵌入式光学引擎2201及第二半导体管芯2203的模制腔。
在包封工艺期间，顶部模制部分可与底部模制部分相邻放置，从而将第一光子互连结构2100、牺牲块2205、嵌入式光学引擎2201及第二半导体管芯2203封闭在模制腔内。一旦封闭，顶部模制部分及底部模制部分可形成气密密封，以便控制气体从模制腔的流入及流出。一旦密封，就可将包封体2301放置在模制腔内。包封体2301可为模制化合物树脂，例如聚酰亚胺、PPS、PEEK、PES、耐热结晶树脂或这些的组合等。可在顶部模制部分及底部模制部分对准之前将包封体2301放置在模制腔内，或者可通过注入口将包封体2301注入模制腔内。
一旦将包封体2301放置到模制腔中，使得包封体2301包封第一光子互连结构2100、牺牲块2205、嵌入式光学引擎2201及第二半导体管芯2203，就可固化包封体2301以使包封体2301硬化以达到最佳保护。尽管确切的固化工艺至少部分取决于为包封体2301选择的特定材料，但在选择模制化合物作为包封体2301的实施例中，固化可通过诸如将包封体2301加热到约100℃与约130℃之间(诸如约125℃)、持续约60秒至约3000秒(诸如约600秒)发生。另外，引发剂及/或催化剂可被包括在包封体2301内以更好地控制固化工艺。
然而，如本领域普通技术人员将认知的，上述固化工艺仅是例示性工艺，并不意味着限制当前的实施例。可使用其他固化工艺，例如照射或甚至允许包封体2301在环境温度下硬化。可使用任何合适的固化工艺，且所有这样的工艺完全被意图包括在本文所讨论的实施例的范围内。
一旦固化了包封体2301，就可将包封体2301平坦化(例如，化学机械平坦化)，且可将支撑载体附接至包封体2301的平坦表面以在进一步的处理及加工期间提供支撑。在实施例中，可使用暴露于紫外光时会失去其黏着性的管芯贴附膜(紫外线胶)来附接支撑载体。然而，也可使用其他类型的黏着剂，例如压敏黏着剂、可辐射固化的黏着剂、环氧树脂或这些的组合等。可将黏着剂以在压力下容易变形的半液体或凝胶形式放置在支撑载体上。一旦附接了支撑载体，就使半导体衬底103A的背侧薄化并且使结构穿孔2105暴露出。可通过CMP工艺或机械研磨等使半导体衬底103A薄化。根据一些实施例，将半导体衬底103A薄化到约25,000奈米与约100,000奈米之间的第三高度H3。然而，可使用任何合适的高度。
一旦暴露出了结构穿孔2105，第一外部接触件303就可形成在结构穿孔2105上方并与结构穿孔2105电连接。可使用如上文所阐述般适合在第一绝缘体穿孔111上方形成第一外部接触件303的任何材料及工艺在结构穿孔2105上方形成第一外部接触件303。一旦形成了第一外部接触件303，就将载体带2307附接到第一外部接触件303，并去除支撑载体以暴露出包封体2301的背侧以进行进一步处理。
图23进一步示出包封体2301的薄化，以便暴露出及/或薄化牺牲块2205、嵌入式光学引擎2201及第二半导体管芯2203，以进行进一步处理。可例如使用机械研磨或化学机械抛光(CMP)工艺来执行薄化，其中利用化学蚀刻剂及研磨剂来反应并研磨掉包封体2301，直到牺牲块2205、嵌入式光学引擎2201及第二半导体管芯2203暴露出为止。在一些实施例中，执行薄化直到在牺牲块2205的背侧处显露出区块开口2209。在这样的实施例中，在区块开口2209之间形成区块核心2303，且牺牲块2205的其余部分形成垂直光纤附接单元2305的侧壁。如此，牺牲块2205、嵌入式光学引擎2201及第二半导体管芯2203可具有也与包封体2301共面的平坦表面。
然而，尽管上述CMP工艺被作为一个说明性实施例提出，但其并不被意图限制实施例。可使用任何其他合适的去除工艺将包封体2301及牺牲块2205薄化并暴露出区块开口2209。例如，可利用一系列化学蚀刻。可利用此工艺及任何其他合适的工艺将包封体2301及牺牲块2205薄化，且所有这样的工艺完全被意图包括在实施例的范围内。
图24示出根据一些实施例的包括多光学引擎装置2300的第七封装组合件2400。具体而言，图24示出根据一些实施例的将多光学引擎装置2300安装到封装衬底407、移除区块核心2303，以及附接第一光纤2401与第二光纤2403。
可使用例如拾取及放置工艺将多光学引擎装置2300从载体带2307移除并将多光学引擎装置2300放置在封装衬底407上方。一旦放置好，就可例如通过执行适当的接合工艺(诸如，焊料回焊工艺)以将多光学引擎装置2300的第一外部接触件303接合到封装衬底407的导电接触件，从而将多光学引擎装置2300安装到封装衬底407。然而，可利用任何合适的接合工艺。
一旦安装到封装衬底407，就可从牺牲块2205移除区块核心2303。在其中使用光活化的第一黏着剂附接牺牲块2205的实施例中，可如上所述通过使用第一波长的光源使黏着剂去活化而去除区块核心2303。如此，区块核心2303从第一光子互连结构2100释放，且可使用例如拾取及放置工艺来去除。然而，也可使用任何合适的去除工艺。
一旦去除了区块核心2303，就在垂直光纤附接单元2305内形成腔，且第一光纤2401可附接到多光学引擎装置2300。根据一些实施例，第一光纤2401可为功率光纤，且可在第一波导105及/或第一光子组件107上方的位置处插入垂直光纤附接单元2305的腔中。根据一些实施例，垂直光纤附接单元2305的侧壁例如通过摩擦力将第一光纤2401固定在垂直位置。在一些实施例中，可使用对光的相关波长为透明的光学黏着剂(例如，光学透明胶)将第一光纤2401固定在垂直光纤附接单元2305内。
在一些实施例中，第二光纤2403可附接到光学引擎(例如，第二嵌入式光学引擎2201B)的可选的界面层2207。根据一些实施例，可选的界面层2207是光活化黏着膜。在这样的实施例中，第二光纤2403可为信号光纤，且可通过投射光活化黏着膜的活化波长的源光而附接到可选的界面层2207。在一些实施例中，可使用对光的相关波长为透明的光学黏着剂来将第二光纤2403固定到可选的界面层2207或第二嵌入式光学引擎2201B的背侧。在其他实施例中，第二光纤附接单元(未示出)可用于附接第二光纤2403。
图24进一步示出，在操作期间，嵌入式光学引擎2201及第二半导体管芯2203可如第一方向箭头905所指示般经由封装衬底407接收电功率及/或电通信。另外，嵌入式光学引擎2201以及第一光纤2401及第二光纤2403可在操作期间如第二方向箭头2405所指示般进行光通信。
第一光子互连结构2100的第一波导105及第一光子组件107用于在第一光纤2401(例如，功率光纤)及嵌入式光学引擎2201之间传输及接收光学信号。具体而言，第一光子互连结构2100的第一光子组件107将电信号转换为光学信号以沿着第一光纤2401传输，且将来自第一光纤2401的光学信号转换为电信号。因此，第一光子互连结构2100的第一光子组件107负责至/来自第一光纤2401的光学信号的输入/输出(I/O)。在一些实施例中，第一光子互连结构2100的第一光子组件107可用于例如以管芯对管芯通信在第一嵌入式光学引擎2201A及第二嵌入式光学引擎2201B之间交换光通信。根据一些实施例，第二半导体管芯2203可为例如多管芯开关，其控制嵌入式光学引擎2201的光通信及电通信的流动。
第二嵌入式光学引擎2201B的第一波导105及第一光子组件107用于在第二光纤2403(例如，信号光纤)与第一光子互连结构2100之间传输及接收光学信号。具体而言，第二嵌入式光学引擎2201B的第一光子组件107将电信号转换成光学信号以沿着第二光纤2403传输，且将来自第二光纤2403的光学信号转换成电信号。因此，第二嵌入式光学引擎2201B的第一光子组件107负责至/来自第二光纤2403的光学信号的输入/输出(I/O)。
图25示出根据一些实施例的第八封装组合件2500的另一实施例。第八封装组合件2500与图24的第七封装组合件2400类似，不同之处在于第八封装组合件2500还包含第一光学引擎300、折射率匹配胶2505以及第二光子互连结构2507，所述第一光学引擎300包含可选的前侧(front-side，FS)镜ARC 2501及可选的背侧(backside，BS)镜ARC 2503，所述第二光子互连结构2507包含第二波导材料层1201。
根据一些实施例，第二光子互连结构2507在埋入式氧化物层103B与半导体衬底103A之间形成有第二波导材料层1201(例如，氮化硅)。然而，可使用任何合适的材料用于第二波导材料层1201。
第一光学引擎300可通过在如上所述形成埋入式氧化物层103B之前首先在半导体衬底103A上沉积及图案化ARC材料而形成有可选的背侧(BS)镜ARC 2503。ARC材料可为抗反射膜，诸如单层ARC及/或双层ARC材料(例如，氧化铝、氧化钛、氧化硅或其组合等)。然而，可使用任何合适的抗反射材料。一旦沉积，就可使用例如光刻掩模及蚀刻工艺来图案化可选的背侧(BS)镜ARC 2503，其中光刻胶被放置、曝光并显影，然后在各向异性蚀刻工艺期间将光刻胶用作掩模。然而，可利用用于图案化可选的背侧(BS)镜ARC 2503的任何合适的工艺。
第一光学引擎300可通过在如上所述形成间隙填充材料127之前首先在第一波导105及/或第一光子组件107上方沉积及图案化ARC材料而形成有可选的前侧(FS)镜ARC2501。可选的前侧(FS)镜ARC 2501可使用适合形成可选的背侧(BS)镜ARC 2503的任何材料及工艺来形成。
折射率匹配胶2505可用于将第一光学引擎300附接到第二光子互连结构2507。折射率匹配胶2505可为例如光学透明黏着剂(optically clear adhesive；OCA)、光学树脂、光学玻璃、光学陶瓷或其组合等，且与第一回填结构301的折射率匹配。折射率匹配胶2505可使用适当的工艺(例如，黏着剂分配器或印刷机(printer)等)以任何适当的形式(例如，液体、膜或胶带等)施加。在操作期间，折射率匹配胶2505用于在第一光学引擎300与第二光子互连结构2507的波导之间(如第三方向箭头2509所指示般)进行光通信。
图25进一步示出根据一些实施例的在第二光子互连结构2507上方的第一光学引擎300、第二半导体管芯2203(例如，ASIC或开关等)及第一波导105的包封。可使用如上文所阐述的任何材料及技术形成包封体2301。在一些实施例中，第一波导105在第二光子互连结构2507的周边处保持暴露出。一旦形成了包封体2301，就可如上文所阐述般使用第一外部接触件303将第二光子互连结构2507安装到封装衬底407上。一旦安装好，就可在第二光子互连结构2507与封装衬底407之间形成第一底部填充物409。可将信号光纤2403附接到第一光学引擎300的背侧，且可将功率光纤2401附接到第一波导105的暴露表面。根据一些实施例，可使用光学黏着剂来附接信号光纤2403及功率光纤2401。在其他实施例中(未具体示出)，可如上文所阐述般通过形成用于固定功率光纤2401的垂直光纤附接单元2305形成穿过包封体2301的背侧腔。然而，可使用任何合适的材料及技术来附接信号光纤2403及/或功率光纤2401。
图26示出根据更进一步实施例的第九封装组合件2600的形成。两个光学引擎300A及300B(见图3)安装到第三光子互连结构2601并经由嵌入式Si波导2607进行光通信。光学引擎300A及光学引擎300B通过第三光子互连结构2601分别电连接到第二半导体管芯2203A及第二半导体管芯2203B(例如，主ASIC)并由第二半导体管芯2203A及第二半导体管芯2203B控制。
根据一些实施例，通过以下方式来形成第三光子互连结构2601：首先形成导电柱2605(例如，Cu柱)，然后在载体衬底(未单独示出)上方放置或形成嵌入式Si波导2607(例如，图3的光子管芯117及第一波导105)。可使用上文阐述的任何包封材料及技术在导电柱2605及嵌入式Si波导2607上方形成或放置包封体2301(例如，模制化合物)。一旦包封，就可执行化学机械平坦化(CMP)工艺以使嵌入式Si波导2607及包封体2301薄化，留下硅波导及诸如光栅耦合器等任何其他期望的结构，并暴露出导电柱2605。如此，嵌入式Si波导2607及导电柱2605可具有也与包封体2301共面的平坦表面。
图26进一步示出根据一些实施例的在嵌入式Si波导2607、导电柱2605及包封体2301上方的前侧重布线结构1609的形成。可使用上述任何材料及工艺来形成前侧重布线结构1609，且可利用任何期望数量的前侧介电层1611及前侧重布线层1613来形成前侧重布线结构1609。
一旦形成了前侧重布线结构1609，就可将第二载体施加到前侧重布线结构1609的暴露表面上，并去除第一载体。根据一些实施例，一旦去除第一载体，就可在嵌入式Si波导2607、导电柱2605及包封体2301上方形成背侧重布线结构1801。
图26进一步示出穿过背侧重布线结构1801光耦合到嵌入式Si波导2607的第一光学穿孔(optical through via，OTV)2609A及将第一光学穿孔2609A光耦合到随后放置的第一光学引擎300的第二光学穿孔2609B的形成。第一光学穿孔2609A及第二光学穿孔2609B在本文中可统称为光学穿孔2609。可通过以下方式来形成光学穿孔2609：首先在光栅耦合器106A上方的位置中形成穿过背侧介电层1803的开口并暴露出嵌入式Si波导2607。
根据一些实施例，将光学填充材料(例如，折射率匹配的聚合物)沉积在开口内，然后例如使用退火工艺将光学填充材料硬化以形成第一光学穿孔2609A。一旦形成了第一光学穿孔2609A，就可通过以下方式在背侧重布线结构1801上方形成第二光学穿孔2609B：首先沉积且图案化光刻胶并使用图案化的光刻胶作为掩模。根据一些实施例，可将第二光学填充材料(例如，折射率匹配的底部填充物)沉积在开口中，然后将第二光学填充材料硬化以形成第二光学穿孔2609B。一旦形成，就在诸如灰化的工艺中去除光刻胶。可使用如上文所阐述的适合形成折射率匹配胶2505及/或光学窗2103的任何材料及技术形成光学穿孔2609。
根据一些实施例，一旦形成，第二光学穿孔2609B及第二外部接触件417就可用于将第一光学引擎300A及第一光学引擎300B安装到背侧重布线结构1801。在一些实施例中，可使用黏着膜将第一回填结构301附接到第二光学穿孔2609B，且可使用例如焊料回焊工艺将第二外部接触件417附接到背侧重布线结构1801的接触接垫。然而，可使用任何合适的连接件及安装技术。根据一些实施例，可使用第一外部接触件303将第二半导体管芯2203A及第二半导体管芯2203B安装到背侧重布线结构1801。然而，可使用任何合适的连接件及安装技术。
在操作期间，第一光学穿孔2609A用于在第一光学引擎300与嵌入式Si波导2607之间如第四方向箭头2611所指示般进行光通信(例如，管芯对管芯的光通信)。第二半导体管芯2203A及第二半导体管芯2203B可通过第三光子互连结构2601彼此电通信及/或与第一光学引擎300A及第一光学引擎300B电通信。
图26进一步示出例如在第一光学穿孔2609A的形成与第二光学穿孔2609B的形成之间使用第一外部接触件303将第三光子互连结构2601安装到可选的中介物2603。根据一些实施例，可选的中介物2603包括用于对第九封装组合件2600进行外部连接的第二外部接触件2613。在一些实施例中，第二外部接触件2613被形成为焊料球。然而，可使用任何合适的接触件。
通过利用本文提出的方法及结构，可利用更经济的制造工艺以帮助防止光子光学引擎的边缘耦合器的光学损耗。具体而言，可减少由于光束与衬底材料(例如，硅)交叠而引起的光学损耗。
根据一些实施例，一种方法包括：在第二层与半导体衬底之间设置第一层；在所述第二层中形成第一波导；在所述第一波导上方形成光子管芯；在所述半导体衬底中形成第一腔并暴露出所述第一层；用第一回填材料填充所述第一腔；以及将电子管芯电耦合到所述光子管芯。在实施例中，所述方法更包含在所述半导体衬底中形成第二腔并暴露出所述第一层；以及用第二回填材料填充所述第二腔，所述第二回填材料不同于所述第一回填材料。在实施例中，所述方法更包含在形成所述第一腔之前，在所述半导体衬底中形成绝缘体穿孔。在实施例中，所述方法更包含将所述绝缘体穿孔电连接到封装衬底。在实施例中，将所述电子管芯电耦合到所述光子管芯包括将所述电子管芯混合接合到所述光子管芯。在实施例中，所述方法更包含：邻近所述半导体衬底安装所述电子管芯，并将所述电子管芯电耦合到所述绝缘体穿孔。在实施例中，所述第一层包括氧化硅。
根据另一个实施例，一种方法包括：形成与第一氧化物层相邻的第一波导；形成与所述第一波导相邻且光耦合到所述第一波导的光子管芯；将电子管芯与所述光子管芯混合接合；以及相对于所述第一波导邻近所述第一氧化物层形成第二波导，所述第二波导通过所述第一氧化物层光耦合到所述第一波导。在实施例中，所述方法更包含在形成所述第二波导之前，将所述光子管芯、所述电子管芯及模制穿孔包封在包封体中，其中形成所述第二波导包括以聚合物材料形成所述第二波导。在实施例中，形成所述第二波导包括邻近所述包封体形成部分所述第二波导。在实施例中，所述方法更包含在所述第二波导上方形成第一重布线结构。在实施例中，所述方法更包含形成第二重布线结构，所述第二重布线结构与所述模制穿孔相邻并且电耦合到所述模制穿孔。在实施例中，所述方法更包含：使用氮化物材料形成所述第二波导；在所述第二波导上方形成第二氧化物层；以及形成穿过所述第二氧化物层、所述第二波导及所述第一氧化物层的导电通孔，所述导电通孔电耦合到所述光子管芯。在实施例中，所述方法更包含在形成导电通孔之前，使用氮化硅材料在所述第二氧化物层上方形成第三波导，所述第三波导光耦合到所述第二波导。
根据又另一实施例，一种半导体装置包括：邻近半导体衬底的第一氧化物衬底结构；在所述半导体衬底及所述第一氧化物衬底结构上方的氧化物层；在所述氧化物层上方的第一波导；在所述氧化物层上方且光耦合到所述第一波导的光子管芯；以及电耦合到所述光子管芯的电子管芯。在实施例中，所述第一波导包括硅尖端(silicon tip)，其中所述硅尖端及所述第一氧化物衬底结构与所述半导体装置的侧壁毗连。在实施例中，所述电子管芯的第一管芯接触件接合到所述光子管芯的第二管芯接触件。在实施例中，所述半导体装置更包含延伸穿过所述氧化物层及所述半导体衬底的绝缘体穿孔，所述绝缘体穿孔将所述光子管芯电耦合到所述电子管芯。在实施例中，所述半导体装置更包含延伸穿过所述半导体衬底的第二氧化物衬底结构，其中所述第一氧化物衬底包括第一材料，且所述第二氧化物衬底结构包括与所述第一材料不同的第二材料。在实施例中，所述半导体装置更包含：封装衬底；穿过所述氧化物层及所述半导体衬底的绝缘体穿孔，所述绝缘体穿孔电耦合到所述光子管芯；以及将所述绝缘体穿孔电耦合到所述封装衬底的外部接触件，其中所述电子管芯安装到所述封装衬底，且所述电子管芯通过所述封装衬底电耦合到所述光子管芯。
上文概述了若干个实施例的特征，使得本领域技术人员可更好地了解本揭露的各方面。本领域技术人员应当理解，他们可容易地将本揭露用作设计或修改其他工艺及结构的基础，以实施与本文介绍的实施例相同的目的及/或实现相同的优点。本领域技术人员还应认识到，这样的等同构造不脱离本揭露的精神及范围，且在不背离本揭露的精神及范围的情况下，他们可进行各种改变、替换及变更。

Claims (10)

1.一种半导体装置的形成方法，包括：
在第二层与半导体衬底之间设置第一层；
在所述第二层中形成第一波导；
在所述第一波导上方形成光子管芯；
在所述半导体衬底中形成第一腔并暴露出所述第一层；
用第一回填材料填充所述第一腔；以及
将电子管芯电耦合到所述光子管芯。
2.根据权利要求1所述的半导体装置的形成方法，更包括：
在所述半导体衬底中形成第二腔并暴露出所述第一层；以及
用第二回填材料填充所述第二腔，所述第二回填材料不同于所述第一回填材料。
3.根据权利要求1所述的半导体装置的形成方法，更包括在形成所述第一腔之前，在所述半导体衬底中形成绝缘体穿孔。
4.一种半导体装置的形成方法，包括：
形成与第一氧化物层相邻的第一波导；
形成与所述第一波导相邻且光耦合到所述第一波导的光子管芯；
将电子管芯混合接合到所述光子管芯；以及
相对于所述第一波导邻近所述第一氧化物层形成第二波导，所述第二波导通过所述第一氧化物层光耦合到所述第一波导。
5.根据权利要求4所述的半导体装置的形成方法，更包括在形成所述第二波导之前，将所述光子管芯、所述电子管芯及模制穿孔包封在包封体中，其中形成所述第二波导包括以聚合物材料形成所述第二波导。
6.根据权利要求4所述的半导体装置的形成方法，更包括：
使用氮化物材料形成所述第二波导；
在所述第二波导上方形成第二氧化物层；以及
形成穿过所述第二氧化物层、所述第二波导及所述第一氧化物层的导电通孔，所述导电通孔电耦合到所述光子管芯。
7.一种半导体装置，包括：
第一氧化物衬底结构，邻近半导体衬底；
氧化物层，位于所述半导体衬底及所述第一氧化物衬底结构上方；
第一波导，位于所述氧化物层上方；
光子管芯，位于所述氧化物层上方且光耦合到所述第一波导；以及
电子管芯，电耦合到所述光子管芯。
8.根据权利要求7所述的半导体装置，其中所述第一波导包括硅尖端，其中所述硅尖端及所述第一氧化物衬底结构与所述半导体装置的侧壁毗连。
9.根据权利要求7所述的半导体装置，其中所述电子管芯的第一管芯接触件接合到所述光子管芯的第二管芯接触件。
10.根据权利要求7所述的半导体装置，更包括：绝缘体穿孔，延伸穿过所述氧化物层及所述半导体衬底，所述绝缘体穿孔将所述光子管芯电耦合到所述电子管芯。
CN202110789364.2A 2021-04-16 2021-07-13 半导体装置及其形成方法 Pending CN114883202A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/232,567 US20220334310A1 (en) 2021-04-16 2021-04-16 Structure and process for photonic packages
US17/232,567 2021-04-16

Publications (1)

Publication Number Publication Date
CN114883202A true CN114883202A (zh) 2022-08-09

Family

ID=82667955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110789364.2A Pending CN114883202A (zh) 2021-04-16 2021-07-13 半导体装置及其形成方法

Country Status (3)

Country Link
US (2) US20220334310A1 (zh)
CN (1) CN114883202A (zh)
TW (1) TW202242463A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8280207B2 (en) * 2008-11-06 2012-10-02 Luxtera Inc. Method and system for coupling optical signals into silicon optoelectronic chips
US9331096B2 (en) * 2009-09-04 2016-05-03 Luxtera, Inc. Method and system for hybrid integration of optical communication systems
US9310553B2 (en) * 2011-11-16 2016-04-12 Intel Corporation Optical connection techniques and configurations
US20180180808A1 (en) * 2016-12-22 2018-06-28 Oracle International Corporation Wafer-level packaged optoelectronic module
US10267988B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic package and method forming same

Also Published As

Publication number Publication date
US20220334310A1 (en) 2022-10-20
US20230384517A1 (en) 2023-11-30
TW202242463A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
CN112530925B (zh) 封装件及其形成方法
TWI768671B (zh) 半導體元件以及其製造方法
US9478939B2 (en) Light coupling device and methods of forming same
US11852868B2 (en) Photonic semiconductor device and method of manufacture
CN113053835A (zh) 半导体封装及其形成方法
US20210096311A1 (en) Photonic semiconductor device and method of manufacture
US11747563B2 (en) Photonic semiconductor device and method of manufacture
CN113764392A (zh) 光子封装及制造方法
US20220382003A1 (en) Photonic Semiconductor Device and Method of Manufacture
CN115831950A (zh) 半导体封装件及其形成方法
US20230384517A1 (en) Structure and process for photonic packages
US11947173B2 (en) Photonic semiconductor device and method of manufacture
US20240113056A1 (en) Semiconductor device and methods of manufacture
US20240085610A1 (en) Photonic Package and Method of Manufacture
US20240077669A1 (en) Integrated circuit package and method of forming same
US20230417993A1 (en) Photonic Package and Method of Manufacture
CN117457625A (zh) 封装件、半导体封装件及其形成方法
CN117369061A (zh) 封装件及其制造方法
TW202416505A (zh) 半導體封裝與其形成方法與封裝
TW202412204A (zh) 封裝體及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication