CN117369061A - 封装件及其制造方法 - Google Patents

封装件及其制造方法 Download PDF

Info

Publication number
CN117369061A
CN117369061A CN202311032719.9A CN202311032719A CN117369061A CN 117369061 A CN117369061 A CN 117369061A CN 202311032719 A CN202311032719 A CN 202311032719A CN 117369061 A CN117369061 A CN 117369061A
Authority
CN
China
Prior art keywords
waveguide
layer
dielectric layer
photonic
grating coupler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311032719.9A
Other languages
English (en)
Inventor
余振华
夏兴国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US18/153,116 external-priority patent/US20240085610A1/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN117369061A publication Critical patent/CN117369061A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4206—Optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4251—Sealed packages
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12107—Grating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12147—Coupler

Abstract

方法包括：接收工件，工件包括衬底、位于衬底上方的第一介电层和位于介电层上方的光学层；图案化光学层以形成第一波导和光栅耦合器；在衬底中形成暴露第一介电层的第一开口，其中，第一开口的至少部分位于光栅耦合器正上方；在第一开口中沉积金属层；以及在金属层上方沉积第二介电层。本申请的实施例还涉及封装件及其制造方法。

Description

封装件及其制造方法
技术领域
本申请的实施例涉及封装件及其制造方法。
背景技术
电信号和处理是用于信号传输和处理的一种技术。近年来，光信号和处理已经用在越来越多的应用中，特别是由于用于信号传输的光纤相关的应用的使用。
光信号和处理通常与电信号和处理相结合，以提供成熟的应用。例如，光纤可以用于远程信号传输，并且电信号可以用于短程信号传输以及处理和控制。因此，形成了集成光学组件和电子组件的器件，以用于光信号和电信号之间的转换，以及光信号和电信号的处理。因此，封装件可以包括：包括光学器件的光学(光子)管芯以及包括电子器件的电子管芯。
发明内容
本申请的一些实施例提供了一种制造封装件的方法，包括：在介电层的顶面上方形成波导，其中，所述介电层位于衬底上；在所述介电层的所述顶面上方形成光栅耦合器，其中，所述光栅耦合器光学耦合至所述波导；减薄所述衬底；在减薄的所述衬底中形成凹槽，其中，所述凹槽与所述光栅耦合器横向重叠；以及在所述凹槽中沉积反射材料，其中，所述反射材料具有至少90％的反射率。
本申请的另一些实施例提供了一种制造封装件的方法，包括：接收工件，所述工件包括衬底、位于所述衬底上方的第一介电层和位于所述介电层上方的光学层；图案化所述光学层以形成第一波导和光栅耦合器；在所述衬底中形成暴露所述第一介电层的第一开口，其中，所述第一开口的至少部分位于所述光栅耦合器正上方；在所述第一开口中沉积金属层；以及在所述金属层上方沉积第二介电层。
本申请的又一些实施例提供了一种封装件，包括：硅层；反射结构，位于所述硅层内；第一光子布线结构，位于所述硅层的第一侧上方，其中，所述第一光子布线结构包括：绝缘层，位于所述硅层的所述第一侧上；硅波导，位于所述绝缘层上；光子器件，位于所述绝缘层上；以及光栅耦合器，位于所述绝缘层上，其中，所述光栅耦合器位于所述反射结构正上方；再分布结构，位于所述第一光子布线结构上，其中，所述再分布结构电连接至所述光子器件；以及电子管芯，位于所述再分布结构上，其中，所述电子管芯电连接至所述再分布结构。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本公开实施例的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1至图15示出了根据实施例的光子封装件在各个制造阶段的截面图。
图16示出了根据另一实施例的光子封装件的截面图。
图17至图19示出了根据实施例的光子封装件在各个制造阶段的截面图。
图20至图24示出了根据实施例的光子封装件在各个制造阶段的截面图。
具体实施方式
以下公开内容提供了许多用于实现本公开的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本公开。当然，这些仅仅是实例，而不旨在限制本公开。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。
此外，为了便于描述，本文可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所描绘的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。贯穿本文的描述，除非另有说明，否则不同附图中的相同或类似的参考标号是指使用相同或类似的材料通过相同或类似的形成方法形成的相同或类似的元件。
在本公开实施例的各个方面，光子封装件包括形成在光栅耦合器之下的反射器。反射器的存在可以改进光栅耦合器和上面的光学结构(诸如光纤)之间的光学耦合效率。本文描述的技术允许形成如期望的那样靠近光栅耦合器的反射器。在一些情况下，形成更靠近光栅耦合器的反射器可以比远离光栅耦合器形成的反射器增加更多的光学耦合效率。本文描述的技术也允许在光子封装件内形成反射器和各种光子结构，诸如光子布线结构、氮化硅波导等。以这种方式，可以改进光子封装件的效率和性能。
图1至图15示出了根据实施例的光子封装件100在各个制造阶段的截面图。在一些情况下，光子封装件100(也称为光学引擎)可以是半导体封装件或其它结构的一部分。在一些实施例中，光子封装件100在半导体封装件中的光信号和电信号之间提供输入/输出(I/O)接口。在一些实施例中，光子封装件100提供了用于光子封装件100内的组件(例如，光子器件、集成电路、至外部光纤的耦合器等)之间的信号通信的光学网络。在一些情况下，光子封装件100可以认为是“光学引擎”
首先转至图1，根据一些实施例，提供了埋氧(“BOX”)衬底102。BOX衬底102包括形成在衬底102C上方的氧化物层102B以及形成在氧化物层102B上方的硅层102A。衬底102C可以是例如诸如玻璃、陶瓷、电介质、半导体等或它们的组合的材料。在一些实施例中，衬底102C可以是半导体衬底，诸如块状半导体等，其可以是掺杂的(例如，用p型掺杂剂或n型掺杂剂)或未掺杂的。衬底102C可以是晶圆，诸如硅晶圆(例如，12英寸硅晶圆)。也可以使用其它衬底，诸如多层衬底或梯度衬底。在一些实施例中，衬底102C的半导体材料可以包括：硅；锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟和/或磷砷化镓铟；或它们的组合。在一些实施例中，衬底102C可以具有约300μm至约2000μm的范围内的厚度。氧化物层102B可以是例如氧化硅等。在一些实施例中，氧化物层102B可以具有在约0.5μm至约4μm的范围内的厚度。在一些实施例中，硅层102A可以具有在约0.1μm至约1.5μm的范围内的厚度。其它厚度也是可能的。BOX衬底102可以称为具有前侧或正面(例如，图1中面向上的侧)，以及后侧或背面(例如，图1中面向下的侧)。
在图2中，根据一些实施例，图案化硅层102A以形成用于波导104、光子组件106和光栅耦合器107的硅区域。以这种方式，在一些情况下，硅层102A可以认为是“光学层”。硅层102A可以使用合适的光刻和蚀刻技术来图案化。例如，在一些实施例中，可以在硅层102A上方形成并且图案化硬掩模层(例如，氮化物层或其它介电材料，图2中未显示)。然后可以使用蚀刻工艺将硬掩模层的图案转移至硅层102A。蚀刻工艺可以包括例如干蚀刻工艺和/或湿蚀刻工艺。蚀刻工艺可以是各向异性的。例如，可以蚀刻硅层102A以形成限定波导104(也称为硅波导104)的凹槽，其中剩余的未凹进部分的侧壁限定波导104的侧壁。在一些实施例中，可以使用多于一个的光刻和蚀刻顺序，以图案化硅层102A。
可以从硅层102A图案化一个波导104或多个波导104。如果形成多个波导104，则多个波导104可以是独立分开的波导104，或者连接为单个连续结构。在一些实施例中，波导104中的一个或多个形成连续的环。波导104、光子组件106或光栅耦合器107的其它配置或布置是可能的，并且可以形成其它类型的光子组件106或光子结构。在一些情况下，波导104、光子组件106和光栅耦合器107可以统称为“光子层”或“光子集成电路(PIC)”
光子组件106可以与波导104集成，并且可以与硅波导104一起形成。光子组件106可以光学耦合至波导104，并且可以与波导104内的光信号相互作用。光子组件106可以包括例如光子器件，诸如光电检测器、调制器、其它光子器件等。例如，光电检测器可以光学耦合至波导104，以检测波导104内的光信号，并且生成对应于光信号的电信号。作为另一实例，调制器可以光学耦合至波导104，以接收电信号，并且通过调制波导104内的光功率在波导104内生成对应的光信号。以这种方式，光子组件106可以促进至和来自波导104的光信号的输入/输出(I/O)。在其它实施例中，光子组件可以包括其它有源组件或无源组件，诸如激光二极管、光信号分离器、移相器、干涉仪、振荡器或其它类型的光子结构或器件。
在一些实施例中，光电检测器可以通过部分蚀刻波导104的区域以及在蚀刻区域的剩余硅上生长外延材料来形成。波导104可以使用可接受的光刻和蚀刻技术来蚀刻。外延材料可以包括例如半导体材料，诸如锗，其可以是掺杂的或未掺杂的。在一些实施例中，可以实施注入工艺以将掺杂剂引入蚀刻区域的硅内来作为光电检测器的形成的一部分。蚀刻区域的硅可以掺杂有p型掺杂剂、n型掺杂剂或它们的组合。在一些实施例中，调制器可以通过例如部分蚀刻波导104的区域以及然后在蚀刻区域的剩余硅内注入适当的掺杂剂来形成。波导104可以使用可接受的光刻和蚀刻技术来蚀刻。在一些实施例中，用于光电检测器的蚀刻区域和用于调制器的蚀刻区域可以使用相同的光刻或蚀刻步骤中的一个或多个来形成。蚀刻区域的硅可以掺杂有p型掺杂剂、n型掺杂剂或它们的组合。在一些实施例中，用于光电检测器的蚀刻区域和用于调制器的蚀刻区域可以使用相同的注入步骤中的一个或多个来注入。
在一些实施例中，一个或多个光栅耦合器107可以与波导104一起形成。光栅耦合器107是光子结构，其允许光信号和/或光功率在波导104和另一光子组件之间传递，诸如垂直安装的光纤(例如，图15中所示的光纤170)或另一光子系统的波导。光栅耦合器107可以使用可接受的光刻和蚀刻技术来形成。在实施例中，光栅耦合器107在限定波导104之后形成。例如，可以在波导104上形成并且图案化光刻胶，其中光刻胶的图案对应于光栅耦合器107。然后，可以使用图案化的光刻胶作为蚀刻掩模对波导104实施一个或多个蚀刻工艺，以形成光栅耦合器107。蚀刻工艺可以包括一个或多个干蚀刻工艺和/或湿蚀刻工艺，其可以包括各向异性工艺。在一些实施例中，可以形成其它类型的耦合器(图中未单独标记)，诸如在波导104和光子封装件100的其它波导(诸如氮化物波导(例如，见图4和图23))之间耦合光信号的结构。也可以形成边缘耦合器(图中未显示)，其允许光信号和/或光功率在波导104和水平安装在光子封装件100的侧壁附近的光子组件之间传递。这些和其它光子结构认为在本公开实施例的范围内。
在图3中，根据一些实施例，在BOX衬底102的前侧上形成介电层108，以形成光子布线结构110。介电层108形成在波导104、光子组件106、光栅耦合器107和氧化物层102B上方。介电层108可以由氧化硅、氮化硅、它们的组合等的一个或多个层形成，并且可以通过CVD、PVD、原子层沉积(ALD)、旋涂电介质工艺等或它们的组合来形成。在一些实施例中，介电层108可以通过高密度等离子体化学气相沉积(HDP-CVD)、可流动CVD(FCVD)(例如，在远程等离子体系统中的基于CVD的材料沉积以及后固化以将其转换成另一材料，诸如氧化物)等或它们的组合来形成。可以使用通过任何可接受的工艺形成的其它介电材料。在一些实施例中，然后介电层108使用诸如化学机械抛光(CMP)工艺、研磨工艺等的平坦化工艺来平坦化。在一些实施例中，介电层108可以形成为在氧化物层102B上方具有约50nm至约500nm的范围内的厚度，或者可以形成为在波导104上方具有约10nm至约200nm的范围内的厚度。在一些情况下，较薄的介电层108可以允许光栅耦合器107和垂直安装的光子组件之间的更有效的光学耦合，或者允许波导104和上面的波导(诸如下面描述的氮化物波导118(见图4))之间的更有效的光学耦合。在其它实施例中，平坦化工艺可以暴露波导104、光子组件106和/或光栅耦合器107的表面。
由于波导104和介电层108的材料的折射率不同，波导104具有较高内反射，从而使得光基本上限制在波导104内，这取决于光的波长和相应材料的折射率。在实施例中，波导104的材料的折射率高于介电层108的材料的折射率。例如，波导104可以包括硅，并且介电层108可以包括氧化硅和/或氮化硅。因此，波导104在本文中可以称为“硅波导”。
在图4中，根据一些实施例，在介电层108上方形成再分布结构120。再分布结构120是互连结构，其包括一个或多个介电层(共同显示并且统称为“介电层117”)并且包括形成在介电层117中的导电部件114，导电部件114提供互连和电布线。例如，在一些实施例中，再分布结构120的导电部件114可以包括电连接至光子器件106的接触件113。再分布结构120也可以提供至诸如通孔154(见图13)的下面的部件和/或诸如电子管芯122(见图5)的上面的部件的电连接。介电层117可以是例如绝缘层或钝化层，并且可以包括类似于上面针对介电层108描述的那些的一种或多种材料(诸如氧化硅或氮化硅)或者可以包括不同的材料。介电层117和/或介电层108对于相同波长范围内的光可以是透明的或几乎透明的。介电层117可以使用类似于上面针对介电层108描述的那些的技术或使用不同的技术来形成。
导电部件114可以包括导线和通孔，并且可以通过镶嵌工艺来形成，例如，单重镶嵌、双重镶嵌等。导电部件114可以例如通过沉积介电层117以及然后形成延伸穿过介电层117的开口来形成。开口可以使用可接受的光刻和蚀刻技术来形成，诸如通过形成并且图案化光刻胶以及然后使用图案化的光刻胶作为蚀刻掩模来实施蚀刻工艺。蚀刻工艺可以包括例如干蚀刻工艺和/或湿蚀刻工艺。根据一些实施例，然后可以在开口中形成导电材料，从而在介电层117中形成导电部件114。在一些实施例中，可以在开口中由钽、氮化钽、钛、氮化钛、CoW等形成衬垫(未显示)，诸如扩散阻挡层、粘合层等，并且可以使用诸如ALD等的合适的沉积工艺来形成。在一些实施例中，然后可以在开口中沉积可以包括铜或铜合金的晶种层(未显示)。导电部件114的导电材料可以使用例如镀工艺形成在开口中。导电材料可以包括例如金属或金属合金，诸如铜、银、金、钨、钴、铝或它们的合金。可以实施平坦化工艺(例如，CMP工艺或研磨工艺)以沿介电层117的顶面去除过量的导电材料，从而使得导电部件114和介电层117的顶面齐平。可以在导电部件114上方沉积另一介电层117，并且可以实施类似的工艺以形成额外的导电部件114。以这种方式，可以重复该工艺以形成介电层117和导电部件114的多个层。在其它实施例中，导电部件114可以使用其它技术或材料来形成。
在一些实施例中，再分布结构120的最顶部导电部件114可以包括导电焊盘、接合焊盘等。最顶部导电部件114可以形成在再分布结构120的最顶部介电层117中。在形成最顶部导电部件114之后，可以实施平坦化工艺(例如，CMP工艺等)，从而使得最顶部导电部件114和最顶部介电层117的表面基本上齐平或共面。在一些实施例中，再分布结构120的最底部导电部件114可以包括导电焊盘等。最底部导电部件114可以形成在再分布结构120的最底部介电层117中。再分布结构120可以包括比图4中所示多或少的介电层117或导电部件114。在一些实施例中，再分布结构120可以形成为具有在约4μm和约8μm之间的厚度。其它厚度也是可能的。
在一些实施例中，再分布结构120的最底部导电部件114包括延伸穿过介电层108并且电连接至光子组件106的接触件113。接触件113允许电功率或电信号传输至光子组件106，并且允许电信号从光子组件106传输。以这种方式，光子组件106可以将电信号转换成由波导104传输的光信号，和/或将来自波导104的光信号转换成电信号。接触件113可以在形成再分布结构120的其它最底部导电部件114之前或之后形成。接触件113的形成和其它最底部导电部件114的形成可以共享一些步骤，诸如导电材料的沉积和/或平坦化。在一些实施例中，接触件113通过镶嵌工艺来形成，例如，单重镶嵌、双重镶嵌等。例如，在一些实施例中，首先使用可接受的光刻和蚀刻技术在介电层108中形成用于接触件113的开口(未显示)。然后可以在开口中形成导电材料，形成接触件113。可以使用CMP工艺等去除过量的导电材料。接触件113的导电材料可以由包括铝、铜、钨等的金属或金属合金形成，其可以与其它最底部导电部件114的导电材料相同。在其它实施例中，接触件113可以使用其它技术或材料来形成。
在一些实施例中，可以在再分布结构120内形成一个或多个氮化硅波导118(也称为“氮化物波导”)。氮化物波导118可以形成在介电层117内，下面更详细描述。介电层117内的氮化物波导118可以在位于相同介电层117内的导电部件114之前或之后形成。在一些实施例中，氮化物波导118可以光学耦合至上面或下面的氮化物波导118。在一些实施例中，最底部氮化物波导118中的一个或多个可以耦合至一个或多个下面的硅波导104。以这种方式，氮化物波导118可以用于向或从其它氮化物波导118和/或硅波导104传输光信号和/或光功率。
在一些情况下，由氮化硅形成的波导(例如，氮化物波导118)可以具有优于由硅形成的波导(例如，波导104)的优势。例如，氮化硅具有比硅高的介电常数，并且因此氮化物波导可以具有比硅波导大的光内部限制。这也可以允许氮化物波导的性能或泄漏对工艺变化不太敏感，对尺寸均匀性不太敏感，以及对表面粗糙度(例如，边缘粗糙度或线宽粗糙度)不太敏感。在一些情况下，减小的工艺灵敏度可以允许氮化物波导比硅波导更容易或更低成本地处理。这些特性可以允许氮化物波导具有比硅波导低的传播损耗。在一些情况下，氮化物波导的传播损耗(dB/cm)可以在硅波导的约0.1％和约50％之间。在一些情况下，氮化物波导也可以比硅波导对环境的温度更不敏感。例如，氮化物波导对温度的敏感度可能只有硅波导的约1％。以这种方式，本文描述的实施例可以允许形成具有氮化物波导(例如，氮化物波导118)和硅波导(例如，波导104)的光子封装件。
在一些实施例中，氮化物波导118可以例如通过沉积氮化硅层以及然后图案化氮化硅层以形成氮化物波导118来形成。氮化硅层可以使用合适的沉积技术来形成，诸如CVD、PECVD、LPCVD、PVD等。在一些实施例中，氮化硅层形成为具有在约0.2μm至约1.0μm的范围内的厚度，但是其它厚度也是可能的。氮化硅层可以使用可接受的光刻和蚀刻技术来图案化。例如，在一些实施例中，可以在氮化硅层上方形成并且图案化硬掩模层(未显示)。然后硬掩模层的图案可以使用蚀刻工艺转移至氮化硅层。蚀刻工艺可以包括例如干蚀刻工艺和/或湿蚀刻工艺。在一些实施例中，相对于氧化硅或其它材料，蚀刻工艺可以对氮化硅具有选择性。以这种方式，可以蚀刻氮化硅层以形成限定氮化物波导118的凹槽，其中剩余的未凹进部分的侧壁限定氮化物波导118的侧壁。
在一些实施例中，可以使用多于一个光刻和蚀刻顺序以图案化氮化硅层。可以从氮化硅层图案化一个氮化物波导118或多个氮化物波导118。如果形成多个氮化物波导118，则多个氮化物波导118可以是独立分开的氮化物波导118，或者连接为单个连续结构。在一些实施例中，氮化物波导118中的一个或多个形成连续的环。在一些实施例中，氮化物波导118可以包括光子结构，诸如光栅耦合器、边缘耦合器或耦合器(例如，模式转换器)，其允许光信号在两个氮化物波导118之间和/或在氮化物波导118和硅波导104之间传输。
在图案化氮化硅层以形成氮化物波导118之后，可以在氮化物波导118上方沉积介电层117。介电层117也可以沉积在导电部件114上方，如先前针对导电部件114的形成所描述。可以使用类似的工艺步骤在介电层117上方形成另一氮化物波导118。氮化物波导118的层的数量可以比再分布结构120内的导电部件114的层的数量少、大致相同或多于再分布结构120内的导电部件114的层的数量。在其它实施例中，所有氮化物波导118在形成所有导电部件114之前或之后形成。
在图5中，根据一些实施例，将电子管芯122接合至再分布结构120。电子管芯122可以是例如可以使用电信号与光子组件106通信的半导体器件、管芯或芯片。在一些实施例中，电子管芯122可以处理从光子组件106接收的电信号，或者可以生成光子组件106转换成光信号的电信号。图5中显示了一个电子管芯122，但是在其它实施例中，光子封装件100可以包括两个或多个电子管芯122。在一些情况下，多个电子管芯122可以合并至单个光子封装件100中，以减小处理成本或增加功能。电子管芯122包括管芯连接件124，其可以是例如导电焊盘、导电柱等。在一些实施例中，电子管芯122可以具有在约10μm至约35μm的范围内的厚度。其它厚度也是可能的。
电子管芯122可以包括用于与光子组件106接口的集成电路，诸如用于控制光子组件106的操作的电路。例如，电子管芯122可以包括控制器、驱动器、跨阻抗放大器等或它们的组合。在一些实施例中，电子管芯122可以包括CPU或存储器功能。在一些实施例中，电子管芯122包括用于处理从光子组件106接收的电信号的电路，诸如用于处理从包括光电检测器的光子组件106接收的电信号。在一些实施例中，电子管芯122可以根据从另一器件或管芯接收的电信号(数字或模拟)来控制光子组件106的高频信号。在一些实施例中，电子管芯122可以是提供串行器/解串器(SerDes)功能的电子集成电路(EIC)等。以这种方式，电子管芯122可以用作光子封装件100内的光信号和电信号之间的I/O接口的一部分。在一些情况下，本文描述的光子封装件100可以认为是片上系统(SoC)或集成电路上系统(SoIC)器件。
在一些实施例中，电子管芯122使用电介质至电介质接合和/或金属至金属接合(例如，直接接合、熔融接合、氧化物至氧化物接合、混合接合等)而接合至再分布结构120。在这样的实施例中，电介质至电介质接合可以发生在最顶部介电层117和电子管芯122的接合层(未单独显示)之间。在接合期间，金属至金属接合也可以发生在电子管芯122的管芯连接件124和再分布结构120的最顶部导电部件114之间。
在一些实施例中，在实施接合工艺之前，对再分布结构120和/或电子管芯122实施表面处理。在一些实施例中，可以首先利用例如干处理、湿处理、等离子体处理、暴露于惰性气体、暴露于H2、暴露于N2、暴露于O2等或它们的组合来激活再分布结构120和/或电子管芯122的接合表面。但是，可以利用任何合适的激活工艺。在激活工艺之后，再分布结构120和/或电子管芯122可以使用例如化学清洗来清洁。然后，电子管芯122与再分布结构120对准，并且放置为与再分布结构120物理接触。例如，电子管芯122可以使用拾取和放置工艺放置在再分布结构120上。然后，再分布结构120和电子管芯122可以经受热处理和/或彼此压靠(例如，通过施加接触压力)以接合再分布结构120和电子管芯122。例如，再分布结构120和电子管芯122可以经受约200kPa或更小的压力，并且经受约200℃至约400℃的范围内的温度。然后，再分布结构120和电子管芯122可以经受处于或高于最顶部导电部件114和管芯连接件124的材料的共晶点的温度(例如，在约150℃至约650℃的范围内的温度)，以熔合最顶部导电部件114和管芯连接件124。以这种方式，再分布结构120和电子管芯122的电介质至电介质接合和/或金属至金属接合形成接合结构。在一些实施例中，烘烤、退火、压制或以其它方式处理接合结构，以增强或完成接合。
在图6中，根据一些实施例，在电子管芯122和再分布结构120上方形成介电材料126。介电材料126可以由氧化硅、氮化硅、聚合物等或它们的组合形成。介电材料126可以通过CVD、PVD、ALD、旋涂工艺等或它们的组合来形成。在一些实施例中，介电材料126可以通过HDP-CVD、FCVD、PECVD等或它们的组合来形成。在一些实施例中，介电材料126可以是间隙填充材料，其可以包括上述示例性材料中的一种或多种。在一些实施例中，介电材料126可以是对波长适合于在光栅耦合器107和垂直安装的光纤(例如，图15中的光纤170)之间传输光信号或光功率的光基本上透明的材料(例如，氧化硅)。在一些实施例中，介电材料126可以是类似于介电层117和/或介电层108的材料的材料。可以使用通过任何可接受的工艺形成的其它介电材料。介电材料126可以使用诸如CMP工艺、研磨工艺等的平坦化工艺来平坦化。在一些实施例中，平坦化工艺可以暴露电子管芯122，从而使得电子管芯122和介电材料126的表面共面。
使用用于接合电子管芯122的电介质至电介质接合可以允许对相关波长的光透明的材料沉积在再分布结构120上方和/或电子管芯122周围，而不是诸如密封剂或模塑料的不透明材料。例如，介电材料126可以由诸如氧化硅的适当透明材料形成，而不是诸如模塑料的不透明材料。以这种方式使用用于介电材料126的适当透明材料允许光信号通过介电材料126传输，诸如在光栅耦合器107和位于介电材料126之上的垂直安装的光纤(例如，图15中的光纤170)之间传输光信号。此外，通过以这种方式将电子管芯122直接接合至再分布结构120，所得光子封装件100的厚度可以减小，并且可以改进光栅耦合器107和垂直安装的光纤之间的光学耦合。在一些情况下，这可以减小光子封装件的尺寸或处理成本，并且可以改进至外部组件的光学耦合。
在图7中，根据一些实施例，将可选的支撑件128附接至结构。支撑件128是附接至结构的刚性结构，以提供结构或机械稳定性。使用支撑件128可以减小翘曲或弯曲，这可以改进诸如波导104或光子组件106的光学结构的性能。根据一些实施例，支撑件128可以使用形成在介电材料126和电子管芯122上方的接合层127附接至结构(例如，附接至介电材料126和/或电子管芯122)。例如，接合层127可以是粘合层或者可以是用于支撑件128的电介质至电介质接合的介电层。在一些情况下，介电接合层127可以是适合于接合的介电材料，其可以是类似于先前针对介电层108或介电层117描述的那些的材料。接合层127可以使用与介电层108或介电层117类似的技术来沉积。其它材料或沉积技术也是可能的。在一些实施例中，对接合层127实施平坦化工艺。在其它实施例中，不形成接合层127。
支撑件128可以包括一种或多种材料，诸如硅(例如，硅晶圆、块状硅等)、氧化硅、金属、有机芯材料等或另一类型的材料。在一些实施例中，支撑件128可以具有在约500μm至约700μm的范围内的厚度。支撑件128也可以具有大于、约等于或小于结构的那些的横向尺寸(例如，长度、宽度和/或面积)。在一些实施例中，支撑件128包括接合层(未单独示出)，其可以是粘合层或适合于接合至接合层127的层。
在一些实施例中，支撑件128由对相关波长的光透明的材料形成，从而使得光信号可以通过支撑件128传输。在图7的实例中，在支撑件128的上表面中形成可选的微透镜131。微透镜131可以促进光栅耦合器107和垂直安装的光纤(例如，图15中的光纤170)之间改进的光学耦合。在一些实施例中，微透镜131使用诸如干蚀刻工艺或湿蚀刻工艺的蚀刻工艺形成在支撑件128中。在一些实施例中，在微透镜131上方沉积折射率匹配材料等(未显示)。
在图8中，根据一些实施例，将图7中的结构翻转并且附接至载体140。载体140可以是例如晶圆(例如，硅晶圆)、面板、玻璃衬底、陶瓷衬底等。结构可以使用例如粘合剂或释放层(未显示)附接至载体140。虽然图8中显示了一个光子封装件100，但是本领域技术人员将会理解，可以在载体140上方同时形成数十个、数百个或更多个完全相同的光子封装件。在一些实施例中，实施分割工艺以将多个光子封装件分隔成独立的光子封装件100。
在图9中，根据一些实施例，减薄衬底102C。衬底102C可以使用平坦化工艺(例如，CMP或研磨工艺)、蚀刻工艺、它们的组合等来去除。在一些实施例中，在减薄之后，衬底102C可以具有在约0.5μm至约3μm的范围内的厚度。其它厚度也是可能的。在一些情况下，减薄衬底102C可以改进波导104和氮化物波导362(见图21)之间的光学耦合。
图10和图11示出了根据一些实施例的反射器144(见图11)的形成。反射器144可以形成在光栅耦合器107下面，以将来自垂直安装的光纤(例如，图15中的光纤170)的光反射至光栅耦合器107中。以这种方式，使用反射器144可以促进光栅耦合器107和垂直安装的光纤之间的光信号和/或光功率的更有效的光学耦合，这可以改进器件效率和操作。在一些情况下，形成更靠近光栅耦合器107的反射器144可以进一步提高光学耦合的效率。以这种方式，在邻近如本文所描述的光栅耦合器107的减薄的衬底102C或氧化物层102B内而不是在更远的层内形成反射器144可以进一步改进光学耦合。
在图10中，根据一些实施例，在减薄的衬底102C中形成开口142。随后在开口142中形成反射器144，并且因此开口142可以与光栅耦合器107横向重叠，如图10中所示。开口142可以位于光栅耦合器107上方大致居中，或者可以相对于光栅耦合器107横向偏移。开口142可以具有大于、约等于或小于光栅耦合器107的宽度的宽度。开口142可以使用可接受的光刻和蚀刻技术来形成，诸如通过形成并且图案化光刻胶以及然后使用图案化的光刻胶作为蚀刻掩模实施蚀刻工艺。蚀刻工艺可以包括例如干蚀刻工艺和/或湿蚀刻工艺，其可以是各向异性蚀刻。在一些实施例中，开口142完全延伸穿过减薄的衬底102C，并且暴露下面的氧化物层102B，如图10中所示。在这样的实施例中，蚀刻工艺可以包括在氧化物层102B上停止的选择性蚀刻。在其它实施例中，开口142可以部分延伸穿过减薄的衬底102C，从而留下由减薄的衬底102C的剩余部分覆盖的氧化物层102B。在其它实施例中，开口142也可以部分或完全延伸穿过氧化物层102B。下面针对图17至图19描述延伸至氧化物层102B中的开口142的示例性实施例。
在图11中，根据一些实施例，在开口142中沉积反射材料以形成反射器144。反射材料可以包括对相关波长的光具有反射性的金属材料或介电材料。例如，在一些实施例中，反射材料可以包括金属，诸如铜、银、金、钨、钴、铝、它们的合金、它们的组合等。金属可以使用合适的工艺来沉积，诸如溅射、镀工艺、CVD等。在一些实施例中，金属可以通过首先沉积晶种层以及然后在晶种层上沉积金属来沉积。在其它实施例中，反射材料可以包括介电材料，诸如硅、氧化硅、氮化硅、氧化钛、氧化钽、氮化钛、氮化钽、它们的组合等。介电材料可以使用合适的工艺来沉积，诸如PVD、CVD、ALD等。在一些实施例中，反射材料具有在约10nm至约1000nm的范围内的厚度，但是其它厚度也是可能的。在一些实施例中，反射材料可以填充开口142。可以实施平坦化工艺(例如，CMP工艺或研磨工艺)以去除过量的反射材料。在实施平坦化工艺之后，反射器144和减薄的衬底102C的顶面可以基本上齐平或共面。在一些实施例中，反射材料对于适当波长的光具有大于约90％的反射率，但是其它值也是可能的。
转至图12，根据一些实施例，在减薄的衬底102C和反射器144上方形成介电层148。介电层148可以包括类似于上面针对介电层108、介电层117或介电材料126描述的那些的一种或多种材料。例如，介电层148可以包括氧化硅、旋涂玻璃等。介电层148可以使用类似于先前描述的那些的技术来形成，或者可以使用不同的技术来形成。例如，介电层148可以使用CVD、PVD、旋涂等来形成，但是也可以使用另一技术。在一些实施例中，使用平坦化工艺(例如，CMP或研磨工艺)来去除介电层148的过量材料。在一些实施例中，在平坦化之后，介电层148可以具有在约0.5μm和约2μm之间的厚度。其它厚度也是可能的。在其它实施例中，在形成介电层148之前，开口142单独填充有介电层(图中未显示)。
在图13中，根据一些实施例，形成延伸穿过介电层148的通孔154。通孔154可以延伸穿过介电层148、减薄的衬底102C、氧化物层102B和介电层108，以物理和电接触再分布结构120的导电部件114。通孔154可以使用类似于先前针对形成导电部件114描述的那些的材料或技术来形成。例如，在一些实施例中，可以形成延伸穿过减薄的衬底102C、氧化物层102B和介电层108的开口，以暴露导电部件114的表面。开口可以使用可接受的光刻和蚀刻技术来形成，诸如通过形成并且图案化光刻胶以及然后使用图案化的光刻胶作为蚀刻掩模来实施蚀刻工艺。蚀刻工艺可以包括例如干蚀刻工艺和/或湿蚀刻工艺。然后可以在开口中形成导电材料，从而形成通孔154。在一些实施例中，在形成导电材料之前，可以在开口中沉积衬垫(未显示)。可以实施平坦化工艺(例如，CMP工艺或研磨工艺)以沿介电层148的顶面去除过量的导电材料，从而使得通孔154和介电层148的顶面齐平。其它材料或技术也是可能的。在其它实施例中，省略通孔154。
在图14中，根据一些实施例，在通孔154上形成导电连接件158。导电连接件158可以用于将光子封装件100电连接至外部结构，诸如封装衬底、有机芯衬底、中介层等。在一些实施例中，在介电层148上方形成可选的钝化层155。钝化层155可以包括：例如，聚合物，诸如PBO、聚酰亚胺、BCB等；氮化物，诸如氮化硅等；氧化物，诸如氧化硅、PSG、BSG、BPSG等；密封剂、模塑料等；等或它们的组合。钝化层155可以例如通过旋涂、层压、CVD、PVD、ALD等来形成。
然后，可以在钝化层155内形成凸块下金属(UBM)156，以制成至通孔154的物理和电接触。在其它实施例中，UBM 156在形成钝化层155之前形成。在一些实施例中，UBM 156具有位于钝化层155的主表面上并且沿钝化层155的主表面延伸的凸块部分。UBM 156可以使用合适的工艺(诸如镀)由一种或多种导电材料形成。在一些实施例中，不形成UBM 156。
根据一些实施例，然后导电连接件158形成在UBM 156上。导电连接件158可以是例如球栅阵列(BGA)连接件、焊球、金属柱、可控塌陷芯片连接(C4)凸块、微凸块、化学镀镍化学镀钯浸金技术(ENEPIG)形成的凸块等。导电连接件158可以包括导电材料，诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合。在一些实施例中，导电连接件158通过蒸发、电镀、印刷、焊料转移、球放置等最初形成焊料层来形成。一旦在结构上已经形成焊料层，可以实施回流，以将材料成形为期望的凸块形状。在另一实施例中，导电连接件158包括通过溅射、印刷、电镀、化学镀、CVD等形成的金属柱(诸如铜柱)。金属柱可以是无焊料的，并且具有基本上垂直的侧壁。在一些实施例中，在金属柱的顶部上形成金属覆盖层。金属覆盖层可以包括镍、锡、锡-铅、金、银、钯、铟、镍-钯-金、镍-金等或它们的组合，并且可以通过镀工艺来形成。在其它实施例中，省略导电连接件158，并且UBM 156是用于金属至金属接合至外部组件的接合焊盘。
在图15中，根据一些实施例，实施剥离以使载体140从结构分离(或“剥离”)，从而形成光子封装件100。例如，剥离可以包括在释放层(如果存在的话)上投射诸如激光或UV光的光，从而使得释放层在光的热量下分解，并且可以去除载体140。在其它实施例中，载体140可以使用蚀刻工艺、CMP工艺、研磨工艺等或它们的组合来去除。在一些实施例中，多个光子封装件100可以形成在单个衬底102上，并且分割以形成独立的光子封装件100，诸如图15中所示的独立的光子封装件100。例如，分割可以在剥离之前或之后实施。
仍然参考图15，根据一些实施例，光子封装件100显示为耦合至垂直安装的光纤170。在其它实施例中，另一数量垂直安装的光纤耦合至光子封装件100。光纤170可以使用光学胶171等安装至光子封装件100。
在一些实施例中，垂直安装的光纤170可以光学耦合至光子封装件100内的光栅耦合器107。在一些实施例中，垂直安装的光纤170可以安装在微透镜131上方。垂直安装的光纤170可以相对于垂直轴以一定角度安装，或者可以相对于光栅耦合器107横向偏移。在图14中所示的实施例中，光信号和/或光功率在垂直安装的光纤170和光栅耦合器107之间传输，并且通过支撑件128和任何其它介于中间的层传输。如先前所描述，诸如本文所描述的反射器144可以改进光纤170和光栅耦合器107之间的光学耦合。
光信号可以例如从光纤170传输至光栅耦合器107并且进入一个或多个波导104或氮化物波导118，其中，光信号可以耦合至其它氮化物波导118和/或波导104中。光信号可以由包括光电检测器的光子组件106检测，并且作为电信号传输至电子管芯122中。由光子组件106(例如，调制器)在波导104内生成的光信号可以从波导104传输至光栅耦合器107，并且从光栅耦合器107传输至光纤170。在垂直方向上安装光纤170可以允许光子封装件100的改进的光学耦合、减小的处理成本或更大的设计灵活性。
图16示出了根据一些实施例的光子封装件100。图15的光子封装件100类似于图16的光子封装件100，不同之处在于反射器144相对于其对应的光栅耦合器107横向偏移。例如，横向偏移的反射器144可以允许使用成角度的光纤170，但是横向偏移的反射器144可以用于其它原因。横向偏移的反射器144可以与其对应的光栅耦合器107部分重叠，如图18中所示，或者它可以不与其对应的光栅耦合器107重叠。
图17至图19示出了根据一些实施例的光子封装件200的形成中的中间步骤。光子封装件200类似于先前针对图1至图15描述的光子封装件100，不同之处在于反射器144延伸穿过减薄的衬底102C并且进入氧化物层102B。在一些情况下，形成延伸至氧化物层102B中的反射器144可以允许光纤170(见图19)和光栅耦合器107之间改进的光学耦合。光子封装件200可以使用类似于先前针对光子封装件100描述的那些的材料或工艺步骤来形成，并且因此下面可以不再重复一些细节。
图17示出了类似于图10中所示结构的结构，不同之处在于开口142延伸穿过减薄的衬底102C并且部分进入氧化物层102B。开口142可以使用类似于先前描述的那些的技术来形成，诸如通过使用一个或多个光刻和蚀刻步骤。在一些实施例中，氧化物层102B的位于开口142下面的剩余部分可以具有在约0.1μm至约1.0μm的范围内的厚度。其它厚度也是可能的。在其它实施例中，开口142可以完全延伸穿过氧化物层102B。
在图18中，根据一些实施例，在开口142中形成反射器144。反射器144可以使用先前描述的材料或技术来形成。如图18中所示，反射器144的部分可以在减薄的衬底102C和氧化物层102B的侧壁表面上延伸。在图19中，根据一些实施例，实施随后处理步骤以形成光子封装件200。例如，随后处理步骤可以类似于先前针对图12至图15描述的那些。
图20至图24示出了根据一些实施例的光子封装件300的形成中的中间步骤。光子封装件300类似于先前针对图17至图19描述的光子封装件200，不同之处在于在减薄的衬底102C上方形成包括额外的氮化硅波导362的光子布线结构320。在一些实施例中，氮化物波导362提供额外的光信号布线，并且可以光学耦合至波导104。光子封装件300可以使用类似于先前针对光子封装件100或200描述的那些的材料或工艺步骤来形成，并且因此下面可以不再重复一些细节。所描述和显示的氮化物波导362的数量和布置是说明性实例，并且氮化物波导362的其它数量或布置也是可能的。
图20示出了类似于图17中所示结构的结构，不同之处在于除了开口142之外还形成开口360。在一些实施例中，开口360延伸穿过减薄的衬底102C并且部分进入氧化物层102B中，并且形成在波导104上方。在其它实施例中，形成多个开口360。
在图21中，根据一些实施例，在开口142中形成反射器144，并且在开口360中形成氮化物波导362。反射器144可以在氮化物波导362形成之前或之后形成。反射器144可以使用类似于先前针对图18描述的那些的技术来形成。在一些实施例中，在沉积反射材料之前，开口360可以覆盖有光刻胶、牺牲材料等，在沉积反射材料之后去除它们。氮化物波导362可以使用类似于先前针对氮化物波导118描述的那些的材料或技术来形成。例如，可以在开口360内沉积并且然后使用光刻技术图案化氮化硅层。在一些实施例中，在沉积氮化硅层之前，开口142可以覆盖有光刻胶、牺牲材料等，在形成氮化物波导362之后去除它们。例如，形成在氧化物层102B上的氮化物波导362可以光学耦合至下面的波导104，从而使得光信号或光功率可以在氮化物波导362和波导104之间传递。氮化物波导362可以是光子布线结构320的一部分，下面针对图23描述。
在图22中，根据一些实施例，在开口142和开口360中沉积介电层347。介电层347可以类似于先前描述的介电层148，并且可以使用类似的技术来形成。如图23中所示，介电层347可以填充开口142和开口360。在一些实施例中，开口142中的介电层347可以使用与开口360中的介电层347不同的沉积来形成。在一些实施例中，可以实施平坦化工艺(例如，CMP工艺)以去除过量的介电层347。在一些实施例中，平坦化工艺可以暴露减薄的衬底102C，在这种情况下，介电层347和减薄的衬底102C的顶面可以齐平。在其它实施例中，在实施平坦化工艺之后，减薄的衬底102C可以保持由介电层347覆盖。
在图23中，根据一些实施例，在减薄的衬底102C上方形成包括额外氮化物波导362的光子布线结构320。根据一些实施例，光子布线结构320包括一个或多个介电层(共同显示并且统称为“介电层348”)，并且包括形成在介电层348中的氮化物波导362，氮化物波导362提供光信号和/或光功率的布线。氮化物波导362可以例如通过先前形成在开口360中的氮化物波导362光学耦合至波导104。氮化物波导362可以使用类似于先前针对氮化物波导118描述的那些的材料或技术来形成。例如，可以在介电层348上方沉积并且图案化氮化硅层以形成氮化物波导362。然后可以在氮化物波导362上方沉积另一介电层348。可以重复这些工艺步骤，以在介电层348内形成氮化物波导362的多个层。
在图24中，根据一些实施例，形成通孔154和导电连接件158。通孔154和导电连接件158可以使用类似于先前针对图13至图14描述的那些的技术来形成。例如，通孔154可以延伸穿过光子布线结构320，以物理和电接触再分布结构120的导电部件114。以这种方式，可以形成包括反射器144和光子布线结构320的光子封装件300。其它光子封装件、工艺步骤、配置或布置也是可能的。
实施例可以实现优势。在光栅耦合器之下形成反射器可以改进光栅耦合器和上面的光学结构(诸如光纤或另一光栅耦合器)之间的光学耦合。通过如本文所描述在光子封装件内形成反射器，可以改进光子封装件的效率。当向或从光栅耦合器传输光信号或光功率时，本文描述的反射器可以允许更少的光噪声或更少的光损耗。此外，本文描述的技术允许形成靠近其光栅耦合器的反射器，这可以进一步增加光学耦合效率。除了诸如氮化硅波导、光子布线结构、再分布结构等的其它结构之外，本文描述的技术可以允许形成反射器。在一些情况下，反射器也可以用作散热器，这可以改进光子封装件的热性能。
根据本公开的一些实施例，方法包括：在介电层的顶面上方形成波导，其中，介电层位于衬底上；在介电层的顶面上方形成光栅耦合器，其中，光栅耦合器光学耦合至波导；减薄衬底；在减薄的衬底中形成凹槽，其中，凹槽与光栅耦合器横向重叠；以及在凹槽中沉积反射材料，其中，反射材料具有至少90％的反射率。在实施例中，方法包括：在波导上方形成再分布结构。在实施例中，方法包括：在介电层的顶面上形成光子器件，其中，再分布结构电连接至光子器件。在实施例中，方法包括：在波导上方形成氮化硅波导，其中，氮化硅波导光学耦合至波导。在实施例中，波导是硅波导，并且介电层是氧化物层。在实施例中，凹槽延伸至介电层中。在实施例中，凹槽的部分横向延伸超过光栅耦合器的边缘。在实施例中，方法包括：在光栅耦合器上方附接光纤，其中，光纤光学耦合至光栅耦合器。
根据本公开的一些实施例，方法包括：接收工件，工件包括衬底、位于衬底上方的第一介电层和位于介电层上方的光学层；图案化光学层以形成第一波导和光栅耦合器；在衬底中形成暴露第一介电层的第一开口，其中，第一开口的至少部分位于光栅耦合器正上方；在第一开口中沉积金属层；以及在金属层上方沉积第二介电层。在实施例中，方法包括：在衬底中形成第一开口之前减薄衬底。在实施例中，方法包括：在衬底中形成暴露第一介电层的第二开口，其中，第二开口的至少部分位于第一波导正上方；以及在第二开口中形成第二波导，其中，第二波导光学耦合至第一波导。在实施例中，方法包括：在第二波导上方形成光子布线结构，其中，光子布线结构包括光学耦合至第二波导的第三波导。在实施例中，第二波导是与第一波导不同的材料。在实施例中，第一开口的底面和光栅耦合器的表面之间的距离在0.1μm至1.0μm的范围内。在实施例中，金属层包括金、铜、银、钨、钴、铝或它们的合金中的至少一种。
根据本公开的一些实施例，封装件包括：硅层；反射结构，位于硅层内；第一光子布线结构，位于硅层的第一侧上方，其中，第一光子布线结构包括：绝缘层，位于硅层的第一侧上；硅波导，位于绝缘层上；光子器件，位于绝缘层上；以及光栅耦合器，位于绝缘层上，其中，光栅耦合器位于反射结构正上方；再分布结构，位于第一光子布线结构上，其中，再分布结构电连接至光子器件；以及电子管芯，位于再分布结构上，其中，电子管芯电连接至再分布结构。在实施例中，封装件包括：第一氮化物波导，位于再分布结构内，其中，第一氮化物波导中的至少一个第一氮化物波导光学耦合至硅波导。在实施例中，封装件包括：第二光子布线结构，位于硅层的第二侧上方，其中，第二光子布线结构包括第二氮化物波导，其中，第二氮化物波导中的至少一个第二氮化物波导光学耦合至硅波导。在实施例中，封装件包括：通孔，延伸穿过第二光子布线结构，其中，通孔电连接至再分布结构。在实施例中，封装件包括：支撑结构，位于电子管芯上方，其中，支撑结构包括透镜，其中，透镜配置为将光纤光学耦合至光栅耦合器。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应该理解，它们可以容易地使用本公开作为基础来设计或修改用于执行与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本公开的精神和范围，并且在不背离本公开的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种制造封装件的方法，包括：
在介电层的顶面上方形成波导，其中，所述介电层位于衬底上；
在所述介电层的所述顶面上方形成光栅耦合器，其中，所述光栅耦合器光学耦合至所述波导；
减薄所述衬底；
在减薄的所述衬底中形成凹槽，其中，所述凹槽与所述光栅耦合器横向重叠；以及
在所述凹槽中沉积反射材料，其中，所述反射材料具有至少90％的反射率。
2.根据权利要求1所述的方法，还包括：在所述波导上方形成再分布结构。
3.根据权利要求2所述的方法，还包括：在所述介电层的所述顶面上形成光子器件，其中，所述再分布结构电连接至所述光子器件。
4.根据权利要求1所述的方法，还包括：在所述波导上方形成氮化硅波导，其中，所述氮化硅波导光学耦合至所述波导。
5.根据权利要求1所述的方法，其中，所述波导是硅波导，并且所述介电层是氧化物层。
6.根据权利要求1所述的方法，其中，所述凹槽延伸至所述介电层中。
7.根据权利要求1所述的方法，其中，所述凹槽的部分横向延伸超过所述光栅耦合器的边缘。
8.根据权利要求1所述的方法，还包括：在所述光栅耦合器上方附接光纤，其中，所述光纤光学耦合至所述光栅耦合器。
9.一种制造封装件的方法，包括：
接收工件，所述工件包括衬底、位于所述衬底上方的第一介电层和位于所述介电层上方的光学层；
图案化所述光学层以形成第一波导和光栅耦合器；
在所述衬底中形成暴露所述第一介电层的第一开口，其中，所述第一开口的至少部分位于所述光栅耦合器正上方；
在所述第一开口中沉积金属层；以及
在所述金属层上方沉积第二介电层。
10.一种封装件，包括：
硅层；
反射结构，位于所述硅层内；
第一光子布线结构，位于所述硅层的第一侧上方，其中，所述第一光子布线结构包括：
绝缘层，位于所述硅层的所述第一侧上；
硅波导，位于所述绝缘层上；
光子器件，位于所述绝缘层上；以及
光栅耦合器，位于所述绝缘层上，其中，所述光栅耦合器位于所述反射结构正上方；
再分布结构，位于所述第一光子布线结构上，其中，所述再分布结构电连接至所述光子器件；以及
电子管芯，位于所述再分布结构上，其中，所述电子管芯电连接至所述再分布结构。
CN202311032719.9A 2022-09-13 2023-08-16 封装件及其制造方法 Pending CN117369061A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US63/375,425 2022-09-13
US63/381,949 2022-11-02
US18/153,116 2023-01-11
US18/153,116 US20240085610A1 (en) 2022-09-13 2023-01-11 Photonic Package and Method of Manufacture

Publications (1)

Publication Number Publication Date
CN117369061A true CN117369061A (zh) 2024-01-09

Family

ID=89402958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311032719.9A Pending CN117369061A (zh) 2022-09-13 2023-08-16 封装件及其制造方法

Country Status (1)

Country Link
CN (1) CN117369061A (zh)

Similar Documents

Publication Publication Date Title
CN109860135B (zh) 混合互连器件和方法
TWI774010B (zh) 光子半導體元件的封裝及其製造方法
KR20200001557A (ko) 광 반도체 디바이스 및 방법
US11852868B2 (en) Photonic semiconductor device and method of manufacture
US20210096311A1 (en) Photonic semiconductor device and method of manufacture
US20220099887A1 (en) Photonic package and method of manufacture
US20230393336A1 (en) Photonic semiconductor device and method of manufacture
US20220382003A1 (en) Photonic Semiconductor Device and Method of Manufacture
TWI822265B (zh) 半導體封裝件及其形成方法
US20240085610A1 (en) Photonic Package and Method of Manufacture
CN117369061A (zh) 封装件及其制造方法
US20230417993A1 (en) Photonic Package and Method of Manufacture
US20240113056A1 (en) Semiconductor device and methods of manufacture
US11947173B2 (en) Photonic semiconductor device and method of manufacture
TW202412203A (zh) 半導體製造方法及半導體封裝
US20240107781A1 (en) Optical Device and Method of Manufacture
CN117457625A (zh) 封装件、半导体封装件及其形成方法
TW202416505A (zh) 半導體封裝與其形成方法與封裝
TW202242463A (zh) 半導體裝置及其形成方法
CN117420634A (zh) 光学器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination