CN115831950A - 半导体封装件及其形成方法 - Google Patents

半导体封装件及其形成方法 Download PDF

Info

Publication number
CN115831950A
CN115831950A CN202210797269.1A CN202210797269A CN115831950A CN 115831950 A CN115831950 A CN 115831950A CN 202210797269 A CN202210797269 A CN 202210797269A CN 115831950 A CN115831950 A CN 115831950A
Authority
CN
China
Prior art keywords
waveguide
interposer
die
photonic
redistribution structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210797269.1A
Other languages
English (en)
Inventor
余振华
夏兴国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115831950A publication Critical patent/CN115831950A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4206—Optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H01S5/02326—Arrangements for relative positioning of laser diodes and optical components, e.g. grooves in the mount to fix optical fibres or lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02251—Out-coupling of light using optical fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0262—Photo-diodes, e.g. transceiver devices, bidirectional devices
    • H01S5/0264—Photo-diodes, e.g. transceiver devices, bidirectional devices for monitoring the laser-output

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明的实施例提供了半导体封装件及其形成方法。该半导体封装件包括具有第一衬底的第一中介层、在第一衬底的第一侧上方的第一再分布结构、以及在第一再分布结构上方并且靠近第一中介层的第一侧的第一波导，其中第一再分布结构位于第一衬底与第一波导之间。半导体封装件还包括附接到第一中介层的第一侧的光子封装件，其中光子封装件包括：电子管芯，以及具有多个介电层和在多个介电层中的一个中的第二波导的光子管芯，其中光子管芯的第一侧附接到电子管芯，并且光子管芯的相对的第二侧附接到第一中介层的第一侧，其中第二波导靠近光子管芯的第二侧。

Description

半导体封装件及其形成方法
技术领域
本发明的实施例涉及半导体封装件及其形成方法。
背景技术
用电发送信号和处理是用于信号传输和处理的一种技术。近年来，用光发送信号和处理已经在越来越多的应用中使用，特别是由于用于信号传输的光纤相关应用的使用。
用光发送信号和处理通常与用电发送信号和处理相结合，以提供全面发展的应用。例如，光纤可以用于远程信号传输，并且电信号可以用于短程信号传输以及处理和控制。因此，形成了集成光学组件和电子组件的器件以进行光信号和电信号之间的转换，以及光信号和电信号的处理。因此，封装件可以包括包含光学器件的光学(光子)管芯和包含电子器件的电子管芯二者。
发明内容
根据本发明实施例的一个方面，提供了一种半导体封装件，包括第一中介层和附接到第一中介层的第一侧的光子封装件，第一中介层包括：第一衬底；第一再分布结构，位于第一衬底的第一侧上方；和一波导，位于第一再分布结构上方并且靠近第一中介层的第一侧，其中，第一再分布结构位于第一衬底和第一波导之间；光子封装件包括：电子管芯；光子管芯，包括多个介电层和位于多个介电层中的一个中的第二波导，其中，光子管芯的第一侧附接到电子管芯，并且相对的光子管芯的第二侧附接到第一中介层的第一侧，其中，第二波导靠近光子管芯的第二侧。
根据本发明实施例的另一个方面，提供了一种半导体封装件，包括中介层和附接到中介层的第一侧的光子封装件，中介层包括：衬底；第一再分布结构，位于衬底的第一侧上方；第一波导，位于第一再分布结构上方；和介电层，位于第一波导上方；光子封装件包括：电子管芯；光子管芯，其中，光子管芯的第一侧附接到中介层的介电层，并且光子管芯的第二侧附接到电子管芯，其中，光子管芯包括：第二再分布结构，附接到电子管芯；多个介电层，位于第二再分布结构与中介层之间；第二波导，位于多个介电层中靠近中介层，其中，第二波导光学耦合到第一波导；通孔，位于多个介电层中，其中，通孔将第二再分布结构电耦合到第一再分布结构。
根据本发明实施例的又一个方面，提供了一种形成半导体封装件的方法，该方法包括：将光子封装件附接到中介层的第一侧，其中，中介层包括第一衬底、位于第一衬底的第一侧上方的第一再分配结构以及位于第一再分配结构上方并且靠近中介层的第一侧的第一波导，其中，光子封装件包括电子管芯和光子管芯，光子管芯包括多个介电层和位于多个介电层中的第二波导，其中，光子管芯的第一侧附接到电子管芯，并且相对的光子管芯的第二侧附接到中介层的第一侧，其中，第二波导靠近光子管芯的第二侧并且光学耦合到第一波导；将激光二极管附接到中介层的第一侧，其中，激光二极管光学耦合到第一波导；以及在激光二极管和光子封装件周围的中介层的第一侧上方形成模塑料。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1至图17示出了根据实施例的在制造的各个阶段的光子封装件的截面图。
图18示出了根据另一实施例的光子封装件的截面图。
图19至图22示出了根据实施例的在制造的各个阶段的具有波导的中介层的截面图。
图23示出了根据实施例的具有多层波导的中介层的截面图。
图24示出了根据实施例的具有波导和有机衬底的中介层的截面图。
图25A至图25D示出了根据实施例的半导体封装件的各种视图(例如，截面图、平面图)。
图26示出了根据实施例的半导体封装件的截面图。
图27示出了根据另一实施例的半导体封装件的截面图。
图28示出了根据另一实施例的半导体封装件的截面图。
图29示出了根据另一实施例的半导体封装件的截面图。
图30示出了根据又一实施例的半导体封装件的截面图。
图31示出了根据实施例的光学局部硅互连件(OLSI)的截面图。
图32示出了根据实施例的局部硅互连件(LSI)的截面图。
图33示出了根据实施例的半导体封装件的截面图。
图34示出了根据实施例的形成半导体封装件的方法。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
在本公开中，具有嵌入式波导(例如，氮化物波导)的中介层为电信号和光信号提供路由，并用作将不同类型的器件(诸如III-V器件、光子封装件/器件和只具有电子管芯的器件)集成到半导体封装件中的平台。相对于仅提供半导体封装件内的不同器件之间的电信号路由的半导体封装件，半导体封装件的各种实施例提供了功率增强和性能增强。所公开的中介层允许在半导体封装件中使用高效的边缘安装光纤和/或垂直安装光纤以与外部器件通信，并允许极大的设计灵活性。在一些实施例中，一个或多个波导被集成(例如，嵌入)在衬底上晶圆上芯片(CoWoS)封装件的硅中介层中，并且光子管芯设置在硅中介层上的集成电路管芯和/或存储器堆叠器件旁边。
图1至图17示出了根据实施例的在制造的各个阶段的光子封装件100的截面图。光子封装件100(也称为光学引擎)可以是半导体封装件(例如，下文参考图25A等描述的半导体封装件500)的部分。在一些实施例中，光子封装件100在半导体封装件中提供光信号和电信号之间的输入/输出(I/O)接口。在一些实施例中，光子封装件100为光子封装件100内的组件(例如，光子器件、集成电路、与外部光纤的耦合等)之间的信号通信提供光学网络。
首先转向图1，根据一些实施例，提供了掩埋氧化物(“BOX”)衬底102。BOX衬底102包括形成在衬底102C上方的氧化物层102B和形成在氧化物层102B上方的硅层102A。衬底102C例如可以是诸如玻璃、陶瓷、介电、半导体等或其组合的材料。在一些实施例中，衬底102C可以是半导体衬底，诸如体半导体等，半导体衬底可以是掺杂的(例如，用p型或n型掺杂剂)或未掺杂的。衬底102C可以是晶圆，诸如硅晶圆(例如，12英寸硅晶圆)。也可以使用其他衬底，例如多层衬底或梯度衬底。在一些实施例中，衬底102C的半导体材料可以包括：硅；锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或其组合。氧化物层102B例如可以是氧化硅等。在一些实施例中，氧化物层102B可以在一些实施例中具有在约0.5μm和约4μm之间的厚度。在一些实施例中，硅层102A可以具有在约0.1μm和约1.5μm之间的厚度。其他厚度也是可能的。BOX衬底102可以被称为具有前侧或前面(例如，图1中朝上的一侧)和背侧或背面(例如，图1中朝下的一侧)。
在图2中，根据一些实施例，图案化硅层102A以形成波导104、光子组件106和光栅耦合器107的硅区域。可以使用合适的光刻和蚀刻技术对硅层102A进行图案化。例如，在一些实施例中，硬掩模层(例如，氮化物层或其他介电材料，未在图2中示出)可以形成在硅层102A上方并且被图案化。然后可以使用蚀刻工艺将硬掩模层的图案转移到硅层102A。蚀刻工艺可以包括例如干蚀刻工艺和/或湿蚀刻工艺。例如，可以蚀刻硅层102A以形成限定波导104(也称为硅波导104)的凹槽，剩余的未凹进部分的侧壁限定波导104的侧壁。在一些实施例中，可以使用多于一种光刻和蚀刻序列来图案化硅层102A。可以由硅层102A图案化一个波导104或多个波导104。如果形成多个波导104，则多个波导104可以是单独的分离波导104或者连接为单个连续结构。在一些实施例中，一个或多个波导104形成连续环。波导104、光子组件106或光栅耦合器107的其他配置或布置是可能的，并且可以形成其他类型的光子组件106或光子结构。在一些情况下，波导104、光子组件106和光栅耦合器107可以统称为“光子层”。
光子组件106可以与波导104集成，并且可以与硅波导104一起形成。光子组件106可以光学耦合到波导104以与波导104内的光信号相互作用。光子组件106例如可以包括诸如光电探测器和/或调制器的光子器件。例如，光电检测器可以光耦合到波导104以检测波导104内的光信号并产生对应于光信号的电信号。调制器可以光耦合到波导104以接收电信号并通过调制波导104内的光功率在波导104内产生相应的光信号。以这种方式，光子组件106促进光信号到/从波导104的输入/输出(I/O)。在其他实施例中，光子元件可以包括其他有源元件或无源元件，诸如激光二极管、光信号分离器或其他类型的光子结构或器件。光功率可以例如通过耦合到外部光源的光纤(例如见图25A中的217A和217B)提供给波导104，或者光功率可以由激光二极管(例如见图25A中的400)产生。
在一些实施例中，可以例如通过部分地蚀刻波导104的区域并在蚀刻区域的剩余硅上生长外延材料来形成光电探测器。可以使用可接受的光刻和蚀刻技术来蚀刻波导104。例如，外延材料可以包括诸如锗(Ge)的半导体材料，半导体材料可以是掺杂的或未掺杂的。在一些实施例中，可以执行注入工艺以将掺杂剂引入蚀刻区域的硅内，作为形成光电探测器的部分。可以利用p型掺杂剂、n型掺杂剂或组合掺杂蚀刻区域的硅。在一些实施例中，调制器可以例如通过部分地蚀刻波导104的区域然后在蚀刻区域的剩余硅内注入适当的掺杂剂来形成。可以使用可接受的光刻和蚀刻技术来蚀刻波导104。在一些实施例中，光电探测器的蚀刻区域和调制器的蚀刻区域可以使用相同的光刻或蚀刻步骤中的一个或多个来形成。可以利用p型掺杂剂、n型掺杂剂或组合掺杂蚀刻区域的硅。在一些实施例中，光电探测器的蚀刻区域和调制器的蚀刻区域可以使用一个或多个相同的注入步骤来注入。
在一些实施例中，一个或多个光栅耦合器107可以与波导104集成，并且可以与波导104一起形成。光栅耦合器107是允许光信号和/或光功率在波导104和光子组件(诸如垂直安装的光纤(例如，图25A中所示的光纤217B)或另一光子系统的波导)之间传输的光子结构。可以使用可接受的光刻和蚀刻技术来形成光栅耦合器107。在实施例中，在限定波导104之后形成光栅耦合器107。例如，可以在波导104上形成光刻胶并对其进行图案化。光刻胶可以图案化为具有对应于光栅耦合器107的开口。可以使用图案化的光刻胶作为蚀刻掩模来执行一个或多个蚀刻工艺，以在波导104中形成限定光栅耦合器107的凹槽。蚀刻工艺可以包括一个或多个干蚀刻工艺和/或湿蚀刻工艺。在一些实施例中，可以形成其他类型的耦合器(图中未单独标记)，诸如在波导104和光子封装件100的其他波导(诸如氮化物波导134A(见图14))之间耦合光信号的结构。还可以形成边缘耦合器，其允许光信号和/或光功率在波导104和水平安装在光子封装件100的侧壁附近的光子组件之间传输。这些和其他光子结构被认为在本公开的范围内。
在图3中，根据一些实施例，在BOX衬底102的前侧上形成介电层108以形成光子路由结构110。介电层108形成在波导104、光子元件106、光栅耦合器107和氧化物层102B上方。介电层108可以由氧化硅、氮化硅、其组合等的一层或多层形成，并且可以通过CVD、PVD、原子层沉积(ALD)、旋涂介电工艺等或其组合形成。在一些实施例中，介电层108可以通过高密度等离子体化学气相沉积(HDP-CVD)、可流动CVD(FCVD)(例如，基于CVD的材料在远程等离子体系统中沉积和后固化以使其转化为另一种材料，诸如氧化物)等或其组合。可以使用通过任何可接受的工艺形成的其他介电材料。在一些实施例中，然后使用诸如CMP工艺、研磨工艺等的平坦化工艺来平坦化介电层108。在一些实施例中，介电层108可以形成为具有在氧化物层102B上约50nm和约500nm之间的厚度，或者可以形成为具有在波导104上方约10nm和约200nm之间的厚度。在一些情况下，较薄的介电层108可以允许光栅耦合器107和垂直安装的光子组件之间更有效的光学耦合。
由于波导104和介电层108的材料的折射率不同，波导104具有高的内部反射，取决于光的波长和相应材料的折射指标，使得光基本上被限制在波导104内。在实施例中，波导104的材料的折射率高于介电层108的材料的折射率。例如，波导104可以包括硅，并且介电层108可以包括氧化硅和/或氮化硅。
在图4中，根据一些实施例，通孔112和接触件113形成在介电层108中。在一些实施例中，通孔112和接触件113形成为形成再分布结构120(见图5)的部分，而在其他实施例中，不形成通孔112。在一些实施例中，通过镶嵌(例如单镶嵌、双镶嵌等)工艺形成通孔112。通孔112可以例如通过形成延伸穿过介电层108的开口来形成。在一些实施例中，开口可以部分延伸到氧化物层102B中或完全延伸穿过氧化物层102B以暴露衬底102C。在一些实施例中，开口可以部分地延伸到衬底102C中。可以使用可接受的光刻和蚀刻技术形成开口，例如通过形成和图案化光刻胶，然后使用图案化的光刻胶作为蚀刻掩模执行蚀刻工艺。蚀刻工艺可以例如包括干蚀刻工艺和/或湿蚀刻工艺。
根据一些实施例，然后可以在开口中形成导电材料，从而形成通孔112。在一些实施例中，由TaN、Ta、TiN、Ti、CoW等形成的诸如扩散阻挡层、粘附层等的衬垫(未示出)可以形成在开口中，并且可以是使用合适的沉积工艺诸如ALD等形成。在一些实施例中，然后可以在开口中沉积可以包括铜或铜合金的晶种层(未示出)。通孔112的导电材料可以例如使用镀覆工艺形成在开口中。导电材料可以包括例如金属或金属合金，诸如铜、银、金、钨、钴、铝或它们的合金。可以执行平坦化工艺(例如，CMP工艺或研磨工艺)以沿着介电层108的顶面去除过量的导电材料，使得通孔112和介电层108的顶面是齐平的。在其他实施例中，可以使用其他技术或材料来形成通孔112。
在一些实施例中，接触件113延伸穿过介电层108并电连接到光子组件106。接触件113允许将电功率或电信号传输到光子组件106，并且以这种方式光子组件106可以将电信号转换成由波导104传输的光信号，和/或可以将来自波导104的光信号转换成电信号。接触件113可以在通孔112形成之前或之后形成，并且接触件113的形成和通孔112的形成可以共享一些步骤，诸如导电材料的沉积和/或平坦化。在一些实施例中，接触件113通过镶嵌(例如单镶嵌、双镶嵌等)工艺形成。例如，在一些实施例中，首先使用可接受的光刻和蚀刻技术在介电层108中形成接触件113的开口(未示出)。然后可以在开口中形成导电材料，从而形成接触件113。可以使用CMP工艺等去除过量的导电材料。接触件113的导电材料可以由包括铝、铜、钨等的金属或金属合金形成，其可以与通孔112的材料相同。在其他实施例中，接触件113可以使用其他技术或材料。
在图5中，根据一些实施例，再分布结构120形成在介电层108上方。再分布结构120包括介电层117和形成在介电层117中的提供互连和电路由的导电部件114。例如，再分布结构120可以连接通孔112、接触件113和/或上覆器件，诸如电子管芯122(参见图8)。介电层117例如可以是绝缘层或钝化层，并且可以包括一种或多种类似于上述介电层108的材料，诸如氧化硅或氮化硅，或者可以包括与上述介电层108不同的材料。介电层117和介电层108对于相同波长范围内的光可以是透明的或几乎透明的。介电层117可以使用与上述介电层108类似的技术或使用不同的技术来形成。导电部件114可以包括导电线和通孔，并且可以通过镶嵌(例如单镶嵌、双镶嵌等)工艺形成。如图5所示，导电焊盘116形成在介电层117的最顶层中。可以在形成导电焊盘116之后执行平坦化工艺(例如，CMP工艺等)，使得导电焊盘116的表面和最顶部的介电层117基本上是共面的。再分布结构120可以包括比图5所示更多或更少的介电层117、导电部件114或导电焊盘116。在一些实施例中，再分布结构120可以形成为具有约4μm和约8μm之间的厚度。其他厚度也是可能的。
在图6和图7中，根据一些实施例，再分布结构120的部分被去除并由介电层115替换。在一些情况下，再分布结构120的去除部分可以在光栅耦合器107之上或约在光栅耦合器107之上。与再分布结构120的介电层117的材料相比，介电层115的材料可以在光栅耦合器107和垂直安装的光纤(见图25A中的光纤217B)之间提供更有效的光学耦合。因此，例如，介电层115可以比介电层117更透明、损耗更小或反射更小。在一些实施例中，介电层115的材料与介电层117的材料类似，但是使用形成具有更好质量的材料(例如，更少的杂质、位错等)的技术来沉积。以这种方式，用介电层115替换再分布结构120的介电层117的部分可以允许光子封装件100更有效地操作，并且可以减少光信号损耗。
参考图6，可以例如使用可接受的光刻和蚀刻技术去除再分布结构120的部分，例如通过形成和图案化光刻胶，然后使用图案化的光刻胶作为蚀刻掩模执行蚀刻工艺以去除介电层117。蚀刻工艺可以包括例如干蚀刻工艺和/或湿蚀刻工艺。
转向图7，沉积介电层115以替换再分布结构120的去除部分。介电层115可以包括与上述用于介电层108的材料类似的一种或多种材料，诸如硅氧化物或氮化硅、旋涂玻璃或其他材料。介电层115和介电层108对于相同波长范围内的光可以是透明的或几乎透明的。介电层115可以使用与上述介电层108类似的技术或使用不同的技术来形成。例如，可以使用CVD、PVD、旋涂等形成介电层115，但是可以使用另外的技术。在一些实施例中，使用平坦化工艺(例如，CMP或研磨工艺)来去除介电层115的过量材料。平坦化工艺还可以暴露导电焊盘116。在执行平坦化工艺之后，介电层115、最顶部介电层117和/或导电焊盘116可以具有基本上齐平的表面。
在其他实施例中，不蚀刻再分布结构120并且不形成介电层115。在这些实施例中，为了允许光功率或光信号通过介电层117传输，再分布结构120的区域可以基本上没有导电部件114或导电焊盘116。例如，这些无金属区域可以在光栅耦合器107和垂直安装的光纤(见图25A中的光纤217B)之间延伸，以允许光功率或光信号耦合在波导104和光纤之间。在一些情况下，较薄的再分布结构120可以允许光栅耦合器107和垂直安装的光纤之间更有效的光学耦合。
在图8中，根据一些实施例，一个或多个电子管芯122接合到再分布结构120。电子管芯122可以例如是使用电信号与光子组件106通信的半导体器件、管芯或芯片。在所示实施例中，电子管芯122不接收、传输或处理光信号。在本文的讨论中，术语“电子管芯”用于区别于“光子管芯”(例如见图17中的151)，后者指的是可以接收、传输或处理光信号的管芯，诸如将光信号转换为电信号，或反之亦然。除了光信号之外，光子芯片还可以传输、接收或处理电信号。图8中示出了一个电子管芯122，但是在其他实施例中，光子封装件100可以包括两个或更多个电子管芯122。在一些情况下，可以将多个电子管芯122合并到单个光子封装件100中以降低加工成本。电子管芯122包括管芯连接器124，管芯连接器124可以例如是导电焊盘、导电柱等。在一些实施例中，电子管芯122可以具有在约10μm和约35μm之间的厚度，诸如约25μm。其他厚度也是可能的。
电子管芯122可以包括用于与光子组件106接口的集成电路，诸如用于控制光子组件106的操作的电路。例如，电子管芯122可以包括控制器、驱动器、跨阻放大器等或其组合。在一些实施例中，电子管芯122还可以包括CPU。在一些实施例中，电子管芯122包括用于处理从光子组件106接收的电信号的电路，诸如用于处理从包括光电探测器的光子组件106接收的电信号。在一些实施例中，电子管芯122可以根据从另一个器件或管芯接收到的电信号(数字或模拟)来控制光子组件106的高频信号。在一些实施例中，电子管芯122可以是提供串行器/解串器(SerDes)功能的电子集成电路(EIC)等。以这种方式，电子管芯122可以充当光子封装件100内的光信号和电信号之间的I/O接口的部分。在一些实施例中，本文描述的光子封装件100可以被认为是片上系统(SoC)或集成电路上系统(SoIC)器件。
在一些实施例中，电子管芯122通过介电-介电键合和/或金属-金属键合(例如，直接键合、熔合键合、氧化物-氧化物键合、混合键合等)键合到再分布结构120。在这样的实施例中，可以在氧化物层之间形成共价键，诸如最顶部介电层117和电子管芯122的表面介电层(未示出)之间。在键合期间，金属键合也可以发生在电子管芯122的管芯连接器124与再分布结构120的导电焊盘116之间。
在一些实施例中，在执行键合工艺之前，对电子管芯122执行表面处理。在一些实施例中，可以例如采用干处理、湿处理、等离子体处理、暴露于惰性气体、暴露于H2、暴露于N2、暴露于O2等或其组合，首先激活再分布结构120和/或电子管芯122的顶面。然而，可以使用任何合适的激活工艺。在激活工艺之后，可以使用例如化学冲洗来清洁再分布结构120和/或电子管芯122。然后将电子管芯122与再分布结构120对准并放置成与再分布结构120物理接触。例如，可以使用取放工艺将电子管芯122放置在再分布结构120上。然后可以对再分布结构120和电子管芯122进行热处理和/或彼此压靠(例如，通过施加接触压力)以键合再分布结构120和电子管芯122。例如，再分布结构120和电子管芯122可以承受约200kPa或更小的压力，以及约200℃和约400℃之间的温度。然后可以使再分布结构120和电子管芯122经受处于或高于导电焊盘116和管芯连接器124的材料的共晶点的温度(例如，在约150℃和约650℃之间)，以熔接导电焊盘116和管芯连接器124。以这种方式，再分布结构120和电子管芯122的介电-介电键合和/或金属-金属键合形成键合结构。在一些实施例中，烘烤、退火、压制或以其他方式处理键合结构，以加强或最终完成键合。
在图9中，根据一些实施例，在电子管芯122和再分布结构120上方形成介电材料126。介电材料126可由氧化硅、氮化硅、聚合物等或其组合形成。介电材料126可以通过CVD、PVD、ALD、旋涂介电工艺等或其组合形成。在一些实施例中，介电材料126可以通过HDP-CVD、FCVD等或其组合形成。在一些实施例中，介电材料126可以是间隙填充材料，其可以包括上述示例材料中的一种或多种。在一些实施例中，介电材料126可以是对适合在光栅耦合器107和垂直安装的光纤(例如，见图25A中的217B)之间传输光信号或光功率的波长的光基本上透明的材料(例如，氧化硅)。在不存在光栅耦合器107的一些实施例中，介电材料126可以包括相对不透明的材料，诸如密封剂、模塑料等。可以使用通过任何可接受的工艺形成的其他介电材料。可以使用诸如CMP工艺、研磨工艺等的平坦化工艺来平坦化介电材料126。在一些实施例中，平坦化工艺可以暴露电子管芯122，使得电子管芯122的表面和介电材料126的表面共面。
使用介电-介电键合可以允许对相关波长的光透明的材料沉积在再分布结构120上方和/或电子管芯122周围，而不是诸如密封剂或模塑料的不透明材料化合物。例如，介电材料126可以由诸如氧化硅的适当透明材料替换诸如模塑料的不透明材料形成。以这种方式将适当透明的材料用于介电材料126允许光信号通过介电材料126传输，例如在光栅耦合器107和在介电材料126上方垂直安装的光纤(例如参见图25A中的217B)之间传输光信号。另外，通过以这种方式将电子管芯122键合到再分布结构120，可以减小所得光子封装件100的厚度，并且可以改进光栅耦合器107和垂直安装的光纤之间的光耦合。在一些情况下，这可以减小光子封装件的尺寸或加工成本，并且可以改进与外部组件的光耦合。
在图10中，根据一些实施例，将可选的支撑件128附接到结构。支撑件128是附接到结构以提供结构或机械稳定性的刚性结构。支撑件128的使用可以减少翘曲或弯曲，这可以改进诸如波导104或光子组件106的光学结构的性能。支撑件128可以包括一种或多种材料，诸如硅(例如，硅晶圆、体硅等)、氧化硅、金属、有机芯材料等或其他类型的材料。如图10所示，可以使用粘合剂层127将支撑件128附接到结构(例如，附接到介电材料126和/或电子管芯122)，或者可以使用直接键合或其他合适的技术来附接支撑件128。在一些实施例中，支撑件128可以具有在约500μm和约700μm之间的厚度。支撑件128还可以具有大于、约等于或小于结构的横向尺寸(例如，长度、宽度和/或面积)的横向尺寸。在其他实施例中，在制造光子封装件100期间比所示出的工艺步骤更晚的工艺步骤处附接支撑件128。
在图10的示例中，微透镜131在支撑件128的上表面处嵌入支撑件128。在一些实施例中，执行蚀刻工艺以去除支撑件128的部分以在微透镜131的位置处形成凹槽，然后将预先形成的微透镜131放置在支撑件128中的凹槽中。在其他实施例中，在支撑件128中形成凹槽之后，通过在凹槽中沉积合适的材料而在凹槽中原位形成微透镜131。接着，介电层129形成在支撑件128上方，并且折射率匹配材料133形成在微透镜131上方(例如，直接在上方)的介电层129中。介电层129可以使用合适的沉积工艺由合适的材料形成，诸如氧化硅、氮化硅、聚合物材料等。然后执行蚀刻工艺以去除介电层129的部分以在微透镜131上方形成凹槽。然后将折射率匹配材料133沉积到介电层129的凹槽中。可以执行平坦化工艺(诸如CMP)以在介电层129和折射率匹配材料133之间实现共面的上表面。在一些实施例中，折射率匹配材料133用于减少来自或进入垂直安装的光纤(例如参见图25A中的217B)的光的光损耗，并且具有例如约1.4的折射率以匹配氧化硅的折射率。在一些实施例中，省略介电层129和折射率匹配材料133。
在图11中，根据一些实施例，图10中的结构被翻转并附接到载体140。载体140可以例如是晶圆(例如硅晶圆)、面板、玻璃衬底、陶瓷衬底等。结构可以例如使用粘合剂或释放层(未示出)附接到载体140。
在图12中，根据一些实施例，去除衬底102C。可以使用平坦化工艺(例如，CMP或研磨工艺)、蚀刻工艺、其组合等来去除衬底102C。在一些实施例中，氧化物层102B也被减薄。氧化物层102B可以作为衬底102C的去除工艺的部分被减薄，或者可以在单独的步骤中使氧化物层102B减薄。例如，可以使用平坦化工艺、蚀刻工艺、其组合等来减薄氧化物层102B。在一些实施例中，在减薄之后，氧化物层102B的厚度可以在约0.1μm至约1.0μm的范围内。其他厚度也是可能的。在一些情况下，减薄氧化物层102B可以改进波导104和氮化物波导134(见图14)之间的光学耦合。
转向图13和图14，根据一些实施例，氮化物波导134A形成在氧化物层102B上方。在图13中，在氧化物层102B上沉积氮化硅层132。可以使用诸如CVD、PECVD、LPCVD、PVD等的合适的沉积技术来形成氮化硅层132。在一些实施例中，氮化硅层132形成为具有在约0.2μm至约1.0μm范围内的厚度，但其他厚度也是可能的。
在图14中，根据一些实施例，图案化氮化硅层132以形成氮化物波导134A。为了便于讨论，氮化物波导134A和随后形成的氮化物波导134B、134C和134D(例如见图16)统称为氮化物波导134。可以使用可接受的光刻和蚀刻技术对氮化物波导134进行图案化。例如，在一些实施例中，可以在氮化硅层132上方形成硬掩模层并对其进行图案化。然后可以使用蚀刻工艺将硬掩模层的图案转移到氮化硅层132。蚀刻工艺可以例如包括干蚀刻工艺和/或湿蚀刻工艺。蚀刻工艺可以对氮化硅在氧化硅或其他材料上具有选择性。可以蚀刻氮化硅层132以形成限定氮化物波导134的凹槽，其中剩余的未凹进部分的侧壁限定氮化物波导134的侧壁。在一些实施例中，可以使用多于一种光刻和蚀刻序列来图案化氮化硅层132。可以由氮化硅层132图案化一个氮化物波导134或多个氮化物波导134。如果形成多个氮化物波导134，则多个氮化物波导134可以是单独的分离氮化物波导134或者连接为单个连续结构。在一些实施例中，一个或多个氮化物波导134形成连续环。在一些实施例中，氮化物波导134可以包括光子结构，诸如光栅耦合器、边缘耦合器或允许光信号在两个氮化物波导134之间和/或氮化物波导134和波导104之间传输的耦合器(例如，模式转换器)。
在一些情况下，由氮化硅形成的波导(例如，氮化物波导134)可能比由硅形成的波导(例如，波导104)具有优势。例如，氮化硅具有比硅更高的介电常数，因此氮化物波导可以具有比硅波导更大的内部光限制。这还可以允许氮化物波导的性能或泄漏对工艺变化不太敏感，对尺寸均匀性不太敏感，并且对表面粗糙度(例如，边缘粗糙度或线宽粗糙度)不太敏感。在一些情况下，降低的工艺灵敏度可以使氮化物波导比硅波导更容易或成本更低。这些特性可以允许氮化物波导具有比硅波导更低的传播损耗。在一些情况下，氮化物波导的传播损耗(dB/cm)可以在硅波导的传播损耗的约0.1％和约50％之间。在一些情况下，氮化物波导对环境温度的敏感度也可能低于硅波导。例如，氮化物波导对温度的敏感性可能小到硅波导对温度的敏感性的约1％。以这种方式，本文描述的实施例可以允许形成具有氮化物波导(例如，氮化物波导134)和硅波导(例如，波导104)的光子封装件。
仍然参考图14，反射器145形成在光栅耦合器107上方的氧化物层102B上。反射器145可以配置为反射来自光子组件(例如垂直安装的光纤217B)的光，并且可以允许光栅耦合器107和光子组件之间更有效的耦合。反射器145可以由一种或多种介电材料、金属材料等形成，其可以使用合适的沉积工艺来沉积。在沉积反射器145的材料之后，可以使用合适的技术形成反射器145，诸如使用光刻图案化和蚀刻技术。形成反射器145的其他技术是可能的。
转向图15，根据一些实施例，在氮化物波导134上方形成介电层135。介电层135可以包括一种或多种类似于上述介电层108或介电层115的材料。例如，介电层135可以包括氧化硅、旋涂玻璃等。介电层135可以使用与上述介电层108或介电层115类似的技术形成，或者可以使用不同的技术形成。例如，可以使用CVD、PVD、旋涂等形成介电层135，但可以使用另外的技术。在一些实施例中，使用平坦化工艺(例如，CMP或研磨工艺)来去除介电层135的过量材料。在平坦化之后，介电层135可以具有在约0.5μm和约2μm之间的厚度，在一些情况下实施例。其他厚度也是可能的。
接下来，在图16中，在介电层135上方形成介电层138A，在介电层138A上方形成氮化物波导134B，然后在氮化物波导134B和介电层138A上方形成介电层148A。介电层138A/148A和氮化物波导134B可以分别使用与介电层135和氮化物波导134A相同或类似的形成方法由相同或类似的材料形成，因此不再赘述。可以重复相同的工艺以形成附加的介电层(例如，138B、148B)和附加的氮化物波导(例如，134C、134D)。图16所示的氮化物波导的数量和介电层135上的介电层的数量仅仅是一个非限制性示例。其他数量也是可能的并且完全旨在包括在本公开的范围内。
接下来，形成通孔152以延伸穿过介电层(例如，102B、135、138A、148A、138B和148B)并与通孔112连接。导电焊盘153形成在各个通孔152上方的介电层148B中。通孔152和导电焊盘153可以分别采用与通孔112和导电焊盘116相同或类似的形成方法形成，在此不再赘述。尽管图16中示出了一个光子封装件100，但本领域技术人员将理解，可以同时在载体140上方形成数十、数百或更多相同的光子封装件。在一些实施例中，执行切割工艺以将多个光子封装件分离成单独的光子封装件100。
图17显示了在载体140被去除之后的光子封装件100。在图17的示例中，电子管芯122下方的结构被称为光子管芯151，光子管芯151包括再分布结构120、介电层115、108、102B、135、138A、138B、148A和148B，以及形成在介电层中的组件，诸如波导104、光子组件106、光栅耦合器107、反射器145和氮化物波导134(例如，134A、134B、134C和134D)。因此，光子封装件100包括键合到光子管芯151的电子管芯122，并且可选地，可以包括支撑件128、微透镜131、介电层129和折射率匹配材料133。
请注意在图17中，相邻(例如，紧邻的)介电层中的波导(例如，104、134A、134B和134C)横向重叠。例如，在图17中，氮化物波导134A在波导104的横向范围内，氮化物波导134A的至少部分在氮化物波导134B的横向范围内，并且氮化物波导134B的至少部分在氮化物波导134C的横向范围内。由于光学耦合可能发生在紧邻放置的波导之间，通过将波导形成为横向重叠，通过这些波导(例如，104、134A、134B、134C)可以形成“光贯通孔”(例如，见图25B中的160)，其允许光信号通过相邻波导之间的光耦合在图17的垂直方向上传输(例如，中继)。下面讨论光贯通孔的细节。
图18示出了根据另一实施例的光子封装件100A的截面图。光子封装件100A类似于图17的光子封装件100，但是具有键合到光子管芯151的光子管芯161。如图18所示，光子管芯161类似于光子管芯151，但是具有附加的氮化物波导134形成在光子管芯161的介电层115中。在一些实施例中，光子管芯161的波导104和光子管芯151的最低氮化物波导134之间的垂直距离可能太大而不能允许光学耦合，因此，光子管芯161的介电层115中的氮化物波导134被形成为中间光学介质，以打破大的垂直距离以允许光子管芯151和161之间的光学耦合。虽然在图18中示出了两个光子管芯，但是光子封装件100A中的光子管芯的数量可以是任何合适的数量。这些和其他变化完全旨在包括在本公开的范围内。
在下面的讨论中，图17中的光子封装件100在各种实施例中用于形成半导体封装件。本领域技术人员将容易理解，光子封装件100的变体，诸如光子封装件100A，可以替换各种实施例中的光子封装件100以形成半导体封装件。这些和其他变化完全旨在包括在本公开的范围内。
图19至图22示出了根据实施例的在制造的各个阶段具有波导的中介层50的截面图。在下文公开的各种实施例中，上述光子封装件(例如，100或100A)被键合到中介层50(或其变体)以形成各种半导体封装件。
图19示出了具有衬底贯通孔(TSV)13的衬底11。衬底11可以是例如掺杂或未掺杂的硅衬底，或绝缘体上硅(SOI)衬底的有源层。然而，衬底11可以替代地是玻璃衬底、陶瓷衬底、聚合物衬底或可以提供合适的保护和/或互连功能的任何其他衬底。这些和任何其他合适的材料可以替代地用于衬底11。
TSV 13可以通过蚀刻衬底11以产生TSV开口并用导电材料(诸如衬垫(图19中未单独示出)、阻挡层(图19中也未单独示出)和导电材料)填充TSV开口来形成。在实施例中，衬垫可以是通过诸如化学气相沉积、氧化、物理气相沉积、ALD等形成的介电材料，诸如氮化硅、氧化硅、介电聚合物这些的组合等。阻挡层可以是使用CVD工艺(例如PECVD)、溅射、金属有机化学气相沉积(MOCVD)、ALD等形成的导电材料，诸如氮化钛、氮化钽、钛、钽等。导电材料可以包括铜，但是也可以使用其他合适的材料，诸如铝、钨、合金、掺杂的多晶硅、其组合等。可以通过沉积晶种层然后在晶种层上电镀铜、填充和过度填充TSV开口来形成导电材料。一旦TSV开口已被填充，TSV开口外部的过量衬垫/阻挡层和过量的导电材料可以通过诸如化学机械抛光(CMP)的研磨工艺被去除，尽管可以使用任何合适的去除工艺。
接下来，在图20中，在衬底11上形成再分布结构12。再分布结构12包括一个或多个介电层15(例如，氧化硅层)和导电部件，诸如导线17和通孔19。再分布结构12可以采用与光子封装件100的再分布结构120相同或类似的材料以相同或类似的形成工艺形成，在此不再赘述。
接下来，在图21中，在再分布结构12上形成氮化物波导21。通过在再分布结构12上形成氮化硅层并图案化氮化硅层来形成氮化物波导21。细节与形成光子封装件100的氮化物波导134的相同或类似，在此不再赘述。氮化物波导21可以包括光子结构，诸如边缘耦合器24，其允许光信号和/或光功率在氮化物波导21和水平安装在中介层50侧壁附近的光子组件(诸如边缘安装的光纤(例如见图25A中的217A))之间传输。
接下来，在图22中，在氮化物波导21和再分布结构12上方形成介电层23，并形成延伸穿过介电层23的导电焊盘25以与再分布结构12的导电部件连接。介电层23可以由与介电层15相同或类似的材料(例如氧化硅)形成。在一些实施例中，介电层23和15的折射率小于氮化物波导21的折射率以确保氮化物波导21具有高的内部反射，使得光基本上被限制在氮化物波导21内。导电焊盘25可以通过与光子封装件100的导电焊盘153相同或类似的形成方法形成，因此不再重复细节。导电连接器27，也称为外部连接器，形成在中介层50的下表面上以与TSV 13连接。导电连接器27可以例如是球栅阵列(BGA)连接器、焊球、金属柱、可控塌陷芯片连接(C4)凸块、微凸块、化学镀镍钯浸金技术(ENEPIG)形成的凸块等。
图23示出了根据实施例的具有多层波导的中介层50A的截面图。中介层50A类似于图22的中介层50，但具有形成在再分布结构12上方的多层氮化物波导，诸如氮化物波导21A、21B和21C。氮化物波导21A、21B和21C中的每个可以具有沿图23的垂直方向测量的不同厚度。具有不同厚度的氮化物波导21A、21B和21C可以在所形成的光子封装件中起到不同的作用。此外，氮化物波导中的至少一个(例如氮化物波导24B)形成为在不同部分具有不同的厚度。例如，图23中的氮化物波导21B的中间部分比氮化物波导21B的其他部分厚。在一些实施例中，相同的氮化物波导21(例如，21A、21B或21C)在氮化物波导的不同部分可以具有例如800nm、300nm和150nm的厚度。
图24示出了根据实施例的具有波导和有机衬底的中介层50B的截面图。中介层50B类似于图22的中介层50，但衬底11和TSV 13由再分布结构14替换，再分布结构14包括有机材料31的一层或多层和在有机材料31中的导电部件(例如，导线33和通孔35)。中介层50B可以通过以下方式形成：形成类似于图22的中介层50但没有TSV 13和导电连接器27的结构，去除衬底11，然后在再分布结构12的下侧12L处形成再分布结构14。
为了形成再分布结构14，在再分布结构12的下侧12L上形成有机材料31的层，诸如聚合物材料(例如，聚酰亚胺等)。然后在有机材料31的层中形成开口以暴露再分布结构12的导电部件。晶种层形成在有机材料31的层上方并进入开口中。然后在晶种层上形成图案化的光刻胶层，其中图案化的光刻胶层的图案(例如开口)对应于导线33和通孔35的位置。然后例如通过镀覆工艺在图案化的光刻胶层的图案中形成导电材料(例如铜等)。然后去除光刻胶层(例如，通过灰化工艺)，并且通过蚀刻工艺去除其上未形成导电材料的晶种层部分。可以重复该过程以形成附加的有机材料31的层和再分布结构14的导电部件的附加层。
请注意，由于可用于有机材料31(其可能比诸如氧化物和氮化物的介电材料更软，并且可能具有不同的热预算)的沉积、图案化和固化工艺，再分布结构14的导电部件33/35的尺寸不同于再分布结构12的导电部件17/19的尺寸。例如，导电部件的最小尺寸大于导线17的最小尺寸，例如线宽和/或线节距(例如，导线33的相邻导线之间的距离)。虽然再分布结构14可以提供比再分布结构12更小的路由密度，但是使用有机材料31确实提供了某些优点。使用有机材料31的优点包括较低的材料成本和在制造期间容易覆盖整个晶圆表面。另一个优点是可选择在有机材料31中嵌入局部硅互连件(LSI)芯片，这允许更大的管芯到管芯路由容量。下面参考图31至图33描述具有嵌入式LSI芯片的中介层的示例。
在下面的讨论中，在各种实施例中，光子封装件100被键合到中介层50以形成半导体封装件。本领域技术人员将容易理解，中介层50的变体，诸如中介层50A或中介层50B，可以替换各种实施例中的中介层50以形成半导体封装件。这些和其他变体完全旨在包括在本公开的范围内。
图25A至图25D示出了根据实施例的半导体封装件500的各种视图(例如，截面图、平面图)。为了形成半导体封装件500，光子封装件100通过介电-介电键合和/或金属-金属键合(例如，直接键合、熔合键合、氧化物-氧化物键合、混合键合等)键合到中介层50。在这样的实施例中，可以在氧化物层之间形成共价键，诸如中介层50的介电层23和光子封装件100的介电层148B。在键合期间，金属键合也可以发生在光子封装件100的导电焊盘153与中介层50的导电焊盘25之间。
如图25A所示，除了光子封装件100之外，半导体器件200和300以及激光二极管400被键合到中介层50。在一些实施例中，半导体器件200例如包括处理芯片、中央处理单元(CPU)、图形处理单元(GPU)、专用集成电路(ASIC)、高性能计算(HPC)芯片等或其组合。图25A示出了半导体器件200的衬底201和半导体器件200的互连结构203，衬底201具有形成于其上的诸如晶体管、电阻器、电容器、电感器等的电子元件，互连结构203包括形成在多个介电层中的导电部件以互连电子组件以形成半导体器件200的功能电路。半导体器件200的导电焊盘207键合到中介层50的导电焊盘25。
在一些实施例中，半导体器件300例如包括存储器管芯，高带宽存储器(HBM)器件、易失性存储器(诸如动态随机存取存储器(DRAM))、静态随机存取存储器(SRAM))、另外类型的存储器等。图25A示出了半导体器件300的衬底301以及互连结构303，衬底301上形成有存储器单元和其他电子组件，互连结构303包括形成在多个介电层中的导电部件以互连电子组件以形成半导体器件300的功能电路。半导体器件300的导电焊盘307键合到中介层50的导电焊盘25。
图25A还示出了激光二极管400的衬底401、发光层403、接触层405(例如，掺杂的半导体层)和介电层406(例如，氧化硅)。接触层405和介电层406对于激光二极管400的波长范围内的光可以是透明的或几乎透明的，使得中介层50的氮化物波导21光学耦合到激光二极管400的发光层403。激光二极管的导电焊盘407与中介层50的导电焊盘25键合。在一些实施例中，激光二极管400在例如半导体器件200的控制下产生光信号(例如激光信号)，并通过中介层50的氮化物波导21发送光信号到光子封装件100。激光二极管400用作非限制性示例，如技术人员容易理解的，其他III-V器件也可用于光子封装件100中。
在图25A中，在光子封装件100、半导体器件200和300以及激光二极管400周围的中介层50上方形成模塑料211。模塑料211可以通过固化工艺被固化。在形成模塑料211之后，执行平坦化工艺(诸如CMP)，以在光子封装件100、半导体器件200和300以及激光二极管400之间实现共面的上表面。
仍然参考图25A，光子封装件100被示为耦合到垂直安装的光纤217B和边缘安装的光纤217A。在其他实施例中，仅垂直安装的光纤217B或仅边缘安装的光纤217A耦合到光子封装件100，或者另外数量的垂直安装的光纤217B或边缘安装的光纤217A耦合到光子封装件100。可以使用光学胶215等将光纤217(例如，217A和217B)安装到光子封装件100。
在一些实施例中，垂直安装的光纤217B可以被配置为光学耦合到光子封装件100内的光栅耦合器，诸如光栅耦合器107。垂直安装的光纤217B可以相对于垂直轴以一定角度安装或可以从光栅耦合器107横向偏移。在垂直安装的光纤217B和光栅耦合器107之间传输的光信号和/或光功率通过形成在光栅耦合器107上方的介电层108、介电层115、介电材料126、粘合剂层127和支撑件128传输，如光路径164所示。光信号可以从光纤217B传输到光栅耦合器107并进入波导104，其中光信号可以由包括光电检测器的光子组件106检测并作为电信号传输到电子管芯122中。由包括调制器的光子组件106在波导104内产生的信号可以类似地从光栅耦合器107传输到垂直安装的光纤217B。以垂直方向安装光纤217B可以允许光子封装件100或半导体封装件500的改进的光学耦合、降低的加工成本或更大的设计灵活性。
在一些实施例中，边缘安装的光纤217A被配置为光学耦合到中介层50内的边缘耦合器，诸如边缘耦合器24。边缘耦合器24可以位于中介层的边缘或侧壁50附近。边缘安装光纤217A可以相对于水平轴以一定角度安装，或者可以从边缘耦合器24垂直偏移。边缘安装光纤217A和边缘耦合器24之间的光信号和/或光功率可以通过介电层(例如，介电层15)传输。例如，光信号可以从边缘安装的光纤217A传输到边缘耦合器24并进入氮化物波导21。在一些实施例中，单个光纤217A可以耦合到多于一个的氮化物波导21中(例如见图23中的21A、21B和21C)。以此方式，如本文所述的光子封装件100或半导体封装件500可以以不同的配置耦合到光纤217，从而允许更大的设计灵活性。
在图25A的示例中，靠近边缘安装光纤217A的模塑料211的部分由折射率匹配材料213替换。在一些实施例中，折射率匹配材料213用于减少或防止来自或进入边缘安装光纤217A的光的光损耗。例如，介电层15/23可以是折射率为1.4的氧化物层，模塑料211可以是折射率不是1.4(例如大于1.4)的SOG材料或有机材料。为了防止到模塑料211的光损耗，使用具有与介电层15/23的折射率匹配的折射率(例如，1.4)的折射率匹配材料213。在一些实施例中，沿图25A的垂直方向测量的折射率匹配材料213的厚度至少为6μm。例如，氮化物波导21下方的介电层15的部分的厚度T可以等于7μm。在模塑料211的折射率与介电层15的折射率匹配的一些实施例中，省略折射率匹配材料213。半导体封装件500可以通过中介层50的导电连接器27键合到另一衬底(例如，PCB板)。
图25B示出了半导体封装件500的部分的放大视图，示出了图25A中的光子封装件100的部分和中介层50的部分。如图25B所示，光贯通孔160形成在半导体封装件500中，光贯通孔160包括光子封装件100的硅波导104和氮化物波导134以及中介层50的氮化物波导21。当相邻波导(例如，104、134、21)之间的水平距离很小时，例如，当存在横向重叠时并且当相邻波导(例如，104、134、21)之间的垂直距离D1、D2和D3很小时，光可以在相邻波导(例如，104、134、21)之间进行光学相互耦合。因此，氮化物波导21中的光可以沿着光路径162通过氮化物波导134光学耦合到上覆的硅波导104。
为了有效地相互耦合光，光贯通孔160中的相邻波导(例如，104、134和21)具有小距离以实现有效的光耦合和低光损耗。例如，硅波导104与其相邻氮化物波导134之间的垂直距离D1可以小于约
Figure BDA0003732593150000221
相邻氮化物波导134之间的垂直距离D2可以小于约2μm。氮化物波导134C和氮化物波导21之间的垂直距离D3可以小于约2μm。此外，为了有效的光传输，包括介电层在内的光路径中的所有材料都可以是透光的，并且可以具有小于氮化硅的折射率。例如，这些介电层中的一些或全部可以由氧化硅形成或者包括氧化硅。
图25C和图25D示出了半导体封装件500的部分的平面图。具体地，图25C示出了激光二极管400的侧壁、激光二极管400的发光层403和半导体封装件500的氮化物波导21。图25D示出了光子封装件100的侧壁、光子封装件100的导电焊盘153、光子封装件100的最底部氮化物波导134C和中介层50的氮化物波导21。注意，为简单起见，并非所有部件都在图25C和图25D中示出。如图25C所示，激光二极管400的发光层403与下方氮化物波导21的至少部分重叠。类似地，图25D显示了光子封装件100的最底部氮化物波导134C与中介层50的氮化物波导21重叠。
图26示出了根据实施例的半导体封装件500A的截面图。半导体封装件500A类似于图25A的半导体封装件500，但是具有键合到中介层50的多个光子封装件100。每个光子封装件100具有相应的半导体器件200(例如CPU或控制器)、半导体器件300(例如，存储器器件)以及连接到中介层50的激光二极管400。图26所示的半导体器件300是存储器器件。图26示出了形成在半导体器件300的衬底中/上的存储器单元315和半导体器件300的互连结构303。为简单起见，图26中的激光二极管400显示了少于图25A的细节。
在图26的示例中，半导体封装件500A中的光子封装件100和激光二极管400光学耦合到中介层50的氮化物波导21，使得光信号可以在光子封装件100之间、在光子封装件100和激光二极管400之间、以及在半导体封装件500A和外部器件(未示出)之间通过光纤217(例如，217A或217B)传递。因此，氮化物波导21用作光学耦合到半导体封装件500A的所有光学组件(例如，100、400)的“数据总线”，以促进半导体封装件500A的光学组件之间的光学传递。
图27示出了根据另一实施例的半导体封装件500B的截面图。半导体封装件500B类似于图25A的半导体封装件500，但中介层50由图24的中介层50B替换。
图28示出了根据另一实施例的半导体封装件500C的截面图。半导体封装件500C类似于图25A的半导体封装件500，但是半导体器件300由半导体器件300A替换。半导体器件300A是存储器器件，包括存储器单元315、存储器单元315上方的第一电子管芯311(例如CPU)和第二电子管芯313(例如存储控制器)以及存储器单元315下方的光子管芯317。光子管芯317类似于光子封装件100的光子管芯151。例如，光子管芯317包括再分布结构、硅波导304、光子组件306(例如，光电探测器或调制器)和氮化物波导334A和334B。最下面的氮化物波导334B与中介层50的氮化物波导21光耦合。氮化物波导21、334A、334B和硅波导304形成光耦合氮化物波导21和硅波导304的光贯通孔。
图29示出了根据另一实施例的半导体封装件500D的截面图。在图29中，光子封装件100和激光二极管400键合到中介层50以形成半导体结构，该半导体结构又通过中介层50的导电连接器27键合到中介层60。中介层60类似于中介层50，但是没有氮化物波导21。例如，中介层60包括衬底61、TSV 63和衬底61上方的再分布结构65。图29还示出了键合到中介层60的半导体器件200(例如，处理器)和半导体器件300(例如，存储器器件)。底部填充材料404形成在中介层50和中介层60之间，以及半导体器件200/300和中介层60之间。模塑料402形成在半导体器件200/300周围的中介层60上方，并且围绕中介层50、激光二极管400和光子封装件100的半导体结构。
图30示出了根据又一实施例的半导体封装件500E的截面图。半导体封装件500E类似于图25A的半导体封装件500，但中介层50包括多个分离的氮化物波导。在图30的示例中，在再分布结构12的上表面上显示两个分离的氮化物波导21A和21B。在一些实施例中，氮化物波导21A和21B之间的横向距离对于它们之间的直接光学耦合来说太大了。注意，光子封装件100的氮化物波导134C靠近氮化物波导21A和21B并且与氮化物波导21A和21B两者横向重叠。因此，氮化物波导134C光耦合到氮化物波导21A和21B两者。氮化物波导21B中的光信号可以通过首先向上传播到氮化物波导134C，然后从氮化物波导134C向下传播到氮化物波导21A而间接耦合到氮化物波导21A，如光路径167所示。因此如图30所示，中介层50的氮化物波导21不必连续延伸穿过中介层50的整个长度(或宽度)，而是可以包括多个分离的部段。
图31图示了根据实施例的光学局部硅互连件(OLSI)610的截面图。OLSI 610包括衬底619，衬底619可以与图1中的衬底102C相同或类似。例如，衬底619可以由玻璃、陶瓷、介电、半导体材料(例如Si)等或其组合形成。介电层611(例如，氧化硅层)形成在衬底619上方，并且波导613(例如，硅波导)形成在介电层611上方。附加的光学元件(诸如光电探测器、调制器、光栅耦合器等)也可以与波导613在同一层中形成。一个或多个介电层615(例如，氧化硅层)形成在波导613上方。包括导线和通孔的导电部件617形成在一个或多个介电层615中以形成具有波导613的再分布结构614。在一些实施例中，OLSI 610使用在后段制程(BEOL)工艺中形成半导体管芯的互连结构的相同工艺形成。因此，OLSI 610的关键尺寸(例如线宽或线节距)与互连结构的关键尺寸相同，以实现高密度路由。
图32示出了根据实施例的局部硅互连件(LSI)620的截面图。LSI 620类似于图31中的OLSI 610，但没有形成波导613。LSI 620包括衬底629(例如Si)、介电层621(例如氧化硅)以及包括一个或多个介电层625(例如氧化硅)和导电部件627的再分布结构624。细节与OLSI 610相同或类似，在此不再赘述。
图33示出了根据实施例的半导体封装件600的截面图。半导体封装件600包括和键合到中介层70的光子封装件100、半导体器件200(例如，处理器)、半导体器件300(例如，存储器器件)激光二极管400。中介层70包括具有TSV 73的衬底71，TSV 73延伸穿过衬底71。衬底71与图25A的衬底11相同或类似，因此不再赘述。在衬底71上方形成有机材料75(例如，诸如聚酰亚胺的聚合物材料)的一层或多层，并且在有机材料75的一层或多层中形成导电部件79(例如，导线和通孔)以形成再分布结构81。值得注意的是，预先形成的两个LSI 620和一个OLSI 610嵌入(例如，封装)在再分布结构81的上表面处的有机材料75中。在激光二极管400和光子封装件100下方设置OLSI 610。激光二极管400和光子封装件100都光耦合到OLSI 610的波导613以实现它们之间的光通信。此外，激光二极管400和光子封装件100通过导电连接器635电耦合到OLSI 610的再分布结构614。
仍然参考图33，LSI 620中的一个设置在光子封装件100和半导体器件200下方，并且LSI 620的再分布结构624通过导电连接器635电耦合到光子封装件100和半导体器件200。另一LSI 620设置在半导体器件200和半导体器件300下方，并且另一LSI 620的再分布结构624通过导电连接器635电耦合到半导体器件200和300。LSI 620和OLSI 610具有比再分布结构81的导电部件79更小的部件尺寸(例如，线宽、线节距)(因为有机材料75的工艺具有更大的临界尺寸)，从而允许比再分布结构81的路由更高密度的路由可用于再分配结构81。
如图33所示，形成底部填充材料631以填充中介层70与半导体器件200/300、激光二极管400和光子封装件100之间的间隙。模塑料633形成在半导体器件200/300、激光二极管400和光子封装件100周围的中介层70上方。在一些实施例中，折射率匹配材料213形成在激光二极管400和光子封装件100之间、中介层之间70和激光二极管400之间以及中介层70和光子封装件100之间的中介层70上。半导体封装件600可以通过中介层70的导电连接器27键合到另一衬底(例如，PCB板)。
实施例可以实现优势。例如，具有氮化物波导21的中介层(例如，50、50A、50B)支持电信号和光信号的路由，并且允许在半导体封装件中容易地集成各种类型的器件。如果没有中介层上的氮化物波导21，光子封装件100将不得不仅通过电信号与半导体器件200/300通信。随着数据速率增加和路由密度增加，在光子封装件100和半导体器件200/300之间传输的电信号通过导电连接器和铜迹线而退化。对于所公开的实施例，具有内置波导的中介层允许具有功率和性能增强的高速光信号传输。所公开的中介层允许在光学系统中使用高效的边缘耦合器，并实现III-V器件或其他材料系统的器件的异质集成。凭借管芯到晶圆键合的精度，集成结构可以为III-V器件与硅光子管芯的异质集成提供非常低的耦合损耗。此外，在中介层中使用有机材料不仅可以降低成本，而且还允许集成LSI和/或OLSI，以便在键合到中介层的器件之间实现高密度、高速路由。
图34示出了根据一些实施例的形成半导体封装件的方法1000的流程图。应当理解，图34所示的实施例方法仅仅是许多可能的实施例方法的示例。本领域普通技术人员将认识到许多变化、替代和修改。例如，可以添加、去除、替换、重新排列或重复如图34所示的各种步骤。
参考图34，在框1010处，将光子封装件附接到中介层的第一侧，其中中介层包括第一衬底、在第一衬底的第一侧上的第一再分布结构和在第一再分布结构上方并且靠近中介层的第一侧的第一波导，其中光子封装件包括电子管芯和光子管芯，光子管芯包括多个介电层和在多个介电层中的第二波导，其中光子管芯的第一侧附接到电子管芯，并且相对的光子管芯的第二侧附接到中介层的第一侧，其中第二波导靠近光子管芯的第二侧并且光学耦合到第一波导。在框1020处，将激光二极管附接到中介层的第一侧，其中激光二极管光学耦合到第一波导。在框1030处，在激光二极管和光子封装件周围的中介层的第一侧上方形成模塑料。
根据实施例，一种半导体封装件包括第一中介层，该第一中介层包括：第一衬底；第一再分布结构，位于第一衬底的第一侧上方；和第一波导，位于第一再分布结构上方并且靠近第一中介层的第一侧，其中，第一再分布结构位于第一衬底和第一波导之间。半导体封装件还包括附接到第一中介层的第一侧的光子封装件，其中光子封装件包括：电子管芯；光子管芯，包括多个介电层和位于多个介电层中的一个中的第二波导，其中，光子管芯的第一侧附接到电子管芯，并且相对的光子管芯的第二侧附接到第一中介层的第一侧，其中，第二波导靠近光子管芯的第二侧。在实施例中，第一中介层的第一波导光学耦合到光子管芯的第二波导。在实施例中，第一中介层还包括位于第一波导上方的介电层，其中，第一波导位于介电层与第一再分布结构之间，其中，介电层的折射率低于第一波导的折射率。在实施例中，光子管芯还包括：第二再分布结构，位于多个介电层与电子管芯之间，其中，第二再分布结构电耦合到电子管芯；第三波导，位于多个介电层中最靠近第二再分布结构的最顶部介电层中，其中，第三波导光学耦合到第二波导；光子器件，位于最顶部介电层中并且光学耦合到第三波导，其中，光子器件电耦合到第二再分布结构；以及导电通孔，位于多个介电层中并且电耦合到第二再分布结构。在实施例中，第一波导和第二波导是氮化物波导，并且第三波导是硅波导。在实施例中，光子管芯还包括位于多个介电层中并且设置在第二波导和第三波导之间的第四波导，其中，第三波导通过第四波导光学耦合到第二波导。在实施例中，光子封装件还包括：支撑衬底，位于电子管芯上方，其中，电子管芯位于支撑衬底与光子管芯之间；以及微透镜，位于支撑衬底中，其中，半导体封装件还包括在微透镜上方附接到支撑衬底的光纤。在实施例中，半导体封装件还包括附接到第一中介层的第一侧的激光二极管，其中，激光二极管光学耦合到第一中介层的第一波导。在实施例中，半导体封装件还包括：第二中介层，其中，第二中介层的第一侧附接到第一中介层的与第一中介层的第一侧相对的第二侧；存储器器件，附接到第二中介层的第一侧；以及第二电子管芯，附接到第二中介层的第一侧。在实施例中，半导体封装件还包括：存储器器件，附接到第一中介层的第一侧，其中，存储器器件电耦合到第一中介层的第一再分布结构；以及第二电子管芯，附接到第一中介层的第一侧，其中，第二电子管芯电耦合到第一中介层的第一再分布结构。在实施例中，存储器器件具有靠近存储器器件的第一侧的第三波导，存储器器件的第一侧面对第一中介层，其中，第三波导光学耦合到第一波导。在实施例中，半导体封装件还包括附接到第一中介层的侧壁的光纤，其中，光纤光学耦合到第一中介层的第一波导。在实施例中，光子封装件还包括位于电子管芯和光子管芯之间的第二光子管芯，其中，光子管芯通过第二光子管芯附接到电子管芯。
根据实施例，一种半导体封装件包括中介层，该中介层包括：衬底；第一再分布结构，位于衬底的第一侧上方；第一波导，位于第一再分布结构上方；和介电层，位于第一波导上方。半导体封装件还包括附接到中介层的第一侧的光子封装件，其中光子封装件包括：电子管芯；以及光子管芯，其中光子管芯的第一侧附接到中介层的介电层，并且光子管芯的第二侧附接到电子管芯，其中光子管芯包括：第二再分布结构，附接到电子管芯；多个介电层，位于第二再分布结构与中介层之间；第二波导，位于多个介电层中靠近中介层，其中，第二波导光学耦合到第一波导；和通孔，位于多个介电层中，其中，通孔将第二再分布结构电耦合到第一再分布结构。在实施例中，半导体封装件还包括附接到中介层的侧壁的光纤，其中，光纤光学耦合到中介层的第一波导。在实施例中，半导体封装件还包括附接到中介层的第一侧的激光二极管，其中，激光二极管光学耦合到中介层的第一波导。在实施例中，中介层的衬底包括有机材料。在实施例中，光子封装件还包括位于多个介电层中靠近电子管芯的第三波导，其中，第三波导光学耦合到第二波导。
根据实施例，一种形成半导体封装件的方法包括：将光子封装件附接到中介层的第一侧，其中，中介层包括第一衬底、位于第一衬底的第一侧上方的第一再分配结构以及位于第一再分配结构上方并且靠近中介层的第一侧的第一波导，其中，光子封装件包括电子管芯和光子管芯，光子管芯包括多个介电层和位于多个介电层中的第二波导，其中，光子管芯的第一侧附接到电子管芯，并且相对的光子管芯的第二侧附接到中介层的第一侧，其中，第二波导靠近光子管芯的第二侧并且光学耦合到第一波导；将激光二极管附接到中介层的第一侧，其中，激光二极管光学耦合到第一波导；以及在激光二极管和光子封装件周围的中介层的第一侧上方形成模塑料。在实施例中，在形成模塑料之前，该方法还包括：将存储器器件附接到中介层的第一侧；以及将第二电子管芯附接到中介层的第一侧。
上述概述了几个实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改用于实现本文所介绍的实施例的相同目的和/或实现其相同优点的其它过程和结构的基础。本领域技术人员还应当认识到，此类等效结构不背离本发明的精神和范围，并且它们可以在不背离本发明的精神和范围的情况下在本发明中进行各种改变、替换以及改变。

Claims (10)

1.一种半导体封装件，包括：
第一中介层，所述第一中介层包括：
第一衬底；
第一再分布结构，位于所述第一衬底的第一侧上方；和
第一波导，位于所述第一再分布结构上方并且靠近所述第一中介层的第一侧，其中，所述第一再分布结构位于所述第一衬底和所述第一波导之间；以及
光子封装件，附接到所述第一中介层的所述第一侧，其中，所述光子封装件包括：
电子管芯；和
光子管芯，包括多个介电层和位于所述多个介电层中的一个中的第二波导，其中，所述光子管芯的第一侧附接到所述电子管芯，并且相对的所述光子管芯的第二侧附接到所述第一中介层的所述第一侧，其中，所述第二波导靠近所述光子管芯的所述第二侧。
2.根据权利要求1所述的半导体封装件，其中，所述第一中介层的所述第一波导光学耦合到所述光子管芯的所述第二波导。
3.根据权利要求1所述的半导体封装件，其中，所述第一中介层还包括位于所述第一波导上方的介电层，其中，所述第一波导位于所述介电层与所述第一再分布结构之间，其中，所述介电层的折射率低于所述第一波导的折射率。
4.根据权利要求1所述的半导体封装件，其中，所述光子管芯还包括：
第二再分布结构，位于所述多个介电层与所述电子管芯之间，其中，所述第二再分布结构电耦合到所述电子管芯；
第三波导，位于所述多个介电层中最靠近所述第二再分布结构的最顶部介电层中，其中，所述第三波导光学耦合到所述第二波导；
光子器件，位于所述最顶部介电层中并且光学耦合到所述第三波导，其中，所述光子器件电耦合到所述第二再分布结构；以及
导电通孔，位于所述多个介电层中并且电耦合到所述第二再分布结构。
5.根据权利要求4所述的半导体封装件，其中，所述第一波导和所述第二波导是氮化物波导，并且所述第三波导是硅波导。
6.根据权利要求4所述的半导体封装件，其中，所述光子管芯还包括位于所述多个介电层中并且设置在所述第二波导和所述第三波导之间的第四波导，其中，所述第三波导通过所述第四波导光学耦合到所述第二波导。
7.根据权利要求1所述的半导体封装件，其中，所述光子封装件还包括：
支撑衬底，位于所述电子管芯上方，其中，所述电子管芯位于所述支撑衬底与所述光子管芯之间；以及
微透镜，位于所述支撑衬底中，其中，所述半导体封装件还包括在所述微透镜上方附接到所述支撑衬底的光纤。
8.根据权利要求1所述的半导体封装件，还包括附接到所述第一中介层的所述第一侧的激光二极管，其中，所述激光二极管光学耦合到所述第一中介层的所述第一波导。
9.一种半导体封装件，包括：
中介层，所述中介层包括：
衬底；
第一再分布结构，位于所述衬底的第一侧上方；
第一波导，位于所述第一再分布结构上方；和
介电层，位于所述第一波导上方；以及
光子封装件，附接到所述中介层的第一侧，其中，所述光子封装件包括：
电子管芯；和
光子管芯，其中，所述光子管芯的第一侧附接到所述中介层的所述介电层，并且所述光子管芯的第二侧附接到所述电子管芯，其中，所述光子管芯包括：
第二再分布结构，附接到所述电子管芯；
多个介电层，位于所述第二再分布结构与所述中介层之间；
第二波导，位于所述多个介电层中靠近所述中介层，其中，所述第二波导光学耦合到所述第一波导；和
通孔，位于所述多个介电层中，其中，所述通孔将所述第二再分布结构电耦合到所述第一再分布结构。
10.一种形成半导体封装件的方法，所述方法包括：
将光子封装件附接到中介层的第一侧，其中，所述中介层包括第一衬底、位于所述第一衬底的第一侧上方的第一再分配结构以及位于所述第一再分配结构上方并且靠近所述中介层的所述第一侧的第一波导，其中，所述光子封装件包括电子管芯和光子管芯，所述光子管芯包括多个介电层和位于所述多个介电层中的第二波导，其中，所述光子管芯的第一侧附接到所述电子管芯，并且相对的所述光子管芯的第二侧附接到所述中介层的所述第一侧，其中，所述第二波导靠近所述光子管芯的所述第二侧并且光学耦合到所述第一波导；
将激光二极管附接到所述中介层的所述第一侧，其中，所述激光二极管光学耦合到所述第一波导；以及
在所述激光二极管和所述光子封装件周围的所述中介层的所述第一侧上方形成模塑料。
CN202210797269.1A 2021-11-22 2022-07-06 半导体封装件及其形成方法 Pending CN115831950A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202163264397P 2021-11-22 2021-11-22
US63/264,397 2021-11-22
US202163266114P 2021-12-29 2021-12-29
US63/266,114 2021-12-29
US17/703,374 2022-03-24
US17/703,374 US20230161120A1 (en) 2021-11-22 2022-03-24 Package Structure Including Photonic Package and Interposer Having Waveguide

Publications (1)

Publication Number Publication Date
CN115831950A true CN115831950A (zh) 2023-03-21

Family

ID=85522777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210797269.1A Pending CN115831950A (zh) 2021-11-22 2022-07-06 半导体封装件及其形成方法

Country Status (5)

Country Link
US (1) US20230161120A1 (zh)
KR (1) KR20230075333A (zh)
CN (1) CN115831950A (zh)
DE (1) DE102022108287A1 (zh)
TW (1) TWI822265B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11906802B2 (en) * 2022-05-10 2024-02-20 Avago Technologies International Sales Pte. Limited Photonics integration in semiconductor packages

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10001611B2 (en) * 2016-03-04 2018-06-19 Inphi Corporation Optical transceiver by FOWLP and DoP multichip integration
US10976491B2 (en) * 2016-11-23 2021-04-13 The Research Foundation For The State University Of New York Photonics interposer optoelectronics
US10698156B2 (en) * 2017-04-27 2020-06-30 The Research Foundation For The State University Of New York Wafer scale bonded active photonics interposer
EP3776074B1 (en) * 2018-04-04 2023-11-22 The Research Foundation for the State University of New York Heterogeneous structure on an integrated photonics platform
US10777430B2 (en) * 2018-06-27 2020-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic integrated package and method forming same
US10746923B2 (en) * 2018-06-27 2020-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic semiconductor device and method
US11550099B2 (en) * 2018-11-21 2023-01-10 The Research Foundation For The State University Of New York Photonics optoelectrical system
FR3120739B1 (fr) * 2021-03-11 2023-02-10 Commissariat Energie Atomique dispositif optoélectronique comportant un interposeur photonique actif auquel sont connectées une puce microélectronique et une puce de conversion électro-optique

Also Published As

Publication number Publication date
KR20230075333A (ko) 2023-05-31
US20230161120A1 (en) 2023-05-25
TWI822265B (zh) 2023-11-11
TW202322303A (zh) 2023-06-01
DE102022108287A1 (de) 2023-05-25

Similar Documents

Publication Publication Date Title
CN112530925B (zh) 封装件及其形成方法
CN109860135B (zh) 混合互连器件和方法
TWI740168B (zh) 光子半導體裝置及其形成方法
TWI774010B (zh) 光子半導體元件的封裝及其製造方法
US11728276B2 (en) Semiconductor devices having integrated optical components
US11852868B2 (en) Photonic semiconductor device and method of manufacture
US20210096311A1 (en) Photonic semiconductor device and method of manufacture
US20220099887A1 (en) Photonic package and method of manufacture
US11747563B2 (en) Photonic semiconductor device and method of manufacture
CN115831950A (zh) 半导体封装件及其形成方法
US20220382003A1 (en) Photonic Semiconductor Device and Method of Manufacture
US20240085610A1 (en) Photonic Package and Method of Manufacture
US20240113056A1 (en) Semiconductor device and methods of manufacture
US20230417993A1 (en) Photonic Package and Method of Manufacture
CN117457625A (zh) 封装件、半导体封装件及其形成方法
CN117369061A (zh) 封装件及其制造方法
TW202412203A (zh) 半導體製造方法及半導體封裝
TW202242463A (zh) 半導體裝置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination